JP4800597B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4800597B2 JP4800597B2 JP2004196556A JP2004196556A JP4800597B2 JP 4800597 B2 JP4800597 B2 JP 4800597B2 JP 2004196556 A JP2004196556 A JP 2004196556A JP 2004196556 A JP2004196556 A JP 2004196556A JP 4800597 B2 JP4800597 B2 JP 4800597B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrons
- drift region
- insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体装置に接続されている負荷が短絡した瞬間に半導体装置が破壊されるのを抑制する技術に関する。さらに、負荷が短絡した瞬間に半導体装置が破壊されるのを抑制するとともに、ターンオフ損失を低減する技術に関する。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）やサイリスタ等のバイポーラ動作する半導体装置の開発が活発に行われている。なかでも、チャネル幅を増大させることによるチャネル抵抗低減効果があり、寄生ＪＦＥＴによる電圧降下がないトレンチゲートタイプの半導体装置の開発が活発である。
この種の半導体装置では、トレンチゲート電極間の間隙に存在するドリフト領域内にキャリア蓄積層等と称される絶縁層が設けられる場合がある。この絶縁層は、その間を通過する正孔の流動を妨げる。正孔の流動を妨げることで、ドリフト領域内に正孔が蓄積され、ドリフト領域内の正孔濃度が上昇する。これにより伝導度変調が活発化し、オン電圧が低減される。この絶縁層が設けられている半導体装置が特許文献１に記載されている。
特開平９−３３１０６３号公報（その公報の図１参照）
この種の半導体装置では、トレンチゲート電極間の間隙に存在するドリフト領域内にキャリア蓄積層等と称される絶縁層が設けられる場合がある。この絶縁層は、その間を通過する正孔の流動を妨げる。正孔の流動を妨げることで、ドリフト領域内に正孔が蓄積され、ドリフト領域内の正孔濃度が上昇する。これにより伝導度変調が活発化し、オン電圧が低減される。この絶縁層が設けられている半導体装置が特許文献１に記載されている。
図７に、特許文献１で提案されている半導体装置の要部断面図を模式的に示す。
この半導体装置はＩＧＢＴであり、裏面側にコレクタ電極１１２と、そのコレクタ電極１１２に接するｐ＋型コレクタ領域１２２と、そのｐ＋型コレクタ領域１２２によってコレクタ電極１１２から隔てられているｎ−型ドリフト領域１２４と、そのｎ−型ドリフト領域１２４によってｐ＋型コレクタ領域１２２から隔てられているｐ型ボディ領域１２６と、ｐ型ボディ領域１２６によってｎ−型ドリフト領域１２４から隔てられているｎ＋型エミッタ領域１２８を備えている。ｎ＋型エミッタ領域１２８はエミッタ電極１３８に接している。
ｎ＋型エミッタ領域１２８とｎ−型ドリフト領域１２４を隔てているｐ型ボディ領域１２６を貫通してｎ−型ドリフト領域１２４内に侵入するとともに、ゲート絶縁膜１３４で被覆されているトレンチゲート電極１３２が形成されている。トレンチゲート電極１３２とエミッタ電極１３８は、層間絶縁膜１３６によって隔てられている。トレンチゲート電極１３２間の間隙に存在するｎ−型ドリフト領域１２４内に絶縁層１４２が形成されている。
この半導体装置はＩＧＢＴであり、裏面側にコレクタ電極１１２と、そのコレクタ電極１１２に接するｐ＋型コレクタ領域１２２と、そのｐ＋型コレクタ領域１２２によってコレクタ電極１１２から隔てられているｎ−型ドリフト領域１２４と、そのｎ−型ドリフト領域１２４によってｐ＋型コレクタ領域１２２から隔てられているｐ型ボディ領域１２６と、ｐ型ボディ領域１２６によってｎ−型ドリフト領域１２４から隔てられているｎ＋型エミッタ領域１２８を備えている。ｎ＋型エミッタ領域１２８はエミッタ電極１３８に接している。
ｎ＋型エミッタ領域１２８とｎ−型ドリフト領域１２４を隔てているｐ型ボディ領域１２６を貫通してｎ−型ドリフト領域１２４内に侵入するとともに、ゲート絶縁膜１３４で被覆されているトレンチゲート電極１３２が形成されている。トレンチゲート電極１３２とエミッタ電極１３８は、層間絶縁膜１３６によって隔てられている。トレンチゲート電極１３２間の間隙に存在するｎ−型ドリフト領域１２４内に絶縁層１４２が形成されている。
図８に、図７のVIII−VIII線に対応する断面図を示す。
図７と図８に示すように、トレンチゲート電極１３２間の間隙に存在するｎ−型ドリフト領域１２４内に、トレンチゲート電極１３２の近傍を除いて絶縁層１４２が形成されている。換言すると、コレクタ電極１１２とエミッタ電極１３８を結ぶ方向（図７の紙面上下方向）を遮るように、絶縁層１４２がｎ−型ドリフト領域１２４内に形成されている。
この半導体装置のオン状態では、ｎ＋型エミッタ領域１２８からゲート絶縁膜１３４の側壁に沿って電子が注入される。この電子は、ゲート絶縁膜１３４と絶縁層１４２との間の間隙を通過するために、その流動が妨げられない。チャネル抵抗は増加しない。
一方、ｐ＋型コレクタ領域１２２からｎ−型ドリフト領域１２４内に注入された正孔は、トレンチゲート電極１３２間の間隙に設けられている絶縁層１４２の存在によってその流動が妨げられる。このため、絶縁層１４２直下のｎ−型ドリフト領域１２４内の正孔濃度が大きくなり伝導度変調が活発化し、オン電圧が低減される。
図７と図８に示すように、トレンチゲート電極１３２間の間隙に存在するｎ−型ドリフト領域１２４内に、トレンチゲート電極１３２の近傍を除いて絶縁層１４２が形成されている。換言すると、コレクタ電極１１２とエミッタ電極１３８を結ぶ方向（図７の紙面上下方向）を遮るように、絶縁層１４２がｎ−型ドリフト領域１２４内に形成されている。
この半導体装置のオン状態では、ｎ＋型エミッタ領域１２８からゲート絶縁膜１３４の側壁に沿って電子が注入される。この電子は、ゲート絶縁膜１３４と絶縁層１４２との間の間隙を通過するために、その流動が妨げられない。チャネル抵抗は増加しない。
一方、ｐ＋型コレクタ領域１２２からｎ−型ドリフト領域１２４内に注入された正孔は、トレンチゲート電極１３２間の間隙に設けられている絶縁層１４２の存在によってその流動が妨げられる。このため、絶縁層１４２直下のｎ−型ドリフト領域１２４内の正孔濃度が大きくなり伝導度変調が活発化し、オン電圧が低減される。
しかしながら、絶縁層１４２の存在は、オン状態において正孔の流動を妨げるのみならず、この半導体装置がターンオフしたときにも正孔の流動を妨げ、正孔がエミッタ電極１３８へ排出されることを妨げてしまう。即ち、ｎ−型ドリフト領域１２４内に蓄積された過剰の正孔が、エミッタ電極１３８へ排出される経路に絶縁層１４２が存在するために、正孔が排出されるのに要する時間が長くなり、ひいてはターンオフ損失が増大するという問題がある。
また、この絶縁層１４２は、特許文献１の段落番号[００８２]に記載されているように、降伏電圧を向上させるためにその膜厚を薄く形成するのが好ましいとされている。しかしながら、本発明者らは半導体装置に接続される負荷が短絡した瞬間における半導体装置内の電子密度を詳細に研究したところ、短絡時に半導体装置が破壊されるのを防止するには、特許文献１に記載されている絶縁層１４２とは異なる形状や位置関係を選択するのが有効であるのを見出した。即ち、通常に動作しているときの降伏電圧を向上させるのではなく、負荷が短絡した瞬間において半導体装置が破壊されるのを抑制するには、それに好適な絶縁層の形状や位置関係が存在することを見出した。負荷が短絡した瞬間に半導体装置が破壊される場合が多く存在し、この点を改善する技術は降伏電圧を向上するのにも増して必要とされることが多くある。
本発明の一つの目的は、負荷が短絡した瞬間に半導体装置が破壊されるのを抑制することができる構造を提供することである。
本発明の他の一つの目的は、負荷が短絡した瞬間に半導体装置が破壊されるのを抑制するとともに、ターンオフ損失を低減することができる構造を提供することである。
また、この絶縁層１４２は、特許文献１の段落番号[００８２]に記載されているように、降伏電圧を向上させるためにその膜厚を薄く形成するのが好ましいとされている。しかしながら、本発明者らは半導体装置に接続される負荷が短絡した瞬間における半導体装置内の電子密度を詳細に研究したところ、短絡時に半導体装置が破壊されるのを防止するには、特許文献１に記載されている絶縁層１４２とは異なる形状や位置関係を選択するのが有効であるのを見出した。即ち、通常に動作しているときの降伏電圧を向上させるのではなく、負荷が短絡した瞬間において半導体装置が破壊されるのを抑制するには、それに好適な絶縁層の形状や位置関係が存在することを見出した。負荷が短絡した瞬間に半導体装置が破壊される場合が多く存在し、この点を改善する技術は降伏電圧を向上するのにも増して必要とされることが多くある。
本発明の一つの目的は、負荷が短絡した瞬間に半導体装置が破壊されるのを抑制することができる構造を提供することである。
本発明の他の一つの目的は、負荷が短絡した瞬間に半導体装置が破壊されるのを抑制するとともに、ターンオフ損失を低減することができる構造を提供することである。
本発明の半導体装置は、コレクタ電極を備えている。そのコレクタ電極に第１導電型のコレクタ領域が接している。そのコレクタ領域によってコレクタ電極から隔てられている位置に第２導電型のドリフト領域が形成されている。そのドリフト領域によってコレクタ領域から隔てられている位置に第１導電型のボディ領域が形成されている。そのボディ領域によってドリフト領域から隔てられている位置に第２導電型のエミッタ領域が形成されている。そのエミッタ領域にエミッタ電極が接している。エミッタ領域とドリフト領域を隔てているボディ領域を貫通してドリフト領域内に侵入するとともに、ゲート絶縁膜で被覆されているトレンチゲート電極が形成されている。トレンチゲート電極間の間隙に存在するドリフト領域内の、ゲート絶縁膜から所定距離を隔てた位置に絶縁領域が形成されている。その所定距離は、以下の（１）〜（３）の要件を含んで設定される。（１）コレクタ電極とエミッタ電極間に印加される電圧が、通常のオン状態に比べて負荷短絡時に高いこと。（２）通常のオン状態において、絶縁領域は最も集中して存在している領域に存在している電子の密度値を基準として、その値に比して１０％以下の電子が存在する範囲に形成されていること。（３）負荷短絡時において、絶縁領域は最も集中して存在している領域に存在している電子の密度値を基準として、その値に比して１０％以上の電子が存在する範囲内に形成されていること。
なお、ここで用いられる「絶縁領域」という用語は、電子に対して絶縁性である材料であればよく、典型的には酸化シリコン（SiO2）や窒化シリコン（SiN）、あるいは反対極性の第１導電型の半導体領域である。これらは通常の半導体製造プロセスで容易に作成できるので好適である。他にはバンドギャップの大きい半導体領域や空洞（空気）であってもよい。また、これらの組み合わせを採用してもよい。
なお、ここで用いられる「絶縁領域」という用語は、電子に対して絶縁性である材料であればよく、典型的には酸化シリコン（SiO2）や窒化シリコン（SiN）、あるいは反対極性の第１導電型の半導体領域である。これらは通常の半導体製造プロセスで容易に作成できるので好適である。他にはバンドギャップの大きい半導体領域や空洞（空気）であってもよい。また、これらの組み合わせを採用してもよい。
本発明者らは、半導体装置がオン状態のときのトレンチゲート電極近傍の電子の密度分布を詳細に研究したところ、通常のオン状態において電子が実質的に存在する範囲と、負荷短絡時において電子が実質的に存在する範囲に違いが見られることを突き止めた。負荷短絡時の電子は、より広い範囲に分布して存在していることが判明した。本発明では、この電子が実質的に存在する範囲が異なるという現象を利用して、絶縁領域の位置関係を決定する。
より詳細には、通常のオン状態では、エミッタ領域からトレンチゲート電極に対向するボディ領域に形成される反転層を経由してドリフト領域内に電子が注入される。この電子は、トレンチゲート電極の電位に引き寄せられるので、トレンチゲート電極のゲート絶縁膜に沿って移動する。トレンチゲート電極が侵入するドリフト領域内においてもゲート絶縁膜の側壁に沿って移動する。そのため、ゲート絶縁膜の底面とのコーナー部まではその側壁に沿って移動し、コーナー部からはドリフト領域内をコレクタ電極へと拡散して移動する。したがって、通常のオン状態での電子の分布は、トレンチゲート電極に近接した位置に比較的集中して分布している。
一方、負荷が短絡した瞬間には、エミッタ領域から注入される電子は、ボディ領域内の反転層を経由し、ボディ領域とドリフト領域との界面を通過した後は、ドリフト領域内に広く分布して流れる。これは、負荷短絡時には、コレクタ電極とエミッタ電極間の電位差が電源電圧にほぼ等しくなるために、ドリフト領域内の電位が持ち上がり、その結果、電子がトレンチゲート電極の電位に抗して、ドリフト領域内に拡散して流動するためと考えられる。このように、通常のオン状態と負荷短絡時では、その電子の分布に特徴的な違いが見出せる。
本発明の絶縁領域は、オン状態において電子が実質的に存在する範囲外であるとともに、負荷短絡時において電子が実質的に存在する範囲内に形成することを特徴としている。ここで、「電子が実質的に存在する範囲」とは、電子の最も高い密度値の１０％までの範囲をいう。電子が最も集中する箇所はトレンチゲート電極に沿った領域であり、この領域の密度値から１０％までの範囲のことをいう。通常のオン状態の電子に対しては、絶縁領域がこの範囲外に形成されているので、電子の流動を妨げることがない。一方、負荷が短絡した瞬間の電子に対しては、絶縁領域がこの範囲内に形成されているので、電子の流動を妨げることができる。したがって、負荷が短絡した場合に電子に対する抵抗値が高くなり、コレクタ電流を低減させることができる。コレクタ電流が低減されることで、半導体装置の破壊が抑制される。なお、通常のオン状態でのオン抵抗は上昇しない。
より詳細には、通常のオン状態では、エミッタ領域からトレンチゲート電極に対向するボディ領域に形成される反転層を経由してドリフト領域内に電子が注入される。この電子は、トレンチゲート電極の電位に引き寄せられるので、トレンチゲート電極のゲート絶縁膜に沿って移動する。トレンチゲート電極が侵入するドリフト領域内においてもゲート絶縁膜の側壁に沿って移動する。そのため、ゲート絶縁膜の底面とのコーナー部まではその側壁に沿って移動し、コーナー部からはドリフト領域内をコレクタ電極へと拡散して移動する。したがって、通常のオン状態での電子の分布は、トレンチゲート電極に近接した位置に比較的集中して分布している。
一方、負荷が短絡した瞬間には、エミッタ領域から注入される電子は、ボディ領域内の反転層を経由し、ボディ領域とドリフト領域との界面を通過した後は、ドリフト領域内に広く分布して流れる。これは、負荷短絡時には、コレクタ電極とエミッタ電極間の電位差が電源電圧にほぼ等しくなるために、ドリフト領域内の電位が持ち上がり、その結果、電子がトレンチゲート電極の電位に抗して、ドリフト領域内に拡散して流動するためと考えられる。このように、通常のオン状態と負荷短絡時では、その電子の分布に特徴的な違いが見出せる。
本発明の絶縁領域は、オン状態において電子が実質的に存在する範囲外であるとともに、負荷短絡時において電子が実質的に存在する範囲内に形成することを特徴としている。ここで、「電子が実質的に存在する範囲」とは、電子の最も高い密度値の１０％までの範囲をいう。電子が最も集中する箇所はトレンチゲート電極に沿った領域であり、この領域の密度値から１０％までの範囲のことをいう。通常のオン状態の電子に対しては、絶縁領域がこの範囲外に形成されているので、電子の流動を妨げることがない。一方、負荷が短絡した瞬間の電子に対しては、絶縁領域がこの範囲内に形成されているので、電子の流動を妨げることができる。したがって、負荷が短絡した場合に電子に対する抵抗値が高くなり、コレクタ電流を低減させることができる。コレクタ電流が低減されることで、半導体装置の破壊が抑制される。なお、通常のオン状態でのオン抵抗は上昇しない。
トレンチゲート電極間の間隙に存在するドリフト領域内に、ゲート絶縁膜から前記所定距離の範囲の他に、絶縁領域が形成されていない範囲が確保されていることが好ましい。換言すると、絶縁領域は、ゲート絶縁膜との間隙の他に、コレクタ電極とエミッタ電極を結ぶ方向を遮断しない部分を備えている。
コレクタ電極とエミッタ電極を結ぶ方向を遮断しない非絶縁部分を備えていることから、この半導体装置がターンオフしたときに、開口している部分を通過して正孔がエミッタ電極へと素早く排出される。ターンオフ損失が低減される。
コレクタ電極とエミッタ電極を結ぶ方向を遮断しない非絶縁部分を備えていることから、この半導体装置がターンオフしたときに、開口している部分を通過して正孔がエミッタ電極へと素早く排出される。ターンオフ損失が低減される。
トレンチゲート電極間の間隙に存在するドリフト領域内に、ゲート絶縁膜から前記所定距離を隔てた位置をゲート絶縁膜に沿って伸びる絶縁領域が一対で形成されていることが好ましい。一対で形成されているために、その間には絶縁領域が形成されていない。
一対で形成される絶縁領域によって、オン抵抗を増大させることなく、負荷短絡時にコレクタ電流を低減させて半導体装置の破壊を抑制することができる。
さらに、ターンオフ時にはドリフト領域内に蓄積されていた正孔が、絶縁領域が設けられていない領域を通過してエミッタ電極へと素早く排出されターンオフ損失が低減される。
一対で形成される絶縁領域によって、オン抵抗を増大させることなく、負荷短絡時にコレクタ電流を低減させて半導体装置の破壊を抑制することができる。
さらに、ターンオフ時にはドリフト領域内に蓄積されていた正孔が、絶縁領域が設けられていない領域を通過してエミッタ電極へと素早く排出されターンオフ損失が低減される。
本発明によって負荷短絡時に半導体装置が破壊されることを抑制できる作用効果は、バイポーラ動作する半導体装置に限らず、ユニポーラ動作する半導体装置でも得られる。
即ち、本発明の他の一つの半導体装置は、第２導電型のドリフト領域と、ドリフト領域に接する第１導電型のボディ領域と、ボディ領域によってドリフト領域から隔てられている第２導電型の半導体領域と、第２導電型半導体領域とドリフト領域を隔てているボディ領域を貫通してドリフト領域内に侵入するとともに、ゲート絶縁膜で被覆されているトレンチゲート電極と、トレンチゲート電極間の間隙に存在するドリフト領域内の、ゲート絶縁膜から所定距離を隔てた位置に形成されている絶縁領域を備えている。前記所定距離は、以下の（１）〜（３）の要件を含んで設定される。（１）ドリフト領域内の電位が、通常のオン状態に比べて負荷短絡時に高いこと。（２）通常のオン状態において、絶縁領域は最も集中して存在している領域に存在している電子の密度値を基準として、その値に比して１０％以下の電子が存在する範囲に形成されていること。（３）負荷短絡時において、絶縁領域は最も集中して存在している領域に存在している電子の密度値を基準として、その値に比して１０％以上の電子が存在する範囲内に形成されていること。
上記の半導体装置は、例えばＭＯＳＦＥＴやサイリスタ等に適用することができる。
即ち、本発明の他の一つの半導体装置は、第２導電型のドリフト領域と、ドリフト領域に接する第１導電型のボディ領域と、ボディ領域によってドリフト領域から隔てられている第２導電型の半導体領域と、第２導電型半導体領域とドリフト領域を隔てているボディ領域を貫通してドリフト領域内に侵入するとともに、ゲート絶縁膜で被覆されているトレンチゲート電極と、トレンチゲート電極間の間隙に存在するドリフト領域内の、ゲート絶縁膜から所定距離を隔てた位置に形成されている絶縁領域を備えている。前記所定距離は、以下の（１）〜（３）の要件を含んで設定される。（１）ドリフト領域内の電位が、通常のオン状態に比べて負荷短絡時に高いこと。（２）通常のオン状態において、絶縁領域は最も集中して存在している領域に存在している電子の密度値を基準として、その値に比して１０％以下の電子が存在する範囲に形成されていること。（３）負荷短絡時において、絶縁領域は最も集中して存在している領域に存在している電子の密度値を基準として、その値に比して１０％以上の電子が存在する範囲内に形成されていること。
上記の半導体装置は、例えばＭＯＳＦＥＴやサイリスタ等に適用することができる。
本発明によれば、負荷が短絡した瞬間に半導体装置が破壊されるのを抑制することができる。また、負荷が短絡した瞬間に半導体装置が破壊されるのを抑制するとともに、ターンオフ損失を低減することができる。なお、負荷が短絡すると保護回路が作動し始めるので、負荷が短絡した瞬間に半導体装置が破壊されるのを防止できれば、その後は保護回路によって半導体装置を保護できる場合が多い。
最初に実施例の主要な特徴を列記する。
（第１実施形態） 絶縁領域の高さＬ２は、その幅Ｌ１よりも大きく形成されている。
（第２実施形態） 絶縁領域はドリフト領域と反対極性の半導体領域で形成されている。
（第１実施形態） 絶縁領域の高さＬ２は、その幅Ｌ１よりも大きく形成されている。
（第２実施形態） 絶縁領域はドリフト領域と反対極性の半導体領域で形成されている。
図１に、本実施例の半導体装置の要部断面図を模式的に示す。
この半導体装置はＩＧＢＴであり、裏面側に例えばアルミニウムからなるコレクタ電極１２を備えている。そのコレクタ電極１２にｐ＋型コレクタ領域２２が電気的に接続している。そのｐ＋型コレクタ領域２２によってコレクタ電極１２から隔てられている位置にｎ−型ドリフト領域２４が形成されている。なお、このｐ＋型コレクタ領域２２とｎ−型ドリフト領域２４の間に不純物濃度が高濃度のｎ＋型のバッファ領域（あるいはフィールドストップ領域ともいう）が設けられていてもよい。ｎ−型ドリフト領域２４によってｐ＋型コレクタ領域２２から隔てられている位置にｐ型ボディ領域２６が形成されている。ｐ型ボディ領域２６によってｎ−型ドリフト領域２４から隔てられている位置にｎ＋型エミッタ領域２８が形成されている。ｎ＋型エミッタ領域２８はｐ型ボディ領域２６の表面部に選択的に形成されている。ｎ＋型エミッタ領域２８は、例えばアルミニウムからなるエミッタ電極３８に電気的に接続している。
ｎ＋型エミッタ領域２８とｎ−型ドリフト領域２４を隔てているｐ型ボディ領域２６を貫通してｎ−型ドリフト領域２４内に侵入するとともに、ゲート絶縁膜３４で被覆されているトレンチゲート電極３２が形成されている。トレンチゲート電極３２とエミッタ電極３８は、層間絶縁膜３６によって電気的に隔てられている。
この半導体装置の特徴は、トレンチゲート電極３２間の間隙に存在するｎ−型ドリフト領域２４内に、酸化シリコン（SiO2）からなる絶縁領域４２が形成されていることである。
この半導体装置はＩＧＢＴであり、裏面側に例えばアルミニウムからなるコレクタ電極１２を備えている。そのコレクタ電極１２にｐ＋型コレクタ領域２２が電気的に接続している。そのｐ＋型コレクタ領域２２によってコレクタ電極１２から隔てられている位置にｎ−型ドリフト領域２４が形成されている。なお、このｐ＋型コレクタ領域２２とｎ−型ドリフト領域２４の間に不純物濃度が高濃度のｎ＋型のバッファ領域（あるいはフィールドストップ領域ともいう）が設けられていてもよい。ｎ−型ドリフト領域２４によってｐ＋型コレクタ領域２２から隔てられている位置にｐ型ボディ領域２６が形成されている。ｐ型ボディ領域２６によってｎ−型ドリフト領域２４から隔てられている位置にｎ＋型エミッタ領域２８が形成されている。ｎ＋型エミッタ領域２８はｐ型ボディ領域２６の表面部に選択的に形成されている。ｎ＋型エミッタ領域２８は、例えばアルミニウムからなるエミッタ電極３８に電気的に接続している。
ｎ＋型エミッタ領域２８とｎ−型ドリフト領域２４を隔てているｐ型ボディ領域２６を貫通してｎ−型ドリフト領域２４内に侵入するとともに、ゲート絶縁膜３４で被覆されているトレンチゲート電極３２が形成されている。トレンチゲート電極３２とエミッタ電極３８は、層間絶縁膜３６によって電気的に隔てられている。
この半導体装置の特徴は、トレンチゲート電極３２間の間隙に存在するｎ−型ドリフト領域２４内に、酸化シリコン（SiO2）からなる絶縁領域４２が形成されていることである。
図２に、図１のII−II線に対応する断面図を示す。
図１と図２に示すように、トレンチゲート電極３２間の間隙に存在するｎ−型ドリフト領域２４内の、ゲート絶縁膜３４から所定距離を隔てた位置に一対の絶縁領域４２が形成されている。絶縁領域４２は、ゲート絶縁膜３４から所定距離を隔てた位置に、トレンチゲート電極３２の長手方向に沿って伸びて形成されている。絶縁領域４２は、トレンチゲート電極３２間の間隙に一対で形成されており、その間はコレクタ電極１２とエミッタ電極３８を結ぶ方向を遮断しない（さえぎらない）。
図１と図２に示すように、トレンチゲート電極３２間の間隙に存在するｎ−型ドリフト領域２４内の、ゲート絶縁膜３４から所定距離を隔てた位置に一対の絶縁領域４２が形成されている。絶縁領域４２は、ゲート絶縁膜３４から所定距離を隔てた位置に、トレンチゲート電極３２の長手方向に沿って伸びて形成されている。絶縁領域４２は、トレンチゲート電極３２間の間隙に一対で形成されており、その間はコレクタ電極１２とエミッタ電極３８を結ぶ方向を遮断しない（さえぎらない）。
次に、絶縁領域４２が設けられることによって生じる現象を図３を用いて説明する。図３は、この半導体装置のトレンチゲート電極３２近傍の拡大断面図であり、図中の矢印線が電子の流れを表している。図３（ａ）は通常のオン状態であり、図３（ｂ）は半導体装置が接続されている負荷が短絡した瞬間の状態である。
図３（ａ）に示すように、通常のオン状態では、ｎ＋型エミッタ領域２８からトレンチゲート電極３２に対向するｐ型ボディ領域２６内の反転層を経由してｎ−型ドリフト領域２４内に電子が注入される。通常のオン状態ではコレクタ電極１２とエミッタ電極３８間の電位は2〜3Ｖ程度であるので、この電子はトレンチゲート電極３２の正電位（例えば15Ｖ）に引き寄せられ、ゲート絶縁膜３４の底面のコーナー部までその側壁に沿って移動する。そして、コーナー部の下方のｎ−型ドリフト領域２４内からコレクタ電極１２に向けて拡散して移動する。電子はゲート絶縁膜３４に沿った領域に最も集中して存在している。絶縁領域４２は、この最も集中して存在している電子の密度値を基準として、その値に比して１０％以下に電子密度が減少している位置に形成されている。したがって、電子は、絶縁領域４２の存在によってその流動が実質的に妨げられることがない。即ち、絶縁領域４２は、通常のオン状態において電子が実質的に存在する範囲外に形成されている。これにより、オン抵抗が増大することはない。
図３（ａ）に示すように、通常のオン状態では、ｎ＋型エミッタ領域２８からトレンチゲート電極３２に対向するｐ型ボディ領域２６内の反転層を経由してｎ−型ドリフト領域２４内に電子が注入される。通常のオン状態ではコレクタ電極１２とエミッタ電極３８間の電位は2〜3Ｖ程度であるので、この電子はトレンチゲート電極３２の正電位（例えば15Ｖ）に引き寄せられ、ゲート絶縁膜３４の底面のコーナー部までその側壁に沿って移動する。そして、コーナー部の下方のｎ−型ドリフト領域２４内からコレクタ電極１２に向けて拡散して移動する。電子はゲート絶縁膜３４に沿った領域に最も集中して存在している。絶縁領域４２は、この最も集中して存在している電子の密度値を基準として、その値に比して１０％以下に電子密度が減少している位置に形成されている。したがって、電子は、絶縁領域４２の存在によってその流動が実質的に妨げられることがない。即ち、絶縁領域４２は、通常のオン状態において電子が実質的に存在する範囲外に形成されている。これにより、オン抵抗が増大することはない。
一方、負荷が短絡した瞬間には、この半導体装置のコレクタ電極１２とエミッタ電極３８間に、ほぼ電源電圧に等しい電圧（例えば500Ｖという高電圧である）が印加される。このため、ｎ−型ドリフト領域２４内の電位が高いレベルに持ち上げられる。したがって、図３（ｂ）に示すように、ｎ＋型エミッタ領域２８から注入される電子は、ｎ＋型エミッタ領域２８からトレンチゲート電極３２に対向するｐ型ボディ領域２６内の反転層を経由する間はゲート絶縁膜３４の側壁に沿って移動するが、ｐ型ボディ領域２６とｎ−型ドリフト領域２４の界面を超えると、持ち上げられたｎ−型ドリフト領域２４の電位に引き寄せられｎ−型ドリフト領域２４内を拡散して移動する。絶縁領域４２は、最も集中して存在している電子の密度値を基準として、その値に比して１０％以上の電子が存在する範囲内に形成されている。この場合、絶縁領域４２が設けられていると、この絶縁領域４２によってその一部の電子の流動が実質的に妨げられる。したがって、負荷が短絡した瞬間には、絶縁領域４２が抵抗成分としてコレクタ電流に影響する。即ち、絶縁領域４２は、負荷短絡時において電子が実質的に存在する範囲内に形成されている。
図４に、負荷が短絡した場合の本実施例の半導体装置のコレクタ電流の経過時間特性を示す。なお、図中の番号１が本実施例の結果であり、図中の番号７が図７に示す従来構造の結果である。なお、図中の１ａ、７ａの屈曲部において、半導体装置の破壊が生じている。
図４に示すように、本実施例の場合、絶縁領域４２の存在によって負荷短絡時のコレクタ電流の値が従来構造に比して小さくなっている。これにより、本実施例の半導体装置が破壊されるまでに要する時間は、従来構造の半導体装置に比して優位に増加していることが分かる。一般的に、この種の半導体装置が組み込まれている回路には、負荷が短絡した場合の保護回路が設けられているが、負荷が短絡してからその保護回路が動作するまでにおよそ10μsecの時間が必要だとされている。本実施例のように、コレクタ電流値を減少させ、半導体装置が破壊されるまでに要する時間を長くすることで、保護回路が動作するまでの間に半導体装置が破壊されるという事態を回避することができる。即ち、半導体装置が破壊されることが抑制されるのである。
図４に示すように、本実施例の場合、絶縁領域４２の存在によって負荷短絡時のコレクタ電流の値が従来構造に比して小さくなっている。これにより、本実施例の半導体装置が破壊されるまでに要する時間は、従来構造の半導体装置に比して優位に増加していることが分かる。一般的に、この種の半導体装置が組み込まれている回路には、負荷が短絡した場合の保護回路が設けられているが、負荷が短絡してからその保護回路が動作するまでにおよそ10μsecの時間が必要だとされている。本実施例のように、コレクタ電流値を減少させ、半導体装置が破壊されるまでに要する時間を長くすることで、保護回路が動作するまでの間に半導体装置が破壊されるという事態を回避することができる。即ち、半導体装置が破壊されることが抑制されるのである。
さらに、本実施例の半導体装置では、トレンチゲート電極３２間の間隙に存在するｎ−型ドリフト領域２４に、コレクタ電極１２とエミッタ電極３８を結ぶ方向（図１の紙面上下方向）を遮断しない（さえぎらない）ように、絶縁領域４２が形成されていない範囲が確保されている。したがって、半導体装置がターンオフしたときは、ｎ−型ドリフト領域２４内に蓄積されていた正孔がその開口している領域を通過してエミッタ電極３８へ素早く排出されるために、ターンオフ損失が低減される。
上記したように、本実施例では、絶縁領域４２とトレンチゲート電極３２のゲート絶縁膜３４との位置関係が、半導体装置の特性に大きく影響することが分かる。この点に関して、図５を用いて詳細に説明する。図５は、この半導体装置のトレンチゲート電極３２近傍の拡大断面図である。なお、半導体装置に所望されるオン電圧や耐圧等に応じて、各領域の構造パラメータ（例えば、ｎ−型ドリフト領域２４の不純物の濃度や、ｐ型ボディ領域２６の厚みやトレンチゲート電極３２の幅や高さやピッチ幅等である）はさまざまに設定されるため、この絶縁領域４２の形状や位置関係に基づいて半導体装置の特性がどのように変動するかは一概に決まらない。本実施例はその一例であることに留意されたい。
絶縁領域４２の幅Ｌ１を大きくすると、オン状態において正孔を蓄積させる効果が向上するので、オン抵抗を低減することができる。ターンオフしたときに正孔が素早く排出される範囲内で、この幅Ｌ１を大きくするのが好ましい。
絶縁領域４２の膜厚Ｌ２を大きくすると、負荷短絡時の電子の流動を妨げる効果が向上するため好適である。なお、この絶縁領域４２は、ゲート絶縁膜３４の底面とのコーナー部よりも下方に伸びて形成されていても構わない。
ゲート絶縁膜３４との距離Ｌ３は、負荷短絡時に半導体装置が破壊されるまでに要する時間と密接に関わっている。この距離が離れすぎると、負荷短絡時の電子の分布する範囲外に存在することになり、負荷短絡時に電子の流動を妨げることができない。したがって、半導体装置が破壊されるまでの時間を長期化することができない。また、この距離が短すぎると、負荷短絡時の電子がこの絶縁領域４２の外側（ゲート絶縁膜３４に対して反対側）を迂回するように流動するため、やはり電子の流動を妨げることができない。したがって、半導体装置が破壊されるまでの時間を長期化することができない。また、この距離が短すぎると、通常のオン状態の電子の流動を妨げてしまうため、オン抵抗を増大させる要因になり好ましくない。
したがって、この距離Ｌ３に関しては、半導体装置の特性を最も向上させる距離が存在する。なお、上記したように、その最適な距離Ｌ３は、それぞれの半導体装置によってさまざまであり得る。したがって、それぞれの半導体装置において、最も好適な距離Ｌ３を検討し、その結果に基づいて絶縁領域３４を形成するのが好ましい。
絶縁領域４２の膜厚Ｌ２を大きくすると、負荷短絡時の電子の流動を妨げる効果が向上するため好適である。なお、この絶縁領域４２は、ゲート絶縁膜３４の底面とのコーナー部よりも下方に伸びて形成されていても構わない。
ゲート絶縁膜３４との距離Ｌ３は、負荷短絡時に半導体装置が破壊されるまでに要する時間と密接に関わっている。この距離が離れすぎると、負荷短絡時の電子の分布する範囲外に存在することになり、負荷短絡時に電子の流動を妨げることができない。したがって、半導体装置が破壊されるまでの時間を長期化することができない。また、この距離が短すぎると、負荷短絡時の電子がこの絶縁領域４２の外側（ゲート絶縁膜３４に対して反対側）を迂回するように流動するため、やはり電子の流動を妨げることができない。したがって、半導体装置が破壊されるまでの時間を長期化することができない。また、この距離が短すぎると、通常のオン状態の電子の流動を妨げてしまうため、オン抵抗を増大させる要因になり好ましくない。
したがって、この距離Ｌ３に関しては、半導体装置の特性を最も向上させる距離が存在する。なお、上記したように、その最適な距離Ｌ３は、それぞれの半導体装置によってさまざまであり得る。したがって、それぞれの半導体装置において、最も好適な距離Ｌ３を検討し、その結果に基づいて絶縁領域３４を形成するのが好ましい。
図６に、本実施例の変形例を示す。これは、図２の断面図に対応しており、絶縁領域４２の平面パターンを示している。
図６（ａ）は、トレンチゲート電極３２の長手方向に沿って伸びている絶縁領域４２の一部が離間している例である。絶縁領域４２によって、負荷短絡時に一部の電子の流動を妨げることができる。ターンオフしたときに、ｎ−型ドリフト領域２４内に蓄積されていた正孔を素早く排出することができる。
図６（ｂ）は、トレンチゲート電極３２間の間隙に存在するｎ−型ドリフト領域２４内に、絶縁領域４２が分散配置されている例である。比較的広い範囲に亘って絶縁領域４２が形成されている。この場合も、ゲート絶縁膜４２からは所定距離を隔てられた位置に絶縁領域４２が形成されているとともに、コレクタ電極１２とエミッタ電極３８を結ぶ方向を遮断しないように、絶縁領域４２が形成されていない範囲が確保されている。したがって、負荷短絡時に一部の電子の流動を妨げるとともに、ターンオフしたときに、ｎ−型ドリフト領域２４内に蓄積されていた正孔を、開口部を介して素早く排出することができる。なお、この例では、比較的広い範囲に亘って形成されている絶縁領域４２によって、オン状態において正孔を蓄積する効果が向上しておりオン電圧が低減される。オン電圧の低減とターンオフ損失との特性を、開口部の位置や面積によって容易に調整することができる。
図６（ｃ）は、トレンチゲート電極３２間の間隙に存在するｎ−型ドリフト領域２４内を覆うように形成されている絶縁領域４２の一部に開口部が形成されている例である。この場合も、ゲート絶縁膜３４からは所定の距離を隔てられた位置に絶縁領域４２が形成されているとともに、コレクタ電極１２とエミッタ電極３８を結ぶ方向を遮断しないように、絶縁領域４２が形成されていない開口部が確保されている。したがって、負荷短絡時に一部の電子の流動を妨げるとともに、ターンオフしたときにｎ−型ドリフト領域２４内に蓄積されていた正孔を、開口部を介して素早く排出することができる。オン電圧の低減とターンオフ損失との特性を、開口部の位置や面積によって容易に調整することができる。
この他に、絶縁領域４２が半導体装置の膜厚方向に複数形成されている場合や、絶縁領域４２が非対称に形成されていてもよい。
また、本実施例の絶縁領域４２は、例えば導電型がｐ型の半導体領域で形成されていてもよい。図７に示す従来構造の絶縁層１４２は、正孔を蓄積させる目的からｐ型の半導体領域で形成されない。本実施例では、負荷短絡時に電子の流動を妨げることができるｐ型の半導体領域であってもよい。この点において、従来技術と本実施例の技術は別異の技術と言える。
図６（ａ）は、トレンチゲート電極３２の長手方向に沿って伸びている絶縁領域４２の一部が離間している例である。絶縁領域４２によって、負荷短絡時に一部の電子の流動を妨げることができる。ターンオフしたときに、ｎ−型ドリフト領域２４内に蓄積されていた正孔を素早く排出することができる。
図６（ｂ）は、トレンチゲート電極３２間の間隙に存在するｎ−型ドリフト領域２４内に、絶縁領域４２が分散配置されている例である。比較的広い範囲に亘って絶縁領域４２が形成されている。この場合も、ゲート絶縁膜４２からは所定距離を隔てられた位置に絶縁領域４２が形成されているとともに、コレクタ電極１２とエミッタ電極３８を結ぶ方向を遮断しないように、絶縁領域４２が形成されていない範囲が確保されている。したがって、負荷短絡時に一部の電子の流動を妨げるとともに、ターンオフしたときに、ｎ−型ドリフト領域２４内に蓄積されていた正孔を、開口部を介して素早く排出することができる。なお、この例では、比較的広い範囲に亘って形成されている絶縁領域４２によって、オン状態において正孔を蓄積する効果が向上しておりオン電圧が低減される。オン電圧の低減とターンオフ損失との特性を、開口部の位置や面積によって容易に調整することができる。
図６（ｃ）は、トレンチゲート電極３２間の間隙に存在するｎ−型ドリフト領域２４内を覆うように形成されている絶縁領域４２の一部に開口部が形成されている例である。この場合も、ゲート絶縁膜３４からは所定の距離を隔てられた位置に絶縁領域４２が形成されているとともに、コレクタ電極１２とエミッタ電極３８を結ぶ方向を遮断しないように、絶縁領域４２が形成されていない開口部が確保されている。したがって、負荷短絡時に一部の電子の流動を妨げるとともに、ターンオフしたときにｎ−型ドリフト領域２４内に蓄積されていた正孔を、開口部を介して素早く排出することができる。オン電圧の低減とターンオフ損失との特性を、開口部の位置や面積によって容易に調整することができる。
この他に、絶縁領域４２が半導体装置の膜厚方向に複数形成されている場合や、絶縁領域４２が非対称に形成されていてもよい。
また、本実施例の絶縁領域４２は、例えば導電型がｐ型の半導体領域で形成されていてもよい。図７に示す従来構造の絶縁層１４２は、正孔を蓄積させる目的からｐ型の半導体領域で形成されない。本実施例では、負荷短絡時に電子の流動を妨げることができるｐ型の半導体領域であってもよい。この点において、従来技術と本実施例の技術は別異の技術と言える。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１２：コレクタ電極
２２：ｐ＋型コレクタ領域
２４：ｎ−型ドリフト領域
２６：ｐ型ボディ領域
２８：ｎ＋型エミッタ領域
３２：トレンチゲート電極
３４：ゲート絶縁膜
３６：層間絶縁層
３８：エミッタ電極
４２：絶縁領域
２２：ｐ＋型コレクタ領域
２４：ｎ−型ドリフト領域
２６：ｐ型ボディ領域
２８：ｎ＋型エミッタ領域
３２：トレンチゲート電極
３４：ゲート絶縁膜
３６：層間絶縁層
３８：エミッタ電極
４２：絶縁領域
Claims (4)
- コレクタ電極と、
コレクタ電極に接する第１導電型のコレクタ領域と、
コレクタ領域によってコレクタ電極から隔てられている第２導電型のドリフト領域と、
ドリフト領域によってコレクタ領域から隔てられている第１導電型のボディ領域と、
ボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域と、
エミッタ領域に接するエミッタ電極と、
エミッタ領域とドリフト領域を隔てているボディ領域を貫通してドリフト領域内に侵入するとともに、ゲート絶縁膜で被覆されているトレンチゲート電極と、
トレンチゲート電極間の間隙に存在するドリフト領域内の、ゲート絶縁膜から所定距離を隔てた位置に形成されている絶縁領域を備え、
前記所定距離は、以下の要件を含んで設定されることを特徴とする半導体装置。
（１）コレクタ電極とエミッタ電極間に印加される電圧が、通常のオン状態に比べて負荷短絡時に高いこと。
（２）通常のオン状態において、絶縁領域は最も集中して存在している領域に存在している電子の密度値を基準として、その値に比して１０％以下の電子が存在する範囲に形成されていること。
（３）負荷短絡時において、絶縁領域は最も集中して存在している領域に存在している電子の密度値を基準として、その値に比して１０％以上の電子が存在する範囲内に形成されていること。 - トレンチゲート電極間の間隙に存在するドリフト領域内に、ゲート絶縁膜から前記所定距離の範囲の他に、絶縁領域が形成されていない範囲が確保されていることを特徴とする請求項１の半導体装置。
- トレンチゲート電極間の間隙に存在するドリフト領域内に、ゲート絶縁膜から前記所定距離を隔てた位置をゲート絶縁膜に沿って伸びる前記絶縁領域が一対で形成されていることを特徴とする請求項１又は２の半導体装置。
- 第２導電型のドリフト領域と、
ドリフト領域に接する第１導電型のボディ領域と、
ボディ領域によってドリフト領域から隔てられている第２導電型の半導体領域と、
第２導電型半導体領域とドリフト領域を隔てているボディ領域を貫通してドリフト領域内に侵入するとともに、ゲート絶縁膜で被覆されているトレンチゲート電極と、
トレンチゲート電極間の間隙に存在するドリフト領域内の、ゲート絶縁膜から所定距離を隔てた位置に形成されている絶縁領域を備え、
前記所定距離は、以下の要件を含んで設定されることを特徴とする半導体装置。
（１）ドリフト領域内の電位が、通常のオン状態に比べて負荷短絡時に高いこと。
（２）通常のオン状態において、絶縁領域は最も集中して存在している領域に存在している電子の密度値を基準として、その値に比して１０％以下の電子が存在する範囲に形成されていること。
（３）負荷短絡時において、絶縁領域は最も集中して存在している領域に存在している電子の密度値を基準として、その値に比して１０％以上の電子が存在する範囲内に形成されていること。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004196556A JP4800597B2 (ja) | 2004-07-02 | 2004-07-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004196556A JP4800597B2 (ja) | 2004-07-02 | 2004-07-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006019555A JP2006019555A (ja) | 2006-01-19 |
| JP4800597B2 true JP4800597B2 (ja) | 2011-10-26 |
Family
ID=35793520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004196556A Active JP4800597B2 (ja) | 2004-07-02 | 2004-07-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4800597B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5767430B2 (ja) * | 2007-08-10 | 2015-08-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP4256901B1 (ja) * | 2007-12-21 | 2009-04-22 | 株式会社豊田中央研究所 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19522161C2 (de) * | 1995-06-19 | 1998-12-24 | Siemens Ag | MOS-Halbleiterbauelement mit verbesserten Durchlaßeigenschaften |
| JPH09270513A (ja) * | 1996-03-29 | 1997-10-14 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート型半導体装置およびその製造方法 |
| JPH09331063A (ja) * | 1996-04-11 | 1997-12-22 | Mitsubishi Electric Corp | 高耐圧半導体装置およびその製造方法 |
| JPH10294461A (ja) * | 1997-04-21 | 1998-11-04 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート形半導体素子 |
-
2004
- 2004-07-02 JP JP2004196556A patent/JP4800597B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006019555A (ja) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9437707B2 (en) | Transistors with isolation regions | |
| KR100802527B1 (ko) | 트렌치 게이트 전계 효과 디바이스 | |
| US9276076B2 (en) | Semiconductor device | |
| JPH11345969A (ja) | 電力用半導体装置 | |
| JP7027287B2 (ja) | 半導体装置 | |
| US20060081919A1 (en) | Semiconductor device | |
| JP2015526900A (ja) | 電流リミッタが組み込まれた半導体電子部品 | |
| US11901444B2 (en) | Method for manufacturing semiconductor device | |
| JP2007266133A (ja) | 半導体装置 | |
| US20040256659A1 (en) | MOS-gated transistor with improved UIS capability | |
| JP2006245477A (ja) | 半導体装置 | |
| WO2015177910A1 (ja) | 半導体装置 | |
| JP3634235B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP5261893B2 (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ | |
| JP2012204377A (ja) | 電力用半導体装置 | |
| JP2001168324A (ja) | 半導体装置 | |
| JP2021150544A (ja) | 半導体装置及び半導体回路 | |
| JP4800597B2 (ja) | 半導体装置 | |
| JP7114901B2 (ja) | 半導体装置 | |
| US11715776B2 (en) | Semiconductor device and semiconductor circuit | |
| JP2019161112A (ja) | 半導体装置 | |
| JP7363429B2 (ja) | 半導体装置の駆動方法 | |
| CN114267738A (zh) | 半导体装置 | |
| KR20150076768A (ko) | 전력 반도체 소자 | |
| JP5696536B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110804 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4800597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |