JP4256901B1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4256901B1 JP4256901B1 JP2007330404A JP2007330404A JP4256901B1 JP 4256901 B1 JP4256901 B1 JP 4256901B1 JP 2007330404 A JP2007330404 A JP 2007330404A JP 2007330404 A JP2007330404 A JP 2007330404A JP 4256901 B1 JP4256901 B1 JP 4256901B1
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- trench gate
- shielding layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000000969 carrier Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 abstract description 22
- 238000000034 method Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 44
- 239000000463 material Substances 0.000 description 10
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 キャリア遮蔽層を有する縦型の半導体装置において、よりオン抵抗（又はオン電圧）を低減する技術を提供すること。
【解決手段】 半導体装置１０の半導体基板２０は、チャネル区域１０Ａと非チャネル区域１０Ｂを有している。チャネル区域１０Ａのボディ領域２５には、トレンチゲート３０の側面に接するとともにエミッタ電極２８に電気的に接続しているエミッタ領域２６が設けられている。非チャネル区域１０Ｂのボディ領域２５には、エミッタ領域２６が設けられていない。キャリア遮蔽層５２は、非チャネル区域１０Ｂに配置されており、少なくともチャネル区域１０Ａの一部において開口している。
【選択図】 図１
【解決手段】 半導体装置１０の半導体基板２０は、チャネル区域１０Ａと非チャネル区域１０Ｂを有している。チャネル区域１０Ａのボディ領域２５には、トレンチゲート３０の側面に接するとともにエミッタ電極２８に電気的に接続しているエミッタ領域２６が設けられている。非チャネル区域１０Ｂのボディ領域２５には、エミッタ領域２６が設けられていない。キャリア遮蔽層５２は、非チャネル区域１０Ｂに配置されており、少なくともチャネル区域１０Ａの一部において開口している。
【選択図】 図１
Description
本発明は、縦型の半導体装置に関する。
縦型の半導体装置は、一対の主電極が半導体基板の表面と裏面に分かれて設けられている。縦型の半導体装置は、オン抵抗（又はオン電圧）を低減するために、トレンチゲートを備えていることが多い。トレンチゲートを備えた縦型の半導体装置において、さらにオン抵抗（又はオン電圧）を低減するために、キャリア遮蔽層を利用する技術の開発が進められている。特許文献１には、キャリア遮蔽層（電荷遮蔽層）を有する縦型の半導体装置が開示されている。
図５に、特許文献１に開示されている半導体装置１００の要部縦断面図を模式的に示す。半導体装置１００は、半導体基板１２０の表面にエミッタ電極１２８が設けられており、半導体基板１２０の裏面にコレクタ電極１２１が設けられている。半導体基板１２０は、裏面から順にｐ＋型のコレクタ領域１２２とｎ＋型のバッファ領域１２３とｎ型のドリフト領域１２４とｐ型のボディ領域１２５の積層を有している。
半導体装置１００は、ボディ領域１２５を貫通する複数のトレンチゲート１３０を備えている。トレンチゲート１３０は、ゲート絶縁膜１３４と、そのゲート絶縁膜１３４で被覆されているトレンチゲート電極１３２を有している。トレンチゲート電極１３２とエミッタ電極１２８は、層間絶縁膜１２９で電気的に絶縁されている。
半導体装置１００はさらに、半導体基板１２０の表面に選択的に設けられている複数のｐ＋型のボディコンタクト領域１２６及びｎ＋型のエミッタ領域１２７を備えている。エミッタ領域１２７は、トレンチゲート１３０の側面に接している。ボディコンタクト領域１２６とエミッタ領域１２７は、エミッタ電極１２８に電気的に接続している。
半導体装置１００はさらに、ドリフト領域１２４内に設けられているキャリア遮蔽層１５０を備えている。キャリア遮蔽層１５０は、例えば酸化シリコンで形成されている。キャリア遮蔽層１５０は、トレンチゲート１３０とトレンチゲート１３０の間に設けられている。
キャリア遮蔽層１５０は、裏面のコレクタ領域１２２からドリフト領域１２４に注入された正孔の移動を妨げることができる。これにより、ドリフト領域１２４内の正孔濃度が上昇し、オン抵抗（又はオン電圧）を低減することができる。
キャリア遮蔽層を利用する技術において、よりオン抵抗（又はオン電圧）を低減することが望まれている。本発明は、キャリア遮蔽層を有する縦型の半導体装置において、よりオン抵抗（又はオン電圧）を低減する技術を提供することを目的としている。
本明細書で開示される縦型の半導体装置は、第１導電型の第１半導体領域と第２導電型の第２半導体領域の積層を有する半導体基板と、その第２半導体領域を貫通する複数のトレンチゲートと、第１半導体領域内に設けられているキャリア遮蔽層を備えている。半導体基板は、チャネル区域と非チャネル区域を有している。チャネル区域は、トレンチゲートとトレンチゲートで挟まれた区域であり、そのトレンチゲート間の第２半導体領域には、トレンチゲートの側面に接するとともに表面電極に電気的に接続している第１導電型の表面半導体領域が設けられている。すなわち、表面半導体領域と第１半導体領域の間にはトレンチゲートの側面に沿って第２半導体領域が設けられており、その第２半導体領域は、トレンチゲートに印加される電圧によってチャネルを形成することができる。非チャネル区域は、トレンチゲートとトレンチゲートで挟まれた区域であり、そのトレンチゲート間の第２半導体領域には、トレンチゲートの側面に接するとともに表面電極に電気的に接続している第１導電型の表面半導体領域が設けられていない。したがって、非チャネル区域にはチャネルが形成されない。キャリア遮蔽層は、非チャネル区域に配置されており、少なくともチャネル区域の一部において開口している。
この形態の半導体装置によると、裏面側から非チャネル区域の第１半導体領域に注入された第１タイプのキャリアの一部は、キャリア遮蔽層によって縦方向の移動が妨げられ、横方向に移動する。キャリア遮蔽層は、チャネル区域において開口が設けられているので、横方向に移動した第１タイプのキャリアはその開口に集中する。一方、チャネル区域の表面半導体領域からは第２タイプのキャリアが注入される。このため、第１タイプのキャリアと第２タイプのキャリアがチャネル区域において集中するので、伝導度変調が活発化し、半導体装置のオン抵抗（又はオン電圧）が顕著に低減する。
図５に示す半導体装置のように、半導体基板内のキャリア濃度をキャリア遮蔽層によって一様に上昇させるよりも、半導体基板をチャネル区域と非チャネル区域に区画し、チャネル区域においてキャリアを集中させると、オン抵抗（又はオン電圧）が顕著に低減する。チャネル区域においてキャリアを集中させると、非チャネル区域を形成したことによるチャネル面積の減少を補って、オン抵抗（又はオン電圧）を低減することができる。本明細書で開示される半導体装置は、この現象を利用するものであり、図５に示す半導体装置とはその作用効果が明らかに異なる。本明細書で開示される半導体装置は、新規で斬新な技術思想を備えている。
この形態の半導体装置によると、裏面側から非チャネル区域の第１半導体領域に注入された第１タイプのキャリアの一部は、キャリア遮蔽層によって縦方向の移動が妨げられ、横方向に移動する。キャリア遮蔽層は、チャネル区域において開口が設けられているので、横方向に移動した第１タイプのキャリアはその開口に集中する。一方、チャネル区域の表面半導体領域からは第２タイプのキャリアが注入される。このため、第１タイプのキャリアと第２タイプのキャリアがチャネル区域において集中するので、伝導度変調が活発化し、半導体装置のオン抵抗（又はオン電圧）が顕著に低減する。
図５に示す半導体装置のように、半導体基板内のキャリア濃度をキャリア遮蔽層によって一様に上昇させるよりも、半導体基板をチャネル区域と非チャネル区域に区画し、チャネル区域においてキャリアを集中させると、オン抵抗（又はオン電圧）が顕著に低減する。チャネル区域においてキャリアを集中させると、非チャネル区域を形成したことによるチャネル面積の減少を補って、オン抵抗（又はオン電圧）を低減することができる。本明細書で開示される半導体装置は、この現象を利用するものであり、図５に示す半導体装置とはその作用効果が明らかに異なる。本明細書で開示される半導体装置は、新規で斬新な技術思想を備えている。
キャリア遮蔽層は、トレンチゲートよりも深い位置に設けられていることが好ましい。
キャリア遮蔽層がトレンチゲートよりも深い位置に設けられていると、マスクずれによってキャリア遮蔽層とトレンチゲートの位置関係が多少ずれたとしても、半導体装置の特性に与える影響を軽微なものとすることができる。
キャリア遮蔽層がトレンチゲートよりも深い位置に設けられていると、マスクずれによってキャリア遮蔽層とトレンチゲートの位置関係が多少ずれたとしても、半導体装置の特性に与える影響を軽微なものとすることができる。
キャリア遮蔽層は、一方のトレンチゲートの下方から他方のトレンチゲートの下方まで非チャネル区域に亘って延びていることが好ましい。
この形態によると、裏面から非チャネル区域の第１半導体領域に注入された第１タイプのキャリアの多くをキャリア遮蔽層によって横方向に移動させ、チャネル区域に集中させることができる。チャネル区域における伝導度変調がさらに活発化され、オン抵抗（又はオン電圧）をさらに低減することができる。
この形態によると、裏面から非チャネル区域の第１半導体領域に注入された第１タイプのキャリアの多くをキャリア遮蔽層によって横方向に移動させ、チャネル区域に集中させることができる。チャネル区域における伝導度変調がさらに活発化され、オン抵抗（又はオン電圧）をさらに低減することができる。
非チャネル区域には、第２半導体領域を貫通しているダミートレンチゲートが設けられていてもよい。この場合、キャリア遮蔽層は、ダミートレンチゲートよりも深い位置に設けられていることが好ましい。
キャリア遮蔽層は、半導体基板の表面からキャリアの拡散長以下の深さに設けられていることが好ましい。
これにより、チャネル区域に集中したキャリアは、キャリア遮蔽層の開口を超えた後においても、半導体基板の表面まで収束した状態を維持することができる。
これにより、チャネル区域に集中したキャリアは、キャリア遮蔽層の開口を超えた後においても、半導体基板の表面まで収束した状態を維持することができる。
本明細書で開示される技術によると、チャネル区域にキャリアを集中させ、伝導度変調を活発化させることができる。チャネル区域においてキャリアを集中させることによって、非チャネル区域を形成したことによるチャネル面積の減少を補って、オン抵抗（又はオン電圧）を低減することができる。
本明細書で開示される好ましい特徴を列記する。
（第１特徴） キャリア遮蔽層の材料は、キャリア遮蔽層の周囲の半導体材料よりもキャリアの移動を抑制するものであればよい。例えば、キャリア遮蔽層は、酸化シリコン、多孔質シリコン、窒化シリコンを用いることができる。また、キャリア遮蔽層は、空洞であってもよい。
（第２特徴） キャリア遮蔽層は、少なくともチャネル区域の一部において開口しており、その開口は表面半導体領域の下方を含む。
（第３特徴） 第２特徴において、前記開口は、一方のトレンチゲートの下方から他方のトレンチゲートの下方までチャネル区域に亘っている。
（第４特徴） 非チャネル区域のボディ領域（第２半導体領域の一例）の表面は、絶縁膜によって閉塞されており、非チャネル区域のボディ領域がフローティング状態である。
（第１特徴） キャリア遮蔽層の材料は、キャリア遮蔽層の周囲の半導体材料よりもキャリアの移動を抑制するものであればよい。例えば、キャリア遮蔽層は、酸化シリコン、多孔質シリコン、窒化シリコンを用いることができる。また、キャリア遮蔽層は、空洞であってもよい。
（第２特徴） キャリア遮蔽層は、少なくともチャネル区域の一部において開口しており、その開口は表面半導体領域の下方を含む。
（第３特徴） 第２特徴において、前記開口は、一方のトレンチゲートの下方から他方のトレンチゲートの下方までチャネル区域に亘っている。
（第４特徴） 非チャネル区域のボディ領域（第２半導体領域の一例）の表面は、絶縁膜によって閉塞されており、非チャネル区域のボディ領域がフローティング状態である。
以下、図面を参照して実施例を説明する。以下の実施例では、半導体材料に単結晶シリコンが用いられているが、この例に代えて他の半導体材料を用いることができる。例えば、半導体材料に窒化ガリウム系、炭化シリコン系、ガリウム砒素系の化合物半導体を用いることができる。また、以下の実施例では、パンチスルー型のＩＧＢＴ（Insulated Gate Bipolar Transistor）を説明するが、本明細書で開示される技術はノンパンチスルー型のＩＧＢＴにも適用することができる。また、本明細書で開示される技術は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に適用することもできる。
図１に、半導体装置１０の要部縦断面図を模式的に示す。半導体装置１０は、半導体基板２０の表面にエミッタ電極２８が設けられており、半導体基板２０の裏面にコレクタ電極２１が設けられている。エミッタ電極２８の材料はアルミニウムであり、コレクタ電極２１の材料はアルミニウム、チタン、ニッケル、金が利用できる。エミッタ電極２８は接地電位に固定されており、コレクタ電極２１には正の電圧が印加されている。
半導体基板２０は、裏面から順にｐ＋型のコレクタ領域２２とｎ＋型のバッファ領域２３とｎ型のドリフト領域２４（第１半導体領域の一例）とｐ型のボディ領域２５（第２半導体領域の一例）が積層している。コレクタ領域２２とバッファ領域２３は、イオン注入技術を利用して、半導体基板２０の裏面に形成される。ボディ領域２５も、イオン注入技術を利用して、半導体基板２０の表面に形成される。コレクタ電極２１は、コレクタ領域２２に電気的に接続している。
半導体装置１０は、ボディ領域２５を貫通する複数のトレンチゲート３０を備えている。トレンチゲート３０は、ゲート絶縁膜３４と、そのゲート絶縁膜３４で被覆されているトレンチゲート電極３２を有する。ゲート絶縁膜３４の材料は酸化シリコンであり、トレンチゲート電極３２の材料は不純物が高濃度に導入されたポリシリコンである。トレンチゲート電極３２とエミッタ電極２８は、層間絶縁膜２９で電気的に絶縁されている。層間絶縁膜２９の材料は酸化シリコンである。
図１に示すように、半導体装置１０の半導体基板２０は、チャネル区域１０Ａと非チャネル区域１０Ｂを有している。チャネル区域１０Ａと非チャネル区域１０Ｂは、半導体基板２０の面内を一方向に沿って繰返し配置されている。チャネル区域１０Ａは、トレンチゲート３０とトレンチゲート３０で挟まれた区域であり、チャネル区域１０Ａのボディ領域２５の表面には、ｎ＋型のエミッタ領域２６（表面半導体領域の一例）とｐ＋型のボディコンタクト領域２７が選択的に設けられている。エミッタ領域２６とボディコンタクト領域２７は、エミッタ電極２８に電気的に接続している。一方、非チャネル区域１０Ｂは、トレンチゲート３０とトレンチゲート３０で挟まれた区域であり、非チャネル区域１０Ｂのボディ領域２５の表面には、エミッタ領域２６とボディコンタクト領域２７が設けられていない。なお、この例では、非チャネル区域１０Ｂにボディコンタクト領域２７が設けられていないが、この例に代えて、非チャネル区域１０Ｂにもボディコンタクト領域２７が設けられていてもよい。チャネル区域１０Ａと非チャネル区域１０Ｂは、エミッタ領域２６の有無によって区別される。チャネル区域１０Ａのエミッタ領域２６は、トレンチゲート３０の側面に接して設けられている。
半導体装置１０はさらに、キャリア遮蔽層５２を備えている。キャリア遮蔽層５２は、非チャネル区域１０Ｂに配置されており、チャネル区域１０Ａにおいて開口している。キャリア遮蔽層５２は、トレンチゲート３０よりも深い位置に設けられている。また、図１に示すように、半導体基板２０の表面からキャリア遮蔽層５２までの距離１０Ｄは、正孔の拡散長以下である。すなわち、半導体基板２０の表面からキャリア遮蔽層５２までの距離１０Ｄは、トレンチゲート３０よりも長く、正孔の拡散長よりも短い。
キャリア遮蔽層５２は、一方のトレンチゲート３０の下方から他方のトレンチゲート３０の下方まで非チャネル区域１０Ｂに亘って延びている。一方、キャリア遮蔽層５２の開口は、一方のトレンチゲート３０の下方から他方のトレンチゲート３０の下方までチャネル区域１０Ａに亘っている。キャリア遮蔽層５２の材料は、酸化シリコンである。酸化シリコンに代えて、多孔質シリコンや空洞であってもよい。
次に、半導体装置１０の動作を説明する。
半導体装置１０は、トレンチゲート電極３２に閾値電圧以上の正の電圧を印加するか否かによってオン・オフを切換えることができる。トレンチゲート電極３２に閾値電圧以上の電圧が印加されていないときは、エミッタ領域２６とドリフト領域２４の間にボディ領域２５が介在しており、エミッタ領域２６からドリフト領域２４に電子を注入することができない。トレンチゲート電極３２に閾値電圧以上の電圧が印加されていないときは、半導体装置１０がオフである。
半導体装置１０は、トレンチゲート電極３２に閾値電圧以上の正の電圧を印加するか否かによってオン・オフを切換えることができる。トレンチゲート電極３２に閾値電圧以上の電圧が印加されていないときは、エミッタ領域２６とドリフト領域２４の間にボディ領域２５が介在しており、エミッタ領域２６からドリフト領域２４に電子を注入することができない。トレンチゲート電極３２に閾値電圧以上の電圧が印加されていないときは、半導体装置１０がオフである。
トレンチゲート電極３２に閾値電圧以上の正の電圧が印加されているときは、エミッタ領域２６とドリフト領域２４の間のボディ領域２５が反転し、チャネルが形成される。電子は、そのチャネルを介してエミッタ領域２６からドリフト領域２４に注入される。トレンチゲート電極３２に閾値電圧以上の電圧が印加されているときは、半導体装置１０がオンである。
半導体装置１０がオンしているときは、裏面のコレクタ領域２２からドリフト領域２４に正孔が注入される。正孔は、ドリフト領域２４を縦方向に移動し、ボディ領域２５を介してエミッタ電極２８に排出される。
図１に示すように、半導体装置１０は、半導体基板２０の裏面全体に亘ってコレクタ領域２２が設けられている。したがって、半導体装置１０がオンしているときは、半導体基板２０の裏面全体から正孔が注入される。半導体基板２０の裏面から非チャネル区域１０Ｂのドリフト領域２４に注入された正孔は、キャリア遮蔽層５２によって縦方向の移動が妨げられ、横方向に移動する。キャリア遮蔽層５２はチャネル区域１０Ａに開口が設けられているので、横方向に移動した正孔はその開口に集中する。
一方、チャネル区域１０Ａのエミッタ領域２６からは電子が注入される。このため、正孔と電子がチャネル区域１０Ａにおいて集中するので、伝導度変調が活発化し、半導体装置１０のオン抵抗（又はオン電圧）が顕著に低減する。
半導体装置１０は、非チャネル区域１０Ｂとキャリア遮蔽層５２を組合せることに特徴を有している。非チャネル区域１０Ｂにキャリア遮蔽層５２を配置することによって、裏面から注入された正孔をチャネル区域１０Ａに集中させることができる。これにより、チャネル区域１０Ａで伝導度変調が活発化し、オン抵抗（又はオン電圧）が低減される。半導体装置１１では、非チャネル区域１０Ｂを設けることによってチャネル面積が減少するが、そのチャネル面積の減少を補って、低抵抗となり得る。この結果、半導体装置１０は、極めて低減されたオン抵抗（又はオン電圧）を得ることができる。
（第１の変形例）
図２に、半導体装置１１の要部断面図を模式的に示す。図２の半導体装置１１は、図１の半導体装置１０の変形例であり、ダミートレンチゲート４０を備えていることを特徴としている。ダミートレンチゲート４０は、非チャネル区域１０Ｂに設けられており、ボディ領域２５を貫通している。この例では、非チャネル区域１０Ｂに１つのダミートレンチゲート４０が設けられているが、さらに多くのダミートレンチゲート４０が設けられていてもよい。
図２に、半導体装置１１の要部断面図を模式的に示す。図２の半導体装置１１は、図１の半導体装置１０の変形例であり、ダミートレンチゲート４０を備えていることを特徴としている。ダミートレンチゲート４０は、非チャネル区域１０Ｂに設けられており、ボディ領域２５を貫通している。この例では、非チャネル区域１０Ｂに１つのダミートレンチゲート４０が設けられているが、さらに多くのダミートレンチゲート４０が設けられていてもよい。
ダミートレンチゲート４０は、ダミー絶縁膜４４と、そのダミー絶縁膜４４で被覆されているダミートレンチゲート電極４２を備えている。ダミートレンチゲート４０は、トレンチゲート３０と共通の工程で作製されるので、トレンチゲート３０と共通の形態を備えている。ダミートレンチゲート電極４２は、トレンチゲート電極３２と電気的に接続していてもよく、エミッタ電極２８と電気的に接続していてもよい。
前記したように、本実施例の半導体装置１１では、オン抵抗（又はオン電圧）を低減するために、非チャネル区域１０Ｂがある程度の面積を有して設けられているのが望ましい。この場合、非チャネル区域１０Ｂにおいて、トレンチゲート３０とトレンチゲート３０の間の距離が増大することになる。この場合、非チャネル区域１０Ｂのボディ領域２５とドリフト領域２４の間のｐｎ接合に、大きな電界が加わることがある。非チャネル区域１０Ｂにダミートレンチゲート４０が設けられていると、この電界集中を緩和することができる。非チャネル区域１０Ｂとダミートレンチゲート４０の組合せは、半導体装置１１の耐圧を改善するのに極めて有用な技術である。
（第２の変形例）
図３に、半導体装置１２の要部断面図を模式的に示す。図３の半導体装置１２は、図２の半導体装置１１の変形例であり、非チャネル区域１０Ｂのボディ領域２５が層間絶縁膜２９で閉塞されていることを特徴としている。このため、非チャネル区域１０Ｂのボディ領域２５の電位はフローティング状態である。
図３に、半導体装置１２の要部断面図を模式的に示す。図３の半導体装置１２は、図２の半導体装置１１の変形例であり、非チャネル区域１０Ｂのボディ領域２５が層間絶縁膜２９で閉塞されていることを特徴としている。このため、非チャネル区域１０Ｂのボディ領域２５の電位はフローティング状態である。
非チャネル区域１０Ｂのボディ領域２５が層間絶縁膜２９で閉塞されていると、裏面から注入された正孔は、非チャネル区域１０Ｂのボディ領域２５を介してエミッタ電極２８に排出されることがない。このため、より多くの正孔をチャネル区域１０Ａに集中させることができる。非チャネル区域１０Ｂのボディ領域２５を閉塞する技術とキャリア遮蔽層５２の技術の組合せは、オン抵抗（又はオン電圧）を低減するのに極めて有用である。
（第３の変形例）
図４に、半導体装置１３の要部断面図を模式的に示す。図４の半導体装置１３は、図２の半導体装置１１の変形例であり、キャリア遮蔽層５４が非チャネル区域１０Ｂにおいて複数に分かれている。この例では、裏面から非チャネル区域１０Ｂのドリフト領域２４に注入された正孔の一部は、チャネル区域１０Ａに設けられたキャリア遮蔽層５４の開口に移動し、他の一部は非チャネル区域１０Ｂに設けられたキャリア遮蔽層５４の開口に移動する。半導体装置１３であっても、裏面から非チャネル区域１０Ｂのドリフト領域２４に注入された正孔の一部は、チャネル区域１０Ａに集中することができるので、オン抵抗（又はオン電圧）を低減することができる。
図４に、半導体装置１３の要部断面図を模式的に示す。図４の半導体装置１３は、図２の半導体装置１１の変形例であり、キャリア遮蔽層５４が非チャネル区域１０Ｂにおいて複数に分かれている。この例では、裏面から非チャネル区域１０Ｂのドリフト領域２４に注入された正孔の一部は、チャネル区域１０Ａに設けられたキャリア遮蔽層５４の開口に移動し、他の一部は非チャネル区域１０Ｂに設けられたキャリア遮蔽層５４の開口に移動する。半導体装置１３であっても、裏面から非チャネル区域１０Ｂのドリフト領域２４に注入された正孔の一部は、チャネル区域１０Ａに集中することができるので、オン抵抗（又はオン電圧）を低減することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０Ａ：チャネル区域
１０Ｂ：非チャネル区域
２０：半導体基板
２１：コレクタ電極
２２：コレクタ領域
２３：バッファ領域
２４：ドリフト領域
２５：ボディ領域
２６：ボディコンタクト領域
２７：エミッタ領域
２８：エミッタ電極
２９：層間絶縁膜
３０：トレンチゲート
４０：ダミートレンチ
５２，５４：キャリア遮蔽層
１０Ｂ：非チャネル区域
２０：半導体基板
２１：コレクタ電極
２２：コレクタ領域
２３：バッファ領域
２４：ドリフト領域
２５：ボディ領域
２６：ボディコンタクト領域
２７：エミッタ領域
２８：エミッタ電極
２９：層間絶縁膜
３０：トレンチゲート
４０：ダミートレンチ
５２，５４：キャリア遮蔽層
Claims (6)
- 第１導電型の第１半導体領域と第２導電型の第２半導体領域の積層を有する半導体基板と、その第２半導体領域を貫通する複数のトレンチゲートと、第１半導体領域内に設けられているキャリア遮蔽層を備えている縦型の半導体装置であって、
半導体基板がチャネル区域と非チャネル区域を有しており、
チャネル区域は、トレンチゲートとトレンチゲートで挟まれた区域であり、そのトレンチゲート間の第２半導体領域には、トレンチゲートの側面に接するとともに表面電極に電気的に接続している第１導電型の表面半導体領域が設けられており、
非チャネル区域は、トレンチゲートとトレンチゲートで挟まれた区域であり、そのトレンチゲート間の第２半導体領域には、トレンチゲートの側面に接するとともに表面電極に電気的に接続している第１導電型の表面半導体領域が設けられておらず、
キャリア遮蔽層は、非チャネル区域に配置されており、少なくともチャネル区域の一部において開口している半導体装置。 - キャリア遮蔽層は、トレンチゲートよりも深い位置に設けられていることを特徴とする請求項１に記載の半導体装置。
- キャリア遮蔽層は、一方のトレンチゲートの下方から他方のトレンチゲートの下方まで非チャネル区域に亘って延びていることを特徴とする請求項２に記載の半導体装置。
- 非チャネル区域には、
第２半導体領域を貫通しているダミートレンチゲートが設けられていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。 - キャリア遮蔽層は、ダミートレンチゲートよりも深い位置に設けられていることを特徴とする請求項４に記載の半導体装置。
- キャリア遮蔽層は、半導体基板の表面からキャリアの拡散長以下の深さに設けられていることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007330404A JP4256901B1 (ja) | 2007-12-21 | 2007-12-21 | 半導体装置 |
| CN2008800148730A CN101675525B (zh) | 2007-12-21 | 2008-11-11 | 半导体装置 |
| PCT/JP2008/070474 WO2009081667A1 (ja) | 2007-12-21 | 2008-11-11 | 半導体装置 |
| US12/808,473 US20100289076A1 (en) | 2007-12-21 | 2008-11-11 | Semiconductor device |
| EP08864813A EP2224489A4 (en) | 2007-12-21 | 2008-11-11 | SEMICONDUCTOR DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007330404A JP4256901B1 (ja) | 2007-12-21 | 2007-12-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP4256901B1 true JP4256901B1 (ja) | 2009-04-22 |
| JP2009152465A JP2009152465A (ja) | 2009-07-09 |
Family
ID=40666649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007330404A Expired - Fee Related JP4256901B1 (ja) | 2007-12-21 | 2007-12-21 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20100289076A1 (ja) |
| EP (1) | EP2224489A4 (ja) |
| JP (1) | JP4256901B1 (ja) |
| CN (1) | CN101675525B (ja) |
| WO (1) | WO2009081667A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8120074B2 (en) * | 2009-10-29 | 2012-02-21 | Infineon Technologies Austria Ag | Bipolar semiconductor device and manufacturing method |
| US20120061789A1 (en) * | 2010-09-13 | 2012-03-15 | Omnivision Technologies, Inc. | Image sensor with improved noise shielding |
| US20120068222A1 (en) * | 2010-09-21 | 2012-03-22 | Kabushiki Kaisha Toshiba | Semiconductor Device and Method for Manufacturing the Same |
| KR101397784B1 (ko) | 2012-11-21 | 2014-05-20 | 삼성전기주식회사 | 절연 게이트형 바이폴라 트랜지스터 |
| US9601611B2 (en) * | 2013-07-18 | 2017-03-21 | Sensor Electronic Technology, Inc. | Lateral/vertical semiconductor device with embedded isolator |
| JP6471508B2 (ja) * | 2015-01-19 | 2019-02-20 | 富士電機株式会社 | 半導体装置 |
| US9929260B2 (en) | 2015-05-15 | 2018-03-27 | Fuji Electric Co., Ltd. | IGBT semiconductor device |
| US10217738B2 (en) * | 2015-05-15 | 2019-02-26 | Smk Corporation | IGBT semiconductor device |
| US9825128B2 (en) * | 2015-10-20 | 2017-11-21 | Maxpower Semiconductor, Inc. | Vertical power transistor with thin bottom emitter layer and dopants implanted in trenches in shield area and termination rings |
| CN106409898B (zh) * | 2016-11-01 | 2019-06-28 | 株洲中车时代电气股份有限公司 | 一种具有埋氧化层的沟槽栅igbt及其制作方法 |
| CN109564943B (zh) * | 2017-02-13 | 2022-06-24 | 富士电机株式会社 | 半导体装置 |
| JP6958093B2 (ja) * | 2017-08-09 | 2021-11-02 | 富士電機株式会社 | 半導体装置 |
| CN108962978A (zh) * | 2018-07-25 | 2018-12-07 | 盛世瑶兰（深圳）科技有限公司 | 金属氧化物半导体场效应管及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1179853A1 (en) * | 1994-09-16 | 2002-02-13 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
| JPH09270513A (ja) * | 1996-03-29 | 1997-10-14 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2007266622A (ja) * | 1996-04-11 | 2007-10-11 | Mitsubishi Electric Corp | 高耐圧半導体装置およびその製造方法 |
| US5894149A (en) * | 1996-04-11 | 1999-04-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having high breakdown voltage and method of manufacturing the same |
| JPH10294461A (ja) * | 1997-04-21 | 1998-11-04 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート形半導体素子 |
| DE19808348C1 (de) * | 1998-02-27 | 1999-06-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| JP3506676B2 (ja) * | 2001-01-25 | 2004-03-15 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| EP1671374B1 (en) * | 2003-10-08 | 2018-05-09 | Toyota Jidosha Kabushiki Kaisha | Insulated gate type semiconductor device and manufacturing method thereof |
| JP4800597B2 (ja) * | 2004-07-02 | 2011-10-26 | 株式会社豊田中央研究所 | 半導体装置 |
| JP4971595B2 (ja) * | 2005-03-15 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2008227251A (ja) * | 2007-03-14 | 2008-09-25 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタ |
-
2007
- 2007-12-21 JP JP2007330404A patent/JP4256901B1/ja not_active Expired - Fee Related
-
2008
- 2008-11-11 EP EP08864813A patent/EP2224489A4/en not_active Withdrawn
- 2008-11-11 WO PCT/JP2008/070474 patent/WO2009081667A1/ja active Application Filing
- 2008-11-11 US US12/808,473 patent/US20100289076A1/en not_active Abandoned
- 2008-11-11 CN CN2008800148730A patent/CN101675525B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009081667A1 (ja) | 2009-07-02 |
| US20100289076A1 (en) | 2010-11-18 |
| EP2224489A4 (en) | 2011-01-05 |
| CN101675525A (zh) | 2010-03-17 |
| JP2009152465A (ja) | 2009-07-09 |
| CN101675525B (zh) | 2011-09-28 |
| EP2224489A1 (en) | 2010-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4256901B1 (ja) | 半導体装置 | |
| JP7190144B2 (ja) | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 | |
| JP5981859B2 (ja) | ダイオード及びダイオードを内蔵する半導体装置 | |
| JP4066946B2 (ja) | 半導体装置 | |
| US7915617B2 (en) | Semiconductor device | |
| JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
| US20180358449A1 (en) | Fabrication of Trench-Gated Wide-Bandgap Devices | |
| US10276666B2 (en) | Semiconductor device | |
| US20180366569A1 (en) | Trench-Gated Heterostructure and Double-Heterostructure Active Devices | |
| US20130341674A1 (en) | Reverse Conducting IGBT | |
| US9362349B2 (en) | Semiconductor device with charge carrier lifetime reduction means | |
| JP2019165206A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JP2005011846A (ja) | 半導体装置 | |
| US11075285B2 (en) | Insulated gate power semiconductor device and method for manufacturing such a device | |
| CN114597257B (zh) | 一种沟槽栅碳化硅mosfet器件及其工艺方法 | |
| US9111989B2 (en) | Insulated gate bipolar transistor including emitter short regions | |
| JP3919591B2 (ja) | 半導体装置の製造方法 | |
| JP2009512207A (ja) | パワー半導体デバイス | |
| US10600867B2 (en) | Semiconductor device having an emitter region and a contact region inside a mesa portion | |
| KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
| JP2010135526A (ja) | 半導体装置 | |
| JP2010093080A (ja) | 半導体装置 | |
| JP7379880B2 (ja) | 半導体装置 | |
| JP7408947B2 (ja) | 炭化珪素半導体装置 | |
| US11411076B2 (en) | Semiconductor device with fortifying layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |