CN101675525A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101675525A
CN101675525A CN200880014873A CN200880014873A CN101675525A CN 101675525 A CN101675525 A CN 101675525A CN 200880014873 A CN200880014873 A CN 200880014873A CN 200880014873 A CN200880014873 A CN 200880014873A CN 101675525 A CN101675525 A CN 101675525A
Authority
CN
China
Prior art keywords
channel region
region
semiconductor device
trench gate
screening layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880014873A
Other languages
English (en)
Other versions
CN101675525B (zh
Inventor
西田秀一
大西丰和
庄司智幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN101675525A publication Critical patent/CN101675525A/zh
Application granted granted Critical
Publication of CN101675525B publication Critical patent/CN101675525B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates

Abstract

本发明提供一种在具有载流子屏蔽层的垂直型半导体装置中进一步降低通态电阻(或者通态电压)的技术。半导体装置(10)的半导体衬底(20)具有沟道区(10A)和非沟道区(10B)。在沟道区(10A)中设置有发射区(26),其与沟槽栅(30)的侧面接触并与发射极(28)形成电连接。在非沟道区(10B)的体区(25)中没有设置发射区(26)。在俯视时,配置在非沟道区(10B)中的载流子屏蔽层(52)在非沟道区(10B)所占的占有面积比,要高于配置在沟道区(10A)中的载流子屏蔽层(52)在沟道区(10A)所占的占有面积比。

Description

半导体装置
技术领域
本申请要求2007年12月21日申请的日本专利申请第2007-330404号的优先权。在本说明书中以参照的方式引用该申请的全部内容。
本发明涉及一种垂直型半导体装置。
背景技术
垂直型半导体装置具备一对主电极,其分别被设置在半导体衬底的表面和背面。为了降低通态电阻(或者通态电压),垂直型半导体装置大多具有沟槽栅。为了进一步降低通态电阻(或者通态电压),人们正在进行在具有沟槽栅的垂直型半导体装置中利用载流子屏蔽层的技术开发。在日本特开2007-266622号公报中公开了一种具有载流子屏蔽层(电荷屏蔽层)的垂直型半导体装置。
图5概略地表示了日本特开2007-266622号公报所公开的半导体装置100的主要部分的纵剖面图。在半导体装置100中,在半导体衬底120的表面上设置有发射极128,在半导体衬底120的背面上设置有集电极121。半导体衬底120从背面开始依次具有p+型的集电区122、n+型的缓冲区123、n型的漂移区124和p型的体区125的积层。
半导体装置100具备贯穿体区125的多个沟槽栅130。沟槽栅130具有栅极绝缘膜134和由该栅极绝缘膜134覆盖的沟槽栅极132。沟槽栅极132和发射极128,由层间绝缘膜129进行电绝缘。
半导体装置100还具备:选择性地设置在半导体衬底120的表层部上的多个p+型的体接触区127以及n+型的发射区126。发射区126与沟槽栅130的侧面接触。体接触区127和发射区126,与发射极128形成电连接。
半导体装置100还具备:设置在漂移区124内的载流子屏蔽层150。载流子屏蔽层150例如由二氧化硅形成。将载流子屏蔽层150设置在沟槽栅130与沟槽栅130之间。
载流子屏蔽层150能够阻挡从背面的集电区122被注入到漂移区124的空穴的移动。由此,漂移区124内的空穴浓度上升,从而使通态电阻(或者通态电压)降低。
发明内容
本发明所要解决的课题
在利用载流子屏蔽层的技术中,亟待进一步降低通态电阻(或者通态电压)。本发明的目的在于,提供一种在具有载流子屏蔽层的垂直型半导体装置中进一步降低通态电阻(或者通态电压)的技术。
解决问题的方案
本说明书所公开的垂直型半导体装置具备:半导体衬底、多个沟槽栅和载流子屏蔽层。半导体衬底具有:第一导电型的第一半导体区;第二导电型的第二半导体区,其被设置在该第一半导体区上;第一导电型的表面半导体区,其被选择性地设置在该第二半导体区上并与表面电极形成电连接。多个沟槽栅极贯穿第二半导体区。载流子屏蔽层设置在第一半导体区内。在本说明书所公开的垂直型半导体装置中,半导体衬底具有沟道区和非沟道区。沟道区是夹在沟槽栅与沟槽栅之间的区域,表面半导体区以与沟槽栅的侧面接触的方式配置在该沟道区中。即,在表面半导体区与第一半导体区之间沿着沟槽栅的侧面设置有第二半导体区,并通过施加至沟槽栅的电压而在该第二半导体区中形成有沟道。非沟道区是夹在沟槽栅与沟槽栅之间的区域,在该非沟道区中没有配置表面半导体区。因此,在非沟道区中不会形成沟道。在俯视本说明书所公开的垂直型半导体装置时,配置在非沟道区中的载流子屏蔽层在非沟道区所占的占有面积比,高于配置在沟道区中的载流子屏蔽层在沟道区所占的占有面积比。在这里,“占有面积比”是指,当将俯视时的沟道区(或者非沟道区)的面积作为1时,载流子屏蔽层在该沟道区(或者非沟道区)中所占的面积的比例。“占有面积比”包括:在沟道区中完全不存在载流子屏蔽层的情况时的0;和在全部的非沟道区中存在有载流子屏蔽层的情况时的1。载流子屏蔽层的占有面积比越高,则越阻挡该区域中的载流子在纵方向上的移动。
根据这种形式的半导体装置,从背面一侧被注入到非沟道区中的第一半导体区的第一类型的一部分载流子在纵方向上的移动被载流子屏蔽层阻挡,从而向横方向移动。由于载流子屏蔽层在沟道区中的占有面积比小,因此向横方向移动的第一类型的载流子集中在该沟道区中。另一方面,从沟道区的表面半导体区中注入第二类型的载流子。因而,由于第一类型的载流子和第二类型的载流子集中在沟道区中,所以电导率调制被激活,从而使半导体装置的通态电阻(或者通态电压)显著降低。
如图5所示的半导体装置,与通过载流子屏蔽层使半导体衬底内的载流子浓度均匀地上升相比,将半导体衬底划分为沟道区和非沟道区,使载流子集中在沟道区时,通态电阻(或者通态电压)将会显著降低。当使载流子集中在沟道区时,能补偿因形成非沟道区所导致的沟道面积的减少,从而能够使通态电阻(或者通态电压)降低。本说明书所公开的半导体装置就是利用这种现象,并与图5所示的半导体装置的作用效果明显不同。在本说明书所公开的半导体装置中,具有创新和新颖的技术思想。
发明的效果
根据本说明书所公开的技术,能够使载流子集中在沟道区并且使电导率调制激活。通过使载流子集中在沟道区,从而能够补偿因形成了非沟道区所导致的沟道面积的减少,并能够使通态电阻(或者通态电压)降低。
附图说明
图1概略地表示本实施例的半导体装置10的主要部分的剖面图。
图2概略地表示本实施例的半导体装置11的主要部分的剖面图。
图3概略地表示本实施例的半导体装置12的主要部分的剖面图。
图4概略地表示本实施例的半导体装置13的主要部分的剖面图。
图5概略地表示现有的半导体装置100的主要部分的剖面图。
具体实施方式
本说明书所公开的垂直型半导体装置具备:半导体衬底、多个沟槽栅和载流子屏蔽层。半导体衬底具有:第一导电型的第一半导体区;第二导电型的第二半导体区,其被设置在该第一半导体区上;第一导电型的表面半导体区,其被选择性地设置在该第二半导体区上并与表面电极形成电连接。多个沟槽栅极贯穿第二半导体区。将载流子屏蔽层设置在第一半导体区内。在本说明书所公开的垂直型半导体装置中,半导体衬底具有沟道区和非沟道区。沟道区是夹在沟槽栅与沟槽栅之间的区域,表面半导体区以与沟槽栅的侧面接触的方式配置在该沟道区中。非沟道区是夹在沟槽栅与沟槽栅之间的区域,在该非沟道区中没有配置表面半导体区。在俯视本说明书所公开的垂直型半导体装置时,配置在非沟道区中的载流子屏蔽层在非沟道区所占的占有面积比,要高于配置在沟道区中的载流子屏蔽层在沟道区所占的占有面积比。
在上述垂直型半导体装置中,优选为,载流子屏蔽层配置在非沟道区中,并在沟道区的至少一部分上开口。根据这种形式,能够使在非沟道区中的纵方向移动被阻挡的第一类型的载流子向横方向移动,并集中在沟道区的开口处。
在上述的垂直型半导体装置中,优选将载流子屏蔽层设置在比沟槽栅更深的位置上。
当载流子屏蔽层被设置在比沟槽栅更深的位置时,即使由于掩膜偏移而引起载流子屏蔽层与沟槽栅的位置关系稍微偏移,也能够使对半导体装置特性的影响较为轻微。
在上述的垂直型半导体装置中,优选为,载流子屏蔽层横跨非沟道区并从一个沟槽栅的下方延伸到另一个沟槽栅的下方。
根据这种方式,通过载流子屏蔽层能够使从背面注入到非沟道区的第一半导体区的第一类型的多数载流子向横方向移动,并能够集中在沟道区。沟道区中的电导率调制进一步被激活,从而能够使通态电阻(或者通态电压)进一步降低。
在上述的垂直型半导体装置中,也可以在非沟道区设置贯穿第二半导体区的仿真沟槽栅(dummy trench gate)。在这种情形下,优选将载流子屏蔽层设置在比仿真沟槽栅更深的位置上。
在上述的垂直型半导体装置中,优选将载流子屏蔽层设置在自半导体衬底的表面到载流子的扩散长度以下的深度处。
由此,即使集中在沟道区中的载流子越过了载流子屏蔽层的开口后,也能够维持积聚到半导体衬底的表面的状态。
在上述的垂直型半导体装置中,载流子屏蔽层的材料,只要是比载流子屏蔽层周围的半导体材料更能抑制载流子移动的材料即可。例如,载流子屏蔽层能够利用二氧化硅、多孔硅、氮化硅。此外,载流子屏蔽层也可以是空洞。
在上述的垂直型半导体装置中,优选为,载流子屏蔽层在沟道区的至少一部分上开口,并在俯视时该开口被配置为包含表面半导体区的下方。更优选为,所述开口横跨沟道区从一个沟槽栅的下方延伸到另一个沟槽栅的下方。
在上述的垂直型半导体装置中,优选为,非沟道区的体区(第二半导体区的一个示例)的表面由绝缘膜覆盖,并且非沟道区的体区为浮动状态。
实施例
下面,参照附图对实施例进行说明。在下面的实施例中,作为半导体材料使用了单晶硅,但也可以使用其他的半导体材料来代替该示例。例如在半导体材料中可以使用氮化镓系、碳化硅系、砷化镓系的化合物半导体。此外,虽然在下面的实施例中对穿通型的IGBT(绝缘栅双极晶体管)进行说明,但本说明书公开的技术也可以适用于非穿通型的IGBT。而且,本说明书公开的技术也可以适用于MOSFET(金属氧化物半导体场效应晶体管)。
图1概略地表示半导体装置10的主要部分的纵剖面图。在半导体装置10中,在半导体衬底20的表面上设置有发射极28,在半导体衬底20的背面上设置有集电极21。在发射极28的材料中使用了铝,作为集电极21的材料使用了铝、钛、镍、金。发射极28被固定在地电位,在集电极21上施加正的电压。
半导体衬底20从背面开始依次积层了p+型的集电区22、n+型的缓冲区23、n型的漂移区24(第一半导体区的一个示例)和p型的体区25(第二半导体区的一个示例)。利用离子注入技术,在半导体衬底20的背层部上形成集电区22和缓冲区23。并且也利用离子注入技术,在半导体衬底20的表层部上形成体区25。集电极21与集电区22形成电连接。
半导体装置10具有贯穿体区25的多个沟槽栅30。沟槽栅30具有栅极绝缘膜34和由该栅极绝缘膜34覆盖的沟槽栅极32。栅极绝缘膜34的材料为二氧化硅,沟槽栅极32的材料为被导入了高浓度杂质的有机硅聚合物。沟槽栅极32与发射极28,由层间绝缘膜29形成电绝缘。层间绝缘膜29的材料为二氧化硅。
如图1所示,半导体装置10的半导体衬底20具有:沟道区10A和非沟道区10B。沟道区10A和非沟道区10B沿着一个方向重复配置在半导体衬底20的面内。在本例中,当俯视时,沟道区10A和非沟道区10B被配置为带状。沟道区10A是夹在沟槽栅30与沟槽栅30之间的区域,在沟道区10A的体区25上,选择性地设置有n+型的发射区26(表面半导体区的一个示例)和p+型的体接触区27。发射区26和体接触区27与发射极28进行电连接。另一方面,非沟道区10B是夹在沟槽栅30与沟槽栅30之间的区域,在非沟道区10B的体区25上未设置有发射区26和体接触区27。此外,在本例中,虽然在非沟道区10B中未设置有体接触区27,但也可以在非沟道区10B中设置体接触区27来替代该示例。根据有无发射区26来区分沟道区10A和非沟道区10B。沟道区10A的发射区26被设置为与沟槽栅30的侧面接触。
半导体装置10还具有设置在漂移区24内的载流子屏蔽层52。载流子屏蔽层52被配置在非沟道区10B中并在沟道区10A上开口。将载流子屏蔽层52设置在比沟槽栅30更深的位置上。并且,如图1所示,从半导体衬底20的表面到载流子屏蔽层52的距离10D为空穴的扩散长度以下。即,从半导体衬底20的表面到载流子屏蔽层52的距离10D,要长于沟槽栅30且短于空穴的扩散长度。
载流子屏蔽层52,横跨非沟道区10B从一个沟槽栅30的下方延伸到另一个沟槽栅30的下方。即,在俯视半导体装置10的非沟道区10B时,载流子屏蔽层52存在于全部的非沟道区10B。另一方面,载流子屏蔽层52的开口被形成为,横跨沟道区10A从一个沟槽栅30的下方延伸到另一个沟槽栅30的下方。即,在俯视半导体装置10的沟道区10A时,在沟道区10A中不存在载流子屏蔽层52。载流子屏蔽层52的材料为二氧化硅,也可以为多孔硅或者空洞来代替二氧化硅。
在俯视半导体装置10的非沟道区10B时,载流子屏蔽层52存在于全部的非沟道区10B。因而,配置在非沟道区10B中的载流子屏蔽层52在非沟道区10B所占的占有面积比为1。另一方面,在俯视半导体装置10的沟道区10A时,在沟道区10A中不存在载流子屏蔽层52。因而,在沟道区10A中的载流子屏蔽层52的占有面积比为0。当以载流子屏蔽层52的占有面积比进行比较时,则存在以下关系,非沟道区10B的载流子屏蔽层52的占有面积比,要高于沟道区10A的载流子屏蔽层52的占有面积比。在半导体装置10中,如果将载流子屏蔽层52的占有面积比维持为上述关系,就能够取得后述的通态电阻(或者通态电压)的降低效果。因此,在半导体装置10的其他示例中,只要将载流子屏蔽层52的占有面积比维持为上述关系,在俯视时,载流子屏蔽层52就可以存在于沟道区10A的一部分中,载流子屏蔽层52也可以不存在于非沟道区10B的一部分中。
接下来,对半导体装置10的动作进行说明。
在半导体装置10中,通过是否对沟槽栅极32施加阀值电压以上的正电压而对其进行导通/断开切换。当没有在沟槽栅极32上施加阀值电压以上的电压时,体区25介于发射区26与漂移区24之间,不能从发射区26向漂移区24注入电子。当没有在沟槽栅极32上施加阀值电压以上的电压时,半导体装置10将会断开。
当在沟槽栅极32上施加阀值电压以上的正电压时,在发射区26与漂移区24之间的体区25将会反转,从而形成沟道。电子通过该沟道从发射区26被注入到漂移区24。当在沟槽栅极32上施加阀值电压以上的电压时,半导体装置10将会导通。
当半导体装置10导通时,空穴从背层部的集电区22被注入到漂移区24。空穴在漂移区24中沿着纵方向移动,通过体区25被排出到发射极28。
如图1所示,在半导体装置10中,在半导体衬底20的全部背层部设置有集电区22。因此,当半导体装置10导通时,从半导体衬底20的全部背层部中注入空穴。从半导体衬底20的背层部被注入到非沟道区10B的漂移区24的空穴在纵方向的移动被载流子屏蔽层52阻挡,从而向横方向移动。由于在载流子屏蔽层52上设置有对应于沟道区10A的开口,因此向横方向移动的空穴集中在该开口处。
另一方面,从沟道区10A的发射区26中注入电子。因而,由于空穴和电子集中在沟道区10A中,电导率调制被激活,从而使半导体装置10的通态电阻(或者通态电压)显著降低。
半导体装置10具有对非沟道区10B与载流子屏蔽层52进行组合的特征。通过将载流子屏蔽层52配置在非沟道区10B中,能够使从背层部注入的空穴集中在沟道区10A中。由此,在沟道区10A中电导率调制被激活,从而使通态电阻(或者通态电压)降低。虽然在半导体装置10中设置非沟道区10B会导致沟道面积减少,但通过在沟道区10A的电导率调制所引起的低电阻化的作用来补偿该沟道面积的减少,结果是能够获得低电阻。其结果是,半导体装置10能够得到非常低的通态电阻(或者通态电压)。
(第一变形例)
图2概略地表示半导体装置11的主要部分的剖面图。图2的半导体装置11为图1的半导体装置10的变形例,其特征在于具有仿真沟槽栅40。将仿真沟槽栅40设置在非沟道区10B中并贯穿体区25。在本例中,虽然在非沟道区10B中设置了一个仿真沟槽栅40,但也可以设置多个仿真沟槽栅40。
仿真沟槽栅40具有:仿真绝缘膜44和由该仿真绝缘膜44覆盖的仿真沟槽栅极42。由于仿真沟槽栅40用与沟槽栅30共同的工序制造,因而具有与沟槽栅30共同的形式。仿真沟槽栅极42可以与沟槽栅极32形成电连接,也可以与发射极28形成电连接。
如上所述,在本实施例的半导体装置11中,为了降低通态电阻(或者通态电压),最好设置具有一定程度面积的非沟道区10B。在这种情况下,在非沟道区10B中,沟槽栅30与沟槽栅30之间的距离将会增大。在这种情况下,有时在非沟道区10B的体区25与漂移区24之间的pn结上增加一个较大的电场。当在非沟道区10B中设置了仿真沟槽栅40时,能够缓和该电场集中。非沟道区10B与仿真沟槽栅40的组合,是一种用于改善半导体装置11的耐压的非常有用的技术。
(第二变形例)
图3概略地表示半导体装置12的主要部分的剖面图。图3的半导体装置12为图2的半导体装置11的变形例,其特征在于,非沟道区10B的体区25由层间绝缘膜29覆盖。因而,非沟道区10B的体区25的电位为浮动状态。
当非沟道区10B的体区25由层间绝缘膜29覆盖时,从背面注入的空穴不会通过非沟道区10B的体区25而被排出到发射极28。因而,能够使更多的空穴集中在沟道区10A中。覆盖非沟道区10B的体区25的技术和载流子屏蔽层52的技术的组合,对降低通态电阻(或者通态电压)是非常有用的。
(第三变形例)
图4概略地表示半导体装置13的主要部分的剖面图。图4的半导体装置13为图2的半导体装置11的变形例,并且载流子屏蔽层54在非沟道区10B中被分割成多个。即使在本例中也能维持以下的关系,即、非沟道区10B的载流子屏蔽层52的占有面积比要高于沟道区10A的载流子屏蔽层52的占有面积比。在本例中,从背层部注入到非沟道区10B的漂移区24的空穴的一部分移动到设置在沟道区10A的载流子屏蔽层54的开口处,其另一部分则移动到设置在非沟道区10B的载流子屏蔽层54的开口处。即使在半导体装置13中,由于也能维持载流子屏蔽层52的占有面积比的关系,因此从背层部注入到非沟道区10B的漂移区24的空穴的一部分能够集中在沟道区10A中,从而使通态电阻(或者通态电压)降低。
以上对本发明的具体实施例进行了详细说明,但这些只不过是示例,并非限定权利要求书的范围。在权利要求书中所记载的技术包括对以上例示的具体实施例进行的各种变形、变更。
而且,在本说明书或者附图中说明的技术要素,可以通过单独或者各种组合从而发挥在技术方面的有用性,并非限定于申请时权利要求所记载的组合。并且,在本说明书或者附图中例示的技术可以同时达到多个目的,并可以通过达到其中的一个目的而具有在技术方面的有用性。

Claims (7)

1、一种垂直型半导体装置,该装置具备:
半导体衬底,所述半导体衬底具有:第一导电型的第一半导体区;第二导电型的第二半导体区,其设置在该第一半导体区上;第一导电型的表面半导体区,其被选择性地设置在该第二半导体区上并与表面电极形成电连接;
多个沟槽栅,其贯穿所述第二半导体区;
载流子屏蔽层,其被设置在所述第一半导体区内,
所述半导体衬底具有沟道区和非沟道区,
所述沟道区是夹在沟槽栅与沟槽栅之间的区域,所述表面半导体区以与沟槽栅的侧面接触的方式配置在所述沟道区中,
所述非沟道区是夹在沟槽栅与沟槽栅之间的区域,在所述非沟道区中没有配置所述表面半导体区,
在俯视时,配置在非沟道区中的载流子屏蔽层在非沟道区所占的占有面积比,高于配置在沟道区中的载流子屏蔽层在沟道区所占的占有面积比。
2、如权利要求1所述的垂直型半导体装置,载流子屏蔽层被配置在非沟道区中,并在沟道区的至少一部分上开口。
3、如权利要求1或2所述的垂直型半导体装置,其特征在于,载流子屏蔽层被设置在比沟槽栅更深的位置上。
4、如权利要求3所述的垂直型半导体装置,其特征在于,载流子屏蔽层横跨非沟道区从一个沟槽栅的下方延伸到另一个沟槽栅的下方。
5、如权利要求1~4中任意一项所述的垂直型半导体装置,其特征在于,在非沟道区中设置有贯穿第二半导体区的仿真沟槽栅。
6、如权利要求5所述的垂直型半导体装置,其特征在于,载流子屏蔽层被设置在比仿真沟槽栅更深的位置上。
7、如权利要求1~6中任意一项所述的垂直型半导体装置,其特征在于,载流子屏蔽层被设置在自半导体衬底的表面到载流子的扩散长度以下的深度处。
CN2008800148730A 2007-12-21 2008-11-11 半导体装置 Expired - Fee Related CN101675525B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP330404/2007 2007-12-21
JP2007330404A JP4256901B1 (ja) 2007-12-21 2007-12-21 半導体装置
PCT/JP2008/070474 WO2009081667A1 (ja) 2007-12-21 2008-11-11 半導体装置

Publications (2)

Publication Number Publication Date
CN101675525A true CN101675525A (zh) 2010-03-17
CN101675525B CN101675525B (zh) 2011-09-28

Family

ID=40666649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800148730A Expired - Fee Related CN101675525B (zh) 2007-12-21 2008-11-11 半导体装置

Country Status (5)

Country Link
US (1) US20100289076A1 (zh)
EP (1) EP2224489A4 (zh)
JP (1) JP4256901B1 (zh)
CN (1) CN101675525B (zh)
WO (1) WO2009081667A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839986A (zh) * 2012-11-21 2014-06-04 三星电机株式会社 绝缘栅双极型晶体管
CN106409898A (zh) * 2016-11-01 2017-02-15 株洲中车时代电气股份有限公司 一种具有埋氧化层的沟槽栅igbt及其制作方法
CN109564943A (zh) * 2017-02-13 2019-04-02 富士电机株式会社 半导体装置
CN109887993A (zh) * 2018-07-25 2019-06-14 章美云 金属氧化物半导体场效应管及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
US20120061789A1 (en) * 2010-09-13 2012-03-15 Omnivision Technologies, Inc. Image sensor with improved noise shielding
US20120068222A1 (en) * 2010-09-21 2012-03-22 Kabushiki Kaisha Toshiba Semiconductor Device and Method for Manufacturing the Same
US9601611B2 (en) * 2013-07-18 2017-03-21 Sensor Electronic Technology, Inc. Lateral/vertical semiconductor device with embedded isolator
JP6471508B2 (ja) * 2015-01-19 2019-02-20 富士電機株式会社 半導体装置
US9929260B2 (en) 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US9825128B2 (en) * 2015-10-20 2017-11-21 Maxpower Semiconductor, Inc. Vertical power transistor with thin bottom emitter layer and dopants implanted in trenches in shield area and termination rings
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1179853A1 (en) * 1994-09-16 2002-02-13 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JPH09270513A (ja) * 1996-03-29 1997-10-14 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置およびその製造方法
US5894149A (en) * 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
JP2007266622A (ja) * 1996-04-11 2007-10-11 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JPH10294461A (ja) * 1997-04-21 1998-11-04 Toyota Central Res & Dev Lab Inc 絶縁ゲート形半導体素子
DE19808348C1 (de) * 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP3506676B2 (ja) * 2001-01-25 2004-03-15 Necエレクトロニクス株式会社 半導体装置
EP1671374B1 (en) * 2003-10-08 2018-05-09 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
JP4800597B2 (ja) * 2004-07-02 2011-10-26 株式会社豊田中央研究所 半導体装置
JP4971595B2 (ja) * 2005-03-15 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2008227251A (ja) * 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839986A (zh) * 2012-11-21 2014-06-04 三星电机株式会社 绝缘栅双极型晶体管
US9318589B2 (en) 2012-11-21 2016-04-19 Samsung Electro-Mechanics Co., Ltd. Insulated gate bipolar transistor
CN106409898A (zh) * 2016-11-01 2017-02-15 株洲中车时代电气股份有限公司 一种具有埋氧化层的沟槽栅igbt及其制作方法
CN106409898B (zh) * 2016-11-01 2019-06-28 株洲中车时代电气股份有限公司 一种具有埋氧化层的沟槽栅igbt及其制作方法
CN109564943A (zh) * 2017-02-13 2019-04-02 富士电机株式会社 半导体装置
US11201208B2 (en) 2017-02-13 2021-12-14 Fuji Electric Co., Ltd. Semiconductor device
CN109564943B (zh) * 2017-02-13 2022-06-24 富士电机株式会社 半导体装置
CN109887993A (zh) * 2018-07-25 2019-06-14 章美云 金属氧化物半导体场效应管及其制造方法

Also Published As

Publication number Publication date
WO2009081667A1 (ja) 2009-07-02
CN101675525B (zh) 2011-09-28
US20100289076A1 (en) 2010-11-18
JP4256901B1 (ja) 2009-04-22
EP2224489A1 (en) 2010-09-01
EP2224489A4 (en) 2011-01-05
JP2009152465A (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
CN101675525B (zh) 半导体装置
CN107546268B (zh) 半导体器件及制造其的方法
CN108735817B (zh) 具有沟槽底部中的偏移的SiC半导体器件
US10388773B2 (en) Semiconductor device and manufacturing method of the same
CN107564908B (zh) 具有背对背场效应晶体管的双向开关
US6600192B1 (en) Vertical field-effect semiconductor device with buried gate region
US6303410B1 (en) Methods of forming power semiconductor devices having T-shaped gate electrodes
US7227225B2 (en) Semiconductor device having a vertical MOS trench gate structure
CN105280711B (zh) 电荷补偿结构及用于其的制造
US10103255B2 (en) Semiconductor device
JPH08181313A (ja) 横型トレンチmisfetおよびその製造方法
US8415747B2 (en) Semiconductor device including diode
US9013005B2 (en) Semiconductor device and method for manufacturing same
US11355630B2 (en) Trench bottom shielding methods and approaches for trenched semiconductor device structures
US20140097447A1 (en) Semiconductor device and method of manufacturing the same
US9059237B2 (en) Semiconductor device having an insulated gate bipolar transistor
KR101422953B1 (ko) 전력 반도체 소자 및 그 제조 방법
JPH098304A (ja) 良好な導通特性を備えたmos半導体素子
US20230261073A1 (en) Semiconductor power devices having multiple gate trenches and methods of forming such devices
JP4761691B2 (ja) 半導体装置
US9419128B2 (en) Bidirectional trench FET with gate-based resurf
US9276095B2 (en) Semiconductor device
KR20060029141A (ko) 반도체 디바이스
CN111668212B (zh) 半导体装置
US7741655B2 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110928

Termination date: 20121111