CN102576723A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102576723A
CN102576723A CN201080047439XA CN201080047439A CN102576723A CN 102576723 A CN102576723 A CN 102576723A CN 201080047439X A CN201080047439X A CN 201080047439XA CN 201080047439 A CN201080047439 A CN 201080047439A CN 102576723 A CN102576723 A CN 102576723A
Authority
CN
China
Prior art keywords
silicon carbide
carbide layer
extrinsic region
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201080047439XA
Other languages
English (en)
Other versions
CN102576723B (zh
Inventor
工藤千秋
山下贤哉
庭山雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102576723A publication Critical patent/CN102576723A/zh
Application granted granted Critical
Publication of CN102576723B publication Critical patent/CN102576723B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半导体装置(100)具备：配置于半导体基板(101)的主表面上的第1碳化硅层(120)；配置于第1碳化硅层的第1导电型的第1杂质区域(103)；第2导电型的体区域(104)；在体区域内配置于比第1杂质区域(103)更深的位置、且以比体区域更高的浓度来含有第2导电型的杂质的第2导电型的接触区域(131)；第1导电型的漂移区域(102)；和与第1杂质区域(103)以及接触区域(131)欧姆接触的第1欧姆电极(122)，在第1碳化硅层(120)中设置有贯穿第1杂质区域(103)的接触沟槽(121)，第1欧姆电极(122)配置于接触沟槽(121)内，且在接触沟槽的侧壁下部(121cL)的至少一部分以及底表面(121b)与接触区域(131)接触。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别是涉及碳化硅功率半导体设备。
背景技术
功率半导体设备是在高耐压且通大电流的用途中所使用的半导体元件，并期望处于低损耗。另外，最近，在高速逆变器中使用功率半导体设备。在这样的用途中还要求高速动作。
功率半导体设备在现有技术中是使用硅(Si)基板而制作的。然而，近年，利用了碳化硅(SiC)基板的功率半导体设备受到关注，且开发不断取得进展(例如，参照专利文献1～4等)。
碳化硅的材料自身的绝缘击穿电压与硅比高一个级别。故而，在使用碳化硅来制作了功率半导体设备的情况下，即使减薄pn结部或肖特基结部中的耗尽层，也能维持反耐压。因此，通过减薄设备的厚度并提高碳化硅层的掺杂浓度，能实现导通电阻低、高耐压且低损耗的功率半导体设备。另外，碳化硅的饱和电子速度大约是硅的2倍，从而能实现高速动作。
专利文献1公开了提高沟道迁移率来降低导通电阻的碳化硅半导体装置。图37是用于说明专利文献1中所公开的碳化硅半导体装置的截面图。
图37所示的碳化硅半导体装置1000是纵型的金属-绝缘体-半导体电场效应晶体管(Metal Insulator Semiconductor Field EffectTransistor，以下称为“MISFET”)，具有平面构造。半导体装置1000具备含有n+型的SiC的半导体基板101。在半导体基板101的主表面上设置有由碳化硅构成的第1碳化硅层120。在第1碳化硅层120的表层部的给定区域中，形成有具有给定的深度的p型的体区域104。第1碳化硅层120的体区域104以外的部分成为n-型的漂移区域102。在体区域104的表面附近，形成有n+型的第1杂质区域(源极区域)103。另外，在体区域104内设置有接触区域207。按照覆盖体区域104的表层部分的方式，配置有连接第1杂质区域103和漂移区域102的第2碳化硅层105。在第2碳化硅层105的表面上隔着栅极氧化膜107而形成有栅极电极108。
按照覆盖栅极电极108的方式，在第1碳化硅层120的表面上设置有层间绝缘膜109。在层间绝缘膜109设置有使第1杂质区域103以及接触区域207露出的接触孔，在接触孔内设置有第1欧姆电极(源极电极)122，进而设置有布线110。另外，将使栅极电极108露出的接触孔设置于层间绝缘膜109，并在接触孔内设置有布线112。在布线112和栅极电极108之间形成有金属硅化物层123。在半导体基板101的背表面形成有第2欧姆电极(漏极电极)111。
在图37所示的半导体装置1000中，通过对第1欧姆电极122和栅极电极108之间施加电压，并对栅极氧化膜107施加电场，从而在第2碳化硅层105感应蓄积型沟道41，在第1欧姆电极122和第2欧姆电极111之间流过载流子。
如此，通过以感应沟道的蓄积模式来使半导体装置1000动作，从而与以使导电型反转来感应沟道的反转模式进行动作的情况相比，能增大沟道迁移率，且使导通电阻降低。
接下来，参照图38至图46来说明碳化硅半导体装置1000的制造方法。首先，如图38所示，准备含有n+型的SiC的半导体基板101，并通过外延生长法在主表面上形成由n-型的SiC构成的第1碳化硅层120。其后，形成对成为体区域104的区域进行了开口的第1注入掩模72。
在以400℃至600℃的温度来加热半导体基板101的同时进行用于形成体区域104的离子注入。一般而言，由于有机抗蚀剂缺乏耐热性，因此不适于第1注入掩模72。故而，在第1碳化硅层120的主表面上形成硅氧化膜、聚合硅、氮化硅膜等的无机膜，并在该无机膜上形成有机抗蚀剂掩模，利用该有机抗蚀剂掩模来对无机膜进行蚀刻，从而去除有机抗蚀剂。由此，得到耐热性的第1注入掩模72。图38示出了去除有机抗蚀剂从而形成了体区域104后的截面。以下，离子注入用的掩模通过同样的方法而形成。第1碳化硅层120的除了体区域104以外的部分成为漂移区域102。
如图39所示，在按照覆盖第1注入掩模72的方式将无机膜沉积于第1碳化硅层120的表面后，在无机膜上形成具有规定成为接触区域的区域的图案的有机抗蚀剂掩模(未图示)。使用有机抗蚀剂掩模，通过干蚀刻法来对无机膜进行各向异性蚀刻，从而来形成位于第1注入掩模72的侧壁的第1侧壁71、以及覆盖接触区域的第2注入掩模78。使用第1侧壁71和第2注入掩模78来在体区域104内对杂质进行离子注入，从而形成第1杂质区域103。
接下来，如图40所示，在去除第1注入掩模72、第1侧壁71以及第2注入掩模78后，在第1碳化硅层120的表面上形成使成为接触区域的区域开口了的第3注入掩模73，并例如通过对第1碳化硅层120注入铝离子，来形成接触区域207。
如图41所示，在去除了第3注入掩模73后，以1000℃以上的温度，例如以1700℃进行退火，并使到此为止所注入的杂质激活(未图示)。其后，在第1碳化硅层120的主表面上沉积第2碳化硅层105。如图42所示，形成规定第2碳化硅层105的光刻胶76，并通过干蚀刻来去除不需要的第2碳化硅层105。
如图43所示，在第2碳化硅层105之上形成栅极氧化膜107，并在栅极氧化膜107之上形成栅极电极108。进而如图44所示，按照覆盖栅极电极108的方式在第1碳化硅层120的表面整体形成层间绝缘膜109。如图45所示，在层间绝缘膜109，形成使栅极电极108露出的接触孔109a、以及使接触区域207和第1杂质区域103露出的接触孔109b。
如图46所示，在接触孔109b内形成第1欧姆电极122以及布线110，并在接触孔109a内形成金属硅化物层123以及布线112。另外，在半导体基板101的背表面形成第2欧姆电极111。由此，完成半导体装置1000。
现有技术文献
专利文献
专利文献1日本特开平10-308510号公报
专利文献2日本特许3773489号公报
专利文献3日本特许3784393号公报
专利文献4日本特许3527496号公报
发明的概要
发明要解决的课题
在半导体装置1000中，尽管接触区域207以底表面以及侧表面的一部分与体区域104接触，但与第1欧姆电极122仅以上表面接触。因此，为了将体区域104设为与第1欧姆电极122等电位，需要在与接触区域207的第1欧姆电极122接触的上表面、和与体区域104接触的底表面以及侧表面之间充分确保导电性。故而，使注入能量变化，分数次注入p型杂质离子，来形成了接触区域207。然而，由于杂质在碳化硅中一般难以扩散，因此存在离子注入所需的时间变长从而对离子注入机的负荷较大的课题。
另外，通常，向p型碳化硅形成良好的欧姆接触比n型碳化硅更难。这是由于主要的欧姆金属和p型碳化硅之间的阻隔壁比n型碳化硅大。为了向p型碳化硅形成良好的欧姆接触，需要欧姆金属以更高浓度向p型碳化硅扩散。然而，杂质到碳化硅的固溶有限度。另外，若为了加强欧姆金属的扩散而提高退火温度，则会产生新的课题，即产生晶片的翘曲，或SiC蒸发而消失等。
说明在半导体装置1000中基于上述的理由等而不能降低第1欧姆电极122和体区域104之间的接触电阻的情况下的不良状况。
如图47所示，在第1欧姆电极122和栅极电极108之间被施加阈值(Vth)以下的电压(例如，0V)的半导体装置1000的截止状态下，在体区域104和漂移区域102之间形成耗尽层。故而，在漂移区域102中的由相邻的体区域104夹持的JFET(Junction Field-Effect Transistor，结型场效应晶体管)区域60中，从体区域104的两侧起延伸的耗尽层相连。若为了从该截止状态向导通状态高速地转移而在第1欧姆电极122和栅极电极108之间施加了设栅极电极108侧为正的电压，则JFET区域60的耗尽层会瞬间缩小，需要在JFET区域60形成电流路径。
然而，若对体区域104的接触电阻大，则电位传到体区域104的端部就会变迟，耗尽层的缩小会变迟，因此半导体装置1000到成为完全导通状态为止要花时间。也就是，如图47所示，成为与存在将由第1杂质区域103和JFET区域60夹持的体区域104设为栅极的寄生晶体管T1这一情况等效的构造，晶体管T1的开关所需的时间引起半导体装置1000的开关的延迟。
另一方面，如图48所示，在第1欧姆电极122和栅极电极108之间以栅极电极108侧为正而施加高于阈值(Vth)的电压(例如20V)的半导体装置1000的导通状态下，隔着栅极氧化膜107在第2碳化硅层105形成蓄积型沟道41，并将电子流入该蓄积型沟道41。此时，由于还利用形成于体区域104和漂移区域102之间的耗尽层中所蓄积的电子，因此体区域104的电位(以下，记载为“体电位”)接近源极电位，通过缩小耗尽层来形成JFET区域60的电流路径，成为导通状态。
此时，按照漏极电压因外部电阻的电压降而成为1V至2V左右的方式选择外部电阻。在此，在使晶体管截止的情况下，源极电位、体电位均成为0V，漏极电压大致为0至2V。
然而，若对体区域104的接触电阻大，则电位传到体区域104的端部变迟，体电位上升约2.7V，形成于源极、体、漏极之间的寄生双极晶体管T2导通，因此将从漏极向源极流过电流。因此，到成为完全截止状态为止花时间。
发明内容
本发明鉴于这样的课题而提出，其目的在于提供一种通过降低对体区域的接触电阻值而能进行高速动作的半导体装置。
用于解决课题的手段
本发明的半导体装置具备：半导体基板，其具有主表面以及背表面；第1碳化硅层，其配置于所述半导体基板的所述主表面上；第1导电型的第1杂质区域，其配置于所述第1碳化硅层；第2导电型的体区域，其被配置为在所述第1碳化硅层中与所述第1杂质区域相邻；第2导电型的接触区域，其在所述体区域内配置于比所述第1杂质区域更深的位置，并以比所述体区域更高的浓度来含有第2导电型的杂质；第1导电型的漂移区域，其配置于所述第1碳化硅层中的、除了所述体区域以及所述第1杂质区域以外的区域；和第1欧姆电极，其与所述第1杂质区域以及所述接触区域欧姆接触，在所述第1碳化硅层中设置有贯穿所述第1杂质区域的接触沟槽，所述接触沟槽具有底表面以及侧壁，所述接触沟槽的侧壁包含：位于比所述第1杂质区域的底表面更深的位置处的侧壁下部、以及位于与所述第1杂质区域的底表面同样深度或者比该底表面更浅的位置处的侧壁上部，所述第1欧姆电极配置于所述接触沟槽内，且在所述接触沟槽的侧壁下部的至少一部分以及底表面与所述接触区域接触。
本发明的半导体装置的制造方法包含：工序(a)，使用具有主表面以及背表面的半导体基板，在所述半导体基板的主表面上形成第1碳化硅层，该第1碳化硅层包含第2导电型的体区域、配置为与所述体区域相邻的第1导电型的第1杂质区域、以及配置于除了所述体区域以及所述第1杂质区域以外的区域的第1导电型的漂移区域，且所述体区域的至少一部分位于比所述第1杂质区域深的位置；工序(b)，在所述第1碳化硅层中形成贯穿所述第1杂质区域而到达所述体区域的接触沟槽；工序(c)，通过从所述接触沟槽的底表面以及侧壁向所述体区域注入第2导电型的杂质，来形成位于比所述第1杂质区域深的位置的第2导电型的接触区域；和工序(d)，至少在所述接触沟槽内形成与所述第1杂质区域接触并且在所述接触沟槽的侧壁的一部分以及底表面与所述接触区域接触的第1欧姆电极。
本发明的半导体装置的另一种制造方法包含：工序(A)，使用具有主表面以及背表面的半导体基板，在所述半导体基板的主表面上形成第1碳化硅层，该第1碳化硅层包含第2导电型的体区域、配置为与所述体区域相邻的第1导电型的第1杂质区域、以及配置于除了所述体区域以及所述第1杂质区域以外的区域的第1导电型的漂移区域，且所述体区域的至少一部分位于比所述第1杂质区域深的位置；工序(B)，在所述体区域内形成位于比所述第1杂质区域深的位置且以比所述体区域高的浓度来含有第2导电型的杂质的第2导电型的接触区域；工序(C)，在所述第1碳化硅层中形成贯穿所述第1杂质区域而到达所述接触区域的接触沟槽；和工序(D)，在所述接触沟槽内形成与所述第1杂质区域接触并且在所述接触沟槽的侧壁的一部分以及底表面与所述接触区域接触的第1欧姆电极。
根据本发明，能在确保第1杂质区域和第1欧姆电极之间的接触面积的同时，扩大接触区域和第1欧姆电极之间接触面积。因此，由于能降低第1欧姆电极对体区域的接触电阻，因此能以极高的速度使体区域的电位与第1欧姆电极的电位一致，能提高半导体装置的开关速度。另外，能将第1欧姆电极对第1杂质区域的接触电阻抑制得低，能实现低导通电阻。
发明效果
根据本发明，由于能降低第1欧姆电极和体区域之间的接触电阻，因此能实现一种抑制开关动作的延迟从而能以高速进行动作的半导体装置。
另外，根据本发明的半导体装置的制造方法，能减少接触区域的注入次数，能缩短离子注入工序所需的时间。
附图说明
图1(a)是表示本发明的半导体装置的第1实施方式的示意性的截面图，(b)是(a)所示的接触沟槽部分的放大截面图。
图2是用于说明第1实施方式的半导体装置的制造方法的工序截面图。
图3是用于说明第1实施方式的半导体装置的制造方法的工序截面图。
图4是用于说明第1实施方式的半导体装置的制造方法的工序截面图。
图5是用于说明第1实施方式的半导体装置的制造方法的工序截面图。
图6是用于说明第1实施方式的半导体装置的制造方法的工序截面图。
图7是用于说明第1实施方式的半导体装置的制造方法的工序截面图。
图8是用于说明第1实施方式的半导体装置的制造方法的工序截面图。
图9是用于说明第1实施方式的半导体装置的制造方法的工序截面图。
图10是用于说明第1实施方式的半导体装置的制造方法的工序截面图。
图11是用于说明第1实施方式的半导体装置的制造方法的工序截面图。
图12是用于说明第1实施方式的半导体装置的制造方法的工序截面图。
图13是用于说明第1实施方式的半导体装置的制造方法的工序截面图。
图14(a)是本发明的第2实施方式的半导体装置的示意性的截面图，(b)是(a)所示的接触沟槽部分的放大截面图。
图15(a)是用于说明第2实施方式的半导体装置的制造方法的工序截面图，(b)是用于说明接触沟槽的侧壁的倾斜角的放大截面图。
图16是用于说明第2实施方式的半导体装置的其他的制造方法的工序截面图。
图17(a)是表示本发明的半导体装置的第3实施方式的截面示意图，(b)是(a)所示的接触沟槽部分的放大截面图。(c)是例示接触沟槽的底表面和接触区域之间的配置关系的俯视图。
图18是用于说明第3实施方式的半导体装置的制造方法1的工序截面图。
图19是用于说明第3实施方式的半导体装置的制造方法1工序截面图。
图20是用于说明第3实施方式的半导体装置的制造方法1的工序截面图。
图21是用于说明第3实施方式的半导体装置的制造方法1的工序截面图。
图22是用于说明第3实施方式的半导体装置的制造方法1的工序截面图。
图23是用于说明第3实施方式的半导体装置的制造方法1的工序截面图。
图24是用于说明第3实施方式的半导体装置的制造方法1的工序截面图。
图25是用于说明第3实施方式的半导体装置的制造方法1的工序截面图。
图26是用于说明第3实施方式的半导体装置的制造方法1的工序截面图。
图27是用于说明第3实施方式的半导体装置的制造方法1的工序截面图。
图28是用于说明第3实施方式的半导体装置的制造方法1的工序截面图。
图29是用于说明第3实施方式的半导体装置的制造方法1的工序截面图。
图30是用于说明第3实施方式的半导体装置的制造方法2的工序截面图。
图31是用于说明第3实施方式的半导体装置的制造方法3的工序截面图。
图32是用于说明第3实施方式的半导体装置的制造方法4的工序截面图。
图33是本发明的第1实施方式的其他的半导体装置的示意性的截面图。
图34是本发明的第3实施方式的其他的半导体装置的示意性的截面图。
图35是本发明的第1实施方式的另一其他的半导体装置的示意性的截面图。
图36是本发明的第3实施方式的另一其他的半导体装置的示意性的截面图。
图37是表示现有的半导体装置的截面示意图。
图38是用于说明图37所示的现有的半导体装置的制造方法的工序截面图。
图39是用于说明图37所示的现有的半导体装置的制造方法的工序截面图。
图40是用于说明图37所示的现有的半导体装置的制造方法的工序截面图。
图41是用于说明图37所示的现有的半导体装置的制造方法的工序截面图。
图42是用于说明图37所示的现有的半导体装置的制造方法的工序截面图。
图43是用于说明图37所示的现有的半导体装置的制造方法的工序截面图。
图44是用于说明图37所示的现有的半导体装置的制造方法的工序截面图。
图45是用于说明图37所示的现有的半导体装置的制造方法的工序截面图。
图46是用于说明图37所示的现有的半导体装置的制造方法的工序截面图。
图47是用于说明在使现有的半导体装置为导通状态时所生成的等效电路的示意性的截面图。
图48是用于说明在使现有的半导体装置为截止状态时所生成的等效电路的示意性的截面图。
具体实施方式
(第1实施方式)
以下，参照附图来说明本发明的第1实施方式。在以下的附图中，对具有与现有的半导体装置的构成要素实质性相同的功能的构成要素赋予了相同的参照符号。本发明不局限于以下的实施方式。另外，第1导电型可以是n型以及p型中的任意一种，在此情况下，第2导电型是p型或者n型。
图1(a)示意性地示出了作为本发明的第1实施方式的半导体装置100的截面构造。半导体装置100包含：具有主表面101a以及背表面101b且含有碳化硅的第1导电型的半导体基板101。在半导体基板101的主表面101a上设置有第1导电型的第1碳化硅层。第1碳化硅层是外延层。在第1碳化硅层120中形成有：第2导电型的体区域104、以及配置为与体区域104相邻的第1导电型的第1杂质区域103。第1导电型的第1杂质区域103的杂质浓度高于半导体基板101的杂质浓度。体区域104的至少一部分位于比第1杂质区域103深的位置。在体区域104内，在比第1杂质区域103深的位置，配置有以比体区域104高的浓度含有第2导电型的杂质的第2导电型的接触区域131。第1碳化硅层120中除了体区域104以及第1杂质区域103以外的区域成为漂移区域102。漂移区域102的杂质浓度低于半导体基板101的杂质浓度。
更具体而言，在从第1碳化硅层120的上表面120a起到给定的深度为止的区域形成有体区域104，并在体区域104内，从上表面120a起到给定的深度为止的区域形成有第1杂质区域103。第1杂质区域103的底表面比体区域104的底表面的位置浅，第1杂质区域103不能从体区域104伸出。体区域104以及第1杂质区域103在第1碳化硅层120的上表面120a露出。另外，第1杂质区域103在第1碳化硅层120的上表面120a被体区域104包围。
在第1碳化硅层120中设置有贯穿第1杂质区域103的接触沟槽121。在接触沟槽121内，设置有与第1杂质区域103以及接触区域131欧姆接触的第1欧姆电极122。第1欧姆电极122在接触沟槽121的侧壁的一部分以及底表面与接触区域131接触。
图1(b)是体区域104以及第1杂质区域103的放大截面图。如图所示，接触沟槽121具有底表面121b以及侧壁121c。侧壁121c包含：位于比第1杂质区域103的底表面103b深的位置处的侧壁下部121cL、以及位于与第1杂质区域103的底表面103b同样深度或者比底表面103b浅的位置处的侧壁上部121cU。接触沟槽121的底表面121b位于比第1杂质区域103的底表面103b深且比体区域104的底表面104b浅的位置。
接触区域131在第1欧姆电极122和体区域104之间，沿着接触沟槽121的侧壁下部121cL以及底表面121b而形成。因此，在接触沟槽121的侧壁下部121cL的至少一部分以及底表面121b与第1欧姆电极122接触。
另外，在图示的例子中，在第1杂质区域103和第1欧姆电极122之间，沿着接触沟槽121的侧壁上部121cU形成有第2杂质区域132。第2杂质区域132是通过对第1杂质区域103注入第2导电型的杂质而形成的区域。因此，第2杂质区域132包含：与第1杂质区域103中所含的杂质相同的第1导电型的杂质、以及与接触区域131中所含的杂质相同的第2导电型的杂质这两者。另外，以与第1杂质区域103大致相同的浓度含有相同的第1导电型的杂质，且以比第1杂质区域103高的浓度含有第2导电型的杂质。
第2杂质区域132的导电型不作特别限定。根据第2杂质区域132含有哪一种导电型的杂质多一些，既可以成为第1导电型区域，又可以成为第2导电型区域。此外，在将第2杂质区域132设为第1导电型区域的情况下，第2杂质区域132与第1杂质区域103一体地作为源极区域而发挥功能。由此，由于第1欧姆电极122以接触沟槽121的侧壁上部121cU整体与源极区域连接，因此能实现导通电阻的降低。
在本实施方式中，第1欧姆电极122不仅配置于接触沟槽121内，还配置于第1碳化硅层120的上表面120a的一部分上。第1欧姆电极122在第1碳化硅层120的上表面120a(上表面120a中的位于接触沟槽121的周缘的部分)与第1杂质区域103接触。
如后所述，沿着接触沟槽121的侧壁上部121cU可以不具有第2杂质区域132。在此情况下，第1欧姆电极122不仅在第1碳化硅层120的上表面，还在接触沟槽121的侧壁上部121cU与第1杂质区域103接触。此外，在不具有第2杂质区域132的情况下，可以不将第1欧姆电极122配置于第1碳化硅层120的上表面120a。例如，在仅将第1欧姆电极122配置于接触沟槽121内的情况下，第1欧姆电极在接触沟槽121的侧壁上部121cU与第1杂质区域103连接。
另外，在本实施方式中，沟槽的开口121a的面积大于接触沟槽121的底表面121b的面积，接触沟槽121具有锥形状。故而，接触沟槽121的侧壁121c相对于第1碳化硅层120的上表面120a非垂直。另外，侧壁121c面对着开口121a。在此，非垂直指的是接触沟槽121的侧壁121c相对于第1碳化硅层120的上表面120a形成了小于85度或大于95度的角度。
接触沟槽121的形状不局限于图1(b)所示的锥状。若接触沟槽121的底表面121b位于比第1杂质区域103的底表面103b更深，则沟槽还可以具有其他的形状。
由于将这种构造的接触沟槽121设置于半导体装置100，因此在比第1杂质区域103的底表面103b深的位置，第1欧姆电极122不仅在接触沟槽121的底表面121b，还在侧壁121c的一部分与接触区域131接触。故而，接触区域131和第1欧姆电极122之间的接触面积得以扩大，从而能降低对体区域104的接触电阻。因此，能使体区域104的电位以极高的速度与第1欧姆电极122一致。
另外，由于接触沟槽121的底表面121b以及侧壁121c的一部分位于比第1杂质区域103的底表面103b更深的位置，因此在接触沟槽121的底表面121b以及侧壁121c，体区域104露出。故而，通过在接触沟槽121内露出的体区域104的表面附近注入第2导电型的杂质，能在体区域104内形成接触区域131。因此，不需要像现有的半导体装置那样，为了形成对体区域104的接触区域而将第2导电型的杂质注入较深，从而能缩短半导体装置的制造所需的时间，降低制造成本。
另外，若接触沟槽121的侧壁121c中至少侧壁下部121cL相对于第1碳化硅层120的上表面120a非垂直，则能扩大接触区域131和第1欧姆电极122之间的接触面积，因此优选。这是由于随着侧表面下部121cL从相对于上表面120a垂直的方向起倾斜，接触区域131和第1欧姆电极122之间的接触面积得以扩大。另外，在此情况下，进一步优选使侧壁下部121cL按照面对接触沟槽121的开口121a的方式倾斜。特别优选接触沟槽121的侧壁121c中至少侧壁下部121cL按照面对开口121a的方式倾斜，即，优选相对于与半导体基板101的主表面101a平行的表面具有小于90度的角度。更优选地，小于85度。由此，在后述的过程中，从接触沟槽121的侧壁下部121cL对第1碳化硅层120进行离子注入，形成接触区域131变得容易。例如，若使用形成接触沟槽121的掩模，相对于第1碳化硅层120垂直地注入第2导电型的杂质，则能在从接触沟槽121的开口121a在接触沟槽121的底表面121b以及侧壁121c所露出的体区域104的表面附近注入第2导电型的杂质。
将第1碳化硅层120中的、相邻的体区域104所夹持的漂移区域102称为JFET(Junction Field-Effect Transistor)区域60。半导体装置100进行从设于体区域104的第1杂质区域103起经JFET区域60而到达半导体基板101的背表面101b这样的路径上的电流的控制。故而，半导体装置100至少具备露出到第1杂质区域103和第1碳化硅层120的上表面120a的漂移区域102，也就是，位于第1杂质区域103和JFET区域60之间的体区域104的一部分区域40的上方所设置的栅极绝缘膜107以及栅极绝缘膜107上所设置的栅极电极108，并通过对栅极电极108施加的电压来进行上述的电流控制。此时，能如上所述使体区域104的一部分区域40的电位以极高的速度与第1欧姆电极122的电位一致。因此，通过对栅极电极108施加的电压，能相对于开关不产生延迟地使半导体装置100动作。
从这样的理由出发，只要能进行基于对栅极电极108施加的电压的电流控制，则半导体装置100也可以具备蓄积型沟道，也可以具备反转型沟道。在本实施方式中，半导体装置100还具备第2碳化硅层105，该第2碳化硅层105设置于位于第1杂质区域103以及JFET区域60之间的体区域104的一部分区域40和栅极绝缘膜107之间，且第2碳化硅层105作为蓄积型沟道发挥功能。第2碳化硅层105是外延层，与第1杂质区域103以及体区域104的一部分区域40分别电连接。在为具有反转型沟道的半导体装置的情况下，栅极绝缘膜107与位于第1杂质区域103以及JFET区域60之间的体区域104的一部分区域40直接接触。
按照覆盖第1碳化硅层120的上表面120a的方式设置有层间绝缘膜109，并在层间绝缘膜109中设置有使栅极电极108露出的接触孔109a以及使第1欧姆电极122露出的接触孔109b。在接触孔109a内设置有布线112，布线112与栅极电极108接触而电连接。在本实施方式中，在布线112和栅极电极108之间设置有金属硅化物层123。另外，在接触孔109b内设置有布线110，布线110与第1欧姆电极122接触而电连接。在半导体基板101的背表面101b设置有第2欧姆电极111。
根据本实施方式的半导体装置100，通过设置接触沟槽121，能减小第1欧姆电极122的阱接触电阻值。因此，能使体区域104的电位以极高的速度与第1欧姆电极122的电位一致，从而能抑制阱电位变动的延迟，抑制半导体装置100的开关速度的延迟。
本实施方式的半导体装置100是由SiC半导体构成的功率半导体设备，优选使用于高耐压、大电流、高速动作用途。以下，示出了本实施方式的具体的构成例的一例。在本实施方式的一例中，第1导电型是n型，第2导电型是p型。在此情况下，第1欧姆电极122是源极电极，第2欧姆电极111是漏极电极。另外，第1杂质区域103是源极区域。在以下的例子中，杂质的浓度随着正“+”的数量增多而变高，按照++、+、-的顺序变低(++＞+＞-)。
半导体基板101由六方晶系碳化硅构成。半导体基板101的厚度例如是250μm～350μm，半导体基板101的杂质浓度例如是8×1018cm-3(n+)。在将杂质浓度设定得低的情况下，还能将由立方晶系碳化硅构成的基板用于半导体基板101。
第1碳化硅层120是在半导体基板101的主表面101a上通过外延生长而形成的SiC层。第1碳化硅层120的厚度例如是4μm～15μm，杂质浓度例如是5×1015cm-3(n-)。在半导体基板101和第1碳化硅层120之间可以设置别的外延层(例如，具有6×1016cm-3的浓度的SiC层)。
体区域104的厚度(即，距离上表面120a的深度)例如是0.5μm～1.0μm，体区域104的杂质浓度例如是1.5×1018cm-3(p-)。另外，第1杂质区域103的厚度(即，距离上表面120a的深度)例如是0.25μm，第1杂质区域103的杂质浓度例如是5×1019cm-3(n++)。接触区域131的厚度(与半导体基板101的主表面101a垂直的方向的厚度)例如是50nm，接触区域131的杂质浓度例如是1.0×1019cm-3(p+)。第2杂质区域132的厚度例如是50nm，第2杂质区域132的杂质浓度例如是1.0×1019cm-3(n+)。
接触沟槽121的深度大约是0.4μm。在形成接触沟槽121后，在接触沟槽121的底表面121b以及侧壁121c设置厚度0.05μm的接触区域。由此，体区域104的与第1欧姆电极122之间的界面的浓度例如是2×1020cm-3(p-)。JFET区域60的长度(宽度)例如是3μm。
第2碳化硅层105是在第1碳化硅层120上通过外延生长而形成的SiC层，第2碳化硅层105的厚度例如是30nm～150nm。体区域104的一部分区域40的长度(宽度)例如是0.5μm。
栅极绝缘膜107由SiO2(氧化硅)构成。厚度例如是70nm。栅极电极108由poly-Si(聚合硅)构成，其厚度例如是500nm。第1欧姆电极122由Ni(镍)和Si(硅)的合金构成，其厚度例如是50nm。第1欧姆电极122可以由Ti(钛)以及Si(硅)的合金来构成。另外，第2欧姆电极111也可以由Ti(钛)以及Si(硅)的合金、或者Ni(镍)以及Si(硅)的合金构成，其厚度例如是100nm。为了使将半导体装置100安装于塑料封装时的焊接容易，可以在第2欧姆电极111沉积Ni和Ag或Ni和Au。
(第1实施方式所涉及的半导体装置的制造方法)
接下来，参照图2至图13来说明本实施方式的半导体装置100的制造方法。图2至图13是用于说明本实施方式的制造方法的工序截面的示意图。
首先，准备n型4H-SiC(0001)基板作为半导体基板101。该基板例如沿<11-20>方向设为8°或者4°的裁边(offcut)，n型杂质浓度是1×1018cm-3～5×1019cm-3。
接下来，如图2所示，在半导体基板101的主表面101a上通过外延生长来形成第1碳化硅层120。例如使用硅烷(SiH4)和丙烷(C3H8)来作为原料气体，使用氢(H2)作为载流子气体，使用氮(N2)气体作为掺杂气体，并通过热CVD法使第1碳化硅层120外延生长。第1碳化硅层120的厚度为10μm以上，杂质浓度是1×1015cm-3～1×1016cm-3。
接下来，在第1碳化硅层120的上表面120a上沉积注入掩模材料(未图示)，并在该注入掩模材料之上形成光刻胶(未图示)。注入掩模材料例如是SiO2(氧化硅)。由氧化硅构成的注入掩模材料例如使用硅烷(SiH4)以及N2O气体且以200W的功率通过等离子CVD法而沉积。注入掩模材料的厚度例如是0.5～1.0μm。光刻胶(未图示)具有对体区域104以及JFET区域60进行规定的位置以及尺寸。光刻胶例如是感光性有机膜，并使用典型的光刻法而形成。光刻胶的厚度例如是1.5～2.0μm。以光刻胶为掩模，对注入掩模材料进行各向异性蚀刻，来形成注入掩模图案(第1注入掩模)72，其后，去除光刻胶。注入掩模材料的蚀刻例如通过使用了CF4气体和CHF3气体的各向异性干蚀刻法来进行。光刻胶例如通过基于氧等离子的灰化来去除。以下，只要不特别说明，用于离子注入的注入掩模也通过同样的方法来形成。
接下来，通过使用第1注入掩模72将p型的杂质离子(例如Al+)80注入到第1碳化硅层120，从而在第1碳化硅层120的上表面120a附近形成具有给定的深度的体区域104。离子注入例如是将基板的温度保持在500℃，以30keV至350keV的范围的不同能量来分多次进行的。体区域104的深度例如是0.5μm～1.0μm。由体区域104夹持所规定的、第1碳化硅层120的上表面120a附近区域成为JFET区域60。本实施方式的JFET区域60的宽度例如是3μm。另外，第1碳化硅层120中的、未形成体区域104的剩余的区域成为漂移区域102。
接下来，如图3所示，按照覆盖第1注入掩模72的方式，在第1碳化硅层120的上表面120a沉积注入掩模材料。注入掩模材料例如是poly-Si(聚合硅)，是通过热CVD法将SiH4用作原料气体而形成的。在注入掩模材料之上形成具有给定的图案的光刻胶后，通过对注入掩模材料进行各向异性蚀刻，来形成注入掩模图案71a以及71b。图示的注入掩模图案71b是位于光刻胶的下方的图案，是为了不将杂质导入到形成接触沟槽121的区域导而设置的。注入掩模图案71a是注入掩模图案72的侧壁，并规定沟道的宽度(长度)。在各向异性蚀刻中使用的气体例如是Cl2、O2、HBr等的混合气体。由于要在后面的工序进行沟槽蚀刻，因此可以没有注入掩模图案71b。
接下来，通过将第1注入掩模72、注入掩模图案71a以及71b作为掩模对第1碳化硅层120的上表面120a注入n型的杂质离子82，来形成第1杂质区域103。例如使用N+(氮离子)或者P+(磷离子)来作为杂质离子82。第1杂质区域103按照在比体区域104的底表面浅的位置具有底表面的方式进行配置。故而，体区域104的至少一部分被配置于比第1杂质区域103的底表面深的位置。
在形成第1杂质区域103时的离子注入例如是将基板101的温度保持为500℃、且以30keV至90keV的范围的不同的能量分多次而进行的。第1杂质区域103的深度例如是0.25μm。
接下来，如图4所示，在去除注入掩模图案71a、71b以及第1注入掩模72后，形成第3注入掩模73。注入掩模图案71a以及71b例如由氧化膜构成，因此以HF水溶液来去除，第1注入掩模72由聚合硅构成，因此以HF、HNO3以及H2O混合液来去除。
通过使用第3注入掩模73来对第1碳化硅层120进行干蚀刻，从而形成接触沟槽121。该蚀刻例如使用CF4和O2的混合气体。接触沟槽121按照贯穿第1杂质区域103而到达体区域104的方式进行配置。因此，第1杂质区域103在接触沟槽121的侧壁上部121cU露出，体区域104在接触沟槽121的侧壁下部121cL以及底表面121b露出。
优选地，期望进行接触沟槽121的开口121a的面积成为大于底表面121b的面积的、所谓的锥形蚀刻。由此，接触沟槽121的侧壁121c相对于第1碳化硅层120的上表面120a成为非垂直，能增大侧壁121c的面积。为了进行锥形蚀刻，例如，将Cl2以70sccm，HBr以50sccm，O2以2sccm的流量进行导入，并施加600W的ICP偏压以及150W的DC偏压，以1.5Pa的压力进行蚀刻。优选接触沟槽121的深度比第1杂质区域103深，例如是0.4μm。
接下来，如图5所示，以第3注入掩模73为掩模，对从接触沟槽121的侧壁121c以及底表面121b露出到接触沟槽121内的第1杂质区域103以及体区域104注入p型的杂质离子84。例如使用Al+(铝离子)或者B+(硼离子)作为杂质离子84。由此，沿着接触沟槽121的侧壁上部121cU形成第2杂质区域132。另外，沿着侧壁下部121cL以及底表面121b形成接触区域131。在第2杂质区域132中，注入前该区域中所含的第1导电型的杂质与所注入的第2导电型的杂质相互抵消。故而，第2杂质区域132成为比注入前低浓度的第1导电型区域，或者成为第2导电型区域。
在本实施方式中，例如，将基板101的温度保持为500℃，且以30keV的能量进行注入。优选地，按照在与后来形成的第1欧姆电极122接触的界面上杂质浓度最高的方式来决定接触区域131的深度。第1欧姆电极122通过金属和碳化硅进行合金化而形成，此时，对与金属的厚度同等程度的厚度的碳化硅进行合金化。故而，若用于形成第1欧姆电极122的金属的厚度为100nm，则接触区域131的深度也优选为100nm程度以上(金属的厚度以上)。进一步优选地，为150nm以上(金属的厚度的1.5倍以上)。由此，能够在进行了上述的合金化后，更可靠地以未合金化的状态来残留接触区域131的一部分。
在本实施方式中，由于侧壁121c按照面对开口121a的方式进行倾斜，因此通过相对于上表面120a垂直地进行离子注入，能在露出到漂移区域102的侧壁121c的区域以及露出到底表面121b的区域的两者，一次形成接触区域131。然而，在侧壁121c相对于上表面120a垂直的情况下，可以相对于上表面120a的铅直方向赋予一定的角度(例如30°)来使半导体基板101旋转，或者单次转动90°来进行4次的注入。
在去除了第3注入掩模73后，对半导体基板101(更准确地说，第1碳化硅层120的各区域)以1000℃以上，在此为1800℃的温度进行激活退火(未图示)。由此，使注入到第1碳化硅层120的各区域的杂质离子激活。
接下来，如图6所示，在第1碳化硅层120的上表面120a以及接触沟槽121内形成第2碳化硅层105。本实施方式中的第2碳化硅层105由SiC构成。例如使用硅烷(SiH4)和丙烷(C3H8)来作为原料气体，使用氢(H2)作为载流子气体，使用氮(N2)气体作为掺杂气体，并通过热CVD法来形成第2碳化硅层105。第2碳化硅层105的杂质浓度是1×1015cm-3～5×1015cm-3，厚度为30nm～150nm。此外，可以在第2碳化硅层105的生长的中途导入氮(N2)气体，来使第2碳化硅层105的一部分成为高浓度。
接下来，如图7所示，在第2碳化硅层105上形成光刻胶79后，以光刻胶79为掩模来对第2碳化硅层105进行蚀刻。第2碳化硅层105的蚀刻例如是通过使用了CF4以及O2的混合气体的干蚀刻而进行的。
接下来，如图8所示，在去除了光刻胶79后，在第2碳化硅层105之上形成栅极绝缘膜(SiO2)107，接下来，在栅极绝缘膜107之上形成栅极电极(poly-Si)108。其后，在该栅极电极108之上形成光刻胶(未图示)，并对栅极电极108进行蚀刻来去除光刻胶。
接下来，如图9所示，按照覆盖栅极电极108以及第2碳化硅层105的方式在第1碳化硅层120之上形成层间绝缘膜109。层间绝缘膜109例如由氧化硅(SiO2)构成，其厚度例如是1000nm。
接下来，如图10所示，以光刻胶76为掩模来对层间绝缘膜109进行蚀刻。层间绝缘膜109的蚀刻例如是通过利用了CHF3和O2的混合气体的干蚀刻来进行的。在此，仅通过干蚀刻难以蚀刻到为了阱接触而形成的沟槽的内部。
为此，如图11所示，为了去除接触沟槽121内的层间绝缘膜109，例如还进行使用了BHF等的湿蚀刻，或者使用了CF4气体等的各向同性蚀刻。由此，形成使栅极电极108露出的接触孔109a、以及使接触沟槽121的底表面121b以及侧壁121c露出的接触孔109b。
接下来，如图12所示，在去除了光刻胶76后，在接触孔109a以及接触孔109b内沉积接触金属(钛(Ti)或者镍(Ni))，并进行热处理。例如，在接触金属由Ti构成的情况下，在沉积Ti后执行950℃的热处理。由此，在接触孔109b内，接触金属与碳化硅进行反应(硅化物化)，从而在接触金属和碳化硅层120之间的界面形成金属硅化物。在此，接触区域131、第2杂质区域132以及第1杂质区域103的一部分与接触金属合金化。另外，在接触孔109a内，接触金属与聚合硅进行反应，并在它们的界面形成金属硅化物。接下来，去除接触金属中的未被硅化物化的剩余的部分(未反应接触金属)。如此，在接触孔109b内形成含有金属硅化物的第1欧姆电极122，在接触孔109a内的栅极电极108上形成金属硅化物层123。
在本实施方式中，在接触沟槽121内以及第1碳化硅层120的上表面120a上形成第1欧姆电极122。第1欧姆电极122在接触沟槽121的底表面121b以及侧壁下部121cL与接触区域131接触，在侧壁上部121cU与第2杂质区域132接触。另外，在第1碳化硅层120的上表面120a与第1杂质区域103的上表面接触。
此外，在本工序中，第2杂质区域132可以全部被合金化而成为第1欧姆电极122。在此情况下，由于也可以在接触沟槽121的侧壁上部121cU使第1欧姆电极122与第1杂质区域103接触，因此能增大它们的接触面积。
另外，通过在半导体基板101的背表面101b沉积金属并进行热处理，来形成第2欧姆电极111。例如，通过在沉积了Ti后以950℃来进行热处理而形成。
最后，如图13所示，按照与第1欧姆电极122以及金属硅化物层123相接触的方式在接触孔109a以及109b内分别形成布线112、110。由此，完成半导体装置100。
(第2实施方式)
以下，参照附图来说明本发明的第2实施方式。
图14(a)是本发明的第2实施方式的半导体装置200的示意性的截面图，图14(b)是表示半导体装置200中的接触沟槽构造的放大截面图。
在半导体装置200中，接触沟槽121的侧壁下部121cL倾斜得比侧壁上部121cU更大。另外，未沿着侧壁上部121cU设置第2杂质区域132(图1)。第1欧姆电极122在第1碳化硅层120的上表面120a以及接触沟槽121的侧壁上部121cU与第1杂质区域103接触。其他的构成与图1所示的构成同样。
根据本实施方式，与前述的实施方式同样，能扩大接触区域131和第1欧姆电极122之间的接触面积，因此能降低第1欧姆电极122和体区域104之间的接触电阻。另外，由于半导体装置200不具有第2杂质区域，因此能进一步抑制第1杂质区域103和第1欧姆电极122之间的电阻。
(第2实施方式所涉及的半导体装置的制造方法)
以下，参照图15来说明本实施方式的半导体装置200的制造方法的一例。
首先，以与参照图2～图4的前述方法同样的方法，在第1碳化硅层120中形成第1杂质区域103、体区域104。
接下来，如图15(a)所示，在第1碳化硅层120上形成第3注入掩模73。通过使用该第3注入掩模73来对第1碳化硅层120进行干蚀刻，从而形成接触沟槽121。此时，调整蚀刻条件，以使得接触沟槽121的侧壁下部121cL的倾斜角α以及侧壁上部121cU的倾斜角β均小于90度，且倾斜角α小于倾斜角β。此外，如图15(b)所示，“倾斜角α”是与第1碳化硅层120的上表面120a平行的表面l与侧壁下部121cL所形成的角度，“倾斜角β”是与上表面120a平行的表面m与侧壁上部121cU所形成的角度。此外，在此，第1碳化硅层120的上表面120a与半导体基板101的主表面大致平行。
例如通过对在接触沟槽121的形成中所使用的蚀刻气体的种类以及混合比进行调整，能使侧壁上部121cU的倾斜角β与侧壁下部121cL的倾斜角α彼此不同。在此，例如，在对侧壁上部121cU进行蚀刻时将Cl2以10sccm，HBr以20sccm，O2以20sccm的流量进行导入，并施加600W的ICP偏压以及150W的DC偏压，以1.5Pa的压力进行蚀刻。另外，在对侧壁下部121cL进行蚀刻时，将Cl2以10sccm，HBr以20sccm，O2以5sccm的流量进行导入，并施加600W的ICP偏压以及150W的DC偏压，以1.5Pa的压力进行蚀刻。如此，在使用包含易于形成沉积物的性质的气体在内的蚀刻气体(例如，Cl2、HBr、O2的混合气体)的情况下，蚀刻气体中的氧比率越高，越能抑制横方向的蚀刻，沟槽的侧壁变得近乎垂直。因此，通过使氧比率不同，能在侧壁上部121cU和侧壁下部121cL之间使倾斜角不同。由此，例如得到倾斜角α为45～75度、倾斜角β为80～85度的接触沟槽121。
接下来，如图16所示，使用第3注入掩模73，从与半导体基板101的主表面101a垂直的方向，对露出到接触沟槽121内的第1杂质区域103以及体区域104注入杂质离子84。例如使用Al+(铝离子)或者B+(硼离子)作为杂质离子84。由此，沿着接触沟槽121的侧壁上部121cU形成第2杂质区域132。另外，沿着侧壁下部121cL以及底表面121b形成接触区域131。
在该离子注入工序中，由于侧壁上部121cU的倾斜角β大，因此从与半导体基板101的主表面101a垂直的方向入射的杂质离子84难以穿过侧壁上部121cU而注入到第1杂质区域103。故而，使第2杂质区域132的厚度小于接触区域131的厚度。
此后，在接触沟槽121内沉积接触金属来进行硅化物化。此时，通过对接触金属的厚度进行調整，来使第2杂质区域132的整体(或者大致整体)合金化，而且，能对接触区域131的一部分不进行合金化而使其残留。其结果是，第2杂质区域132的整体成为第1欧姆电极，因此能使第1杂质区域103和第1欧姆电极在接触沟槽121的侧壁上部121cU接触。
若使用上述方法，则能在不增加制造工序数的前提下，不仅降低第1杂质区域103和第1欧姆电极122之间的电阻，还形成接触区域131。
本实施方式的半导体装置的构成不局限于图1以及图14所示的构成。尽管上述的半导体装置100、200具备MISFET构造，但也可以具备IGBT(Insulated Gate Bipolar Transistor，绝缘栅极型双极晶体管)构造。在此情况下，第1杂质区域103是发射极或者集电极，第1欧姆电极122是发射极电极或者集电极电极，第2欧姆电极111是集电极电极或者发射极电极。
(第3实施方式)
以下，参照附图来说明本发明的半导体装置的第3实施方式。在此，尽管以纵型的碳化硅MISFET为例进行说明，但本发明的半导体装置只要具备碳化硅层、以及对碳化硅层形成欧姆接触的欧姆电极即可，并不局限于图示的例子。
在以下的附图中，对具有与现有的半导体装置(图37)的构成要素实质性相同的功能的构成要素赋予相同的参照符号。另外，第1导电型可以是n型以及p型中的任一者，第2导电型是与第1导电型不同的导电型(p型或者n型)。
图17(a)示意性地示出了本实施方式的半导体装置300的截面构造。半导体装置300由具有主表面101a以及背表面101b的半导体基板101支撑。在本实施方式中，使用含有碳化硅的第1导电型的半导体基板作为半导体基板101。在半导体基板101的主表面101a上形成有第1碳化硅层120。在本实施方式中，第1碳化硅层120是通过在半导体基板101的主表面101a上使碳化硅外延生长而形成的碳化硅外延层。在第1碳化硅层120的表面区域，形成有将第1导电型的第1杂质区域103和与第1杂质区域103配置为相邻的第2导电型的体区域104。在此，第1杂质区域103在第1碳化硅层120的上表面120a中按照由体区域104包围的方式进行配置。第1杂质区域103的杂质浓度高于半导体基板101的杂质浓度。在第1碳化硅层120中的、除了体区域104以及第1杂质区域103以外的区域形成有第1导电型的漂移区域102。漂移区域102的杂质浓度低于半导体基板101的杂质浓度。
在体区域104内形成有与体区域104接触、且比体区域104杂质浓度高的第2导电型的接触区域202。接触区域202的至少一部分被配置于比第1杂质区域103深的位置。此外，本说明书中，形成于第1碳化硅层120的各区域的“深度”指的是从第1碳化硅层120的上表面120a起的深度。
更具体而言，在从第1碳化硅层120的上表面120a起到给定的深度为止的区域形成有体区域104，并在体区域104内，在从上表面120a起到给定的深度为止的区域形成有第1杂质区域103。第1杂质区域103的底部比体区域104的底部的位置浅，第1杂质区域103不能从体区域104伸出。体区域104以及第1杂质区域103在第1碳化硅层120的上表面120a露出。另外，将接触区域202设置于体区域104内比第1杂质区域103的底表面深的位置。
图17(b)是体区域104的放大截面图。如图17(b)所示，在第1碳化硅层120中设置有接触沟槽301。接触沟槽301贯穿第1杂质区域103而到达接触区域202。接触沟槽301的底表面301B比第1杂质区域103的底表面以及接触区域202的上表面深，且比接触区域202的底表面浅。尽管接触区域202可以按照与位于其上的第1杂质区域103相接触(部分重叠)的方式形成，但优选如图所示，配置于比第1杂质区域103的底表面深的位置从而不与第1杂质区域103接触。若将接触区域202配置于比第1杂质区域103的底表面深的位置，则不仅能使接触区域202的底表面，还能使侧表面整体与体区域104接触。
在接触沟槽301内设置有第1欧姆电极122。第1欧姆电极122在接触沟槽301的底表面301B以及侧壁301S的一部分与接触区域202接触。在图示的例子中，欧姆电极122在接触沟槽301的侧壁301S中的、与第1杂质区域103的底表面同样深度或者比该底表面浅的部分(侧壁上部)301S1与第1杂质区域103形成欧姆接触。另外，第1欧姆电极122在接触沟槽301的底表面301B、以及接触沟槽301的侧壁301S中的比第1杂质区域103的底表面深的部分(侧壁下部)301S2与接触区域202形成欧姆接触。此外，第1欧姆电极122不必在侧壁下部301S2的整体与接触区域202接触。例如，可以在侧壁下部S2的一部分(位于底表面301B的附近的部分)与接触区域202接触。
优选地，从与半导体基板101的主表面101a垂直的方向观察，接触沟槽301的底表面301B位于接触区域202的轮廓的内部。由此，能在不增大芯片面积的前提下，更可靠地确保第1欧姆电极122和接触沟槽301之间的接触面积。
在本实施方式中，从半导体基板101的主表面101a的垂直方向观察，第1杂质区域103的至少一部分与接触区域202重叠。更具体而言，从与半导体基板101的主表面101a垂直的方向观察，接触区域202中的位于接触沟槽301的底表面301B的周围的部分与第1杂质区域103重叠。另外，重叠的部分具有与半导体基板101的主表面101a大致平行的上表面，且比位于接触沟槽301的底表面301B的下方的部分要厚。
半导体装置300由于具备上述构造的接触沟槽301，因此具有下面那样的优点。第1欧姆电极122在接触沟槽301的侧壁的上部301S1与第1杂质区域103接触的同时，在比第1杂质区域103的底表面深的位置上，不仅在接触沟槽301的底表面301B，还在侧壁的下部301S2与接触区域202接触。故而，能在确保第1杂质区域103和第1欧姆电极122之间的接触面积的同时，扩大接触区域202和第1欧姆电极122之间的接触面积。因此，能通过降低第1欧姆电极122对第1杂质区域103的接触电阻，来实现低导通电阻。另外，由于能降低第1欧姆电极122对体区域104的接触电阻，因此能使体区域104的电位以极高的速度与第1欧姆电极122的电位一致。由此，能抑制体区域104的电位变动的延迟，能提高半导体装置300的开关速度。
尽管在现有的半导体装置(图37)中，需要从第1碳化硅层120的表面起遍历第1杂质区域103的厚度方向来形成接触区域202，但根据本实施方式，不需要将接触区域202配置于第1杂质区域103内，而仅形成于体区域104内即可。故而，与现有技术相比，能减少用于形成接触区域202的离子注入次数。因此，能缩短半导体装置的制造所需的时间，能降低制造成本。
优选地，接触沟槽301的侧壁301S的至少一部分相对于第1碳化硅层120的上表面120a非垂直。由此，与接触沟槽301的侧壁301S相对于上表面120a垂直的情况相比，能扩大接触区域202以及第1杂质区域103与第1欧姆电极122之间的接触面积。
为了使第1欧姆电极122和第1杂质区域103更可靠地接触，优选地，使接触沟槽301的侧壁301S相对于上表面120a的法线，在使接触沟槽301的开口的面积大于底表面301B的面积的方向上倾斜。优选地，接触沟槽301的侧壁301S相对于第1碳化硅层120的上表面120a的倾斜角为45度以上85度以下。由此，能在抑制芯片面积的增大的同时，更高效地扩大接触区域202以及第1杂质区域103与第1欧姆电极122之间的接触面积。
另外，为了缩小芯片面积，期望在图17(b)所示的截面(与半导体基板101的主表面101a垂直的任意的截面)中，接触区域202中的、从接触沟槽301的底表面的端部起沿横方向突出部分的长度(突出量)W1、W2小一些。突出量W1、W2分别指的是，在上述截面中，接触沟槽301的底表面301B的两端部与彼此接近的接触区域202的侧表面之间的、与半导体基板101的主表面101a平行的距离。在此，在将接触沟槽301对准掩模的位置来形成的情况下，由于需要考虑到错位来进行设计，因此突出量W1、W2的缩小存在限度。故而，如后所述，优选使接触沟槽301相对于接触区域202自匹配地形成。若利用这样的自匹配过程，则突出量W1、W2变得大致相等。换言之，例如图17(c)所例示的那样，从半导体基板101的主表面101a的垂直方向观察，接触沟槽301的底表面301B配置于接触区域202的轮廓的大致中央。
将漂移区域102中的、相邻的体区域104所夹持的区域称为JFET(Junction Field-Effect Transistor)区域60。半导体装置300进行从设于体区域104的第1杂质区域103起经JFET区域60而到达半导体基板101的背表面101b这样的路径上的电流的控制。故而，半导体装置300至少具备体区域104中的位于第1杂质区域103和JFET区域60之间的区域(以下，称为“体区域104的一部分区域”)40的上方所设置的栅极绝缘膜107、以及栅极绝缘膜107上所设置的栅极电极108，并通过对第1欧姆电极122和栅极电极108之间施加的电压来进行上述的电流控制。此时，能如上所述使体区域104的一部分区域40的电位以极高的速度与第1欧姆电极122的电位一致。因此，通过对第1欧姆电极122和栅极电极108之间施加的电压，能相对于开关不产生延迟地使半导体装置300动作。
从这样的理由出发，只要能进行基于对栅极电极108施加的电压的电流控制，则半导体装置300也可以具备蓄积型沟道，也可以具备反转型沟道。在本实施方式中，半导体装置300还具备第2碳化硅层105，该第2碳化硅层105在体区域104中的位于第1杂质区域103以及JFET区域60之间的一部分区域40与栅极绝缘膜107之间被配置为与一部分区域40接触。第2碳化硅层105例如是外延层，并作为蓄积型沟道发挥功能。第2碳化硅层105在第1碳化硅层120的上表面120a上跨体区域104的一部分区域40与第1杂质区域103以及漂移区域102接触。在为具有反转型沟道的半导体装置的情况下，将栅极绝缘膜107配置为与体区域104的一部分区域40直接接触。
按照覆盖第1碳化硅层120的上表面120a的方式设置有层间绝缘膜109，在层间绝缘膜109设置有使栅极电极108露出的接触孔109a以及使第1欧姆电极122露出的接触孔109b。
在接触孔109a内设置有布线112，布线112与栅极电极108电连接。在本实施方式中，在布线112和栅极电极108之间设置有金属硅化物层123。另外，在接触孔109b内设置有布线110，布线110与第1欧姆电极122接触而电连接。在半导体基板101的背表面101b设置有第2欧姆电极111。
本实施方式的半导体装置300是由SiC半导体构成的功率半导体设备，优选使用于高耐压、大电流、高速动作用途。以下，示出了本实施方式的具体的构成的一例。
在本实施方式的一例中，第1导电型是n型，第2导电型是p型。另外，第1欧姆电极122是源极电极，第2欧姆电极111是漏极电极。第1杂质区域103是源极区域。
半导体基板101由六方晶系碳化硅构成。半导体基板101的厚度例如是250μm～350μm，半导体基板101的杂质浓度例如是8×1018cm-3(n+)。在将杂质浓度设定得低的情况下，还能将由立方晶系碳化硅构成的基板用于半导体基板101。
第1碳化硅层120是在半导体基板101的主表面101a上通过外延生长而形成的。第1碳化硅层120的厚度例如是4μm～15μm，杂质浓度例如是5×1015cm-3(n-)。在半导体基板101和第1碳化硅层120之间可以设置别的外延层(例如，具有6×1016cm-3的浓度的SiC层)。
体区域104的厚度(即，从第1碳化硅层120的上表面120a起到体区域104的底表面为止的深度)例如是0.5μm～1.0μm，体区域104的杂质浓度例如是1.5×1018cm-3(p-)。另外，第1杂质区域103的厚度(即，从上表面120a起到第1杂质区域103的底表面为止的深度)例如是0.4μm，第1杂质区域103的杂质浓度例如是5×1019cm-3(n++)。
接触区域202的上表面位于从第1碳化硅层120的上表面120a起0.45μm的深度，接触区域202的底表面位于从上表面120a起0.45～0.9μm的深度。接触区域202的浓度例如是2×1020cm-3(p+)。接触沟槽301的底表面301B位于从第1碳化硅层120的上表面120a起约0.44～0.85μm的深度，比体区域104的底部浅。第1碳化硅层120的上表面120a中的JFET区域60的长度Dj例如是3μm，体区域104的一部分区域40的长度Dc例如是0.5μm。
第2碳化硅层105通过在第1碳化硅层120上外延生长而形成。第2碳化硅层105的厚度例如是30nm～150nm。另外，第2碳化硅层105的浓度例如是2×1018cm-3(n-)。
栅极绝缘膜107可以是氧化膜、氮氧化膜、或者这些膜的层叠膜。在此，例如由SiO2(氧化硅)构成。栅极绝缘膜107的厚度例如是70nm。栅极电极108例如由poly-Si(聚合硅)构成，其厚度例如是500nm。
第1欧姆电极122由Ni(镍)和Si(硅)的合金构成，其厚度例如是50nm。第1欧姆电极122可以由Ti(钛)以及Si(硅)的合金构成。另外，第2欧姆电极111例如也可以由Ti(钛)以及Si(硅)的合金、或者Ni(镍)以及Si(硅)的合金构成，其厚度例如是100nm。为了使将半导体装置300安装于塑料封装时的焊接容易，可以在第2欧姆电极111上沉积Ni和Ag、或者Ni和Au。
尽管上述以半导体装置300具有n型的导电型作为第1导电型、具有p型的导电型作为第2导电型的情况为例进行了说明，但也可以具有p型的导电型作为第1导电型、具有n型的导电型作为第2导电型。另外，尽管图17所示的半导体装置300是平面型的MISFET，但本实施方式的半导体装置也可以是沟槽栅极构造的MISFET。进而，不局限于MISFET，例如可以是绝缘栅极型双极晶体管(Insulated Gate Bipolar Transistor；IGBT)等其他的半导体装置。IGBT可以具有与图17所示的半导体装置300同样的构成。在此，使用第2导电型的基板作为半导体基板101。另外，第1杂质区域103成为发射极或者集电极区域，第1欧姆电极122成为发射极电极或者集电极电极，第2欧姆电极111成为集电极电极或者发射极电极。
(第3实施方式的半导体装置的制造方法1)
接下来，参照图18至图29来说明本实施方式的半导体装置的制造方法1。图18至图29是用于说明本实施方式的制造方法的示意性的工序截面图。
首先，准备n型4H-SiC(0001)基板作为半导体基板101。该基板例如沿<11-20>方向设为8°或者4°的裁边，n型杂质浓度是1×1018cm-3～5×1019cm-3。
接下来，如图18所示，在半导体基板101的主表面101a上通过外延生长来形成第1碳化硅层120。例如使用硅烷(SiH4)和丙烷(C3H8)来作为原料气体，使用氢(H2)作为载流子气体，使用氮(N2)气体作为掺杂气体，并通过热CVD法使第1碳化硅层120外延生长。第1碳化硅层120的厚度为10μm以上，杂质浓度是1×1015cm-3～1×1016cm-3。
接下来，在第1碳化硅层120的上表面120a上沉积注入掩模材料(未图示)，并在该注入掩模材料之上形成光刻胶(未图示)。注入掩模材料例如是SiO2(氧化硅)。由氧化硅构成的注入掩模材料例如使用硅烷(SiH4)以及N2O气体且以200W的功率通过等离子CVD法而沉积。注入掩模材料的厚度例如是0.5～1.0μm。光刻胶(未图示)具有对体区域104以及JFET区域60进行规定的位置以及尺寸。光刻胶例如是感光性有机膜，并使用典型的光刻法而形成。光刻胶的厚度例如是1.5～2.0μm。以光刻胶为掩模，对注入掩模材料进行蚀刻，来形成第1注入掩模72，其后，去除光刻胶。注入掩模材料的蚀刻例如通过使用了CF4气体和CHF3气体的各向异性干蚀刻法来进行。光刻胶例如通过基于氧等离子的灰化来去除。以下，只要不特别说明，用于离子注入的注入掩模也通过同样的方法来形成。
接下来，将第1注入掩模72用作掩模，并例如将作为第2导电型的的杂质80的Al+注入到第1碳化硅层120，从而在第1碳化硅层120的上表面120a附近形成具有给定的深度的体区域104。离子注入例如是将基板的温度保持在500℃，以30keV至350keV的范围的不同能量来分多次进行的。体区域104的深度例如是0.5μm～1.0μm。由体区域104夹持所规定的、第1碳化硅层120的上表面120a附近区域成为JFET区域60。本实施方式的JFET区域60的宽度Dj例如是3μm。另外，第1碳化硅层120中的、未形成体区域104的剩余的区域成为漂移区域102。
接下来，如图19所示，按照覆盖第1注入掩模72的方式，在第1碳化硅层120的上表面120a上沉积注入掩模材料。注入掩模材料例如是poly-Si(聚合硅)，是通过热CVD法而形成的。例如将SiH4用作原料气体。通过对注入掩模材料进行各向异性蚀刻来进行蚀刻，从而在第1注入掩模72的侧壁形成第1侧壁71。第1侧壁71规定沟道的宽度(长度)Dc。在各向异性蚀刻中使用的气体例如是Cl2、O2、HBr等的混合气体。
接下来，通过将第1注入掩模72以及第1侧壁71作为掩模对第1碳化硅层120的上表面120a注入作为第1导电型的杂质82的诸如N+(氮离子)或者P+(磷离子)，来形成第1杂质区域103。离子注入例如是将半导体基板101的温度保持在500℃，以30keV至90keV的范围的不同能量来分多次进行的。第1杂质区域103的深度例如是0.25μm。
接下来，去除第1注入掩模72以及第1侧壁71。第1注入掩模72例如由氧化硅构成，因此以HF水溶液来去除，第1侧壁71由聚合硅构成，因此以HF、HNO3以及H2O混合液来去除。
此后，如图20所示，在第1碳化硅层120的上表面120a之上形成第3注入掩模73。通过使用第3注入掩模73，并以280keV注入例如Al离子，从而在第1杂质区域103的下方且体区域104的内部形成接触区域202。
在去除了第3注入掩模73后，尽管未图示，但进行用于使注入到第1碳化硅层120的杂质离子激活的退火(激活退火)。激活退火例如在Ar气氛中以1700℃的温度进行30分钟。
接下来，如图21所示，形成沟槽蚀刻用掩模74，并通过将其作为掩模对第1碳化硅层120进行干蚀刻，来形成用于体接触的接触沟槽301。该蚀刻例如使用Cl2、HBr和O2的混合气体。
期望进行使接触沟槽301的开口的面积大于底表面的面积的、所谓的锥形蚀刻。由此，接触沟槽301的侧壁301S相对于第1碳化硅层120的上表面120a成为非垂直，能增大侧壁301S的面积。因此，由于能增大在后形成于接触沟槽301内的第1欧姆电极与第1杂质区域103以及接触区域202之间的接触面积，因此能降低它们之间的接触电阻。
为了进行锥形蚀刻，例如，将Cl2以70sccm，HBr以50sccm，O2以2sccm的流量进行导入，并施加600W的ICP偏压以及150W的DC偏压，以1.5Pa的压力进行蚀刻。
优选地，接触沟槽301的底表面301B比第1杂质区域103的底表面以及接触区域202的上表面深且比接触区域202的底表面浅。接触沟槽301的深度(从第1碳化硅层120的上表面120a起到接触沟槽301的底表面301B为止的深度)例如是0.4μm。
此外，在该例中，将沟槽蚀刻用掩模74设计为：其开口部位于接触区域202上，且开口部的宽度小于接触区域202的宽度。因此，接触沟槽301的开口以及底表面301B的宽度均小于接触区域202的宽度。
接下来，如图22所示，在第1碳化硅层120的上表面120a之上以及接触沟槽301内形成第2碳化硅层105。本实施方式中的第2碳化硅层105由SiC构成。例如使用硅烷(SiH4)和丙烷(C3H8)来作为原料气体，使用氢(H2)作为载流子气体，使用氮(N2)气体作为掺杂气体，并通过热CVD法来形成第2碳化硅层105。第2碳化硅层105的导电型是第1导电型，其杂质浓度是1×1018cm-3～5×1018cm-3。另外，第2碳化硅层105的厚度是30nm～150nm。此外，可以在第2碳化硅层105的生长的中途导入氮(N2)气体，使第2碳化硅层105的一部分成为高浓度。
接下来，如图23所示，在第2碳化硅层105上形成光刻胶76后，以光刻胶76为掩模来对第2碳化硅层105进行蚀刻。第2碳化硅层105的蚀刻例如是通过使用了CF4以及O2的混合气体的干蚀刻而进行的。
接下来，如图24所示，在去除了光刻胶76后，在第2碳化硅层105之上形成栅极绝缘膜(SiO2)107，接下来，在栅极绝缘膜107之上形成栅极电极(poly-Si)108。其后，在该栅极电极108之上形成光刻胶(未图示)，并对栅极电极108进行蚀刻来去除光刻胶。此外，可以使用相同的光刻胶来同时对栅极绝缘膜107和栅极电极108进行图案成形。在此情况下，从半导体基板101的主表面101a的垂直方向观察，栅极绝缘膜107的端部和栅极电极108的端部大致匹配(未图示)。
接下来，如图25所示，按照覆盖栅极电极108以及第2碳化硅层105的方式在第1碳化硅层120之上形成层间绝缘膜109。层间绝缘膜109例如由氧化硅(SiO2)构成，其厚度例如是1000nm。
接下来，如图26所示，以光刻胶77为掩模来对层间绝缘膜109进行蚀刻。层间绝缘膜109的蚀刻例如是通过利用了CHF3和O2的混合气体的干蚀刻来进行的。在此，仅通过利用了CHF3和O2的混合气体的干蚀刻难以蚀刻到层间绝缘膜109中的位于接触沟槽301内的部分r。
为此，如图27所示，为了去除位于接触沟槽301内的部分r，例如还进行使用了BHF等的湿蚀刻，或者使用了CF4气体等的各向同性蚀刻。由此，形成使栅极电极108露出的接触孔109a、以及使接触沟槽301的底表面以及侧表面露出的接触孔109b。
接下来，如图28所示，在去除了光刻胶77后，在接触孔109a以及接触孔109b内沉积接触金属(钛(Ti)或者镍(Ni))，并进行热处理，使接触金属与碳化硅或者聚合硅进行反应(硅化物化)。在对作为接触金属的Ti进行沉积的情况下，通过在沉积了Ti后例如以950℃的温度进行热处理，能执行硅化物化。
接下来，去除接触金属中的未被硅化物化的部分(未反应部分)。由此，在接触沟槽301内形成由金属硅化物构成、且与第1杂质区域103以及接触区域202接触的第1欧姆电极122。另外，在接触孔109a内，在栅极电极108上形成金属硅化物层123。如此，在本实施方式中，在接触沟槽301内，接触区域202以及第1杂质区域103的一部分与接触金属合金化而成为第1欧姆电极122。
另外，通过在半导体基板101的背表面101b上沉积金属并进行热处理来形成第2欧姆电极111。例如，通过在沉积了Ti后以950℃进行热处理而形成。
最后，如图29所示，按照与第1欧姆电极122以及金属硅化物层123接触的方式，在接触孔109a以及109b内分别形成布线112、110。如此，完成半导体装置300。
根据上述的制造方法1，只要在第1杂质区域103的下方形成期望的厚度的接触区域202即可，因此不需要像现有的半导体装置1000(图37)那样，将接触区域202遍历第1杂质区域103的厚度方向而形成。故而，由于能将接触区域202的厚度设置得比现有技术要薄，因此能减少用于形成接触区域202的离子注入的次数。因此，相比现有的制造方法，能缩短制造所需的时间，且能降低制造成本。另外，由于能不仅在接触沟槽301的底表面301B还在侧壁301S的一部分使第1欧姆电极122与接触区域202接触，因此能在抑制芯片面积的增大的同时，确保第1欧姆电极122和接触区域202之间的接触面积。其结果是，由于能降低第1欧姆电极122和体区域104之间的接触电阻，因此能抑制开关延迟。
另外，根据上述方法，在将针对第1碳化硅层120的杂质的注入工序全部进行后形成接触沟槽301。故而，能在接触沟槽301的形成前，进行用于使注入到第1碳化硅层120的杂质激活的激活退火。本发明者探讨的结果是，若在接触沟槽301的形成后进行激活退火，则在激活退火时，通过接触沟槽301而露出的碳化硅会升华，从而碳化硅层表面会消失。其结果是，例如存在接触区域202变薄的风险。若接触区域202变薄，则在第1欧姆电极形成工序中，接触区域202整体会与接触金属反应(硅化物化)，从而还存在不能充分降低第1欧姆电极122和体区域104之间的接触电阻的可能性。为了避免该状况，需要将接触区域202预先形成得较厚。与此相对，若在接触沟槽301的形成前进行激活退火，则由于不需要考虑碳化硅的升华而例如将接触区域202预先形成得较厚，因此能使半导体装置300进一步微型化。
(第3实施方式的半导体装置的制造方法2)
接下来，说明本实施方式的半导体装置的制造方法2。图30是用于说明本实施方式的制造方法2的示意性的工序截面图。
首先，以与参照图18～图20的前述的制造方法1同样的工序，来进行针对第1碳化硅层120的杂质的注入工序。
接下来，如图30所示，按照覆盖在接触区域202的形成中所使用的第3注入掩模73的方式，形成掩模材料，例如通过CVD方法来形成硅氧化膜(未图示)。此后，进行各向异性蚀刻。由此，在第3注入掩模73的侧表面上得到由硅氧化膜构成的第2侧壁75。接下来，将第3注入掩模73以及第2侧壁75作为蚀刻掩模来形成接触沟槽301。
在形成了接触沟槽301后，去除第3注入掩模73以及第2侧壁75。接下来，进行使注入到第1碳化硅层120的杂质离子激活的激活退火。如此，在该方法中，激活退火是在形成接触沟槽301后进行的。
此后的工序与参照图22至图29的前述的制造方法1的工序同样，因此省略说明。
在制造方法2中，也与制造方法1同样，能比现有技术减少在形成接触区域202时的离子注入次数。另外，能在抑制芯片面积增大的同时，确保第1欧姆电极122和接触区域202之间的接触面积。
进而，根据制造方法2，通过形成第2侧壁75，并将其作为蚀刻掩模来形成接触沟槽301，能相对于接触区域202自匹配地形成接触沟槽301。因此，将不需要考虑光刻的重叠偏离，能减小第3注入掩模73的开口区域，因此能使半导体装置300进一步微型化。
(第3实施方式的半导体装置的制造方法3)
接下来，说明本实施方式的半导体装置的制造方法3。图31是用于说明本实施方式的制造方法3的示意性的工序截面图。
首先，参照图18以及图19，以与前述的制造方法1同样的工序，在第1碳化硅层120中形成体区域104以及第1杂质区域103。
接下来，如图31所示，使用在第1杂质区域103的形成中所使用的注入掩模(在此，第1注入掩模72以及第1侧壁71)，在体区域104内注入第2导电型的杂质。由此，在第1杂质区域103的下方形成接触区域202。在该方法中，从半导体基板101的主表面101a的垂直方向观察，形成具有与第1杂质区域103的轮廓大致匹配的轮廓的接触区域202。
在形成了接触区域202后，去除第1注入掩模72以及第1侧壁71。接下来，进行使注入到第1碳化硅层120的杂质离子激活的激活退火。
此后的工序与图21至图29的前述的制造方法1的工序同样，因此省略说明。
此外，在此，在形成了第1注入掩模72以及第1侧壁71后，尽管先形成了第1杂质区域103，但也可以在第1碳化硅层120中先形成接触区域202，接下来，再形成第1杂质区域103。
在制造方法3中，与制造方法1同样，能比现有技术减少在形成接触区域202时的离子注入次数。另外，能在抑制芯片面积增大的同时，确保第1欧姆电极122和接触区域202之间的接触面积。
进而，根据制造方法3，由于不需要通过光刻来形成用于形成接触区域202的注入掩模，因此能使制造工序更简便。另外，能相对于体区域104自匹配地形成接触区域202。进而，如在制造方法1中说明的那样，通过在接触沟槽301的形成前进行激活退火，从而不需要考虑激活退火时的碳化硅的升华，能进一步高效地实现微型化。
(第3实施方式的半导体装置的制造方法4)
接下来，说明本实施方式的半导体装置的制造方法4。图32是用于说明本实施方式的制造方法4的示意性的工序截面图。
参照图31，以与前述的制造方法3同样的方法，使用在第1杂质区域103的形成中所使用的注入掩模，进行用于在第1碳化硅层120形成接触区域202的杂质的注入工序。
接下来，如图32所示，按照覆盖在接触区域202的形成时使用的注入掩模(在此，第1注入掩模72以及第1侧壁71)的方式，形成掩模材料，例如基于CVD方法的硅氧化膜(未图示)。此后，进行各向异性蚀刻。由此，在第1侧壁71的侧表面上得到由硅氧化膜构成的第2侧壁75′。接下来，将第1注入掩模72、第1侧壁71以及第2侧壁75′作为蚀刻掩模来形成接触沟槽301。
在形成接触沟槽301后，去除第1注入掩模72、第1侧壁71以及第2侧壁75′。接下来，进行使已注入到第1碳化硅层120的杂质离子激活的激活退火。如此，在该方法中，激活退火是在形成了接触沟槽301后进行的。
此后的工序参照图22至图29与前述的制造方法1的工序同样，因此省略说明。
在制造方法4中，也与制造方法1同样，能比现有技术减少在形成接触区域202时的离子注入次数。另外，能在抑制芯片面积的增大的同时，确保第1欧姆电极122和接触区域202之间的接触面积。
进而，根据制造方法4，能将接触沟槽301、接触区域202以及第1杂质区域103均相对于体区域104自匹配地形成。因此，将不需要考虑光刻的重叠偏离，能进一步高效地使半导体装置300微型化。
本实施方式的制造方法不局限于上述方法，能进行各种改变。例如，尽管在第1～制造方法4中，通过在用于形成体区域104的第1注入掩模72中形成第1侧壁71，来设置了在形成第1杂质区域103时的注入掩模，但也可以将在形成第1杂质区域103时的注入掩模与第1注入掩模72分开进行光刻来形成。
上述的第1～第3实施方式的半导体装置尽管是具有平面构造的MISFET，但也可以是具有栅极沟槽构造的MISFET。
图33以及图34分别是例示第1～第3实施方式的其他的半导体装置的示意性的截面图。图33以及图34所示的半导体装置400，500均是具有栅极沟槽构造的反转沟道型的MISFET。为了简单，对与图1以及图17同样的构成要素赋予相同的参照符号，并省略说明。
图33所示的半导体装置400具有与图1所示的半导体装置100同样的接触沟槽构造。另外，图34所示的半导体装置500具有与图17所示的半导体装置300同样的接触沟槽构造。
在这些半导体装置400、500中，第1杂质区域103配置于第1碳化硅层120的表面区域，体区域104在第1杂质区域103的下方按照与第1杂质区域103接触的方式而形成。接触区域202配置于体区域104内，并与体区域104电连接。漂移区域102配置于体区域104和半导体基板101之间。
在第1碳化硅层120中形成有贯穿第1杂质区域103以及体区域104而到达漂移区域102的栅极沟槽303。在栅极沟槽303内，按照与漂移区域102、体区域104以及第1杂质区域103接触的方式形成有栅极绝缘膜107。在栅极沟槽303内，在栅极绝缘膜107上设置有栅极电极108。其他的构成与图1或图17所示的构成同样。
半导体装置400、500例如能按照如下的方式制造。
首先，在半导体基板101的主表面101a上形成第1碳化硅层120。接下来，通过对第1碳化硅层120注入杂质，来形成第1导电型的第1杂质区域103以及第2导电型的体区域104。此后，在第1碳化硅层120上设置注入掩模，并使用该注入掩模来对体区域104注入第2导电型的杂质，从而形成接触区域202。接下来，在第1碳化硅层120形成接触沟槽301以及栅极沟槽303。用于形成这些沟槽301、303的蚀刻可以同时进行，也可以分开进行。
此外，在制造半导体装置500时，在分开进行用于形成接触沟槽301以及栅极沟槽303的蚀刻的情况下，可以参照图30与前述的方法同样地，通过在形成接触区域202时用到的掩模设置侧壁，来形成用于形成接触沟槽301的蚀刻掩模。
此外，尽管半导体装置400、500是反转沟道型，但也可以是蓄积沟道型。在形成蓄积沟道型MISFET的情况下，在栅极沟槽303的侧壁和栅极绝缘膜107之间按照与第1杂质区域103、体区域104以及漂移区域102接触的方式形成第2碳化硅层。
第1～第3实施方式的半导体装置具有平面构造，可以是具有在与图1、图17所示的MISFET不同的位置处配置了第2碳化硅层(沟道层)的构造的MISFET。
图35以及图36分别是例示第1～第3实施方式的其他的半导体装置的示意性的截面图。图35以及图36所示的半导体装置600、700是具有平面构造的蓄积沟道型的MISFET。为了简单，对与图1、图17同样的构成要素赋予相同的参照符号，并省略说明。
图35所示的半导体装置600具有与图1所示的半导体装置100同样的接触沟槽构造。另外，图36所示的半导体装置700具有与图17所示的半导体装置300同样的接触沟槽构造。
在半导体装置100、300中，成为沟道层的第2碳化硅层105按照与第1杂质区域103的上表面接触的方式进行配置。与此相对，在图35以及图36所示的半导体装置600、700中，在第1碳化硅层120中按照与第1杂质区域103的侧表面接触的方式配置有沟道层705。沟道层705例如通过在第1碳化硅层120中注入第1导电型的杂质离子而形成。半导体装置600、700的其他的构成与图1以及图17所示的半导体装置100、300相同。
由于上述的半导体装置400、600具备与图1所示的半导体装置100相同构造的接触沟槽，因此具有同样的优点。另外，由于半导体装置500、700具备与图17所示的半导体装置300相同构造的接触沟槽，因此具有同样的优点。
工业实用性
本发明能适用于利用了碳化硅的各种半导体装置，能特别适合能进行高速动作的功率半导体设备。
符号的说明
60 JFET区域
71 第1侧壁
72 第1注入掩模
73 第3注入掩模
74 蚀刻用掩模
75、75′第2侧壁
76、77、79 光刻胶
78 第2注入掩模
80、84 第2导电型的杂质
82 第1导电型的杂质
100、200、300、400、500、600、700、1000 半导体装置
101 半导体基板
102 漂移区域
103 第1杂质区域
104 体区域
105 第2碳化硅层
107 栅极绝缘膜(栅极氧化膜)
108 栅极电极
109 层间绝缘膜
109a、109b 接触孔
110 布线
111 第2欧姆电极
112 布线
120 第1碳化硅层
121，301 接触沟槽
122 第1欧姆电极
123 金属硅化物层
131、202、207 接触区域
132 第2杂质区域
303 栅极沟槽
705 沟道层
W1、W2 接触区域的距离沟槽接触侧壁的宽度

Claims (26)

1.一种半导体装置，具备：
半导体基板，其具有主表面以及背表面；
第1碳化硅层，其配置于所述半导体基板的所述主表面上；
第1导电型的第1杂质区域，其配置于所述第1碳化硅层；
第2导电型的体区域，其被配置为在所述第1碳化硅层中与所述第1杂质区域相邻；
第2导电型的接触区域，其在所述体区域内配置于比所述第1杂质区域更深的位置，并以比所述体区域更高的浓度来含有第2导电型的杂质；
第1导电型的漂移区域，其配置于所述第1碳化硅层中的、除了所述体区域以及所述第1杂质区域以外的区域；和
第1欧姆电极，其与所述第1杂质区域以及所述接触区域欧姆接触，
在所述第1碳化硅层中设置有贯穿所述第1杂质区域的接触沟槽，所述接触沟槽具有底表面以及侧壁，所述接触沟槽的侧壁包含：位于比所述第1杂质区域的底表面更深的位置处的侧壁下部、以及位于与所述第1杂质区域的底表面同样深度或者比该底表面更浅的位置处的侧壁上部，
所述第1欧姆电极配置于所述接触沟槽内，且在所述接触沟槽的侧壁下部的至少一部分以及底表面与所述接触区域接触。
2.根据权利要求1所述的半导体装置，其中，
所述接触沟槽的侧壁下部相对于所述第1碳化硅层的上表面的倾斜角α小于90度。
3.根据权利要求2所述的半导体装置，其中，
所述接触沟槽的侧壁上部相对于所述第1碳化硅层的上表面的倾斜角β小于90度，且所述倾斜角β大于所述倾斜角α。
4.根据权利要求1～3中任一项所述的半导体装置，其中，
所述接触沟槽具有比所述底表面的面积大的开口。
5.根据权利要求1～4中任一项所述的半导体装置，其中，
从与所述半导体基板的所述主表面垂直的方向观察，所述接触沟槽的底表面位于所述接触区域的轮廓的内部。
6.根据权利要求1～5中任一项所述的半导体装置，其中，
所述第1欧姆电极配置于所述接触沟槽内以及所述第1碳化硅层的上表面上，并在所述第1碳化硅层的上表面上与所述第1杂质区域接触。
7.根据权利要求1～6中任一项所述的半导体装置，其中，
所述第1欧姆电极在所述接触沟槽的侧壁上部的至少一部分与所述第1杂质区域接触。
8.根据权利要求1～7中任一项所述的半导体装置，其中，
所述第1碳化硅层还具有：第2杂质区域，其以与所述第1杂质区域大致相同的浓度来含有相同的第1导电型的杂质，而且，以比所述第1杂质区域高的浓度来含有第2导电型的杂质，
在所述第1欧姆电极和所述第1杂质区域之间沿着所述接触沟槽的所述侧壁上部配置所述第2杂质区域。
9.根据权利要求1～8中任一项所述的半导体装置，其中，
从与所述半导体基板的所述主表面垂直的方向观察，所述接触区域中的位于所述接触沟槽的底表面的周围的部分与所述第1杂质区域重叠。
10.根据权利要求9所述的半导体装置，其中，
所述接触区域中的从与所述半导体基板的所述主表面垂直的方向观察呈现为与所述第1杂质区域重叠的部分，比位于所述接触沟槽的底表面的下方的部分要厚。
11.一种半导体装置的制造方法，包含：
工序(a)，使用具有主表面以及背表面的半导体基板，在所述半导体基板的主表面上形成第1碳化硅层，该第1碳化硅层包含第2导电型的体区域、配置为与所述体区域相邻的第1导电型的第1杂质区域、以及配置于除了所述体区域以及所述第1杂质区域以外的区域的第1导电型的漂移区域，且所述体区域的至少一部分位于比所述第1杂质区域深的位置；
工序(b)，在所述第1碳化硅层中形成贯穿所述第1杂质区域而到达所述体区域的接触沟槽；
工序(c)，通过从所述接触沟槽的底表面以及侧壁向所述体区域注入第2导电型的杂质，从而在位于比所述第1杂质区域深的位置处形成第2导电型的接触区域；和
工序(d)，至少在所述接触沟槽内形成与所述第1杂质区域接触并且在所述接触沟槽的侧壁的一部分以及底表面与所述接触区域接触的第1欧姆电极。
12.根据权利要求11所述的半导体装置的制造方法，其中，
在所述工序(d)中，在所述接触沟槽内以及所述第1碳化硅层的上表面上形成在所述第1碳化硅层的上表面与所述第1杂质区域接触的所述第1欧姆电极。
13.根据权利要求11或12所述的半导体装置的制造方法，其中，
所述第1欧姆电极在所述接触沟槽的侧壁中的与所述杂质区域的底表面同样深度或比该底表面浅的部分与所述第1杂质区域接触。
14.根据权利要求11～13中任一项所述的半导体装置的制造方法，其中，
在所述工序(c)中，从所述接触沟槽的侧壁还向所述第1杂质区域注入第2导电型的杂质，由此在所述第1杂质区域中形成第2杂质区域。
15.根据权利要求11～14中任一项所述的半导体装置的制造方法，其中，
在所述工序(b)中，按照所述接触沟槽的侧壁中的比所述杂质区域的底表面深的部分相对于所述第1碳化硅层的上表面的倾斜角α小于90度的方式，来形成所述接触沟槽。
16.根据权利要求15所述的半导体装置的制造方法，其中，
在所述工序(b)中，按照所述接触沟槽的侧壁中的与所述杂质区域的底表面同样深度或者比该底表面浅的部分相对于所述第1碳化硅层的上表面的倾斜角β小于90度且所述倾斜角β大于所述倾斜角α的方式，来形成所述接触沟槽。
17.一种半导体装置的制造方法，包含：
工序(A)，使用具有主表面以及背表面的半导体基板，在所述半导体基板的所述主表面上形成第1碳化硅层，该第1碳化硅层包含第2导电型的体区域、配置为与所述体区域相邻的第1导电型的第1杂质区域、以及配置于除了所述体区域以及所述第1杂质区域以外的区域的第1导电型的漂移区域，且所述体区域的至少一部分位于比所述第1杂质区域深的位置；
工序(B)，在所述体区域内形成位于比所述第1杂质区域深的位置且以比所述体区域高的浓度来含有第2导电型的杂质的第2导电型的接触区域；
工序(C)，在所述第1碳化硅层中形成贯穿所述第1杂质区域而到达所述接触区域的接触沟槽；和
工序(D)，在所述接触沟槽内形成与所述第1杂质区域接触并且在所述接触沟槽的侧壁的一部分以及底表面与所述接触区域接触的第1欧姆电极。
18.根据权利要求17所述的半导体装置的制造方法，其中，
在所述工序(C)中，将所述接触沟槽按照使其底表面配置在比所述接触区域的底表面浅的位置处的方式来形成。
19.根据权利要求17或18所述的半导体装置的制造方法，其中，
所述工序(A)包含：
在所述半导体基板的所述主表面上形成第1导电型的第1碳化硅层的工序；
在所述第1碳化硅层上形成第1掩模的工序；
通过从所述第1掩模的上方向所述第1碳化硅层注入第2导电型的杂质，来在所述第1碳化硅层中形成体区域的工序；
通过在所述第1掩模的侧壁中形成第1侧壁，来得到由所述第1掩模以及所述第1侧壁构成的第2掩模的工序；和
通过从所述第2掩模的上方向所述第1碳化硅层注入第1导电型的杂质，来在所述第1碳化硅层中形成第1杂质区域的工序。
20.根据权利要求19所述的半导体装置的制造方法，其中，
所述工序(B)包含：
在所述第1碳化硅层上形成第3掩模的工序；和
通过从所述第3掩模的上方向所述第1碳化硅层注入第2导电型的杂质，来在所述第1碳化硅层中形成接触区域的工序，
所述工序(C)包含：
在所述第3掩模的侧壁中形成第2侧壁，来得到由所述第3掩模和所述第2侧壁构成的沟槽形成用掩模的工序；和
将所述沟槽形成用掩模作为蚀刻掩模，来在所述第1碳化硅层形成接触沟槽的工序。
21.根据权利要求17或18所述的半导体装置的制造方法，其中，
所述工序(A)包含：
在所述第1碳化硅层上形成第2掩模的工序；和
通过从所述第2掩模的上方向所述第1碳化硅层注入第1导电型的杂质，来在所述第1碳化硅层中形成第1杂质区域的工序，
所述工序(B)包含：通过从所述第2掩模的上方向所述第1碳化硅层注入第2导电型的杂质，来在比所述第1杂质区域深的位置处形成接触区域的工序。
22.根据权利要求21所述的半导体装置的制造方法，其中，
所述工序(C)包含：
在所述第2掩模的侧壁中形成第2侧壁，来得到由所述第2掩模和所述第2侧壁构成的沟槽形成用掩模的工序；和
将所述沟槽形成用掩模作为蚀刻掩模，来在所述第1碳化硅层中形成接触沟槽的工序。
23.根据权利要求19或21所述的半导体装置的制造方法，其中，
在所述工序(B)后，且在所述工序(C)前，进行用于使已注入到所述第1碳化硅层的杂质激活的激活退火。
24.根据权利要求17～23中任一项所述的半导体装置的制造方法，其中，
所述工序(C)中，按照从与所述半导体基板的所述主表面垂直的方向观察，所述接触沟槽的底表面位于所述接触区域的轮廓的内部的方式，来形成所述接触沟槽。
25.根据权利要求11～24中任一项所述的半导体装置的制造方法，其中，
所述接触沟槽具有比所述接触沟槽的底表面的面积大的开口。
26.根据权利要求11～25中任一项所述的半导体装置的制造方法，其中，
形成所述第1欧姆电极的工序包含：
在所述接触沟槽内以及所述第1碳化硅层的上表面的一部分使金属沉积的工序；和
通过热处理使所述金属和所述第1碳化硅层进行反应来形成含有金属硅化物层的第1欧姆电极的工序。
CN201080047439.XA 2009-10-23 2010-10-19 半导体装置及其制造方法 Expired - Fee Related CN102576723B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009244614 2009-10-23
JP2009-244614 2009-10-23
JP2010-207102 2010-09-15
JP2010207102 2010-09-15
PCT/JP2010/006199 WO2011048800A1 (ja) 2009-10-23 2010-10-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN102576723A true CN102576723A (zh) 2012-07-11
CN102576723B CN102576723B (zh) 2014-09-24

Family

ID=43900044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080047439.XA Expired - Fee Related CN102576723B (zh) 2009-10-23 2010-10-19 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US8754422B2 (zh)
JP (1) JP5075280B2 (zh)
CN (1) CN102576723B (zh)
WO (1) WO2011048800A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039270A (zh) * 2015-10-20 2017-08-11 英飞凌科技股份有限公司 半导体器件和用于形成半导体器件的方法
CN107706096A (zh) * 2017-11-02 2018-02-16 北京世纪金光半导体有限公司 一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品
CN108604551A (zh) * 2015-12-02 2018-09-28 Abb瑞士股份有限公司 半导体装置以及用于制造这种半导体装置的方法
CN109661728A (zh) * 2016-08-31 2019-04-19 住友电气工业株式会社 碳化硅半导体装置及其制造方法
CN111819694A (zh) * 2018-05-16 2020-10-23 索尼半导体解决方案公司 固态摄像器件和固态摄像装置
CN112002751A (zh) * 2020-07-22 2020-11-27 湖南国芯半导体科技有限公司 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件
CN113196500A (zh) * 2019-01-16 2021-07-30 株式会社电装 半导体装置及其制造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102396070A (zh) * 2009-04-13 2012-03-28 罗姆股份有限公司 半导体装置及半导体装置的制造方法
US8981384B2 (en) 2010-08-03 2015-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
JP2012104746A (ja) * 2010-11-12 2012-05-31 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5764046B2 (ja) * 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5806600B2 (ja) * 2011-11-21 2015-11-10 住友電気工業株式会社 炭化珪素半導体装置の製造方法
ITMI20121244A1 (it) 2012-07-17 2014-01-18 St Microelectronics Srl Transistore con contatti di terminale auto-allineati
US9029874B2 (en) * 2012-09-13 2015-05-12 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having a first silicon carbide semiconductor layer and a second silicon carbide semiconductor layer
JP5792701B2 (ja) * 2012-09-24 2015-10-14 株式会社東芝 半導体装置及びその製造方法
US9704718B2 (en) * 2013-03-22 2017-07-11 Infineon Technologies Austria Ag Method for manufacturing a silicon carbide device and a silicon carbide device
JP6120756B2 (ja) * 2013-12-09 2017-04-26 三菱電機株式会社 炭化珪素半導体装置とその製造方法
JP6357869B2 (ja) * 2014-05-20 2018-07-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9536954B2 (en) * 2014-10-31 2017-01-03 Seiko Epson Corporation Substrate with silicon carbide film, semiconductor device, and method for producing substrate with silicon carbide film
JP6454447B2 (ja) 2015-12-02 2019-01-16 アーベーベー・シュバイツ・アーゲー 半導体装置の製造方法
JP6526591B2 (ja) * 2016-03-16 2019-06-05 株式会社東芝 半導体装置
JP6625938B2 (ja) * 2016-07-22 2019-12-25 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US10020381B1 (en) * 2017-05-17 2018-07-10 International Business Machines Corporation Embedded bottom metal contact formed by a self-aligned contact process for vertical transistors
JP6861365B2 (ja) * 2017-08-29 2021-04-21 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置およびその製造方法
JP6972830B2 (ja) * 2017-09-21 2021-11-24 住友電気工業株式会社 電界効果トランジスタの製造方法
US10276667B1 (en) 2018-05-31 2019-04-30 Silanna Asia Pte Ltd High voltage breakdown tapered vertical conduction junction transistor
US11527627B2 (en) 2020-01-14 2022-12-13 Diodes Incorporated Semiconductor Schottky rectifier device
JP7319496B2 (ja) 2020-03-17 2023-08-02 株式会社東芝 半導体装置
CN114503280A (zh) 2020-04-16 2022-05-13 富士电机株式会社 半导体装置及半导体装置的制造方法
IT202100003653A1 (it) * 2021-02-17 2022-08-17 St Microelectronics Srl Dispositivo mosfet di carburo di silicio, a conduzione verticale, avente struttura di polarizzazione di porta perfezionata e relativo procedimento di fabbricazione
JP2023045864A (ja) * 2021-09-22 2023-04-03 東芝デバイス＆ストレージ株式会社 半導体装置及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180163A (ja) * 1984-01-27 1985-09-13 シーメンス・アクチエンゲゼルシヤフト 半導体素子とその製法
JP2002124674A (ja) * 2000-07-24 2002-04-26 Fairchild Semiconductor Corp 埋め込みゲートを有するパワーｍｏｓデバイス
JP2006128191A (ja) * 2004-10-26 2006-05-18 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2008160039A (ja) * 2006-12-26 2008-07-10 Nec Electronics Corp 半導体装置及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194672A (ja) 1987-10-07 1989-04-13 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
EP0676814B1 (en) * 1994-04-06 2006-03-22 Denso Corporation Process of producing trench semiconductor device
US5569613A (en) * 1995-02-01 1996-10-29 United Microelectronics Corp. Method of making bipolar junction transistor
JPH08321605A (ja) 1995-05-25 1996-12-03 Yokogawa Electric Corp 半導体装置
JP3385938B2 (ja) 1997-03-05 2003-03-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
EP1189287B1 (en) 2000-03-03 2007-02-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP3773489B2 (ja) 2000-11-21 2006-05-10 松下電器産業株式会社 半導体装置およびその製造方法
US7473929B2 (en) 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP3784393B2 (ja) 2003-07-02 2006-06-07 松下電器産業株式会社 半導体装置及びその製造方法
JP2006148048A (ja) 2004-10-19 2006-06-08 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2007066944A (ja) * 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
US7629616B2 (en) 2007-02-28 2009-12-08 Cree, Inc. Silicon carbide self-aligned epitaxial MOSFET for high powered device applications
JP4564514B2 (ja) 2007-05-18 2010-10-20 株式会社東芝 半導体装置
US7629634B2 (en) * 2008-02-23 2009-12-08 Force Mos Technology Co., Ltd. Trenched MOSFET with trenched source contact
US8067798B2 (en) 2008-03-31 2011-11-29 Rohm Co., Ltd. Semiconductor device
JP2009246225A (ja) 2008-03-31 2009-10-22 Rohm Co Ltd 半導体装置
US8815744B2 (en) * 2008-04-24 2014-08-26 Fairchild Semiconductor Corporation Technique for controlling trench profile in semiconductor structures
US7847346B2 (en) 2008-11-26 2010-12-07 Force Mos Technology Co., Ltd. Trench MOSFET with trench source contact having copper wire bonding
US20100171173A1 (en) 2009-01-08 2010-07-08 Force Mos Technology Co. Ltd. Trench mosfet with improved source-body contact
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180163A (ja) * 1984-01-27 1985-09-13 シーメンス・アクチエンゲゼルシヤフト 半導体素子とその製法
JP2002124674A (ja) * 2000-07-24 2002-04-26 Fairchild Semiconductor Corp 埋め込みゲートを有するパワーｍｏｓデバイス
JP2006128191A (ja) * 2004-10-26 2006-05-18 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2008160039A (ja) * 2006-12-26 2008-07-10 Nec Electronics Corp 半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039270A (zh) * 2015-10-20 2017-08-11 英飞凌科技股份有限公司 半导体器件和用于形成半导体器件的方法
CN108604551A (zh) * 2015-12-02 2018-09-28 Abb瑞士股份有限公司 半导体装置以及用于制造这种半导体装置的方法
CN108604551B (zh) * 2015-12-02 2022-09-06 日立能源瑞士股份公司 半导体装置以及用于制造这种半导体装置的方法
CN109661728A (zh) * 2016-08-31 2019-04-19 住友电气工业株式会社 碳化硅半导体装置及其制造方法
CN107706096A (zh) * 2017-11-02 2018-02-16 北京世纪金光半导体有限公司 一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品
CN107706096B (zh) * 2017-11-02 2024-03-15 芯合半导体(合肥)有限公司 一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品
CN111819694A (zh) * 2018-05-16 2020-10-23 索尼半导体解决方案公司 固态摄像器件和固态摄像装置
US11923385B2 (en) 2018-05-16 2024-03-05 Sony Semiconductor Solutions Corporation Solid-state imaging device and solid-state imaging apparatus
CN111819694B (zh) * 2018-05-16 2024-05-21 索尼半导体解决方案公司 固态摄像器件和固态摄像装置
CN113196500A (zh) * 2019-01-16 2021-07-30 株式会社电装 半导体装置及其制造方法
CN113196500B (zh) * 2019-01-16 2024-04-09 株式会社电装 半导体装置及其制造方法
CN112002751A (zh) * 2020-07-22 2020-11-27 湖南国芯半导体科技有限公司 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件

Also Published As

Publication number Publication date
JP5075280B2 (ja) 2012-11-21
JPWO2011048800A1 (ja) 2013-03-07
US20120205670A1 (en) 2012-08-16
US8754422B2 (en) 2014-06-17
WO2011048800A1 (ja) 2011-04-28
CN102576723B (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
CN102576723B (zh) 半导体装置及其制造方法
US10026830B2 (en) Tunneling field effect transistor (TFET) having a semiconductor fin structure
CN103477439B (zh) 半导体装置及其制造方法
CN105051868B (zh) 半导体装置
JP5452062B2 (ja) 炭化珪素半導体装置の製造方法
US20070267672A1 (en) Semiconductor device and method for manufacturing same
JP2014146666A (ja) 半導体装置
WO2013096062A1 (en) Method and system for a gallium nitride vertical jfet with self-aligned source and gate
CN103295907A (zh) 半导体装置及其制造方法
TWI759878B (zh) 半導體元件及其製造方法
JP2013008716A (ja) 半導体装置及びその製造方法
CN114927559A (zh) 一种新型碳化硅基超结沟槽型mosfet及制备方法
US10388725B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN103247538A (zh) 一种集成肖特基分裂栅型沟槽功率mos器件
US8084813B2 (en) Short gate high power MOSFET and method of manufacture
CN114664934B (zh) 一种含有场板的dmos晶体管及其制作方法
CN116072712A (zh) 沟槽栅半导体器件及其制造方法
JP2014038900A (ja) 炭化珪素半導体装置の製造方法
CN101320688B (zh) 制造半导体器件的方法及所制造出的半导体器件
US11742207B2 (en) Semiconductor device and manufacturing method thereof
KR102572194B1 (ko) 반도체 소자 및 그의 제조 방법
JP2024080157A (ja) 半導体装置および半導体装置の製造方法
CN117038450A (zh) 一种具有载流子存储夹层器件的制造方法、半导体器件和绝缘栅双极晶体管
CN117690970A (zh) 一种碳化硅功率器件及其制作方法
CN117673156A (zh) 基于三栅结构的场效应晶体管器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140924

Termination date: 20201019

CF01 Termination of patent right due to non-payment of annual fee