DE102018218704A1 - Isolierschicht-Feldeffekttransistor - Google Patents

Isolierschicht-Feldeffekttransistor Download PDF

Info

Publication number
DE102018218704A1
DE102018218704A1 DE102018218704.5A DE102018218704A DE102018218704A1 DE 102018218704 A1 DE102018218704 A1 DE 102018218704A1 DE 102018218704 A DE102018218704 A DE 102018218704A DE 102018218704 A1 DE102018218704 A1 DE 102018218704A1
Authority
DE
Germany
Prior art keywords
source
effect transistor
drain
insulating layer
layer field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018218704.5A
Other languages
English (en)
Inventor
Sebastian Mansfeld
Jens Baringhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102018218704.5A priority Critical patent/DE102018218704A1/de
Priority to PCT/EP2019/075427 priority patent/WO2020088844A1/de
Publication of DE102018218704A1 publication Critical patent/DE102018218704A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1013—Thin film varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102—Varistor boundary, e.g. surface layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Isolierschicht-Feldeffekttransistor (MISFET) mit Drain (104), Source (106) und Gate (102), der dazu eingerichtet ist, bei angesteuertem Gate (102) in einem Kanalgebiet zwischen Drain (104) und Source (106) einen Kanal auszubilden, der einen Stromfluss zwischen Source (106) und Drain (104) ermöglicht, wobei in dem Isolierschicht-Feldeffekttransistor (100) integriert ein spannungsabhängiger Vorwiderstand (108) ausgebildet ist, der zwischen Source (106) und dem Kanalgebiet angeordnet und dazu eingerichtet ist, den Stromfluss zwischen Source (106) und Drain (104) zu beeinflussen.

Description

  • Die Erfindung betrifft einen Isolierschicht-Feldeffekttransistor und ein Verfahren zum Herstellen eines solchen Isolierschicht-Feldeffekttransistors.
  • Stand der Technik
  • Ein Isolierschicht-Feldeffekttransistor, der auch als Feldeffekttransistor mit isoliertem Gate bezeichnet wird, ist ein Feldeffekttransistor mit isolierter Steuerelektrode, bei dem ein Stromfluss durch Ladungsträgerinfluenz, d. h. elektrostatische Induktion, über ein vom leitfähigen Kanal elektrisch isoliertes Gate als Steueranschluss gesteuert wird. Aufgrund der typischen Schichtstruktur wird der Isolierschicht-Feldeffekttransistors auch als MISFET (Metall-Isolator-Halbleiter (Semiconductor)) bezeichnet. Im folgenden wird die Bezeichnung MISFET verwendet.
  • Bei MISFETs kommen neben Silizium auch andere Halbleitermaterialien zum Einsatz. Ein mögliches Halbleitermaterial ist Galliumnitrid (GaN), das mit unterschiedlichen Dotierungen in den verschiedenen Schichten des MISFETs verwendet wird.
  • Transistoren auf Basis von Galliumnitrid (GaN) bieten die Möglichkeit, Bauteile mit niedrigeren Ein- bzw. On-Widerständen bei gleichzeitig höheren Durchbruchsspannungen als vergleichbare Bauteile auf Basis von Silizium oder Siliziumcarbid zu realisieren. Der Ein-Widerstand ist dabei der Widerstand zwischen Drain und Source bei angesteuertem Gate und somit der Widerstand im durchgeschalteten Zustand.
  • Eine mögliche Bauweise für einen solchen Transistor ist der sogenannte Trench-MISFET, bei dem der Kanal an der Seitenwand einer Grabenstruktur, dem sogenannten Trench, angeordnet ist. Ein Beispiel für die Realisierung eines solchen Bauelements ist bspw. in der Druckschrift Oka et al., Appl. Phys. Exp. 8, 054101 (2015), doi: 10.7567/APEX.8.054101 zu finden. Der generelle Aufbau eines Trench-MISFETs ist in 1 gezeigt.
  • Aus der Druckschrift DE 10 2016 205 079 A1 ist ein High-electron-mobility Transistor (HEMT) auf Galliumnitridbasis bekannt. Dieser HEMT umfasst mehrere erste Einzelzellen und mindestens eine zweite Einzelzelle, wobei die zweite Einzelzelle eine erste Isolationsschicht aufweist, die senkrecht zu einer Substratvorderseite angeordnet ist und sich von der Substratvorderseite bis in ein zweidimensionales Elektronengas erstreckt. Dieses Elektronengas ist dafür vorgesehen, um die Überspannungsfestigkeit des HEMT zu erhöhen. Das Gas bildet hierfür einen ohmschen Widerstand.
  • Die Ausgangskennlinie eines GaN-Trench-MISFETs weist bei niedrigen Drain-Spannungen einen linearen Anstieg des Drain-Stroms auf und läuft bei höheren Spannungen langsam in eine Sättigung.
  • Im Betrieb eines MISFETs, in bspw. einer Inverter-Topologie, kann es im Fehlerfall zu einem sogenannten Kurzschluss kommen. In diesem Fall wird der MISFET bei Anliegen der vollen Zwischenkreisspannung aufgeschaltet. Die Zwischenkreisspannung liegt um das hundert- bis tausendfache höher als die Spannung im Arbeitspunkt, entsprechend fließt im Kurzschlussfall der maximal mögliche Strom durch den MISFET und führt durch die damit einhergehenden Verluste, die als Wärme abgeleitet werden, zur Zerstörung des Bauteils. Die Zerstörung des Bauteils erfolgt typischerweise einige µs nach Eintreten des Kurzschlussfalls.
  • Um die Zerstörung des Bauteils zu verhindern, werden Abfangschaltungen verwendet, die in der Lage sind, den Kurzschluss zu detektieren und den MISFET auszuschalten. Je höher die Sättigungsstromdichte des MISFETs ist, desto schneller erhitzt sich das Bauteil im Kurzschlussfall und desto früher erfolgt der Ausfall. Bedingt durch die hohe Sättigungsstromdichte im GaN-Trench-MISFET weist dieser nur eine geringe Kurzschlussfestigkeit auf.
  • Offenbarung der Erfindung
  • Vor diesem Hintergrund werden ein MISFET nach Anspruch 1 und ein Verfahren zum Herstellen eines solchen MISFETs mit den Merkmalen des Anspruchs 6 vorgestellt. Ausführungsformen ergeben sich aus den abhängigen Ansprüchen und aus der Beschreibung.
  • Der vorgestellte MISFET mit Drain Source und Gate ist dazu eingerichtet, bei angesteuertem Gate in einem Kanalgebiet zwischen Source und Drain einen Kanal auszubilden, der einen Stromfluss zwischen Source und Drain ermöglicht. In dem Isolierschicht-Feldeffekttransistor integriert ist ein spannungsabhängiger Vorwiderstand ausgebildet, der zwischen Source und dem Kanalgebiet angeordnet und dazu eingerichtet ist, den Stromfluss zwischen Source und Drain zu beeinflussen.
  • In einer möglichen Ausführungsform ist der vorgestellte MISFIT aus GaN gefertigt. Zur Erhöhung der Kurzschlussfestigkeit in einem GaN-Trench-MISFET wird in Ausgestaltung dem Kanal in dem vorgestellten MISFET ein spannungsabhängiger Widerstand vorgeschaltet. Dieser weist die folgenden Eigenschaften auf:
    • - Im linearen Bereich der Ausgangskennlinie, also bei kleinen Drain-Spannungen, weist er einen deutlich geringeren Widerstand auf als der Trench-MISFET selbst. Er trägt daher nur unwesentlich zu den Gesamtverlusten des Systems im Normalbetrieb bei.
    • - Oberhalb der Spannung im Arbeitspunkt geht der Vorwiderstand in Sättigung. Der Sättigungsstrom im MISFET wird also durch den Vorwiderstand begrenzt.
  • Ein solcher Vorwiderstand begrenzt somit den Sättigungsstrom, ohne jedoch die Leitungseigenschaften des MISFETs zu verschlechtern. Der MISFET wird kurzschlussfester, ohne dass sein Ein-Widerstand signifikant reduziert wird.
  • Als Vorwiderstand wird in Ausgestaltung ein zweidimesionales Elektronengas (2DEG) genutzt werden, wie es an der Grenzfläche zwischen einer GaN/AIGaN Heteroschicht entsteht. Dieses weist die vorher genannten, benötigten Eigenschaften, nämlich einen geringen Ein-Widerstand und eine geringe Sättigungsstromdichte, auf.
  • Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und den beiliegenden Zeichnungen.
  • Es versteht sich, dass die voranstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Figurenliste
    • 1 zeigt in einer schematischen Schichtdarstellung den Aufbau eines MISFETs nach dem Stand der Technik.
    • 2 zeigt in einem Graphen die Ausgangskennlinie des MISFETs aus 1.
    • 3 zeigt in einem Graphen unterschiedliche Ausgangskennlinien.
    • 4 zeigt in einem Schaltbild einen Transistor mit Vorwiderstand.
    • 5 zeigt in einer schematischen Schichtdarstellung den Aufbau einer Ausführungsform des vorgestellten MISFETs.
    • 6 zeigt Zwischenerzeugnisse der Ausführung des MISFETs aus 5 zur Verdeutlichung des vorgestellten Verfahrens.
    • 7 zeigt eine weitere Ausführungsform des vorgestellten MISFETs.
    • 8 zeigt mögliche Bauformen des MISFETs.
  • Ausführungen der Erfindung
  • Die Erfindung ist anhand von Ausführungsformen in den Zeichnungen schematisch dargestellt und wird nachfolgend unter Bezugnahme auf die Zeichnungen ausführlich beschrieben.
  • 1 zeigt den generellen Aufbau eines Trench-MISFETs, der insgesamt mit der Bezugsziffer 10 bezeichnet ist. Die Darstellung zeigt erste Anschlüsse 12 für Source, einen zweiten metallischen Anschluss 14 für Gate, einen dritten Anschluss 16 für Drain, eine Isolationsschicht 18, ein n+ dotiertes GaN-Gebiet 20, ein p dotiertes GaN-Gebiet 22, ein n dotiertes Driftgebiet 24 und ein n+ dotiertes GaN-Gebiet 26. Weiterhin ist ein Gate-Dielektrikum 28 zu erkennen.
  • Liegt keine Spannung am Gate an, so ist das p dotierte GaN-Gebiet 22 sperrend, es findet kein Stromfluss statt, der MISFET 10 sperrt bis zu seiner Durchbruchsspannung. Bei Anlegen einer positiven Gate-Spannung bildet sich ein leitfähiger n-Kanal in einem Kanalgebiet 30 unterhalb des Gate-Dielektrikums 28 innerhalb des p dotierten GaN-Gebiets 22 und es kann bei Anlegen einer positiven Spannung ein Strom von Drain zu Source fließen.
  • 2 zeigt in einem Graphen 50, an desser Abszisse 52 die Drain-Spannung [V] und an dessen Ordinate 54 die Drain-Stromdichte [A/cm2] aufgetragen ist, die Ausgangskennlinie 56 des aufgeschalteten MISFETs 10 aus 1. Die Ausgangskennlinie 56 weist bei niedrigen Drain-Spannungen einen linearen Anstieg des Drain-Stroms auf und läuft bei höheren Spannungen langsam in eine Sättigung.
  • Im Betrieb eines MISFETs, in bspw. einer Inverter-Topologie, kann es im Fehlerfall zu einem sogenannten Kurschluss kommen. In diesem Fall wird der MISFET bei Anliegen der vollen Zwischenkreisspannung aufgeschaltet. Die Zwischenkreisspannung liegt um das hundert- bis tausendfache höher als die Spannung im Arbeitspunkt, entsprechend fließt im Kurzschlussfall der maximal mögliche Strom durch den MISFET und führt durch die damit einhergehenden Verluste, die als Wärme abgeleitet werden, zur Zerstörung des Bauteils.
  • Um die Zerstörung des Bauteils zu verhindern, werden, wie bereits ausgeführt wurde, Abfangschaltungen verwendet, die in der Lage sind, den Kurzschluss zu detektieren und den MISFET auszuschalten.
  • Zur Erhöhung der Kurzschlussfestigkeit in einem MISFET, insbesondere einem GaN-Trench-MISFET, wird dem Kanal bzw. dem Kanalgebiet (Bezugsziffer 30 in 1) ein spannungsabhängiger Widerstand vorgeschaltet. Dieser weist zumindest in Ausgestaltung die folgenden Eigenschaften auf:
    • - Im linearen Bereich der Ausgangskennlinie, also bei kleinen Drain-Spannungen, weist er einen deutlich geringeren Widerstand auf als der MISFET, insbesondere Trench-MISFET, selbst. Er trägt daher nur unwesentlich zu den Gesamtverlusten des Systems im Normalbetrieb bei.
    • - Oberhalb der Spannung im Arbeitspunkt geht der Vorwiderstand in Sättigung. Der Sättigungsstrom im MISFET wird folglich durch den Vorwiderstand begrenzt.
  • Ein solcher Vorwiderstand begrenzt somit den Sättigungsstrom, ohne jedoch die Leitungseigenschaften des MISFETs zu verschlechtern. Der MISFET wird kurzschlussfester, ohne dass sein Ein-Widerstand signifikant reduziert wird. Als Vorwiderstand kann ein zweidimesionales Elektronengas (2DEG) genutzt werden, wie es bspw. an einer Grenzfläche zwischen einer GaN/AIGaN-Heteroschicht entsteht. Dieses weist die vorher genannten, benötigten Eigenschaften, nämlich einen geringen Ein-Widerstand und eine geringe Sättigungsstromdichte, auf.
  • 3 zeigt in einem Graphen 70, an desser Abszisse 72 die Drain-Spannung [V] und an dessen Ordinate 74 die Drain-Stromdichte [A/cm2] aufgetragen ist, eine erste Ausgangskennlinie 76 eines herkömmlichen MISFETs, eine zweite Ausgangskennlinie 78 eines 2DEG-Vorwiderstands ohne nachgeschalteten MISFET und eine dritte Ausgangskennlinie 80 eines MISFETs mit vorgeschaltetem 2DEG.
  • Der Graph 70 aus der Simulation eines MISFETs der hierin beschriebenen Art zeigt somit den Effekt des vorgeschalteten 2DEGs.
  • Im linearen Bereich bis zu einer Drain-Spannung von 2 V wird der Ein-Widerstand des vorgeschlagenen MISFETs durch das 2DEG nur unwesentlich erhöht. Oberhalb des linearen Bereichs geht der vorgeschlagene MISFET direkt in die Sättigung über. Der Strom wird also durch das 2DEG effektiv begrenzt.
  • Zu beachten ist auch, dass für die Nutzung des MISFETs als Schalter typischerweise ein Arbeitspunkt im linearen Bereich der Ausgangskennlinie, d. h. im aufgeschalteten Zustand, gewählt wird.
  • 4 zeigt in einem Schaltbild einen MISFET 100 mit Gate 102, Drain 104 und Source 106, wobei ein Vorwiderstand 108, in diesem Fall realisiert durch 2DEG, vorgesehen ist. Dieser Vorwiderstand 108 ist in dem MISFET 100 integriert bzw. monolithisch mit diesem ausgebildet. 4 zeigt daher die Platzierung des Vorwiderstands 108 im Schaltbild des MISFETs 100.
  • 5 zeigt eine Ausführungsform des vorgestellten MISFETs, die insgesamt mit der Bezugsziffer 150 bezeichnet ist. Die Darstellung zeigt erste Anschlüsse 152 für Source, einen zweiten metallischen Anschluss 154 für Gate, einen dritten Anschluss 156 für Drain, eine Isolationsschicht 158, eine AlGaN-Schicht 159, ein n+ dotiertes GaN Gebiet 160, ein p dotiertes GaN-Gebiet 162, ein n dotiertes Driftgebiet 164 und ein n+ dotiertes GaN-Gebiet 166. Weiterhin ist ein Gate-Dielektrikum 168 zu erkennen. In dem p dotierten Gebiet 162 kann sich in einem Kanalgebiet 170 ein Kanal ausbilden, wie dies in Verbindung mit 1 beschrieben ist.
  • 5 verdeutlicht, dass eine Modifizierung des bekannten Aufbaus eines MISFETs dergestalt erfolgt, dass dem n+ dotierten Gebiet 160, das die Source-Kontakte 152 mit dem Kanalgebiet 170 im p dotierten GaN-Gebiet 162 verbindet, ein 2DEG-Gebiet 180 vorgeschaltet wird. Das 2DEG-Gebiet 180 wird erzeugt durch das Aufbringen der AlGaN-Schicht 159 auf einem undotierten (i-GaN) GaN-Gebiet 182. An der Grenzfläche von AIGaN/i-GaN bildet sich das hochleitfähige 2DEG 180. Dieses wird durch die Source-Kontakte 152 kontaktiert.
  • Im Vorwärtsbetrieb fließen die Elektronen also von den Source-Kontakten 152 in das 2DEG 180, von dort in das n+GaN Gebiet 160, durch den Kanal im Kanalgebiet 170 in die Driftzone 164 und durch das Substrat 166 in den Drain-Kontakt 156. Das 2DEG 180 wird durch die Ansteuerung des Gates nicht beeinflusst und hat auch keine Rückwirkung auf die Sperreigenschaften des MISFETs 150.
  • Ein möglicher Prozessfluss um das vorgeschlagene Bauteil zu realisieren ist in 6 dargestellt.
    1. 1. Bereitstellung hochdotiertes n+ GaN Substrat, Bezugsziffer 200,
    2. 2. Aufwachsen von einer schwach n-dotierten, einer p-dotierten sowie einer undotierten GaN-Schicht, bspw. mit MOCVD (Metal-Organic Chemical Vapour Deposition: Metallorganische Chemische Gasphasenabscheidung), Bezugsziffer 202,
    3. 3. Aufwachsen einer AlGaN Schicht: Es bildet sich ein 2DEG an der Grenzfläche AIGaN/GaN, Bezugsziffer 204,
    4. 4. n-Dotierung mittels Implantation, lokale Zerstörung des 2DEG, Bezugsziffer 206,
    5. 5. Anlegen des Gate-Trenches sowie Strukturierung des AlGaN, Bezugsziffer 208,
    6. 6. Abscheidung und Strukturierung des Gate-Dielektrikums, bspw. Siliciumnitrid, Siliciumdioxid oder Aluminiumoxid, Bezugsziffer 210,
    7. 7. Abscheidung und Strukturierung des Gate-Metalls, bspw. Aluminium oder Poly-Silicium, Bezugsziffer 212,
    8. 8. Abscheidung und Strukturierung einer Isolationsschicht, bspw. Siliciumnitrid oder Siliciumdioxid, Bezugsziffer 214,
    9. 9. Anlegen eines vollflächigen Drain Rückseiten-Kontakts und der Source-Kontakte, Bezugsziffer 216.
  • Alternativ kann auch eine Ausführung ohne Gate-Trench realisiert werden. Eine mögliche Umsetzung ist in 7 gezeigt. Die Darstellung zeigt einen MISFET 250 mit ersten Anschlüsse 252 für Source, einem zweiten metallischen Anschluss 254 für Gate, einen dritten Anschluss 256 für Drain, eine Isolationsschicht 258, eine AlGaN-Schicht 259, ein n+ dotiertes GaN-Gebiet 260, ein p dotiertes GaN-Gebiet 262, ein n dotiertes Driftgebiet 264 und ein n+ dotiertes GaN-Gebiet 266. Weiterhin ist ein Gate-Dielektrikum 268 zu erkennen. In dem n+ dotierten Gebiet 260 kann sich in einem Kanalgebiet ein Kanal ausbilden, wie dies in Verbindung mit 1 beschrieben ist. Die Darstellung zeigt weiterhin ein 2DEG-Gebiet 280 und ein undotiertes (i-GaN) GaN-Gebiet 282.
  • Das Funktionsprinzip ist identisch wie im vorher ausgeführten Trench-MISFET, der vorgeschlagene Prozessfluss reduziert sich lediglich in Schritt 5, Bezugsziffer 208, um das Anlegen eines Gate-Trenches.
  • Weitere alternative Bauformen des vorgeschlagenen Device-Konzepts betreffen die Ausgestaltung des 2DEG-Vorwiderstands. Neben der oben dargestellten Ausführung mit Vorwiderständen in jeder Zelle des Transistors, können auch nur in einem Anteil aller Zellen, bspw. jede zweite, die 2DEG-Struktur ausgeführt werden. Hierdurch ist es möglich den Vorwiderstand, insbesondere den Sättigungsstrom, zu skalieren und an das Bauteil anzupassen.
  • Einige mögliche Bauformen sind in 8 für einen Transistor mit streifenförmigen Gate und Source-Elektroden aufgeführt. Die Abbildung zeigt die Draufsicht auf die Source/Gate-Elektroden sowie das 2DEG im MISFET. Die Darstellung zeigt jeweils folgende Schichten:
    • Source/Drain-Metall 300
    • Gate-Metall 302
    • AlGaN mit darunterliegendem 2DEG 304
  • Mit Bezugsziffer 320 ist eine Ausführung mit 2DEG in jeder Zelle gezeigt, Bezugsziffer 322 bezeichnet eine Ausführung mit 2DEG an jedem zweiten Finger, d. h. nur zu jeweils einer Seite jedes Gate-Trench, Bezugsziffer 324 bezeichnet eine Ausführungsform mit 2DEG an jedem zweiten Gate-Trench, schließlich bezeichnet Bezugsziffer 326 eine Ausführung mit Abschnitten mit und ohne 2DEG entlang der Finger.
  • In jedem Fall ist zu berücksichtigen, dass die Anordnung des 2DEG nicht auf die gezeigten Bauformen begrenzt ist. Insbesondere ist auch zu beachten, dass, obgleich der MISFET in den Figuren vornehmlich in Verbindung mit GaN als Halbleiterwerkstoff beschrieben wurde, die Erfindung nicht darauf beschränkt ist und auch andere geeignete Halbleitermaterialien verwendet werden können.
  • Mögliche Einsatzgebiete des vorgestellten MISFETs sind:
    • elektrischer Antriebsstrang,
    • Ladegeräte im Automobilbereich,
    • Inverter für Hausgeräte, bspw. Waschmaschine.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102016205079 A1 [0006]

Claims (9)

  1. Isolierschicht-Feldeffekttransistor (MISFET) mit Drain (104), Source (106) und Gate, der dazu eingerichtet ist, bei angesteuertem Gate (102) in einem Kanalgebiet (170) zwischen Drain (104) und Source (106) einen Kanal auszubilden, der einen Stromfluss zwischen Source (106) und Drain (104) ermöglicht, wobei in dem Isolierschicht-Feldeffekttransistor (100, 150, 250) integriert ein spannungsabhängiger Vorwiderstand (108) ausgebildet ist, der zwischen Source (106) und dem Kanalgebiet (170) angeordnet und dazu eingerichtet ist, den Stromfluss zwischen Source (106) und Drain (104) zu beeinflussen.
  2. Isolierschicht-Feldeffekttransistor nach Anspruch 1, bei dem der Vorwiderstand (108) so gewählt ist, dass dieser bei kleinen Drain-Spannungen einen deutlich geringeren Widerstand als der Isolierschicht-Feldeffekttransistor (100, 150, 250) hat und oberhalb der Spannung im Arbeitspunkt in Sättigung geht.
  3. Isolierschicht-Feldeffekttransistor nach Anspruch 1 oder 2, bei dem als Halbleitermaterial Galliumnitrid verwendet ist.
  4. Isolierschicht-Feldeffekttransistor nach einem der Ansprüche 1 bis 3, bei dem der Vorwiderstand (108) durch ein zweidimensionales Elektronengas ausgebildet ist.
  5. Isolierschicht-Feldeffekttransistor nach Anspruch 3 und 4, bei dem das zweidimensionale Elektronengas durch eine Grenzfläche Galliumnitrid/Aluminium-Galliumnitrid entsteht.
  6. Isolierschicht-Feldeffekttransistor nach einem der Ansprüche 1 bis 5, der als Trench-Transistor ausgebildet ist.
  7. Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors (100, 150, 250), insbesondere eines Isolierschicht-Feldeffekttransistors (100, 150, 250) nach einem der Ansprüche 1 bis 6, wobei der Isolierschicht-Feldeffekttransistor (100, 150, 250) Drain (104), Source (106) und Gate (102) umfasst und dazu eingerichtet ist, bei angesteuertem Gate (102) in einem Kanalgebiet (170) zwischen Drain (104) und Source (106) einen Kanal auszubilden, der einen Stromfluss zwischen Source (106) und Drain (104) ermöglicht, wobei in dem Isolierschicht-Feldeffekttransistor (100, 150, 250) ein spannungsabhängiger Vorwiderstand (108) integriert wird, der zwischen Source (106) und dem Kanalgebiet (170) angeordnet und dazu eingerichtet ist, den Stromfluss zwischen Source (106) und Drain (104) zu beeinflussen.
  8. Verfahren nach Anspruch 7, bei dem als Halbleitermaterial Galliumnitrid verwendet wird.
  9. Verfahren nach Anspruch 8, mit folgenden Verfahrensschritten: 1. Bereitstellung eines hochdotierten n+ GaN-Substrats (166, 266), 2. Aufwachsen einer schwach n-dotierten, einer p-dotierten sowie einer undotierten GaN-Schicht, bspw. mit MOCVD, 3. Aufwachsen einer AlGaN Schicht, wodurch sich ein 2DEG-Gebiet (180, 280) an der Grenzfläche AIGaN/GaN bildet, 4. n-Dotierung mittels Implantation, wodurch eine lokale Zerstörung des 2DEG-Gebiets (180, 280) erfolgt, 5. Anlegen eines Gate-Trenches sowie Strukturierung des AlGaN, 6. Abscheidung und Strukturierung eines Gate-Dielektrikums (268), bspw. Siliciumnitrid, Siliciumdioxid oder Aluminiumoxid, 7. Abscheidung und Strukturierung des Gate-Metalls, bspw. Aluminium oder Poly-Silicium, 8. Abscheidung und Strukturierung einer Isolationsschicht (158, 258), bspw. Siliciumnitrid oder Siliciumdioxid, 9. Anlegen eines vollflächigen Drain Rückseiten-Kontakts und mindestens eines Source-Kontakts.
DE102018218704.5A 2018-10-31 2018-10-31 Isolierschicht-Feldeffekttransistor Pending DE102018218704A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102018218704.5A DE102018218704A1 (de) 2018-10-31 2018-10-31 Isolierschicht-Feldeffekttransistor
PCT/EP2019/075427 WO2020088844A1 (de) 2018-10-31 2019-09-20 Isolierschicht-feldeffekttransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018218704.5A DE102018218704A1 (de) 2018-10-31 2018-10-31 Isolierschicht-Feldeffekttransistor

Publications (1)

Publication Number Publication Date
DE102018218704A1 true DE102018218704A1 (de) 2020-04-30

Family

ID=68062937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018218704.5A Pending DE102018218704A1 (de) 2018-10-31 2018-10-31 Isolierschicht-Feldeffekttransistor

Country Status (2)

Country Link
DE (1) DE102018218704A1 (de)
WO (1) WO2020088844A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020202053A1 (de) 2020-02-19 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Mosfet mit sättigungskontakt und verfahren zum bilden eines mosfet mit sättigungskontakt

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016105038A1 (de) * 2015-03-18 2016-09-22 Infineon Technologies Austria Ag Stromsensoren und Verfahren zum Verbessern ihrer Genauigkeit
DE102016205079A1 (de) 2016-03-29 2017-10-05 Robert Bosch Gmbh High-electron-mobility Transistor und Verfahren zur Herstellung eines High-electron-mobility Transistors
DE102017211495A1 (de) * 2017-07-06 2019-01-10 Robert Bosch Gmbh Monolithisch integrierte Leistungstransistorschaltung mit integrierter Strombegrenzung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5252813B2 (ja) * 2007-03-15 2013-07-31 株式会社豊田中央研究所 半導体装置の製造方法
KR20130014850A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 파워소자의 제조방법
JP6065303B2 (ja) * 2012-06-15 2017-01-25 ローム株式会社 スイッチングデバイス
US9431392B2 (en) * 2013-03-15 2016-08-30 Infineon Technologies Austria Ag Electronic circuit having adjustable transistor device
JP2015056486A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016105038A1 (de) * 2015-03-18 2016-09-22 Infineon Technologies Austria Ag Stromsensoren und Verfahren zum Verbessern ihrer Genauigkeit
DE102016205079A1 (de) 2016-03-29 2017-10-05 Robert Bosch Gmbh High-electron-mobility Transistor und Verfahren zur Herstellung eines High-electron-mobility Transistors
DE102017211495A1 (de) * 2017-07-06 2019-01-10 Robert Bosch Gmbh Monolithisch integrierte Leistungstransistorschaltung mit integrierter Strombegrenzung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020202053A1 (de) 2020-02-19 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Mosfet mit sättigungskontakt und verfahren zum bilden eines mosfet mit sättigungskontakt

Also Published As

Publication number Publication date
WO2020088844A1 (de) 2020-05-07

Similar Documents

Publication Publication Date Title
DE102017200557B4 (de) Feldeffekttransistor mit Schutzdioden
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE19964481B4 (de) MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102009028555B4 (de) Transistor
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE102017103765A1 (de) Doppelgate-Transistorbauelement und Verfahren zum Betreiben
DE112010004021T5 (de) Transistoren mit Halbleiterverbindungsschichten und Halbleiterkanalschichten unterschiedlichen Halbleitermaterials
DE102009018054A1 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE102005048102A1 (de) Interdigitaler Gleichrichter mit mehrkanaliger Gruppe-III-Nitrit-Heterostruktur
DE102014109147A1 (de) Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE102019004795A1 (de) Kurzschlussleistung für siliciumcarbid-halbleitervorrichtung
DE102007004091A1 (de) Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement
DE102016120955B4 (de) Schaltvorrichtung
DE102016125865A1 (de) Transistor mit hoher Elektronenmobilität mit Ladungsträgerinjektionsabschwächungs-Gate-Struktur
DE102016105908A1 (de) High-Electron-Mobility-Transistor (HEM-Transistor) mit einem in eine Gatestruktur integrierten RC-Netzwerk
DE102017210711A1 (de) Halbleiterbauelement
DE102014216989A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE102017216923A1 (de) Halbleitervorrichtung
DE112017000224T5 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und diese verwendende Leistungsunlwandlungsvorrichtung
DE112018005908T5 (de) Halbleiterbauteil
DE102016217559A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112017007491B4 (de) Halbleitervorrichtung
DE102018218704A1 (de) Isolierschicht-Feldeffekttransistor

Legal Events

Date Code Title Description
R163 Identified publications notified