DE102016205079A1 - High-electron-mobility Transistor und Verfahren zur Herstellung eines High-electron-mobility Transistors - Google Patents

High-electron-mobility Transistor und Verfahren zur Herstellung eines High-electron-mobility Transistors Download PDF

Info

Publication number
DE102016205079A1
DE102016205079A1 DE102016205079.6A DE102016205079A DE102016205079A1 DE 102016205079 A1 DE102016205079 A1 DE 102016205079A1 DE 102016205079 A DE102016205079 A DE 102016205079A DE 102016205079 A1 DE102016205079 A1 DE 102016205079A1
Authority
DE
Germany
Prior art keywords
transistor
hemt
front side
potential contact
single transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016205079.6A
Other languages
English (en)
Other versions
DE102016205079B4 (de
Inventor
Stefan Noll
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102016205079.6A priority Critical patent/DE102016205079B4/de
Priority to TW106110129A priority patent/TWI735556B/zh
Priority to CN201710193317.5A priority patent/CN107240607B/zh
Publication of DE102016205079A1 publication Critical patent/DE102016205079A1/de
Application granted granted Critical
Publication of DE102016205079B4 publication Critical patent/DE102016205079B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Abstract

HEMT (100, 500) umfassend mehrere erste Einzelzellen (201) und mindestens eine zweite Einzelzelle (214, 314, 414), wobei die zweite Einzelzelle (2014, 314, 414) eine erste Isolierungsschicht (202, 302, 402) aufweist, die senkrecht zu einer Substratvorderseite angeordnet ist und sich von der Substratvorderseite bis in ein zweidimensionales Elektronengas erstreckt, sodass ein erster Einzeltransistor (204, 304, 404) mit einem ersten Gateanschluss (205, 305, 405) und ein zweiter Einzeltransistor (206, 306, 406) mit einem zweiten Gateanschluss (207, 307, 407) erzeugt werden, wobei der erste Einzeltransistor (204, 304, 404) und der zweite Einzeltransistor (206, 306, 406) elektrisch parallel geschaltet sind und einen Sourceanschluss (108, 208, 308, 408, 508) und einen Drainanschluss (109, 209, 309, 409, 509) aufweisen, dadurch gekennzeichnet, dass zwischen dem Drainanschluss (109, 209, 309, 409, 509) und dem Sourceanschluss (108, 208, 308, 408, 508) in einem Bereich des zweiten Einzeltransitors (206, 306, 406) ein Potentialkontakt (213, 313, 413) angeordnet ist, der senkrecht zur Substratvorderseite angeordnet ist und von der Substratvorderseite bis in das zweidimensionale Elektronengas des zweiten Einzeltransistors (206, 306, 406) reicht, sodass zwischen dem Drainanschluss (109, 209, 309, 409, 509) und dem zweiten Gateanschluss (207, 307, 407) ein erster Widerstand (510) und zwischen dem zweiten Gateanschluss (207, 307, 407) und dem Sourceanschluss (108, 208, 308, 408, 508) ein zweiter Widerstand (511) erzeugt werden, wobei ein Mittel vorgesehen ist, das den Potentialkontakt (213, 313, 413) und den zweiten Gateanschluss (207, 307, 407) elektrisch verbindet.

Description

  • Stand der Technik
  • Die Erfindung betrifft einen High-electron-mobility Transistor HEMT und ein Verfahren zur Herstellung eines High-electron-mobility Transistors.
  • Laterale Leistungstransistoren HEMT auf Galliumnitridbasis sind nicht überspannungsfest, da die dielektrischen Schichten des HEMTs, z. B. die Pufferschichten und Schirmkapazitäten, bei geringeren Feldstärken durchbrechen als das dem HEMT zugrundeliegende Halbleitersubstrat. Die Transistoren zeigen keinen Avalanche. Die maximale Avalanche-Energie mit der ein HEMT sicher betrieben werden kann, entspricht dabei der Energiemenge, die auf der Ausgangskapazität mit der maximalen Sperrspannung gespeichert werden kann.
  • Nachteilig ist hierbei, dass bei Überschreitung dieser maximalen Sperrspannung der irreversible dielektrische Durchbruch erfolgt und der HEMT wird zerstört.
  • Eine Zerstörung des Bauelements ist ebenfalls bei IGBT basierten Bauelementen bekannt. Zum Schutz vor Überspannung kommt hierbei eine Verschaltung von Zenerdioden und Avalanchedioden zum Einsatz. Dieser Ansatz kann jedoch für einen HEMT nicht verfolgt werden, da sich Zenerdioden und Avalanchedioden nicht in die HEMT-Technologie integrieren lassen. Des Weiteren ist hierbei nachteilig, dass diese Dioden nicht schnell genug sind, da GaN HEMTs eine hohe Schaltgeschwindigkeit haben.
  • Das Dokument DE 10 2013 102 457 A1 beschreibt ein Bauelement zum Überspannungsschutz für Verbindungshalbleiter-Feldeffekttransistoren. Dieses Bauelement enthält ein in einem Verbindungshalbleitermaterial angeordnetes implantiertes Gebiet. Das implantierte Gebiet weist räumlich verteilte Fallenzustände auf, die bewirken, dass das implantierte Gebiet bei einer Schwellenwertspannung elektrisch leitend wird. Das implantierte Gebiet weist somit einen Leitungsmechanismus nach dem Frenkel-Pool-Prinzip auf. Durch die Implantation von Fremdatomen werden energetische Zustände, sogenannte Störstellen, eingebracht, die eine Art Hoppingleitung ermöglichen. Die Störstellen bilden energetisch mögliche Zustände für Elektronen in dem Bereich der Bandlücke, die üblicherweise zustandsfrei ist. Durch Hoppingleitung können Elektronen von einer Störstelle in die nächste übergehen. Dies entspricht einem Stromfluss. Durch die Wahl der Fremdatome wird die energetische Tiefe der Zustände bestimmt. Mit Hilfe dieser Zustände ist die Feldstärke einstellbar ab der ein Stromfluss im Feldeffektransistor erzeugt wird.
  • Nachteilig ist hierbei, dass ein Stromfluss durch das implantierte Verbindungshalbleitermaterial erfolgen kann, sodass eine Langzeitstabilität des Überspannungsschutzbauelements nicht gegeben ist.
  • Die Aufgabe der Erfindung ist es, einen langzeitstabilen, überspannungssicheren HEMT bereitzustellen.
  • Offenbarung der Erfindung
  • Der High-electron-mobility Transistor umfasst mehrere erste Einzelzellen und mindestens eine zweite Einzelzelle, wobei die zweite Einzelzelle eine erste Isolierungsschicht aufweist. Unter einer Einzelzelle versteht man hierbei eine Basiszelle eines HEMTs die einen Sourceanschluss, einen Gateanschluss und einen Drainanschluss aufweist. Die zweite Isolierungsschicht ist senkrecht zu einer Substratvorderseite angeordnet und erstreckt sich von der Substratvorderseite bis in ein zweidimensionales Elektronengas, sodass ein erster Einzeltransistor mit einem ersten Gateanschluss und ein zweiter Einzeltransistor mit einem zweiten Gateanschluss erzeugt werden. Unter dem Begriff Substratvorderseite wird dabei die Seite des Substrats verstanden auf der die Kontakte des HEMTs, nämlich Gate, Drain und Source angeordnet sind. Der erste Einzeltransistor und der zweite Einzeltransistor sind elektrisch parallel geschaltet und weisen einen Sourceanschluss und einen Drainanschluss auf. Mit anderen Worten weisen der erste Einzeltransistor und der zweite Einzeltransistor einen gemeinsamen Sourceanschluss bzw. Sourcekontakt und einen gemeinsamen Drainanschluss bzw. Drainkontakt auf. Erfindungsgemäß ist ein Potentialkontakt zwischen dem Drainanschluss und dem Sourceanschluss im Bereich des zweiten Einzeltransistors angeordnet. Der Potentialkontakt verläuft senkrecht zur Substratvorderseite und reicht von der Substratvorderseite bis in das zweidimensionale Elektronengas des zweiten Einzeltransistors. Das bedeutet der Potentialkontakt ist senkrecht zur Substratvorderseite angeordnet. Aufgrund des Potentialkontakts werden zwischen dem Drainanschluss und dem zweiten Gateanschluss ein erster Widerstand und zwischen dem zweiten Gateanschluss und dem Sourceanschluss ein zweiter Widerstand gebildet bzw. erzeugt. Mit anderen Worten der Potentialkontakt bildet einen Spannungsteiler zwischen dem Sourceanschluss und dem Drainanschluss, wobei der Spannungsteiler über den Potentialkontakt mit dem zweiten Gateanschluss elektrisch verbunden ist. Das bedeutet es ist ein Mittel vorgesehen, das den Potentialkontakt und den zweiten Gateanschluss elektrisch verbindet.
  • Der Vorteil ist hierbei, dass der dadurch entstehende HEMT Leistungstransistor überspannungssicher ist. Durch den Spannungsteiler ist die Gatespannung des zweiten Einzeltransistors einstellbar. Dieser zweite Einzeltransistor schaltet durch, wenn die Gatespannung des zweiten Einzeltransistors die Thresholdspannung des zweiten Einzeltransistors übersteigt und leitet die Überspannung ab. Außerdem ist der HEMT langzeitstabil und die Überspannungssicherung auf einfache Weise in den HEMT-Prozess integrierbar.
  • In einer weiteren Ausgestaltung ist das Mittel eine Gatefeldplatte.
  • Vorteilhaft ist hierbei, dass der dynamische Rds-On-Effekt durch Verringerung der maximalen Feldstärke unterbunden wird.
  • In einer Weiterbildung entspricht eine Fläche des zweiten Gateanschlusses einer Fläche des Potentialkontakts. Sowohl die Fläche des zweiten Gateanschlusses als auch die Fläche des Potentialkontakts sind parallel zur Substratvorderseite bzw. auf der Substratvorderseite angeordnet.
  • Vorteilhaft ist hierbei, dass der Potentialkontakt großflächig gestaltet werden kann. Dabei beeinflusst der Potentialkontakt weder das zweidimensionale Elektronengas noch die Driftzone zwischen dem Drainanschluss und dem zweiten Gateanschluss.
  • In einer weiteren Ausgestaltung ist eine Fläche des zweiten Gateanschlusses größer als eine Fläche des Potentialkontakts. Sowohl die Fläche des zweiten Gateanschlusses als auch die Fläche des Potentialkontakts sind parallel zur Substratvorderseite bzw. auf der Substratvorderseite angeordnet.
  • Der Vorteil ist hierbei, dass der Einfluss des Potentialkontakts auf das zweidimensionale Elektronengas aufgrund der kleinen Potentialkontaktfläche gering ist.
  • In einer Weiterbildung ist der Potentialkontakt zwischen dem Drainanschluss im Bereich des zweiten Einzeltransistors und dem zweiten Gateanschluss angeordnet.
  • Vorteilhaft ist hierbei, dass die notwendige Gesamtfläche des HEMTs reduziert wird.
  • In einer weiteren Ausgestaltung ist der Potentialkontakt zwischen dem Sourceanschluss im Bereich des zweiten Elektronentransistors und dem zweiten Gateanschluss angeordnet.
  • Der Vorteil ist hierbei, dass eine Reduktion der Gesamtfläche stattfindet.
  • In einer Weiterbildung weist der zweite Einzeltransistor eine zweite Isolierungsschicht auf, die senkrecht zur Substratvorderseite angeordnet ist und sich von der Substratvorderseite bis in das zweidimensionale Elektronengas des zweiten Einzeltransistors erstreckt.
  • Vorteilhaft ist hierbei, dass der Potentialkontakt das zweidimensionale Elektronengas nicht beeinflusst, da der Potentialkontakt vom zweiten Gateanschluss elektrisch isoliert ist.
  • In einer weiteren Ausgestaltung ist ein Stand-by-Strom des zweiten Einzeltransistors in Abhängigkeit einer Höhe des Potentialkontakts einstellbar.
  • Der Vorteil ist hierbei, dass der Gateanschluss des zweiten Einzeltransistors bei Überspannung zuverlässig schalten kann.
  • Das erfindungsgemäße Verfahren zur Herstellung eines HEMTs, der mehrere erste Einzelzellen aufweist umfasst das Erzeugen einer ersten Isolierungsschicht in mindestens einer zweiten Einzelzelle, wobei die erste Isolierungsschicht senkrecht zur Substratvorderseite angeordnet ist und bis in ein zweidimenionales Elektronengas reicht, sodass ein erster Einzeltransistor mit einem ersten Gateanschluss und ein zweiter Einzeltransistor mit einem zweiten Gateanschluss erzeugt werden. Im Bereich des zweiten Einzeltransistors wird ein Potentialkontakt erzeugt, der senkrecht zur Substratvorderseite angeordnet ist und von der Substratvorderseite bis in das zweidimenionale Elektronengas des zweiten Einzeltransistors reicht. Das Verfahren umfasst weiterhin das Erzeugen einer elektrischen Verbindung zwischen dem Potentialkontakt und dem zweiten Gateanschluss.
  • In einer weiteren Ausgestaltung wird eine zweite Isolierungsschicht erzeugt, die senkrecht zur Substratvorderseite angeordnet ist und bis in das zweidimenionales Elektronengas des zweiten Einzeltransistors reicht.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert.
  • Es zeigen:
  • 1 eine Draufsicht eines HEMTs aus dem Stand der Technik,
  • 2 eine schematische Draufsicht des erfindungsgemäßen HEMTs,
  • 3 eine Draufsicht auf eine erste Ausgestaltung der zweiten Einzelzelle,
  • 4 eine Draufsicht auf eine zweite Ausgestaltung der zweiten Einzelzelle,
  • 5 ein Ersatzschaltbild des erfindungsgemäßen HEMTs und
  • 6 ein Verfahren zur Herstellung eines erfindungsgemäßen HEMTs.
  • 1 zeigt eine Draufsicht eines HEMTs 100 aus dem Stand der Technik. Der HEMT 100 weist mehrere erste Einzelzellen 101 auf, die jeweils mindestens einen Einzeltransistor bilden. Der HEMT 100 umfasst somit eine Reihenschaltung aus mehreren Einzeltransistoren. In 1 sind ebenfalls ein Sourceanschluss 108, ein Drainanschluss 109 und ein Gateanschluss 112 des HEMTs 100 gezeigt.
  • 2 zeigt eine schematische Draufsicht des erfindungsgemäßen HEMTs 200. Der HEMT 200 weist einen Sourceanschluss 208, einen Drainanschluss 209 und einen Gateanschluss 212, mehrere erste Einzelzellen 201 und mindestens eine zweite Einzelzelle 214 auf, die eine erste Isolierschicht 202 aufweist. Durch die erste Isolierungsschicht 202 wird ein erster Einzeltransistor mit einem ersten Gateanschluss 205 und ein zweiter Einzeltransistor mit einem zweiten Gateanschluss 207 gebildet. Dabei sind der erste Einzeltransistor und der zweite Einzeltransistor elektrisch parallel geschaltet. Im Bereich des zweiten Einzeltransistors ist ein Potentialkontakt 213 angeordnet. Der zweite Einzeltransistor fungiert dabei als Überspannungsschutz für den ersten Einzeltransistor.
  • 3 zeigt eine erste Ausgestaltung der zweiten Einzelzelle 314. Die zweite Einzelzelle 314 weist einen Sourceanschluss 308 und einen Drainanschluss 309 auf. Des Weiteren weist die weitere Einzelzelle 314 eine erste Isolierungsschicht 302 auf, sodass ein erster Einzeltransistor 304 mit einem ersten Gateanschluss 305 und ein zweiter Einzeltransistor 306 mit einem zweiten Gateanschluss 307 geformt werden. Der erste Einzeltransistor 304 und der zweite Einzeltransistor 306 sind dabei parallel geschaltet. Im Bereich des zweiten Einzeltransistors 306 ist ein Potentialkontakt 313 angeordnet.
  • 4 zeigt eine zweite Ausgestaltung der zweiten Einzelzelle 414. Dabei stellen die hinteren Stellen der Bezugszeichen, die identisch sind mit den hinteren Stellen der Bezugszeichen aus 3 die gleichen Merkmale dar. Der zweite Einzeltransistor 406 weist zusätzlich eine zweite Isolierungsschicht 403 auf, die einen Potentialkontakt 413 von dem zweiten Gateanschluss 407 elektrisch isoliert. Die zweite Isolierungsschicht 406 ist im rechten Winkel zur Substratvorderseite angeordnet und erstreckt sich bis in das zweidimensionale Elektronengas des zweiten Einzeltransistors 406.
  • Optional kann der HEMT mehrere zweite Einzelzellen 314 und 414 umfassen. Ausreichend für die Funktionalität des Überspannungsschutzes ist jedoch eine solche zweite Einzelzelle 314 und 414.
  • In einem Ausführungsbeispiel weist der HEMT mehrere Einzelzellen auf. Die Einzelzellen sind alle parallel geschaltet, so dass diese einen gemeinsamen Drain-, Source- und Gate-Anschluss aufweisen. Dabei sind zwei der Einzelzellen separat ausgeführt. Die beiden Einzelzellen werden über eine Isolierungsschicht von den anderen Einzelzellen isoliert, wobei diese weiterhin einen gemeinsamen Drain- und Source Anschluss aufweisen. Die erste dieser beiden separat ausgeführten Einzelzellen enthält einen weiteren Ohmschen Kontakt als Potentialkontakt, welcher auf der Driftzone der eigentlichen Basiszelle liegt. Die zweite der beiden Einzelzellen ist so ausgeführt, dass der Gate-Anschluss mit dem ohmischen Kontakt der ersten Einzelzelle verbunden ist.
  • 5 zeigt ein Ersatzschaltbild 500 des erfindungsgemäßen HEMTs. Der HEMT umfasst einen ersten Einzeltransistor 504 mit einem ersten Gateanschluss 505 und einen zweiten Einzeltransistor 506 mit einem zweiten Gateanschluss 507 auf. Der erste Einzeltransistor 504 und der zweite Einzeltransistor 506 sind mittels eines gemeinsamen Sourceanschlusses 508 und eines gemeinsamen Drainanschlusses 509 elektrisch parallel geschaltet. Der HEMT umfasst eine Heterostruktur mit zwei Schichten, die unterschiedlich große Bandlücken aufweisen, z. B. eine AlGaN/GaN-Schicht oder AlGaAs/GaAs, sodass sich unterhalb des aktiven Bauelements ein zweidimensionales Elektronengas ausbildet. Dabei formt das zweidimensionale Elektronengas einen Ohmschen Widerstand zwischen dem Drainanschluss und dem Sourceanschluss. Der HEMT weist einen Potentialkontakt 513 auf, der von der Substratvorderseite bis in das zweidimensionale Elektronengas reicht, sodass der Ohmsche Widerstand in einen ersten Widerstand 510 und einen zweiten Widerstand 511 unterteilt wird, d. h. es wird ein Spannungsteiler gebildet, der die Gatespannung bzw. den Stand-by Strom des zweiten Einzeltransistors 506 einstellt. Für eine zuverlässige Funktionalität der Überspannungsvorrichtung muss der Stand-by-Strom oberhalb des Einschaltstromes des Gates liegen, sodass der zweite Einzeltransistor 506 bei Überspannung einsatzfähig ist. Das bedeutet der zweite Einzeltransistor 506 ist normally on. Die Höhe des Potentialkontakts 513 stellt dabei den Stand-by-Strom ein. Das Material des Potentialkontakts 513 umfasst beispielsweise einen Titan/Aluminium/Nickel/Gold-Kontakt.
  • 6 zeigt ein Verfahren 600 zur Herstellung eines HEMTs, der mehrere erste Einzelzellen und mindestens eine zweite Einzelzelle umfasst. Das Verfahren 600 startet mit einem Schritt 610, in dem eine erste Isolierungsschicht in der zweiten Einzelzelle erzeugt wird. Die erste Isolierungsschicht ist dabei senkrecht zur Substratvorderseite angeordnet ist und reicht bis in ein zweidimenionales Elektronengas reicht. Dadurch wird ein erster Einzeltransistor mit einem ersten Gateanschluss und ein zweiter Einzeltransistor mit einem zweiten Gateanschluss erzeugt. In einem folgenden Schritt 630 wird im Bereich des zweiten Einzeltransistors ein Potentialkontakt erzeugt. Auch dieser Potentialkontakt ist senkrecht zur Substratvorderseite angeordnet und reicht von der Substratvorderseite bis in das zweidimenionale Elektronengas des zweiten Einzeltransistors. In einem folgenden Schritt 640 wird eine elektrische Verbindung zwischen dem Potentialkontakt und dem zweiten Gateanschluss erzeugt.
  • In einem Ausführungsbeispiel wird zwischen dem Schritt 610 und dem Schritt 630 ein Schritt 620 ausgeführt, in dem eine zweite Isolierungsschicht erzeugt wird, die senkrecht zur Substratvorderseite angeordnet ist und bis in das zweidimenionales Elektronengas des zweiten Einzeltransistors reicht. Dadurch ist der Potentialkontat vom zweiten Gateanschluss elektrisch getrennt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102013102457 A1 [0005]

Claims (10)

  1. HEMT (100, 500) umfassend mehrere erste Einzelzellen (201) und mindestens eine zweite Einzelzelle (214, 314, 414), wobei die zweite Einzelzelle (2014, 314, 414) eine erste Isolierungsschicht (202, 302, 402) aufweist, die senkrecht zu einer Substratvorderseite angeordnet ist und sich von der Substratvorderseite bis in ein zweidimensionales Elektronengas erstreckt, sodass ein erster Einzeltransistor (204, 304, 404) mit einem ersten Gateanschluss (205, 305, 405) und ein zweiter Einzeltransistor (206, 306, 406) mit einem zweiten Gateanschluss (207, 307, 407) erzeugt werden, wobei der erste Einzeltransistor (204, 304, 404) und der zweite Einzeltransistor (206, 306, 406) elektrisch parallel geschaltet sind und einen Sourceanschluss (108, 208, 308, 408, 508) und einen Drainanschluss (109, 209, 309, 409, 509) aufweisen, dadurch gekennzeichnet, dass zwischen dem Drainanschluss (109, 209, 309, 409, 509) und dem Sourceanschluss (108, 208, 308, 408, 508) in einem Bereich des zweiten Einzeltransitors (206, 306, 406) ein Potentialkontakt (213, 313, 413) angeordnet ist, der senkrecht zur Substratvorderseite angeordnet ist und von der Substratvorderseite bis in das zweidimensionale Elektronengas des zweiten Einzeltransistors (206, 306, 406) reicht, sodass zwischen dem Drainanschluss (109, 209, 309, 409, 509) und dem zweiten Gateanschluss (207, 307, 407) ein erster Widerstand (510) und zwischen dem zweiten Gateanschluss (207, 307, 407) und dem Sourceanschluss (108, 208, 308, 408, 508) ein zweiter Widerstand (511) erzeugt werden, wobei ein Mittel vorgesehen ist, das den Potentialkontakt (213, 313, 413) und den zweiten Gateanschluss (207, 307, 407) elektrisch verbindet.
  2. HEMT (100, 500) nach Anspruch 1, dadurch gekennzeichnet, dass das Mittel eine Gatefeldplatte ist.
  3. HEMT (100, 500) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass eine Fläche des zweiten Gateanschlusses (207, 307, 407) einer Fläche des Potentialkontakts (213, 313, 413) entspricht.
  4. HEMT (100, 500) nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass eine Fläche des zweiten Gateanschlusses (207, 307, 407) größer ist als eine Fläche des Potentialkontakts (213, 313, 413).
  5. HEMT (100, 500) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Potentialkontakt (213, 313, 413) im Bereich des zweiten Einzeltransistors (206, 306, 406) zwischen dem Drainanschluss (209, 309, 409) und dem zweiten Gateanschluss (207, 307, 407) angeordnet ist.
  6. HEMT (100, 500) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Potentialkontakt (213, 313, 413) im Bereich des zweiten Einzeltransistors (206, 306, 406) zwischen dem Sourceanschluss (208, 308, 408) und dem zweiten Gateanschluss (207, 307, 407) angeordnet ist.
  7. HEMT (100, 500) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Einzeltransistor (206, 306, 406) eine zweite Isolierungsschicht (403) aufweist, die senkrecht zur Substratvorderseite angeordnet ist und sich von der Substratvorderseite bis in das zweidimensionale Elektronengas des zweiten Einzeltransistors (206, 306, 406) erstreckt.
  8. HEMT (100, 500) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Stand-by-Strom des zweiten Einzeltransistors (206, 306, 406) in Abhängigkeit einer Höhe des Potentialkontakts (213, 313, 413) einstellbar ist.
  9. Verfahren (600) zur Herstellung eines HEMTs umfassend mehrere erste Einzelzellen, mit den Schritten: • Erzeugen (610) einer ersten Isolierschicht in mindestens einer zweiten Einzelzelle, wobei die erste Isolierungsschicht senkrecht zu einer Substratvorderseite angeordnet ist und bis in ein zweidimensionales Elektronengas reicht, sodass ein erster Einzeltransistor mit einem ersten Gateanschluss und ein zweiter Einzeltransistor mit einem zweiten Gateanschluss erzeugt werden, • Erzeugen (630) eines Potentialkontakts im Bereich des zweiten Einzeltransistors, wobei der Potentialkontakt senkrecht zur Substratvorderseite angeordnet ist und von der Substratvorderseite bis in das zweidimenionale Elektronengas des zweiten Einzeltransistors reicht und • Erzeugen (640) einer elektrischen Verbindung zwischen dem Potentialkontakt und dem zweiten Gateanschluss.
  10. Verfahren (600) zur Herstellung eines HEMTs nach Anspruch 9, dadurch gekennzeichnet, dass eine zweite Isolierungsschicht erzeugt wird, die senkrecht zur Substratvorderseite angeordnet ist und bis in das zweidimensionales Elektronengas des zweiten Einzeltransistors reicht.
DE102016205079.6A 2016-03-29 2016-03-29 High-electron-mobility Transistor Active DE102016205079B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016205079.6A DE102016205079B4 (de) 2016-03-29 2016-03-29 High-electron-mobility Transistor
TW106110129A TWI735556B (zh) 2016-03-29 2017-03-27 高電子遷移率的電晶體以及用於製造高電子遷移率的電晶體之方法
CN201710193317.5A CN107240607B (zh) 2016-03-29 2017-03-28 高电子迁移率晶体管和其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016205079.6A DE102016205079B4 (de) 2016-03-29 2016-03-29 High-electron-mobility Transistor

Publications (2)

Publication Number Publication Date
DE102016205079A1 true DE102016205079A1 (de) 2017-10-05
DE102016205079B4 DE102016205079B4 (de) 2021-07-01

Family

ID=59885690

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016205079.6A Active DE102016205079B4 (de) 2016-03-29 2016-03-29 High-electron-mobility Transistor

Country Status (3)

Country Link
CN (1) CN107240607B (de)
DE (1) DE102016205079B4 (de)
TW (1) TWI735556B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018218704A1 (de) 2018-10-31 2020-04-30 Robert Bosch Gmbh Isolierschicht-Feldeffekttransistor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671776A (zh) * 2018-12-24 2019-04-23 广东省半导体产业技术研究院 半导体器件及其制造方法
CN115172366A (zh) * 2022-09-05 2022-10-11 晶通半导体(深圳)有限公司 一种单片集成分压器的氮化镓器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013102457A1 (de) 2012-03-13 2013-09-19 Infineon Technologies Austria Ag Überspannungsschutzeinrichtung für verbindungshalbleiter-feldeffekttransistoren
US20140145203A1 (en) * 2012-11-26 2014-05-29 Commissariat A I'energie Atomique Et Aux Energies Alternatives Bidirectional transistor with optimized high electron mobility current
US20150243737A1 (en) * 2014-02-27 2015-08-27 Commissariat A L'energie Atomique Et Aux Ene Alt Electronic device with a reverse biased hemt transistor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550781B2 (en) * 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
KR101679054B1 (ko) * 2010-05-04 2016-11-25 삼성전자주식회사 산소처리영역을 포함하는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5424128B2 (ja) * 2010-11-09 2014-02-26 次世代パワーデバイス技術研究組合 保護素子およびそれを備えた半導体装置
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
JP5979530B2 (ja) * 2011-10-26 2016-08-24 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
DE112011105978B4 (de) * 2011-12-19 2021-02-04 Intel Corporation System-on-chip (ein-chip-system) mit stromverwaltungsschaltreis und mit hochfrequenzschaltkreis, die einen gruppe-iii-n-transistor aufweisen
CN102857202B (zh) * 2012-09-28 2014-12-03 中国科学院苏州纳米技术与纳米仿生研究所 含双栅增强型hemt器件的集成系统
JP5985337B2 (ja) * 2012-09-28 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8946779B2 (en) * 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
US9035318B2 (en) * 2013-05-03 2015-05-19 Texas Instruments Incorporated Avalanche energy handling capable III-nitride transistors
CN106030816B (zh) * 2014-03-26 2019-10-18 英特尔公司 具有增强的击穿电压的iii-n晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013102457A1 (de) 2012-03-13 2013-09-19 Infineon Technologies Austria Ag Überspannungsschutzeinrichtung für verbindungshalbleiter-feldeffekttransistoren
US20140145203A1 (en) * 2012-11-26 2014-05-29 Commissariat A I'energie Atomique Et Aux Energies Alternatives Bidirectional transistor with optimized high electron mobility current
US20150243737A1 (en) * 2014-02-27 2015-08-27 Commissariat A L'energie Atomique Et Aux Ene Alt Electronic device with a reverse biased hemt transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018218704A1 (de) 2018-10-31 2020-04-30 Robert Bosch Gmbh Isolierschicht-Feldeffekttransistor
WO2020088844A1 (de) 2018-10-31 2020-05-07 Robert Bosch Gmbh Isolierschicht-feldeffekttransistor

Also Published As

Publication number Publication date
CN107240607B (zh) 2022-03-01
TW201803117A (zh) 2018-01-16
TWI735556B (zh) 2021-08-11
CN107240607A (zh) 2017-10-10
DE102016205079B4 (de) 2021-07-01

Similar Documents

Publication Publication Date Title
DE102017200557B4 (de) Feldeffekttransistor mit Schutzdioden
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE2707744C2 (de)
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE2257846B2 (de) Integrierte Halbleiteranordnung zum Schutz gegen Überspannung
DE102017103765A1 (de) Doppelgate-Transistorbauelement und Verfahren zum Betreiben
DE2706623A1 (de) Mis-fet fuer hohe source-drain-spannungen
DE3428067C2 (de) Halbleiter-Überspannungsunterdrücker mit genau vorherbestimmbarer Einsatzspannung und Verfahren zur Herstellung desselben
DE102016120955B4 (de) Schaltvorrichtung
DE19918028A1 (de) Halbleiter-Bauelement
DE2437428A1 (de) Schutzschaltung
DE102016105908A1 (de) High-Electron-Mobility-Transistor (HEM-Transistor) mit einem in eine Gatestruktur integrierten RC-Netzwerk
DE102017216923A1 (de) Halbleitervorrichtung
DE102016205079B4 (de) High-electron-mobility Transistor
DE102010005715A1 (de) Transistoranordnung als ESD-Schutzmaßnahme
DE102006045312B3 (de) Halbleiteranordnung mit gekoppelten Sperrschicht-Feldeffekttransistoren
EP0978159A1 (de) Vorrichtung zum begrenzen elektrischer wechselströme, insbesondere im kurzschlussfall
DE102017221718A1 (de) Schaltung für eine aktive Diode zum Einsatz in Bordnetzen von Fahrzeugen
DE202014105631U1 (de) Schaltungsanordnung zur Reduzierung von Überspannungen
DE102010026996A1 (de) Halbleitervorrichtung
DE102010020884B4 (de) Halbleiterbauelement
DE102004006002B3 (de) Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit
DE102020118483A1 (de) Halbleitervorrichtung
DE102012207501B4 (de) Halbleiterschichtenstruktur
WO2001095395A1 (de) Schutzvorrichtung gegen elektrostatische entladungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final