DE10351932A1 - MOS-Feldeffekttransistor mit kleiner Miller-Kapazität - Google Patents

MOS-Feldeffekttransistor mit kleiner Miller-Kapazität Download PDF

Info

Publication number
DE10351932A1
DE10351932A1 DE10351932A DE10351932A DE10351932A1 DE 10351932 A1 DE10351932 A1 DE 10351932A1 DE 10351932 A DE10351932 A DE 10351932A DE 10351932 A DE10351932 A DE 10351932A DE 10351932 A1 DE10351932 A1 DE 10351932A1
Authority
DE
Germany
Prior art keywords
gate
zone
effect transistor
mos field
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10351932A
Other languages
English (en)
Inventor
Jenö Dr.-Ing. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10351932A priority Critical patent/DE10351932A1/de
Priority to US10/981,946 priority patent/US20050116298A1/en
Publication of DE10351932A1 publication Critical patent/DE10351932A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft einen MOS-Feldeffekttransistor mit vertikaler Source-, Drain- und Gate-Struktur (11, 12, 13), dessen Gate-Elektrode (17, 18) eine die Gate-Drain-Kapazität (Miller-Kapazität) bestimmende Abmessung besitzt.

Description

  • Die vorliegende Erfindung betrifft einen MOS-Feldeffekttransistor mit mindestens einer Source-Zone des einen Leitungstyps, mindestens einer Gate-Zone des zum einen Leitungstyp entgegengesetzten Leitungstyps und einer Drain-Zone des einen Leitungstyps.
  • Beim Eindiffundieren von Halbleiterzonen eines Leitungstyps in ein Halbleitersubstrat des entgegengesetzten Leitungstyps dringt der Dotierstoff nicht nur senkrecht sondern auch bis zu einem bestimmten Teil lateral unter ein durch die Diffusionsmaske gebildetes Dotierungsfenster in das Halbleitersubstrat ein. Dadurch erhöht sich bei einem MOS-Feldeffekttransistor die Gate-Drain-Kapazität, die so genannte Miller-Kapazität. Dadurch werden die Zeitkonstanten in integrierten MOS-Schaltungen erhöht, was die Schnelligkeit in den Schaltungen nachteilig beeinflusst.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen MOS-Feldeffekttransistor mit kleiner Miller-Kapazität anzugeben.
  • Diese Aufgabe wird bei einem MOS-Feldeffekttransistor der eingangs genannten Art durch eine vertikale Folge von Source-, Gate- und Drain-Zone mit durch ein Substrat gebildeter Drain-Zone, im Substrat ausgebildeter Gate-Zone und in der Gate-Zone liegender Source-Zone und durch eine Gate-Elektrode mit einem in der Gate-Zone elektrisch wirksamen Teil, dessen Breite durch den von der Source-Zone begrenzten Teil der Gate-Zone bestimmt ist, gelöst.
  • Eine Weiterbildung der Erfindung betrifft einen MOS-Feldeffekttransistor mit mindestens zwei Gate-Zonen und mindes tens zwei in den Gate-Zonen liegenden Source-Zonen, wobei das Gate-Oxid durch eine Oxidschicht und ein die Gate-Oxidschicht verdickendes, oberhalb des Substrats zwischen Gate-Zonen liegendes Oxidkissen gebildet ist.
  • Befinden sich gemäß einer weiteren Ausgestaltung der Erfindung unterhalb der Gate-Zonen im Substrat vergrabene Oxidschichten, so wird die Dicke des Dielektrikums der Miller-Kapazität erhöht, was zu einer weiteren Verkleinerung des Kapazitätswertes führt.
  • Gemäß einem weiteren Merkmal der Erfindung kann im Teil der Gate-Elektrode oberhalb des Oxidkissens des Gate-Oxids eine leitende Schicht vorgesehen sein, wodurch ein niedriger Gate-Widerstand erreicht wird. Diese leitende Schicht kann aus Silizid oder einem Metall, wie beispielsweise Wolfram bestehen.
  • Im Substrat kann zur Einstellung der Einsatzspannung des Transistors unterhalb des Gate-Oxids eine Zone des Leitungstyps der Source-Zonen vorgesehen sein.
  • Die Transistorstruktur kann insbesondere auch auf einer Isolationsschicht vorgesehen sein.
  • Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels gemäß der einzigen Figur der Zeichnung näher erläutert.
    •
  • Die Figur zeigt schematisch den Aufbau eines MOS-Feldeffekttransistors mit kleiner Miller-Kapazität.
  • Die Transistorstruktur ist in einem aus vorzugsweise Silizium bestehenden Halbleitersubstrat 10 eines Leitungstyps, beispielsweise n-Leitungstyp, ausgebildet, das eine Drain-Zone 13 bildet. Im Substrat 10 sind Gate-Zonen 12 des entgegenge setzten Leitungstyps, also beispielsweise vom p-Leitungstyp, ausgebildet. In den Gate-Zonen 12 sind Source-Zonen 11 vorgesehen, die bei den angegebenen Leitungstypen hochdotierte n+-Zonen sind. Die Struktur aus Source-, Gate- und Drain-Zonen 11, 12, 13 stellt eine vertikale MOS-Transistorstruktur dar.
  • Im Substrat 10 ist eine hochdotierte Zone 14 zur Kontaktierung der Drain-Zone 13 vorgesehen, die im Ausführungsbeispiel n-leitend, also eine n+-Zone ist.
  • Auf dem Substrat 10 sind eine Gate-Oxidschicht 15 und über dieser in dem durch die Gate-Zonen 12 festgelegten Bereich ein Oxidkissen 16 vorgesehen. Für die Schicht 15 und das Kissen 16 kann beispielsweise Siliziumdioxid verwendet werden.
  • Über dem Oxidkissen 16 liegt eine Gate-Elektrode 17, 18, die seitlich durch den Bereich zwischen dem Rand der Gate-Zonen 12 und dem Rand der Source-Zonen 11 begrenzt ist. Diese Gate-Elektrode 17, 18 wird durch hochdotiertes n+-Polysilizium gebildet. Der elektrisch in den Gate-Zonen 12 wirksame Teil 17 der Gateelektrode 17, 18 ist also seitlich durch die Ränder der Source- und Gate-Zonen 11, 12 begrenzt, wodurch die Fläche der Miller-Kapazität zwischen Gate-Zone 12 und Drain-Zone 13 und damit deren Wert klein ist. Der Teil 17 der Gate-Elektrode 17, 18 bildet also einen einen Abstand bestimmenden Teil, einen so genannten Spacer.
  • In dem über dem Oxidkissen 16 befindlichen Teil 18 der Gate-Elektrode 17, 18 kann eine leitende Schicht 19 vorgesehen sein, die aus Silizid oder einem Metall, wie beispielsweise Wolfram, bestehen kann. Damit ist ein niedriger Gate-Widerstand realisierbar.
  • Zur weiteren Reduzierung der Miller-Kapazität können unter den Gate-Zonen 12 vergrabene Oxid-Schichten 21 vorgesehen sein. Damit wird die Dicke des Dielektrikums der Kapazität erhöht, was die entsprechende Verringerung von deren Wert zufolge hat.
  • Die gesamte Transistorstruktur kann auf einer Isolationsschicht 22 vorgesehen sein.
  • An der Oberfläche des Substrats 10 im Bereich der Source-Zonen 11 kann eine Zone 20 vom Leitungstyp des Substrats 10 vorgesehen sein, wodurch die Einsatzspannung des MOS-Feldeffekttransistors einstellbar ist.
  • Bei der Herstellung des MOS-Feldeffekttransistors gemäß der Erfindung wird von einem n+-n-epitaktischen Substrat 10 ausgegangen, wodurch die Kontaktierungszone 14 und die Gate-Zone 13 gebildet wird. Darin werden die vergrabenen Oxidschichten 21 hergestellt, wie dies beispielsweise in der veröffentlichten US-Patentanmeldung US 2003/0151112 A1 beschrieben ist. Auf dem so strukturierten Substrat mit den vergrabenen Oxidschichten 21 werden die Gate-Oxidschicht 15 und das Oxidkissen 16 hergestellt. Nach der Strukturierung des Oxidkissens 16 werden die Gate-Zonen 12 implantiert. Danach wird die Gate-Elektrode 17, 18 mit dem Spacer 17 hergestellt. Der Spacer 17 definiert dabei die Kanalzonen. Sodann werden die Source-Zonen 11 implantiert. Auch die Zone 20 wird implantiert. Bei den Ionen-Implantationen für die Zonen 11, 12, 20 können das Oxidkissen 16 und der Spacer 17 als Ionenimplantationsmaske dienen. Die implantierte Dotierungsverteilung sollte nicht auseinanderdiffundiert werden. Damit also die Implantationsprofile erhalten bleiben, sollte die Implantationsausheilung durch schnelle thermische Ausheilung erfolgen. Die Kontaktierung erfolgt in konventioneller Weise entweder durch Metall oder Polysilizium, wobei auch eine mehrlagige Struktur möglich ist. Die gesamte Struktur kann auf der Isolationsschicht 22 aufgebaut sein. Die Abmessungen sind dabei nicht von Bedeutung. Für die Miller-Kapazität sind die lateralen Abmessungen nur am Rande wesentlich. Die Drain-Driftzone kann auch auf dem Kompensationsprinzip aufgebaut sein, das heißt, aus in geeigneter Weise angeordneten p- und n-Gebieten bestehen.
  • Anstelle von Silizium kann auch ein anderes Halbleitermaterial, beispielsweise SiC oder A III B V, verwendet werden. Auch können die angegebenen Leitfähigkeitstypen auch jeweils umgekehrt sein.
    • 10
    Halbleitersubstrat
    11
    Source-Zone
    12
    Gate-Zone
    13
    Drain-Zone
    14
    Drain-Elektrode
    15, 16
    Gate-Oxid
    17, 18
    Gate-Elektrode
    19
    Leiterschicht
    20
    Dotierungszone
    21
    vergrabene Oxidschicht
    22
    Isolatorschicht

Claims (10)

  1. MOS-Feldeffekttransistor mit mindestens einer Source-Zone (11) des einen Leitungstyps, mindestens einer Gate-Zone (12) des zum einen Leitungstyp entgegengesetzten Leitungstyps und einer Drain-Zone (13) des einen Leitungstyps, gekennzeichnet durch eine vertikale Folge von Source-, Gate- und Drain-Zonen (11, 12, 13) mit durch ein Substrat (10) gebildeter Drain-Zone (13), im Substrat ausgebildeter Gate-Zone (12) und in der Gate-Zone (12) liegender Source-Zone (11) und durch eine Gate-Elektrode (17, 18) mit einem in der Gate-Zone (12) elektrisch wirksamen Teil (17), dessen Breite durch den von der Source-Zone (11) begrenzten Teil der Gate-Zone (12) bestimmt ist.
  2. MOS-Feldeffekttransistor nach Anspruch 1, gekennzeichnet durch durch mindestens zwei Gate-Zonen (12) und mindestens zwei in den Gate-Zonen (12) liegende Source-Zonen (11).
  3. MOS-Feldeffekttransistor nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, dass das Gate-Oxid (15, 16) durch eine Oxidschicht (15) und ein die Gate-Oxidschicht (15) verdickendes oberhalb des Substrats (10) zwischen Gate-Zonen (11) liegendes Oxidkissen (16) gebildet ist.
  4. MOS-Feldeffekttransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass unterhalb der Gate-Zonen (12) vergrabene Oxidschichten (21) vorgesehen sind.
  5. MOS-Feldeffekttransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass im Teil (18) der Gate-Elektrode (17, 18) oberhalb des Oxidkissens (16) des Gate-Oxids (15, 16) eine leitende Schicht (19) vorgesehen ist.
  6. MOS-Feldeffekttransistor nach Anspruch 5, dadurch gekennzeichnet, dass die leitende Schicht (19) eine Silizidschicht ist.
  7. MOS-Feldeffekttransistor nach Anspruch 5, dadurch gekennzeichnet, dass die leitende Schicht (19) eine Metallschicht ist.
  8. MOS-Feldeffekttransistor nach Anspruch 7, dadurch gekennzeichnet, dass die Metallschicht (19) eine Wolframschicht ist.
  9. MOS-Feldeffekttransistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass im Substrat (10) unterhalb des Gate-Oxids (15, 16) eine Zone (20) des Leitungstyps der Source-Zonen (11) vorgesehen ist.
  10. MOS-Feldeffekttransistor nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Source-, Gate- und Drain-Zonenfolge (11, 12, 13) auf einer Isolationsschicht (22) vorgesehen ist.
DE10351932A 2003-11-07 2003-11-07 MOS-Feldeffekttransistor mit kleiner Miller-Kapazität Withdrawn DE10351932A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10351932A DE10351932A1 (de) 2003-11-07 2003-11-07 MOS-Feldeffekttransistor mit kleiner Miller-Kapazität
US10/981,946 US20050116298A1 (en) 2003-11-07 2004-11-05 MOS field effect transistor with small miller capacitance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10351932A DE10351932A1 (de) 2003-11-07 2003-11-07 MOS-Feldeffekttransistor mit kleiner Miller-Kapazität

Publications (1)

Publication Number Publication Date
DE10351932A1 true DE10351932A1 (de) 2005-06-16

Family

ID=34584912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10351932A Withdrawn DE10351932A1 (de) 2003-11-07 2003-11-07 MOS-Feldeffekttransistor mit kleiner Miller-Kapazität

Country Status (2)

Country Link
US (1) US20050116298A1 (de)
DE (1) DE10351932A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253482B2 (en) * 2005-08-03 2007-08-07 International Business Machines Corporation Structure for reducing overlap capacitance in field effect transistors
US20070075364A1 (en) * 2005-09-30 2007-04-05 Analog Power Intellectual Properties Limited Power MOSFETs and methods of making same
US7342266B2 (en) * 2006-01-09 2008-03-11 International Business Machines Corporation Field effect transistors with dielectric source drain halo regions and reduced miller capacitance
US20090184373A1 (en) * 2008-01-18 2009-07-23 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
US20130154017A1 (en) * 2011-12-14 2013-06-20 Microchip Technology Incorporated Self-Aligned Gate Structure for Field Effect Transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0837508A2 (de) * 1996-10-18 1998-04-22 Hitachi, Ltd. Halbleiteranordnung und elektrische Leistungswandlungsvorrichtung
US6072215A (en) * 1998-03-25 2000-06-06 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device including lateral MOS element
US6218217B1 (en) * 1996-04-11 2001-04-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
DE10157538A1 (de) * 2001-11-23 2003-06-12 Infineon Technologies Ag Feldeffekttransistor sowie Verfahren zu seiner Herstellung
JP2003298052A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2100507A (en) * 1981-06-17 1982-12-22 Philips Electronic Associated Method of making a vertical igfet
US4862232A (en) * 1986-09-22 1989-08-29 General Motors Corporation Transistor structure for high temperature logic circuits with insulation around source and drain regions
JP3075225B2 (ja) * 1997-09-11 2000-08-14 日本電気株式会社 半導体装置の製造方法
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP2001077354A (ja) * 1999-08-31 2001-03-23 Miyazaki Oki Electric Co Ltd 縦型絶縁ゲート半導体装置
US6589830B1 (en) * 2000-09-20 2003-07-08 Fairchild Semiconductor Corporation Self-aligned process for fabricating power MOSFET with spacer-shaped terraced gate
US6756644B2 (en) * 2001-03-28 2004-06-29 International Rectifier Corporation Ultra low QGD power MOSFET
US6864547B2 (en) * 2001-06-15 2005-03-08 Agere Systems Inc. Semiconductor device having a ghost source/drain region and a method of manufacture therefor
JP2003243528A (ja) * 2002-02-13 2003-08-29 Toshiba Corp 半導体装置
US6870221B2 (en) * 2002-12-09 2005-03-22 Semiconductor Components Industries, Llc Power switching transistor with low drain to gate capacitance
JP2004363302A (ja) * 2003-06-04 2004-12-24 Toshiba Corp Ｍｏｓｆｅｔ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218217B1 (en) * 1996-04-11 2001-04-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
EP0837508A2 (de) * 1996-10-18 1998-04-22 Hitachi, Ltd. Halbleiteranordnung und elektrische Leistungswandlungsvorrichtung
US6072215A (en) * 1998-03-25 2000-06-06 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device including lateral MOS element
DE10157538A1 (de) * 2001-11-23 2003-06-12 Infineon Technologies Ag Feldeffekttransistor sowie Verfahren zu seiner Herstellung
JP2003298052A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20050116298A1 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
DE69624174T2 (de) FET mit stabiler Schwellwertspannung und dessen Herstellungsverfahren
EP0879481B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE69515876T2 (de) Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE69512021T2 (de) DMOS-Anordnung-Struktur und Verfahren zur Herstellung
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE10212149A1 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE3046358C2 (de) Feldeffekttransistor in Dünnfilmausbildung
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE3440674A1 (de) Feldeffekt-transistor
DE112010001315T5 (de) LDMOS mit selbstausgerichteter vertikaler LDD und rückseitiger Drain
DE2109928A1 (de) Feldeffekt Transistor
DE69425397T2 (de) Seriengeschaltetes Strombegrenzerbauelement
DE10310552B4 (de) Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
DE102017115536A1 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE10351932A1 (de) MOS-Feldeffekttransistor mit kleiner Miller-Kapazität
DE102018116374B4 (de) Halbleitervorrichtung
DE102013108572B4 (de) Polysiliziumdioden-Bandlückenreferenzschaltung und Verfahren zu deren Herstellung
DE69520281T2 (de) Hochgeschwindigkeit-MOS-Technologie-Leistungsanordnung in integrierter Struktur mit reduziertem Gatewiderstand
DE69509494T2 (de) Leistungsbauelement als integrierte Struktur in MOS-Technologie und Verfahren zu seiner Herstellung
DE19638437C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee