DE10212149A1 - Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität - Google Patents

Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität

Info

Publication number
DE10212149A1
DE10212149A1 DE10212149A DE10212149A DE10212149A1 DE 10212149 A1 DE10212149 A1 DE 10212149A1 DE 10212149 A DE10212149 A DE 10212149A DE 10212149 A DE10212149 A DE 10212149A DE 10212149 A1 DE10212149 A1 DE 10212149A1
Authority
DE
Germany
Prior art keywords
transistor
gate
transistor arrangement
arrangement according
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10212149A
Other languages
English (en)
Other versions
DE10212149B4 (de
Inventor
Ralf Henninger
Franz Hirler
Joachim Krumrey
Walter Rieger
Martin Poelzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10212149A priority Critical patent/DE10212149B4/de
Priority to CNB031076769A priority patent/CN1297014C/zh
Priority to US10/391,997 priority patent/US6690062B2/en
Publication of DE10212149A1 publication Critical patent/DE10212149A1/de
Application granted granted Critical
Publication of DE10212149B4 publication Critical patent/DE10212149B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Das Schaltverhalten von Transistoranordnungen (1) ist durch eine Schirmelektrode (17) in einem ein aktives Zellenfeld (2) mindestens abschnittsweise umgebenden Randbereich (4) verbessert, wobei durch die Schirmelektrode (17) im Randbereich (4) die Kapazität zwischen einer Rand-Gatestruktur (14) und einer Drain-Zone (16) und damit die Gate-Drain-Kapazität C¶GD¶ der Transistoranordnung (1) reduziert ist.

Description

  • Die Erfindung betrifft eine Transistoranordnung mit mindestens einem aus mindestens einer in einem Substrat angeordneten Transistorzelle gebildeten aktiven Zellenfeld und einem das aktive Zellenfeld mindestens abschnittsweise umgebenden Randbereich, wobei
    • - das Substrat eine Substratoberfläche und eine der Substratoberfläche gegenüberliegende Substratrückseite parallel zur Substratoberfläche aufweist,
    • - die Transistorzelle eine Gate-Elektrode aufweist, die gegen das Substrat mit einer Isolatorschicht (12) elektrisch isoliert ist,
    • - der Randbereich eine elektrisch leitende, mit der Gate- Elektrode verbundene Rand-Gatestruktur aufweist und
    • - im Substrat eine mit einer Drain-Metallisierung der Transistoranordnung elektrisch leitend verbundene Drain-Zone vorgesehen ist.
  • Insbesondere kommt die Erfindung bei Transistoranordnungen wie etwa Trench-MOS-Leistungstransistoren zu tragen, die das Steuern von Schaltströmen mit hohen Stromstärken (bis zu mehreren 10 Ampere) mittels Steuerspannungen im Bereich mehrerer Volt ermöglichen, wobei die Spannungsfestigkeit im geschalteten Lastkreis bis zu mehreren 100 Volt betragen kann und die Schaltzeiten üblicherweise unter einer Mikrosekunde liegen.
  • Ein Trench-MOS-Leistungstransistor besteht üblicherweise aus einem Halbleiterkörper, der ein aktives Zellenfeld und einen passiven Randbereich aufweist, wobei im aktiven Zellenfeld eine Mehrzahl von Trench-Transistorzellen nebeneinander angeordnet und elektrisch parallel geschaltet sind.
  • Je nach Ausprägung der Trench-Transistorzellen sind zum Beispiel selbstleitende und selbstsperrende p-Kanal- bzw. n- Kanal-Trench-MOS-Leistungstransistoren realisierbar.
  • In der Fig. 2 ist eine einzelne, herkömmliche Trench-Transistorzelle 3 eines selbstsperrenden, n-Kanal Trench-MOS-Leistungstransistors 1 vereinfacht im Querschnitt dargestellt. Ein Halbleitersubstrat 6 des Trench-MOS-Leistungstransistors 1 besteht in diesem Fall aus einem stark n-dotierten (n++- dotierten) Grundsubstrat, das eine Drain-Zone 16 ausbildet. Auf der Drain-Zone 16 ist eine aus einem epitaktischen Verfahren hervorgegangene, schwach n-dotierte (n--dotierte) Drift-Zone 24 angeordnet.
  • An die Drift-Zone 24 schließen erste, p-dotierte und zweite, n++-dotierte Diffusionsbereiche an. Dabei bilden die p- dotierten Diffusionsbereiche Kanal-Zonen 27 und die n++- dotierten Diffusionsbereiche Source-Zonen 26 der Trench- Transistorzelle 3 aus. In den Diffusionsbereichen ist ein Graben 9 (Trench) vorgesehen, dessen Innenfläche mit einem Gateoxid 25 ausgekleidet ist. Der Graben 9 ist im Übrigen mit leitfähigem Polysilizium gefüllt, das eine Gate-Elektrode 10 bildet.
  • Die Gate-Elektrode 10 ist mit einem Gate-Anschluss, die Source-Zonen 26 sind mit einem Source-Anschluss des Trench-MOS- Leistungstransistors verbunden. Auf der Substratoberfläche 7 ist eine Feldoxidschicht 18 vorgesehen, die die Source-Zonen 26 und die Gate-Elektrode 10 von aufliegenden Metallisierungen voneinander elektrisch isoliert. Auf einer der Substratoberfläche 7 gegenüberliegenden Substratrückseite 8 ist im Anschluss an die Drain-Zone 16 des Halbleiterkörpers 23 eine Drain-Metallisierung 15 angeordnet.
  • Im spannungslosen Zustand sind die leitfähigen Source-Zonen 26 durch die p-dotierten Kanal-Zonen 27 von der Drain-Zone 16 getrennt. Wird die Gate-Elektrode 10 mit einem positiven Potential vorgespannt, so reichern sich in der Kanal-Zone 27, unmittelbar angrenzend an das Gateoxid 25, Minoritätsträger, in diesem Fall Elektronen, an. Bei steigender positiver Vorspannung der Gate-Elektrode 10 formt sich in der ursprünglich p-leitenden Kanal-Zone 27 ein n-leitender Kanal 29 (Inversion).
  • Mit steigender Stromstärke zwischen der Source-Zone und der Drain-Zone nimmt die Temperatur des Halbleiterkörpers zu und die Beweglichkeit der Ladungsträger in der Kanal-Zone ab. Dieser Effekt bewirkt, dass Trench-Transistorzellen in einfacher Weise elektrisch parallel geschalten werden können. Fließt beispielsweise im durchgeschaltenen Zustand durch eine der parallel geschaltenen Trench-Transistorzellen zunächst ein etwas höherer Strom, so führt dies in dieser Trench- Transistorzelle zu einer größeren Temperaturerhöhung. Aufgrund der erhöhten Temperatur wird die Beweglichkeit der Ladungsträger im Kanal herabgesetzt und die Trench-Transistorzelle dadurch hochohmiger. In der Folge verteilt sich der Strom auf kühlere, parallel geschaltene Trench-Transistorzellen.
  • Im Halbleiterkörper eines Trench-MOS-Leistungstransistors besteht eine Trench-Transistorzelle üblicherweise aus einem langgestreckten Graben. In der oben beschriebenen Weise können nun mehrere dieser Gräben (Trenches) nebeneinander zu einem aktiven Zellenfeld angeordnet werden.
  • Die maximale Stromstärke, die mit einem Trench-MOS-Leistungstransistor schaltbar ist, wird durch den Drain-Source- Widerstand (RDS(ON)) der parallel geschaltenen Trench-Transistorzellen bestimmt. Die minimale Schaltzeit oder maximale Betriebsfrequenz wird im Wesentlichen durch die Gate-Parameter Eingangswiderstand (input resistance, RG) und Eingangskapazität (input capacity, CISS) bestimmt.
  • Der Eingangswiderstand wird im Wesentlichen durch den Widerstand der Gate-Elektroden in den Trenches bestimmt. Dazu addiert sich ein geringerer Anteil, resultierend aus dem Widerstand der Verbindungsleitungen zwischen einem Gate-Anschluss des Trench-MOS-Leistungstransistors und den Gate-Elektroden in den Trenches. Die Eingangskapazität CISS ergibt sich aus der Addition der Gate-Source-Kapazität (CGS) und der Gate- Drain-Kapazität (CGD).
  • Eine Anordnung für Trench-Transistorzellen, wie sie aus der Fig. 2 bekannt ist, weist eine hohe Kapazität zwischen den Gate-Elektroden 10 und der dem Drain-Anschluss zugeordneten Drift-Zone 24 auf. Sie resultiert daraus, dass sich die Drift-Zone 24 und die Gate-Elektroden 10 am dünnen Gateoxid 25 gegenüberliegen.
  • Aus der WO 98/02925 (Franke et al.) ist nun ein MOS- Leistungstransistor mit planar über der Substratoberfläche angeordneten Gate-Elektrode bekannt, bei dem die Schaltzeiten und Schaltverluste durch Verringerung der Gate-Drain- Kapazität CGD reduziert sind. Dabei wird jeweils neben der Gate-Elektrode eine Feldelektrode angeordnet, die mit dem Source-Anschluss des MOS-Leistungstransistors verbunden ist. Die Feldelektrode schirmt die elektrische Ladung auf der Gate-Elektrode von der Drift-Zone ab und reduziert die Fläche, an der sich die Gate-Elektroden und die Drift-Zone einander gegenüber liegen.
  • Weiter ist aus der US 5,283,201 (Tsang et al.) ein Trench- MOS-Leistungstransistor mit in Gräben (Trenches) in einem Halbleitersubstrat angeordneter Gate-Elektrode, bei der unterhalb der Gate-Elektrode ein weiterer, von der Gate- Elektrode elektrisch isolierter Bereich aus dem Material der Gate-Elektrode angeordnet ist.
  • Durch Konzepte, wie sie also zum Beispiel aus der US 5,283,201 (Tsang et al.) bekannt sind, sowie durch eine weitere Verkleinerung der Strukturen im aktiven Zellenfeld, lassen sich die Schaltzeiten und damit auch die während der Schaltzeiten auftretenden elektrischen Schaltverluste im aktiven Zellenfeld von MOS-Leistungstransistoren reduzieren.
  • Da die Schaltverluste die Effektivität von Schaltungen mit MOS-Leistungstransistoren, etwa Motorsteuerungen oder Spannungswandler, reduzieren, werden allgemein MOS-Leistungstransistoren mit weiter verbesserten Schalteigenschaften und weiter reduzierten Schaltverlusten gefordert.
  • Die Aufgabe der Erfindung ist es daher, eine Transistoranordnung zur Verfügung zu stellen, dessen Schaltverhalten gegenüber herkömmlichen Transistoranordnungen durch eine Verringerung der Gate-Drain-Kapazität gegenüber bekannten Transistoranordnungen verbessert ist.
  • Diese Aufgabe wird bei einer Transistoranordnung der Eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Bei einer Transistoranordnung der erfindungsgemäßen Art wird also die Gate-Drain-Kapazität durch eine Schirmelektrode verringert, die mindestens in Abschnitten eines ein aktives Zellenfeld umgebenden Randbereichs jeweils zwischen einer Rand- Gatestruktur und einer Drain-Zone angeordnet ist.
  • Der Randbereich dient funktionell der Kontaktierung der Gate- Elektroden der Transistorzellen, sowie bei neueren Konzepten auch zur Kontaktierung der Feldelektroden. Dazu werden die Transistorzellen über das aktive Zellenfeld hinaus verlängert. Zur Minimierung des ohmschen Gate-Eingangswiderstandes werden die üblicherweise aus einem stark dotierten Polysilizium geformten Gate-Elektroden im Randbereich zu flächigen Rand-Gatestrukturen vergrößert und mittels einer Mehrzahl von Durchkontaktierungen mit einer aufliegenden Gate- Metallisierung verbunden.
  • Die flächige Rand-Gatestruktur bildet dabei in den Randbereichen eine erste Elektrode einer planaren Gate-Drain-Kapazität CISS(Rand), deren Gegenelektrode die Drift-Zone bildet. Die Gate-Drain-Kapazität CISS(Rand) Im Randbereich addiert sich zur Gate-Drain-Kapazität CISS(Feld) der Transistorzellen im aktiven Zellenfeld zur gesamten Eingangskapazität CISS CISS(Rand) + CISS(Feld). Je geringer nun die Gate-Drain-Kapazität des aktiven Zellenfeldes ist, desto größer ist der relative Anteil der Gate-Drain-Kapazität im Randbereich an der gesamten Gate- Drain-Kapazität der Transistoranordnung. Etwa bei auf Durchlassverlusten optimierten Trench-MOS-Leistungstransistoren fällt der von der Gate-Drain-Kapazität des Randbereichs gebildete Randanteil aufgrund der großen Fläche des aktiven Zellenfelds typischerweise gering aus. Da sich bei neueren Konzepten jedoch derselbe Drain-Source-Widerstand im eingeschalteten Zustand RDS(ON) auch mit deutlich kleineren aktiven Zellenfeldern realisieren lässt, wird das Schaltverhalten solcher MOS-Leistungstransistoren in zunehmenden Maße durch den Randanteil der Gate-Drain-Kapazität beeinflusst.
  • Dadurch gewinnt der Anteil der Gate-Drain-Kapazität des das aktive Zellenfeld umgebenden Randbereichs und einer weiteren Peripherie des MOS-Leistungstransistors an dessen gesamten Gate-Drain-Kapazität an Bedeutung.
  • Ein Schaltverhalten eines Leistungstransistors wird im Allgemeinen durch die Schaltzeit bestimmt, die kennzeichnet, binnen welcher Zeit die Drain-Sourcestrecke des Leistungstransistors vom leitenden in den sperrenden Zustand bzw. umgekehrt übergeht. Die Schaltzeit bestimmt dabei die Betriebsfrequenz des Leistungstransistors. Zum anderen wird das Schaltverhalten eines Leistungstransistors durch die Schaltverluste geprägt, die während des Umschaltvorgangs in der Halbleiterstruktur entstehen und abgeführt werden müssen. Dabei werden die Schaltverluste wiederum wesentlich von den Schaltzeiten bestimmt.
  • Die Schaltzeit wird dabei durch eine Zeitkonstante bestimmt, die durch den ohmschen Eingangswiderstand der Gate-Elektrode, sowie einer Ladung QG auf der Gate-Elektrode bestimmt wird, deren Betrag von einer variablen Eingangskapazität CISS abhängig ist. Die Eingangskapazität CISS ergibt sich aus der Gate- Source-Kapazität und der Gate-Drain-Kapazität des Leistungstransistors. Da nun in neueren Konzepten für Trench-MOS- Leistungstransistoren die Gate-Drain-Kapazität in einem aktiven Zellenfeld durch die Anordnung einer Feldelektrode stark reduziert ist, wird die Gate-Drain-Kapazität solcher Trench- MOS-Leistungstransistoren auch in nicht unerheblichem Maße von einer Randkapazität bestimmt, die zwischen einer in einem das aktive Zellenfeld umgebenden Randbereich angeordneten Rand-Gatestruktur und einer Drift-Zone im Halbleiterkörper des Trench-MOS-Leistungstransistors ausgeprägt ist.
  • Eine einfache Reduzierung der Fläche der Rand-Gatestrukturen führt einerseits zwar zu einer Verringerung der Eingangskapazität, andererseits aber zu einer Vergrößerung des Eingangswiderstandes. Werden stattdessen Schirmelektroden zwischen den Rand-Gatestrukturen und der Drain-Zone angeordnet, so führt dies zu einer Reduktion der Gate-Drain-Kapazität im Randbereich, ohne dass dabei der ohmsche Widerstand der Zuleitung zu den Gate-Elektroden erhöht wird.
  • Diese Schirmelektrode ist durch Isolatorschichten sowohl von den Rand-Gatestrukturen, als auch von der Drain-Zone bzw. dem Substrat elektrisch isoliert. Jede der Isolatorschichten ist dabei als einfache Schicht, etwa als Oxidschicht, oder als Mehrschichtsystem realisierbar.
  • Die Schirmelektrode wird vorteilhafterweise mit der Feldelektrode im aktiven Zellenfeld verbunden, so dass eine Abschirmung im aktiven Zellenfeld und im Randbereich mit einem gleichen Abschirmpotential erfolgt.
  • In einer besonders bevorzugten Ausführungsform der erfindungsgemäßen Transistoranordnung werden die Schirmelektroden mindestens teilweise zusammen mit den Feldelektroden und mit einer Source-Metallisierung eines Trench-MOS- Leistungstransistors elektrisch leitend verbunden. Dadurch ergibt sich eine Umwandlung der Gate-Drain-Kapazität des Randbereichs in eine Gate-Source-Kapazität und eine Source- Drain-Kapazität. Deren Einfluss auf das Schaltverhalten des Trench-MOS-Leistungstransistors ist deutlich geringer als der Einfluss der Gate-Drain-Kapazität.
  • In einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Transistoranordnung wird die Schirmelektrode mit einer Steuereinrichtung elektrisch leitend verbunden. Durch eine solche Steuereinrichtung wird auf der Schirmelektrode ein Potential gesteuert, das die Abschirmung oder den Schaltvorgang unterstützt. Die Steuereinrichtung kann in anderen Bereichen des Halbleiterkörpers der Transistoranordnung vorgesehen sein. Alternativ dazu sind die Schirmelektroden mit einem zusätzlichen elektrischen Anschluss der Transistoranordnung verbunden, über den bei Bedarf applikationsspezifisch ein geeignetes Signal zur Optimierung des Abschirmverhaltens bzw. Schaltverhaltens der erfindungsgemäßen Transistoranordnung eingespeist wird.
  • Vorteilhafterweise weist die erfindungsgemäße Transistoranordnung einen ein aktives Zellenfeld mindestens teilweise umschließenden Gate-Ring aus stark dotiertem Polysilizium als Rand-Gatestruktur über der Substratoberfläche auf, unter dem sich durch eine Isolationsschicht von dieser elektrisch isoliert eine Schirmelektrode befindet. Durch eine solche Kombination aus Gate-Ring und Schirmelektrode sind sowohl der ohmsche Eingangswiderstand, als auch die Eingangskapazität minimiert.
  • Die Schirmelektrode wird in bevorzugter Weise als planare Schicht aus dotiertem Polysilizium zwischen einer Substratoberfläche und der Rand-Gatestruktur angeordnet, wobei die Rand-Gatestruktur und die Schirmelektrode durch mindestens eine Isolatorschicht voneinander elektrisch isoliert sind. Eine solche Realisierung der Schirmelektrode aus dotiertem Polysilizium auf der Substratoberfläche ist fertigungstechnisch von besonderem Vorteil, weil etwa bei üblichen Trench- MOS-Leistungstransistoren mit Feldelektroden eine solche planare Schicht aus Polysilizium zusammen mit zur Kontaktierung der Feldelektroden benötigten Strukturen erzeugt werden kann.
  • In einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Transistoranordnung wird die Schirmelektrode durch Dotierung des Substrats in einem unterhalb der Rand-Gatestrukturen befindlichen Bereich ausgeprägt. Der die Schirmelektrode bildende Bereich weist dabei eine Dotierung eines Leitungstyps auf, der dem Leitungstyp der Dotierung des umliegenden Substrats entgegengesetzt ist. Üblicherweise weist die Dotierung des Substrats eines Trench-MOS-Leistungstransistors im Randbereich die Dotierung der Drift-Zone auf. Bei n-Kanal MOS-Leistungstransistoren ist dies eine leichte n--Dotierung. Entsprechend weist der Bereich der Schirmelektrode dann eine p-Dotierung auf. Da bei Trench-MOS-Leistungstransistoren die Drift-Zone mindestens zur Bildung von Kanal- Zonen und Source-Zonen ohnehin Implantationsschritten unterzogen wird, lässt sich die Schirmelektrode auf diese Weise ohne besonderen Mehraufwand einfach realisieren.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung werden Rand-Gatestrukturen aus Polysilizium in ihrer Ausdehnung stark reduziert und statt dessen als Gatestrukturen in der Metallisierungsebene ausgeführt. Da das Material der Metallisierungsebene, etwa Aluminium, einen niedrigeren spezifischen ohmschen Widerstand aufweist als dotiertes Polysilizium, können diese Strukturen bei gleichem ohmschen Widerstand mit einer geringeren flächenhaften Ausdehnung vorgesehen werden. Zudem liegt die Metallisierungsebene auf einer Isolatorschicht, etwa einer Oxidschicht, auf, die üblicherweise aus funktionalen Gründen relativ zu den anderen Schichten sehr dick ausgeführt ist.
  • Im Vorhergehenden ist die Erfindung jeweils am Beispiel einer Trench-Transistorzelle erläutert. Darüber hinaus ist die Erfindung in nahe liegender Weise auf IGBTs, Transistoranordnungen mit planarer Struktur und solche mit Drain-Up-Struktur erweiterbar.
  • Weiterhin ist die Erfindung jeweils auf selbstleitende und selbstsperrende p-Kanal und n-Kanal Transistorzellen anwendbar.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert, wobei für einander entsprechende Komponenten die gleichen Bezugszeichen verwendet werden.
  • Es zeigen:
  • Fig. 1 einen vereinfachten, schematischen Querschnitt durch eine Transistoranordnung gemäß einem ersten Ausführungsbeispiel der Erfindung im Übergangsbereich zwischen aktiven Zellenfeld und Randbereich.
  • Fig. 2 einen schematischen, stark vereinfachten Querschnitt durch eine Trench-Transistorzelle.
  • Fig. 3 eine schematische, vereinfachende Draufsicht auf einen Ausschnitt eines Trench-MOS-Leistungstransistors.
  • Fig. 4 einen schematischen Querschnitt durch einen Abschnitt eines Randbereichs einer Transistoranordnung herkömmlicher Art.
  • Fig. 5 einen schematischen Querschnitt durch einen Randbereich einer Transistoranordnung gemäß einem zweiten Ausführungsbeispiel der Erfindung.
  • Fig. 6 einen schematischen, vereinfachten Querschnitt durch einen Randbereich einer Transistoranordnung gemäß einem dritten Ausführungsbeispiel der Erfindung.
  • Fig. 7 ein Kennlinienfeld Gate-Sourcespannung UGS versus Gateladung QG.
  • Die Fig. 2 wurde bereits Eingangs beschrieben.
  • Die Fig. 1 zeigt eine als Trench-MOS-Leistungstransistor ausgeführte Transistoranordnung 1 mit schematischer Darstellung der Source-, Drain- und Gateanschlüsse, der als n-Kanal MOSFET mit vertikaler, zweifach diffundierter Trench-Struktur (VDMOSFET, vertical double-diffused metall oxide semiconductor field effect transistor) ausgeführt ist. Dabei ist eine mit dem Drain-Anschluss verbundene Drain-Metallisierung 15 auf einer Substratrückseite 8 eines Substrats 6 angeordnet. An die Drain-Metallisierung 15 schließt im Substrat eine n++- dotierte Drain-Zone 16 an. Der Drain-Metallisierung 15 gegenüber schließt an der Drain-Zone 16 eine Drift-Zone 24 an. In der Drift-Zone 24 bildet sich im Sperrbetrieb des Trench-MOS- Leistungstransistors eine Raumladungszone aus, deren Ausdehnung im Wesentlichen die maximale Sperrspannung des Trench- MOS-Leistungstransistors bestimmt. Sie weist eine im Vergleich zur Drain-Zone 16 schwache n-Dotierung auf.
  • In einem aktiven Zellenfeld 2 sind im Substrat 6 Gräben (Trenches) 9 angeordnet. Die Gräben 9, die im Querschnitt dargestellt sind, erstrecken sich in diesem Beispiel parallel in einer Richtung senkrecht zur Querschnittsfläche. Die Gräben 9 sind mit einer ersten Isolatorschicht 12 ausgekleidet, die im Inneren der Gräben 9 angeordnete Gate-Elektroden 10 und Feldelektroden 11 gegen das Substrat elektrisch isoliert.
  • Die Gate-Elektroden 10 und die Feldelektroden 11 sind gegeneinander durch eine zweite Isolatorschicht 13 elektrisch isoliert. An die Drift-Zone 24 des Substrats 6 schließen in Bereichen zwischen den Gräben 9 Kanal-Zonen 27 an, die etwa den Gate-Elektroden 10 gegenüberliegen. Zwischen den Kanal-Zonen 27 und der Substratoberfläche 7 sind Source-Zonen 26 vorgesehen. Die Feldelektroden 11 verringern die Kapazität zwischen den Gate-Elektroden 10 und der Drift-Zone 24. Mittels Durchkontaktierungen 28 ist eine Source-Metallisierung 21 mit den Source-Zonen 26 elektrisch leitend verbunden. Gegenüber den Gate-Elektroden 10 ist die Source-Metallisierung durch eine Zwischenoxidschicht 19 elektrisch isoliert. Das Material sowohl der Gate-Elektroden 10 als auch der Feldelektroden 11 ist zum Beispiel stark dotiertes Polysilizium. Die Leitfähigkeit der Gate-Elektrode 10 kann beispielsweise durch eine Zusatzschicht in der Gate-Elektrode 10, etwa einer Silizidschicht, verbessert sein. Der Graben 9 mit einer Gate- Elektrode 10 und der Feldelektrode 11 bildet zusammen mit den angrenzenden, dotierten Bereichen des Substrats 6 eine Trench-Transistorzelle 3, die sich bis zur Drain-Zone 16 erstreckt.
  • Wird in einer solchen aktiven Transistorzelle 3 die Gate- Elektrode 10 mit einem positiven Potential beaufschlagt, so bildet sich in der p-dotierten Kanal-Zone 27, die der Gate- Elektrode 10 an der Isolatorschicht 12 im Bereich des Gateoxids 25 gegenüberliegt, ein n-leitender Inversionskanal aus den dort angereicherten Minoritätsträgern (Elektronen) der p- dotierten Kanal-Zone 27.
  • In einem Randbereich 4 des Trench-MOS-Leistungstransistors 1 erfolgt zum einen die Kontaktierung der in den Gräben 9 angeordneten Feldelektroden 11 mit der Source-Metallisierung 21. Zum anderen erfolgt die Kontaktierung der in den Gräben 9angeordneten Gate-Elektroden 10 mit einer Gate-Metallisierung 20. Ferner stellt der dargestellte Randbereich 4 ein Ausführungsbeispiel für eine Schirmelektrode 17 dar.
  • Die Kontaktierung der in den Gräben 9 angeordneten Feldelektroden 11 erfolgt beispielsweise in einer Querschnittsebene II, die in vertikaler Richtung parallel zur ersten Querschnittsebene I angeordnet ist. In den Gräben 9, die senkrecht zur Querschnittsebene I verlaufen, erstrecken sich die Gate-Elektroden 10 nicht über die gesamte Länge der Gräben 9, so dass in einem Abschlussbereich der Gräben 9 die Kontaktierungen der jeweiligen Feldelektrode 11 erfolgt, wie in der Ebene II gezeigt. Jede über die Substratoberfläche 7 gezogene Feldelektrode 11 ist mit der Source-Metallisierung 21 elektrisch leitend verbunden. Zudem wird eine Schirmelektrode 17 ausgebildet, die sich oberhalb der Substratoberfläche 7 erstreckt.
  • In einer weiteren Querschnittsebene III, die sich zwischen der ersten Querschnittsebene I und der zweiten Querschnittsebene II parallel zu dieser erstreckt, erfolgt die elektrische Verbindung der Gate-Elektroden 10 mit einer Rand-Gatestruktur 14. Die Rand-Gatestruktur 14 ist elektrisch leitend mit der Gate-Metallisierung 20 verbunden. In diesem Beispiel werden die Gate-Randstrukturen 14 und die Abschirmelektroden 17 aus dotiertem Polysilizium gebildet. Die Source-Metallisierung 21, die Gate-Metallisierung 20, die Gate-Randstruktur 14, die Schirmelektrode 17, sowie das Substrat 6 sind gegeneinander jeweils durch eine erste Isolatorschicht 18 (Feldoxidschicht), eine zweite Isolatorschicht 19 (Zwischenoxidschicht) sowie einer weiteren Isolatorschicht 13 voneinander elektrisch isoliert.
  • In diesem Beispiel ist die Gate-Drain-Kapazität des Trench- MOS-Leistungstransistors 1 durch die Feldelektroden 11 im aktiven Zellenfeld 2 in einem Maße reduziert, dass durch das Vorsehen der Schirmelektrode 17 zwischen den Drain-Zonen 16, 24 und der Rand-Gatestruktur 14 im Randbereich 4 des Trench- MOS-Leistungstransistors 1 das Schaltverhalten des Trench- MOS-Leistungstransistors 1 zusätzlich deutlich verbessert wird.
  • In der Fig. 3 ist ein Ausschnitt der Oberfläche eines Trench- MOS-Leistungstransistors 1 in Draufsicht schematisch vereinfacht dargestellt. Dabei weist der Trench-MOS-Leistungstransistor 1 mindestens ein aktives Zellenfeld 2 auf, das jeweils von Randbereichen 4 umgeben sind. Das Zellenfeld 2 weist Trench-Transistorzellen 3 mit Gräben 9 auf, die nebeneinander im aktiven Zellenfeld 2 angeordnet sind. Die Gräben 9 sind in den Randbereich 4 hinein verlängert oder durch eigene Anschlussstreifen verbunden, in welchen jeweils die Kontaktierung der in den Gräben 9 angeordneten Gate-Elektroden 10, bzw. Feldelektroden 11 erfolgt. Zur Minimierung des ohmschen Widerstands in der Zuleitung zu den Gate-Elektroden 10, weist dabei der Randbereich 4 eine Rand-Gatestruktur 14 aus dotiertem Polysilizium auf, wobei zwischen der Rand-Gatestruktur 14 und den in den Gräben 9 angeordneten Gate-Elektroden 10 eine elektrisch leitfähige Verbindung vorgesehen ist. Mittels Durchkontaktierungen 28 ist eine auf der Oberfläche des Trench-MOS-Leistungstransistors 1 angeordnete Gate- Metallisierung 20 mit der durch mindestens eine Isolatorschicht von dieser getrennten Rand-Gatestruktur elektrisch leitend verbunden.
  • In der Fig. 4 ist ein schematischer Querschnitt durch einen Ausschnitt eines Randbereichs 4 einer -Transistoranordnung der herkömmlichen Art gezeigt. Dabei ist oberhalb einer Drift-Zone 24 eine Feldoxidschicht 18 angeordnet, die die Drift-Zone 24 elektrisch von der auf der Feldoxidschicht 18 abschnittsweise aufliegenden Rand-Gatestruktur 14 isoliert. Eine weitere Isolatorschicht 19 (Zwischenoxidschicht) isoliert die Rand-Gatestruktur 14 gegen weitere leitfähige Schichten, etwa eine Source-Metallisierung 21. Die Gate- Metallisierung 20 wird mittels Durchkontaktierungen 28 mit der darunter liegenden, üblicherweise aus dotiertem Polysilizium gebildeten, Rand-Gatestruktur 14 elektrisch leitend verbunden.
  • Die Gate-Randstruktur 14 bildet über die dazwischen liegenden Feldoxidschicht 18 und der darunter liegenden Drift-Zone 24 eine Kapazität CGD, die das Schaltverhalten der Transistoranordnung negativ beeinflusst.
  • Die Fig. 5 stellt einen Randbereich 4 einer als Trench-MOS- Leistungstransistor ausgeführten Transistoranordnung dar, die gemäß einem zweiten Ausführungsbeispiel der Erfindung ausgeführt ist. Im Unterschied zu der aus der Fig. 4 dargestellten Anordnung ist auf einer Feldoxidschicht 18, aufliegend auf einer Drift-Zone 24, abschnittsweise eine Schirmelektrode 17 vorgesehen, die elektrisch leitend mit einer Source- Metallisierung 21 verbunden ist. Durch eine Isolatorschicht 13 von der Schirmelektrode 17 getrennt ist eine Rand- Gatestruktur 14 angeordnet, die ihrerseits über Durchkontaktierungen 28 mit einer Gate-Metallisierung 20 elektrisch leitend verbunden ist. Durch die Schirmelektrode 17 wird in dieser Anordnung die Kapazität zwischen der Rand-Gatestruktur 14 und der Drift-Zone 24 in eine Kapazität zwischen der Rand- Gatestruktur 14 und der Schirmelektrode 17, also in eine Kapazität zwischen dem Gate-Anschluss und dem Source-Anschluss transformiert. Diese Kapazität beeinflusst das Schaltverhalten des Trench-MOS-Leistungstransistors erheblich weniger als die Kapazität zwischen dem Gate-Anschluss und dem Drain- Anschluss.
  • In der Fig. 6 ist der Randbereich 4 einer als Trench-MOS- Leistungstransistor ausgeführten Transistoranordnung dargestellt, in der eine Schirmelektrode 17, 22 gemäß einem dritten Ausführungsbeispiel der Erfindung vorgesehen ist. Dabei ist die Schirmelektrode 17, 22 als p-dotierter Bereich unterhalb der Substratoberfläche 7 in der in diesem Beispiel n-- dotierten Drift-Zone 24 realisiert.
  • Die Fig. 7 zeigt ein Kennlinienfeld Gate-Source-Potential UGS versus Gateladung QG für verschiedene Ausprägungen der Randbereiche von Trench-MOS-Leistungstransistoren. Wird, ausgehend von einer ungeladenen Gate-Elektrode die Ladung der Gate-Elektrode mittels eines konstanten Ladestroms erhöht, so steigt in einem ersten Abschnitt A das Potential zwischen dem Gate und der Source nahezu linear an.
  • In einem zweiten Bereich B führt eine weitere Ladungserhöhung nur zu einer sehr geringen Änderung der Potentialdifferenz zwischen Gate und Source. In diesem Bereich wird ein weiteres Durchsteuern der Source-Drainstrecke des Trench-MOS-Leistungstransistors zunächst verzögert. Der flache Kennlinienabschnitt im Bereich B wird als Miller-Plateau bezeichnet, dessen Länge ein Maß für eine Dauer des Schaltvorgangs eines MOS-Transistors ist.
  • In einem dritten Bereich C ist der Zusammenhang zwischen der Ladung auf der Gate-Elektrode und dem Potential zwischen Gate und Source wieder nahezu linear. Die Ausprägung (Länge) des Miller-Plateaus ist abhängig von der Größe der Gate-Drain- Kapazität. Je größer die Gate-Drain-Kapazität, desto ausgeprägter (länger) ist das Miller-Plateau, und desto mehr zusätzliche Ladung muss an die Gate-Elektrode gebracht werden.
  • Die Kennlinie a beschreibt das Verhalten eines idealisierten Trench-MOS-Leistungstransistors, der ausschließlich ein aktives Zellenfeld ohne Randbereich aufweist, und in dessen Trench-Transistorzellen Feldelektroden angeordnet sind.
  • Die Kennlinie b stellt das Verhalten eines Trench-MOS-Leistungstransistors der herkömmlichen Art dar, bei dem eine Rand-Gatestruktur vorgesehen ist, die durch eine Feldoxidschicht vom Substrat elektrisch isoliert ist.
  • Die Kennlinie c kennzeichnet das Verhalten eines Trench-MOS- Leistungstransistors nach dem ersten Ausführungsbeispiel der Erfindung, bei dem zwischen der Rand-Gatestruktur und dem Substrat eine Schirmelektrode aus Polysilizium angeordnet ist.
  • Die Kennlinie d beschreibt schließlich den Zusammenhang zwischen dem Gate-Sourcepotential und der Gateladung für einen Trench-MOS-Leistungstransistor, bei dem die Rand-Gatestruktur auf eine Gate-Metallisierung reduziert ist. Dabei ist die Gate-Metallisierung über eine Zwischenoxidschicht von einer Schirmelektrode und die Schirmelektrode über eine Feldoxidschicht gegen das Substrat elektrisch isoliert. Bezugszeichenliste 1 Trench-MOS-Leistungstransistor (Transistoranordnung)
    2 aktives Zellenfeld
    3 (Trench)-Transistorzelle
    4 Randbereich
    5 Kanal
    6 Substrat
    7 Substratoberfläche
    8 Substratrückseite
    9 Graben (Trench)
    10 Gate-Elektrode
    11 Feldelektrode
    12 Isolatorschicht
    13 Isolatorschicht auf Feldelektrode
    14 Rand-Gatestruktur
    15 Drain-Metallisierung
    16 Drain-Zone
    17 Schirmelektrode
    18 Feldoxidschicht (FOX)
    19 Zwischenoxidschicht (ZWOX)
    20 Gate-Metallisierung
    21 Source-Metallisierung
    22 Wanne
    23 Halbleiterkörper
    24 Drift-Zone
    25 Gateoxid
    26 Source-Zone
    27 Kanal-Zone
    28 Durchkontaktierung

Claims (19)

1. Transistoranordnung (1) mit mindestens einem aus mindestens einer in einem Substrat (6) angeordneten Transistorzelle (3) gebildeten aktiven Zellenfeld (2) und einem das aktive Zellenfeld (2) mindestens abschnittsweise umgebenden Randbereich (4), wobei
das Substrat (6) eine Substratoberfläche (7) und eine der Substratoberfläche (7) gegenüberliegende Substratrückseite (8) aufweist,
die Transistorzelle (1) eine Gate-Elektrode (10) aufweist, die gegen das Substrat (6) mit einer Isolatorschicht (12) elektrisch isoliert ist,
der Randbereich (4) eine elektrisch leitende, mit der Gate- Elektrode (10) verbundene Rand-Gatestruktur (14) aufweist und
im Substrat (6) eine Drain-Zone (16) vorgesehen ist,
gekennzeichnet durch
mindestens eine Schirmelektrode (17), die mindestens abschnittsweise zwischen der Rand-Gatestruktur (14) und der Drain-Zone (16) angeordnet ist.
2. Transistoranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Transistorzelle (1) entlang eines Grabens (9) ausgeprägt ist und die Gate-Elektrode (10) im Graben (9) angeordnet ist.
3. Transistoranordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass im Graben (9) unter der Gate-Elektrode (10) eine zur Substratrückseite (8) orientierte Feldelektrode (11) angeordnet ist, die gegen die Gate-Elektrode (10) und gegen das Substrat (6) mit Isolatorschichten (12, 13) elektrisch isoliert ist.
4. Transistoranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass im aktiven Zellenfeld (2) eine Mehrzahl von Transistorzellen (3) angeordnet ist.
5. Transistoranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Transistorzellen (3) streifenförmig ausgeprägt sind.
6. Transistoranordnung nach Anspruch 5, dadurch gekennzeichnet, dass die streifenförmigen Transistorzellen (3) parallel nebeneinander angeordnet sind.
7. Transistoranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die mindestens eine Schirmelektrode (17) mit der Feldelektrode (11) elektrisch leitend verbunden ist.
8. Transistoranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die mindestens eine Schirmelektrode (17) mit einer Source- Metallisierung der Transistoranordnung (1) elektrisch leitend verbunden ist.
9. Transistoranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die mindestens eine Schirmelektrode (17) mit einer Steuereinrichtung elektrisch leitend verbunden, das Potential der Schirmelektrode (17) durch die Steuereinrichtung steuerbar ist und durch das gesteuerte Potential der Schirmelektrode (17) einem Übersprechen von Signalen jeweils zwischen der Rand-Gatestruktur (14) und der Drain-Zone (16) entgegengewirkt ist.
10. Transistoranordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Rand-Gatestruktur (14) als ein das aktive Zellenfeld (2) mindestens teilweise umschließender Gate-Ring aus Polysilizium ausgeführt ist.
11. Transistoranordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Schirmelektrode (17) als planare Schicht aus dotiertem Polysilizium zwischen der Substratoberfläche (7) und der Rand-Gatestruktur (14) und durch Isolatorschichten (18, 19, 13) von diesen elektrisch isoliert angeordnet ist.
12. Transistoranordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass das Substrat (6) im Randbereich (4) eine Dotierung eines ersten Leitungstyps aufweist und die Schirmelektrode (17) durch eine Wanne (22) im Substrat (6) unterhalb der Rand-Gatestruktur (14) ausgebildet ist, wobei die Wanne (22) eine Dotierung des dem ersten Leitungstyp entgegengesetzten Leitungstyps aufweist.
13. Transistoranordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass eine Kapazität zwischen der Rand-Gatestruktur (14) und der Schirmelektrode (17) durch eine zwischen der Rand-Gatestruktur (14) und der Schirmelektrode (17) angeordnete Isolatorschicht (19) mit einer großen Schichtdicke minimiert ist.
14. Transistoranordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Rand-Gatestruktur (14) mit einem Material hoher Leitfähigkeit in einer zweiten Metallisierungsebene zwischen der Substratoberfläche (7) und einer ersten Metallisierungsebene vorgesehen ist, wobei die erste Metallisierungsebene die Source- und Gate-Metallisierungen aufweist.
15. Transistoranordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Rand-Gatestruktur (14) durch die Gate-Metallisierung (20) realisiert ist.
16. Transistoranordnung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass das Material der Rand-Gatestruktur (10) Aluminium enthält.
17. Transistoranordnung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass im Substrat (6) eine leitfähige Drain-Up-Struktur angeordnet ist, die elektrisch gegen das Substrat isoliert ist und die Drain-Zone (16) mit einer über der Substratoberfläche (7) angeordneten Metallisierung elektrisch leitend verbindet.
18. Transistoranordnung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass die Drain-Zone (16) mit einer an die Drain-Zone (16) anschließenden Drain-Metallisierung elektrisch leitend verbunden ist.
19. Transistoranordnung nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, dass zwischen den Gräben (9) benachbarter Transistorzellen (3) Quergräben angeordnet sind, die die Gate-Elektroden (10) und/oder Feldelektroden (11) benachbarter Transistorzellen (3) elektrisch leitend verbinden.
DE10212149A 2002-03-19 2002-03-19 Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität Expired - Lifetime DE10212149B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10212149A DE10212149B4 (de) 2002-03-19 2002-03-19 Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
CNB031076769A CN1297014C (zh) 2002-03-19 2003-03-19 具有位于有源单元阵列外的屏蔽电极的晶体管排列
US10/391,997 US6690062B2 (en) 2002-03-19 2003-03-19 Transistor configuration with a shielding electrode outside an active cell array and a reduced gate-drain capacitance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10212149A DE10212149B4 (de) 2002-03-19 2002-03-19 Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität

Publications (2)

Publication Number Publication Date
DE10212149A1 true DE10212149A1 (de) 2003-10-16
DE10212149B4 DE10212149B4 (de) 2007-10-04

Family

ID=27815770

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10212149A Expired - Lifetime DE10212149B4 (de) 2002-03-19 2002-03-19 Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität

Country Status (3)

Country Link
US (1) US6690062B2 (de)
CN (1) CN1297014C (de)
DE (1) DE10212149B4 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003103056A2 (en) * 2002-05-31 2003-12-11 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device,corresponding module and apparatus ,and method of operating the device
DE10350684A1 (de) * 2003-10-30 2005-06-09 Infineon Technologies Ag Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE10353387A1 (de) * 2003-11-14 2005-06-30 Infineon Technologies Ag Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102006026943A1 (de) * 2006-06-09 2007-12-13 Infineon Technologies Austria Ag Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
DE102006029750A1 (de) * 2006-06-28 2008-01-03 Infineon Technologies Austria Ag Trenchtransistor
DE102004009602B4 (de) * 2004-02-27 2009-09-17 Infineon Technologies Ag Trench-Transistor
DE102005028224B4 (de) * 2005-06-17 2015-08-20 Infineon Technologies Ag Halbleiterbauteil mit einem Transistor
US9218958B2 (en) 2013-12-10 2015-12-22 Infineon Technologies Ag Method for forming a semiconductor device
US9570576B2 (en) 2013-12-10 2017-02-14 Infineon Technologies Ag Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870220B2 (en) * 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
DE10212144B4 (de) * 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6870217B2 (en) * 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method of and apparatus for driving a dual gated MOSFET
CN100508211C (zh) * 2003-01-21 2009-07-01 西北大学 快速开关功率绝缘栅半导体器件
TW583748B (en) * 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP3906184B2 (ja) * 2003-06-11 2007-04-18 株式会社東芝 半導体装置およびその製造方法
US6913977B2 (en) * 2003-09-08 2005-07-05 Siliconix Incorporated Triple-diffused trench MOSFET and method of fabricating the same
DE10341793B4 (de) * 2003-09-10 2021-09-23 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US20050269630A1 (en) * 2004-06-04 2005-12-08 Jianjun Cao Trench type semiconductor device with reduced Qgd
GB0419556D0 (en) * 2004-09-03 2004-10-06 Koninkl Philips Electronics Nv Semiconductor device
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
CN101882583A (zh) 2005-04-06 2010-11-10 飞兆半导体公司 沟栅场效应晶体管及其形成方法
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101296984B1 (ko) * 2005-06-10 2013-08-14 페어차일드 세미컨덕터 코포레이션 전하 균형 전계 효과 트랜지스터
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005052734B4 (de) * 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US8921193B2 (en) * 2006-01-17 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-gate dielectric process using hydrogen annealing
US8618601B2 (en) * 2009-08-14 2013-12-31 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET with increased source-metal contact
US8193580B2 (en) * 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US7633119B2 (en) * 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
US8236651B2 (en) * 2009-08-14 2012-08-07 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET device and fabrication
US7355262B2 (en) * 2006-03-17 2008-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion topography engineering for high performance CMOS fabrication
DE102006036347B4 (de) * 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
US9252251B2 (en) 2006-08-03 2016-02-02 Infineon Technologies Austria Ag Semiconductor component with a space saving edge structure
US7816729B2 (en) * 2006-08-08 2010-10-19 Fwu-Iuan Hshieh Trenched MOSFET device with trenched contacts
DE102007004323A1 (de) * 2007-01-29 2008-07-31 Infineon Technologies Austria Ag Bauelementanordnung mit einem eine Feldelektrode aufweisenden MOS-Transistor
DE102007008777B4 (de) 2007-02-20 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
US8021563B2 (en) * 2007-03-23 2011-09-20 Alpha & Omega Semiconductor, Ltd Etch depth determination for SGT technology
US7521332B2 (en) * 2007-03-23 2009-04-21 Alpha & Omega Semiconductor, Ltd Resistance-based etch depth determination for SGT technology
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20090184373A1 (en) * 2008-01-18 2009-07-23 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
JP2009188294A (ja) * 2008-02-08 2009-08-20 Nec Electronics Corp パワーｍｏｓｆｅｔ
US8866255B2 (en) * 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US8008719B2 (en) * 2008-10-09 2011-08-30 Hvvi Semiconductors, Inc. Transistor structure having dual shield layers
US8008720B2 (en) * 2008-10-09 2011-08-30 Hvvi Semiconductors, Inc. Transistor structure having a conductive layer formed contiguous in a single deposition
US8415739B2 (en) * 2008-11-14 2013-04-09 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US8552535B2 (en) * 2008-11-14 2013-10-08 Semiconductor Components Industries, Llc Trench shielding structure for semiconductor device and method
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US7911260B2 (en) * 2009-02-02 2011-03-22 Infineon Technologies Ag Current control circuits
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US8222090B2 (en) * 2009-08-04 2012-07-17 Fairchild Semiconductor Corporation Modular die and mask for semiconductor processing
TWI380448B (en) * 2009-09-16 2012-12-21 Anpec Electronics Corp Overlapping trench gate semiconductor device and manufacturing method thereof
US8187939B2 (en) * 2009-09-23 2012-05-29 Alpha & Omega Semiconductor Incorporated Direct contact in trench with three-mask shield gate process
US20110084332A1 (en) * 2009-10-08 2011-04-14 Vishay General Semiconductor, Llc. Trench termination structure
US9425305B2 (en) * 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US8198678B2 (en) * 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
EP2543072B1 (de) 2010-03-02 2021-10-06 Vishay-Siliconix Strukturen und verfahren zur herstellung von doppelgate-vorrichtungen
US8431457B2 (en) * 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
DE112012002136T5 (de) 2011-05-18 2014-03-13 Vishay-Siliconix Halbleitervorrichtung
US8829603B2 (en) 2011-08-18 2014-09-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET package
US8816431B2 (en) * 2012-03-09 2014-08-26 Fairchild Semiconductor Corporation Shielded gate MOSFET device with a funnel-shaped trench
TW201403782A (zh) * 2012-07-04 2014-01-16 Ind Tech Res Inst 基底穿孔的製造方法、矽穿孔結構及其電容控制方法
US9455205B2 (en) * 2012-10-09 2016-09-27 Infineon Technologies Ag Semiconductor devices and processing methods
US9099419B2 (en) 2012-10-09 2015-08-04 Infineon Technologies Ag Test method and test arrangement
US8963240B2 (en) * 2013-04-26 2015-02-24 Alpha And Omega Semiconductor Incorporated Shielded gate trench (SGT) mosfet devices and manufacturing processes
CN107078161A (zh) 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路
CN106298924A (zh) * 2015-06-03 2017-01-04 北大方正集团有限公司 场效应晶体管的制备方法和场效应晶体管
US9391194B1 (en) 2015-06-19 2016-07-12 Sanken Electric Co., Ltd. High voltage vertical FPMOS fets
JP6602698B2 (ja) * 2016-03-11 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
CN111697082A (zh) * 2019-03-11 2020-09-22 南京紫竹微电子有限公司 屏蔽栅极沟槽半导体装置及其制造方法
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
CN112838007B (zh) * 2020-12-31 2022-07-05 北京燕东微电子科技有限公司 一种沟槽栅功率器件及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
EP0925610A1 (de) * 1996-07-16 1999-06-30 Siemens Aktiengesellschaft Halbleiterbauelement mit einer steuerelektrode zur modulation der leitfähigkeit eines kanalbereichs unter verwendung einer feldplattenstruktur
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
KR100415490B1 (ko) * 1999-01-11 2004-01-24 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 파워 모스 소자 및 그 제조 방법

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122860B2 (en) 2002-05-31 2006-10-17 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices
WO2003103056A3 (en) * 2002-05-31 2004-02-05 Koninkl Philips Electronics Nv Trench-gate semiconductor device,corresponding module and apparatus ,and method of operating the device
WO2003103056A2 (en) * 2002-05-31 2003-12-11 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device,corresponding module and apparatus ,and method of operating the device
DE10350684B4 (de) * 2003-10-30 2008-08-28 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE10350684A1 (de) * 2003-10-30 2005-06-09 Infineon Technologies Ag Leistungstransistoranordnung und Verfahren zu deren Herstellung
US7186618B2 (en) 2003-10-30 2007-03-06 Infineon Technologies Ag Power transistor arrangement and method for fabricating it
US7250343B2 (en) 2003-11-14 2007-07-31 Infineon Technologies Ag Power transistor arrangement and method for fabricating it
DE10353387A1 (de) * 2003-11-14 2005-06-30 Infineon Technologies Ag Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE10353387B4 (de) * 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE102004009602B4 (de) * 2004-02-27 2009-09-17 Infineon Technologies Ag Trench-Transistor
DE102005028224B4 (de) * 2005-06-17 2015-08-20 Infineon Technologies Ag Halbleiterbauteil mit einem Transistor
DE102006026943B4 (de) * 2006-06-09 2011-01-05 Infineon Technologies Austria Ag Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
US8093655B2 (en) 2006-06-09 2012-01-10 Infineon Technologies Austria Ag Integrated circuit including a trench transistor having two control electrodes
DE102006026943A1 (de) * 2006-06-09 2007-12-13 Infineon Technologies Austria Ag Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
US7535055B2 (en) 2006-06-28 2009-05-19 Infineon Technologies Austria Ag Trench transistor
DE102006029750A1 (de) * 2006-06-28 2008-01-03 Infineon Technologies Austria Ag Trenchtransistor
DE102006029750B4 (de) * 2006-06-28 2010-12-02 Infineon Technologies Austria Ag Trenchtransistor und Verfahren zur Herstellung
US9218958B2 (en) 2013-12-10 2015-12-22 Infineon Technologies Ag Method for forming a semiconductor device
US9558933B2 (en) 2013-12-10 2017-01-31 Infineon Technologies Ag Method for forming a semiconductor device
US9570576B2 (en) 2013-12-10 2017-02-14 Infineon Technologies Ag Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation

Also Published As

Publication number Publication date
DE10212149B4 (de) 2007-10-04
CN1297014C (zh) 2007-01-24
US6690062B2 (en) 2004-02-10
CN1445861A (zh) 2003-10-01
US20030178676A1 (en) 2003-09-25

Similar Documents

Publication Publication Date Title
DE10212149B4 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE10212144B4 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE102013022360B3 (de) Halbbrückenschaltung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE69616013T2 (de) Halbleiteranordnung vom hochspannungs-ldmos-typ
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102005041257B4 (de) Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102012104503B4 (de) Halbleitervorrichtung und integrierte Schaltung mit der Halbleitervorrichtung
WO1997035346A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE3537004A1 (de) Vdmos-baustein
DE2853736A1 (de) Feldeffektanordnung
DE102007018631A1 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE10026740C2 (de) Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung
DE102015109330A1 (de) Halbleiterschaltvorrichtungen mit unterschiedlichen lokalen Transkonduktanzen
EP1774596A2 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE102014114100A1 (de) Igbt mit reduzierter rückwirkungskapazität
DE102015109329B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
EP0098496A1 (de) IGFET mit Injektorzone
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE69520281T2 (de) Hochgeschwindigkeit-MOS-Technologie-Leistungsanordnung in integrierter Struktur mit reduziertem Gatewiderstand
DE69318346T2 (de) Schutzdiode für ein vertikales Halbleiterbauelement
EP1273043B1 (de) Cmos-kompatibler lateraler dmos-transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right