CN114628497B - 一种集成栅控二极管的碳化硅mosfet元胞版图结构 - Google Patents

一种集成栅控二极管的碳化硅mosfet元胞版图结构 Download PDF

Info

Publication number
CN114628497B
CN114628497B CN202210525778.9A CN202210525778A CN114628497B CN 114628497 B CN114628497 B CN 114628497B CN 202210525778 A CN202210525778 A CN 202210525778A CN 114628497 B CN114628497 B CN 114628497B
Authority
CN
China
Prior art keywords
region
area
silicon carbide
type
layout structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210525778.9A
Other languages
English (en)
Other versions
CN114628497A (zh
Inventor
顾航
高巍
戴茂州
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Rongsi Semiconductor Co ltd
Original Assignee
Chengdu Rongsi Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Rongsi Semiconductor Co ltd filed Critical Chengdu Rongsi Semiconductor Co ltd
Priority to CN202210525778.9A priority Critical patent/CN114628497B/zh
Publication of CN114628497A publication Critical patent/CN114628497A/zh
Application granted granted Critical
Publication of CN114628497B publication Critical patent/CN114628497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种集成栅控二极管的碳化硅MOSFET元胞版图结构，属于功率半导体器件技术领域。本发明采用分离栅设计，单片集成了栅控二极管；版图上将栅控二极管集成到了每一个MOSFET元胞内部，并且从图形上将栅控二极管与MOSFET的分离栅沟道设计为圆形，以解决分离栅边缘电场集中所带来的可靠性问题。为了获得更高的沟道密度，将MOSFET的外侧沟道从版图上设计成六边形。相对于传统单片集成中将主副器件分别单独布局的方法，本发明的优点在于均匀的将主器件MOSFET和集成器件栅控二极管布置到了整个有源区，使得两种器件都获得更大的有效散热面积，提高了各自的电流能力和鲁棒性。

Description

一种集成栅控二极管的碳化硅MOSFET元胞版图结构
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种集成栅控二极管的碳化硅MOSFET元胞版图布局方法。
背景技术
宽禁带半导体材料SiC是制备高压电力电子器件的理想材料，相对于Si材料，SiC材料具有击穿电场强度高（4×106V/cm）、载流子饱和漂移速度高(2×107cm/s)、热导率高、热稳定性好等优点，因此特别适合用于大功率、高压、高温和抗辐射的电子器件中。
SiC VDMOS是SiC功率器件中较为常用的一种器件，相对于双极型的器件，由于SiCVDMOS没有电荷存储效应，所以其拥有更好的频率特性以及更低的开关损耗。同时SiC材料的宽禁带使得SiC VDMOS的工作温度可以高达300℃。
但是平面型SiC VDMOS存在两个问题，其一是JFET区的密度较大，引入了较大的密勒电容，增加了器件的动态损耗；其二是寄生的SiC体二极管导通压降太高，并且其为双极型器件，存在较大的反向恢复电流，此外碳化硅BPD缺陷造成的双极退化现象使得该体二极管的导通压降随着使用时间的增长持续升高，因此，SiC VDMOS的体二极管无法直接作为续流二极管使用。
为了解决这两个问题，我们提出了一种集成栅控二极管的碳化硅MOSFET元胞版图布局方法。在本发明的版图布局方法中，我们采用分离栅的设计方式在碳化硅MOSFET元胞中间集成了栅控二极管。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，针对碳化硅功率半导体的高频开关应用需求，提供了一种集成栅控二极管的碳化硅MOSFET元胞版图结构。
为解决上述技术问题，本发明技术方案如下：
一种集成栅控二极管的碳化硅MOSFET元胞版图结构，包括第一区域1，第二区域2，第三区域3，第四区域4，第五区域5，第六区域6，第七区域7，第八区域8，第九区域9，第十区域10，第十一区域11，第十二区域12，第十三区域13，第十四区域14，第十五区域15，第十六区域16，第十七区域17，第十八区域18，第一九一区域191，第一九二区域192，第二零一区域201，第二零二区域202，第二零三区域203，第二零四区域204，第二零五区域205；
所述第一区域1为内角为60度的扇形；所述第二区域2、第三区域3、第四区域4、第五区域5、第六区域6、第七区域7、第八区域8、第九区域9、第十区域10、第十一区域11、第十二区域12都为内角起始角度与所述第一区域1相同、半径依次递增的环形，并且后者的内环半径等于前者的外环半径，所述第十四区域14是位于所述第十二区域12的中轴延长线上的矩形，与中轴延长线垂直，并对称于所述中轴延长线；所述第十五区域15是位于所述第十四区域14内部中间的矩形；所述第一九一区域191和所述第一九二区域192为位于所述第十四区域14内部第十五区域15左右两侧的矩形；所述第十三区域13是一等边三角形减去所述第一区域1、第二区域2、第三区域3、第四区域4、第五区域5、第六区域6、第七区域7、第八区域8、第九区域9、第十区域10、第十一区域11、第十二区域12、第十四区域14、第十五区域15、第一九一区域191、第一九二区域192的剩余区域，所述等边三角形的高为所述第一区域1圆心到所述第十四区域14远离所述圆心的矩形长边中点之间的直线；所述第十六区域16为梯形，其上底与第十三区域13和第十四区域14相接，底角等于60°；所述第十七区域17为上底与所述第十六区域16相接的相似梯形；所述第十八区域18为上底与所述第十七区域17相接的相似梯形；所述第二百区域200为所述第一区域1、第二区域2、第三区域3、第四区域4、第五区域5、第六区域6、第七区域7、第八区域8、第九区域9、第十区域10、第十一区域11、第十二区域12、第十三区域13、第十四区域14、第十五区域15、第十六区域16、第十七区域17、第十八区域18、第一九一区域191、第一九二区域192的总和；第二零一区域201为所述第二百区域200逆时针转动60度得到，且与所述第二百区域200相接；第二零二区域202为所述第二零一区域201逆时针转动60度得到，且与所述第二零一区域201相接；第二零三区域203为所述第二零二区域202逆时针转动60度得到，且与所述第二零二区域202相接；第二零四区域204为所述第二零三区域203逆时针转动60度得到，且与所述第二零三区域203相接；第二零五区域205为所述第二零四区域204逆时针转动60度得到，且与所述第二零四区域204相接。
作为优选方式，所述第一区域1自上而下包含源极金属33、第一P型源区241。
作为优选方式，所述第二区域2自上而下包含源极金属33、第一N型源区251、第一P型井区261。
作为优选方式，所述第三区域3自上而下包含源极金属33、第一层间介质321、第一多晶硅311、第一栅氧化层301、第一N型源区251、第一P型井区261。
作为优选方式，所述第四区域4自上而下包含源极金属33、第一层间介质321、第一多晶硅311、第一栅氧化层301、第一N型导流层281、第一P型井区261。
作为优选方式，所述第五区域5自上而下包含源极金属33、第一层间介质321、第一多晶硅311、第一栅氧化层301、第一N型导流层281、第一P型埋层271。
作为优选方式，所述第六区域6自上而下包含源极金属33、第一层间介质321、第一N型导流层281、第一P型埋层271。
作为优选方式，所述第七区域7自上而下包含源极金属33、第一层间介质321、第一N型导流层281。
作为优选方式，所述第八区域8自上而下包含源极金属33、第一层间介质321。
作为优选方式，所述第九区域9自上而下包含源极金属33、第一层间介质321、第二N型导流层282。
作为优选方式，第十区域10自上而下包含源极金属33、第一层间介质321、第二N型导流层282、第二P型埋层272。
作为优选方式，第十一区域11自上而下包含源极金属33、第一层间介质321、第二多晶硅312、第二栅氧化层302、第二N型导流层282、第二P型埋层272。
作为优选方式，第十二区域12自上而下包含源极金属33、第一层间介质321、第二多晶硅312、第二栅氧化层302、第二P型井区262。
作为优选方式，所述第十三区域13自上而下包含源极金属33、第一层间介质321、第二多晶硅312、第二栅氧化层302、第二N型源区252、第二P型井区262。
作为优选方式，所述第十四区域14包含源极金属33、源极金属33下方的第一层间介质321和第二层间介质322、第一层间介质321下方的第二N型源区252、第二层间介质322下方的第三N型源区253、第二N型源区252下方的第二P型井区262、第三N型源区253下方的第三P型井区263。
作为优选方式，所述第十五区域15自上而下包含源极金属33、第二P型源区242。
作为优选方式，所述第十六区域16自上而下包含源极金属33、第二层间介质322、第三多晶硅313、第三栅氧化层303、第三N型源区253、第三P型井区263。
作为优选方式，所述第十七区域17自上而下包含源极金属33、第二层间介质322、第三多晶硅313、第三栅氧化层303、第三P型井区263、JFET注入区29。
作为优选方式，所述第十八区域18自上而下包含源极金属33、第二层间介质322、第三多晶硅313、第三栅氧化层303、JFET注入区29。
与现有技术相比，本发明的有益效果是：
在本发明的版图布局方案中，从图形上将栅控二极管与MOSFET的分离栅沟道设计为圆形，缓解了分离栅边缘电场集中所带来的可靠性问题；
在本发明的版图布局方案中，对不同沟道比例进行了分配。栅控二极管不需要承受非常大的电流，因此在元胞中它的沟道长度最低；而与之配合的分离栅MOSFET沟道由于沟道电阻高于常规沟道，因此采用了第二短的沟道长度；最后，用于导通的低电阻常规沟道分布在整个元胞的外边缘，为三种沟道中最长的。这样可以在保证器件拥有足够低的导通电阻的同时，降低了分离栅MOSFET的电流，从而降低了由于热载流子注入对分离栅造成的退化，提高了长期可靠性；
在本发明的版图布局方案中，将MOSFET的外侧沟道从版图上设计成六边形，从而提高了器件的综合沟道密度；
在本发明的版图布局方案中，将栅控二极管集成到了每一个MOSFET元胞内部。相对于传统单片集成中将主副器件分别单独布局的方法，本发明的优点在于均匀的将主器件MOSFET和集成器件栅控二极管布置到了整个有源区，这使得两种器件都获得更大的有效散热面积，提高了各自的电流能力和鲁棒性。
附图说明
图1 为本发明实施例的一种集成栅控二极管的碳化硅MOSFET元胞版图示意图。
图2 为本发明实施例沿着图1中x方向获得元胞的切面结构示意图。
图3 为本发明实施例的一种集成栅控二极管的碳化硅MOSFET正向导通电流路径示意图。
图4 为本发明实施例的一种集成栅控二极管的碳化硅MOSFET反向续流电流路径示意图。
1为第一区域，2为第二区域，3为第三区域，4为第四区域，5为第五区域，6为第六区域，7为第七区域，8为第八区域，9为第九区域，10为第十区域，11为第十一区域，12为第十二区域，13为第十三区域，14为第十四区域，15为第十五区域，16为第十六区域，17为第十七区域，18为第十八区域，191为第一九一区域， 192为第一九二区域，200为第二百区域，201为第二零一区域，202为第二零二区域，203为第二零三区域，204为第二零四区域，205为第二零五区域，21为背面金属，22为N型碳化硅衬底，23为N型碳化硅外延层，241为第一P型源区，242为第二P型源区，251为第一N型源区，252为第二N型源区，253为第三N型源区，261为第一P型井区，262为第二P型井区，263为第三P型井区，271为第一P型埋层，272为第二P型埋层，281为第一N型导流层，282为第二N型导流层，29为JFET注入区，301为第一栅氧化层，302为第二栅氧化层，303为第三栅氧化层，311为第一多晶硅，312为第二多晶硅，313为第三多晶硅，321为第一层间介质，322为第二层间介质，33为源极金属。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，本实施例提供一种集成栅控二极管的碳化硅MOSFET元胞版图结构，包括第一区域1，第二区域2，第三区域3，第四区域4，第五区域5，第六区域6，第七区域7，第八区域8，第九区域9，第十区域10，第十一区域11，第十二区域12，第十三区域13，第十四区域14，第十五区域15，第十六区域16，第十七区域17，第十八区域18，第一九一区域191，第一九二区域192，第二零一区域201，第二零二区域202，第二零三区域203，第二零四区域204，第二零五区域205。
所述第一区域1为内角为60度的扇形；所述第二区域2、第三区域3、第四区域4、第五区域5、第六区域6、第七区域7、第八区域8、第九区域9、第十区域10、第十一区域11、第十二区域12都为内角起始角度与所述第一区域1相同、半径依次递增的环形，并且后者的内环半径等于前者的外环半径，所述第十四区域14是位于所述第十二区域12的中轴延长线上的矩形，与中轴延长线垂直，并对称于所述中轴延长线；所述第十五区域15是位于所述第十四区域14内部中间的矩形；所述第一九一区域191和所述第一九二区域192为位于所述第十四区域14内部第十五区域15左右两侧的矩形；所述第十三区域13是一等边三角形减去所述第一区域1、第二区域2、第三区域3、第四区域4、第五区域5、第六区域6、第七区域7、第八区域8、第九区域9、第十区域10、第十一区域11、第十二区域12、第十四区域14、第十五区域15、第一九一区域191、第一九二区域192的剩余区域，所述等边三角形的高为所述第一区域1圆心到所述第十四区域14远离所述圆心的矩形长边中点之间的直线；所述第十六区域16为梯形，其上底与第十三区域13和第十四区域14相接，底角等于60°；所述第十七区域17为上底与所述第十六区域16相接的相似梯形；所述第十八区域18为上底与所述第十七区域17相接的相似梯形；所述第二百区域200为所述第一区域1、第二区域2、第三区域3、第四区域4、第五区域5、第六区域6、第七区域7、第八区域8、第九区域9、第十区域10、第十一区域11、第十二区域12、第十三区域13、第十四区域14、第十五区域15、第十六区域16、第十七区域17、第十八区域18、第一九一区域191、第一九二区域192的总和；第二零一区域201为所述第二百区域200逆时针转动60度得到，且与所述第二百区域200相接；第二零二区域202为所述第二零一区域201逆时针转动60度得到，且与所述第二零一区域201相接；第二零三区域203为所述第二零二区域202逆时针转动60度得到，且与所述第二零二区域202相接；第二零四区域204为所述第二零三区域203逆时针转动60度得到，且与所述第二零三区域203相接；第二零五区域205为所述第二零四区域204逆时针转动60度得到，且与所述第二零四区域204相接。
沿着图1中x方向获得元胞的切面如图2所示。从图2中可以看到，所述第一区域1自上而下包含源极金属33、第一P型源区241。
所述第二区域2自上而下包含源极金属33、第一N型源区251、第一P型井区261。
所述第三区域3自上而下包含源极金属33、第一层间介质321、第一多晶硅311、第一栅氧化层301、第一N型源区251、第一P型井区261。
所述第四区域4自上而下包含源极金属33、第一层间介质321、第一多晶硅311、第一栅氧化层301、第一N型导流层281、第一P型井区261。
所述第五区域5自上而下包含源极金属33、第一层间介质321、第一多晶硅311、第一栅氧化层301、第一N型导流层281、第一P型埋层271。
所述第六区域6自上而下包含源极金属33、第一层间介质321、第一N型导流层281、第一P型埋层271。
所述第七区域7自上而下包含源极金属33、第一层间介质321、第一N型导流层281。
所述第八区域8自上而下包含源极金属33、第一层间介质321。
所述第九区域9自上而下包含源极金属33、第一层间介质321、第二N型导流层282。
第十区域10自上而下包含源极金属33、第一层间介质321、第二N型导流层282、第二P型埋层272。
第十一区域11自上而下包含源极金属33、第一层间介质321、第二多晶硅312、第二栅氧化层302、第二N型导流层282、第二P型埋层272。
第十二区域12自上而下包含源极金属33、第一层间介质321、第二多晶硅312、第二栅氧化层302、第二P型井区262。
所述第十三区域13自上而下包含源极金属33、第一层间介质321、第二多晶硅312、第二栅氧化层302、第二N型源区252、第二P型井区262。
所述第十四区域14包含源极金属33、源极金属33下方的第一层间介质321和第二层间介质322、第一层间介质321下方的第二N型源区252、第二层间介质322下方的第三N型源区253、第二N型源区252下方的第二P型井区262、第三N型源区253下方的第三P型井区263。
所述第十五区域15自上而下包含源极金属33、第二P型源区242。
所述第十六区域16自上而下包含源极金属33、第二层间介质322、第三多晶硅313、第三栅氧化层303、第三N型源区253、第三P型井区263。
所述第十七区域17自上而下包含源极金属33、第二层间介质322、第三多晶硅313、第三栅氧化层303、第三P型井区263、JFET注入区29。
所述第十八区域18自上而下包含源极金属33、第二层间介质322、第三多晶硅313、第三栅氧化层303、JFET注入区29。
当本发明的一种集成栅控二极管的碳化硅MOSFET元胞处于正向导通状态时，正向导通电流将通过常规MOSFET和分离栅MOSFET进行流通（如图3），此时流过常规MOSFET的电流为Ids1，流过分离栅MOSFET的电流为Ids2，由于常规MOSFET的沟道密度高于分离栅MOSFET，因此电流将主要通过常规MOSFET，这样在一定程度上保护了分离栅，缓解了由于热载流子注入造成的分离栅退化，提高了其长期可靠性。
当本发明的一种集成栅控二极管的碳化硅MOSFET元胞处于反向续流状态时，反向电流将通过栅控二极管进行流通（如图4），此时的电流为Ids，由于栅控二极管为单极型器件，因此利用栅控二极管进行反向续流可以大幅度降低反向恢复电流。并且栅控二极管的导通压降可调，可以降低利用栅控二极管续流时造成的动态损耗。

Claims (19)

1.一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：包括第一区域（1），第二区域（2），第三区域（3），第四区域（4），第五区域（5），第六区域（6），第七区域（7），第八区域（8），第九区域（9），第十区域（10），第十一区域（11），第十二区域（12），第十三区域（13），第十四区域（14），第十五区域（15），第十六区域（16），第十七区域（17），第十八区域（18），第一九一区域（191），第一九二区域（192），第二零一区域（201），第二零二区域（202），第二零三区域（203），第二零四区域（204），第二零五区域（205）；
所述第一区域（1）为内角为60度的扇形；所述第二区域（2）、第三区域（3）、第四区域（4）、第五区域（5）、第六区域（6）、第七区域（7）、第八区域（8）、第九区域（9）、第十区域（10）、第十一区域（11）、第十二区域（12）都为内角起始角度与所述第一区域（1）相同、半径依次递增的环形，并且后者的内环半径等于前者的外环半径，所述第十四区域（14）是位于所述第十二区域（12）的中轴延长线上的矩形，与中轴延长线垂直，并对称于所述中轴延长线；所述第十五区域（15）是位于所述第十四区域（14）内部中间的矩形；所述第一九一区域（191）和所述第一九二区域（192）为位于所述第十四区域（14）内部第十五区域（15）左右两侧的矩形；所述第十三区域（13）是一等边三角形减去所述第一区域（1）、第二区域（2）、第三区域（3）、第四区域（4）、第五区域（5）、第六区域（6）、第七区域（7）、第八区域（8）、第九区域（9）、第十区域（10）、第十一区域（11）、第十二区域（12）、第十四区域（14）、第十五区域（15）、第一九一区域（191）、第一九二区域（192）的剩余区域，所述等边三角形的高为所述第一区域（1）圆心到所述第十四区域（14）远离所述圆心的矩形长边中点之间的直线；所述第十六区域（16）为梯形，其上底与第十三区域（13）和第十四区域（14）相接，底角等于60°；所述第十七区域（17）为上底与所述第十六区域（16）的下底相接的相似梯形；所述第十八区域（18）为上底与所述第十七区域（17）的下底相接的相似梯形；第二百区域（200）为所述第一区域（1）、第二区域（2）、第三区域（3）、第四区域（4）、第五区域（5）、第六区域（6）、第七区域（7）、第八区域（8）、第九区域（9）、第十区域（10）、第十一区域（11）、第十二区域（12）、第十三区域（13）、第十四区域（14）、第十五区域（15）、第十六区域（16）、第十七区域（17）、第十八区域（18）、第一九一区域（191）、第一九二区域（192）的总和；第二零一区域（201）为所述第二百区域（200）逆时针转动60度得到，且与所述第二百区域（200）相接；第二零二区域（202）为所述第二零一区域（201）逆时针转动60度得到，且与所述第二零一区域（201）相接；第二零三区域（203）为所述第二零二区域（202）逆时针转动60度得到，且与所述第二零二区域（202）相接；第二零四区域（204）为所述第二零三区域（203）逆时针转动60度得到，且与所述第二零三区域（203）相接；第二零五区域（205）为所述第二零四区域（204）逆时针转动60度得到，且与所述第二零四区域（204）相接。
2.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第一区域（1）自上而下包含源极金属（33）、第一P型源区（241）。
3.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第二区域（2）自上而下包含源极金属（33）、第一N型源区（251）、第一P型井区（261）。
4.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第三区域（3）自上而下包含源极金属（33）、第一层间介质（321）、第一多晶硅（311）、第一栅氧化层（301）、第一N型源区（251）、第一P型井区（261）。
5.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第四区域（4）自上而下包含源极金属（33）、第一层间介质（321）、第一多晶硅（311）、第一栅氧化层（301）、第一N型导流层（281）、第一P型井区（261）。
6.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第五区域（5）自上而下包含源极金属（33）、第一层间介质（321）、第一多晶硅（311）、第一栅氧化层（301）、第一N型导流层（281）、第一P型埋层（271）。
7.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第六区域（6）自上而下包含源极金属（33）、第一层间介质（321）、第一N型导流层（281）、第一P型埋层（271）。
8.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第七区域（7）自上而下包含源极金属（33）、第一层间介质（321）、第一N型导流层（281）。
9.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第八区域（8）自上而下包含源极金属（33）、第一层间介质（321）。
10.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第九区域（9）自上而下包含源极金属（33）、第一层间介质（321）、第二N型导流层（282）。
11.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：第十区域（10）自上而下包含源极金属（33）、第一层间介质（321）、第二N型导流层（282）、第二P型埋层（272）。
12.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：第十一区域（11）自上而下包含源极金属（33）、第一层间介质（321）、第二多晶硅（312）、第二栅氧化层（302）、第二N型导流层（282）、第二P型埋层（272）。
13.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：第十二区域（12）自上而下包含源极金属（33）、第一层间介质（321）、第二多晶硅（312）、第二栅氧化层（302）、第二P型井区（262）。
14.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第十三区域（13）自上而下包含源极金属（33）、第一层间介质（321）、第二多晶硅（312）、第二栅氧化层（302）、第二N型源区（252）、第二P型井区（262）。
15.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第十四区域（14）包含源极金属（33）、源极金属（33）下方的第一层间介质（321）和第二层间介质（322）、第一层间介质（321）下方的第二N型源区（252）、第二层间介质（322）下方的第三N型源区（253）、第二N型源区（252）下方的第二P型井区（262）、第三N型源区（253）下方的第三P型井区（263）。
16.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第十五区域（15）自上而下包含源极金属（33）、第二P型源区（242）。
17.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第十六区域（16）自上而下包含源极金属（33）、第二层间介质（322）、第三多晶硅（313）、第三栅氧化层（303）、第三N型源区（253）、第三P型井区（263）。
18.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第十七区域（17）自上而下包含源极金属（33）、第二层间介质（322）、第三多晶硅（313）、第三栅氧化层（303）、第三P型井区（263）、JFET注入区（29）。
19.根据权利要求1所述的一种集成栅控二极管的碳化硅MOSFET元胞版图结构，其特征在于：所述第十八区域（18）自上而下包含源极金属（33）、第二层间介质（322）、第三多晶硅（313）、第三栅氧化层（303）、JFET注入区（29）。
CN202210525778.9A 2022-05-16 2022-05-16 一种集成栅控二极管的碳化硅mosfet元胞版图结构 Active CN114628497B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210525778.9A CN114628497B (zh) 2022-05-16 2022-05-16 一种集成栅控二极管的碳化硅mosfet元胞版图结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210525778.9A CN114628497B (zh) 2022-05-16 2022-05-16 一种集成栅控二极管的碳化硅mosfet元胞版图结构

Publications (2)

Publication Number Publication Date
CN114628497A CN114628497A (zh) 2022-06-14
CN114628497B true CN114628497B (zh) 2022-08-05

Family

ID=81907316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210525778.9A Active CN114628497B (zh) 2022-05-16 2022-05-16 一种集成栅控二极管的碳化硅mosfet元胞版图结构

Country Status (1)

Country Link
CN (1) CN114628497B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309086A (zh) * 2018-08-24 2019-02-05 电子科技大学 一种阴极短路栅控晶闸管版图设计方法
JP2019075934A (ja) * 2017-10-18 2019-05-16 富士電機株式会社 炭化珪素ｍｏｓｆｅｔインバータ回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US7084456B2 (en) * 1999-05-25 2006-08-01 Advanced Analogic Technologies, Inc. Trench MOSFET with recessed clamping diode using graded doping
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
US7982239B2 (en) * 2007-06-13 2011-07-19 Northrop Grumman Corporation Power switching transistors
JP6065554B2 (ja) * 2012-12-03 2017-01-25 富士電機株式会社 比較器
US20170213908A1 (en) * 2014-07-25 2017-07-27 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
DE102015103072B4 (de) * 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
US9324807B1 (en) * 2015-07-10 2016-04-26 United Silicon Carbide, Inc. Silicon carbide MOSFET with integrated MOS diode
US10381826B2 (en) * 2016-04-22 2019-08-13 Globalfoundries Singapore Pte. Ltd. Integrated circuit electrostatic discharge protection
CN109119490A (zh) * 2018-08-24 2019-01-01 电子科技大学 一种复合结构的槽栅二极管
EP3736864B1 (en) * 2019-05-06 2023-04-19 Infineon Technologies Austria AG Semiconductor device
CN112802841B (zh) * 2021-04-08 2021-07-09 成都蓉矽半导体有限公司 一种具有密勒钳位功能的功率mosfet
CN113284954B (zh) * 2021-07-22 2021-09-24 成都蓉矽半导体有限公司 一种高沟道密度的碳化硅mosfet及其制备方法
CN114122123B (zh) * 2022-01-26 2022-04-22 成都蓉矽半导体有限公司 集成高速续流二极管的碳化硅分离栅mosfet及制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075934A (ja) * 2017-10-18 2019-05-16 富士電機株式会社 炭化珪素ｍｏｓｆｅｔインバータ回路
CN109309086A (zh) * 2018-08-24 2019-02-05 电子科技大学 一种阴极短路栅控晶闸管版图设计方法

Also Published As

Publication number Publication date
CN114628497A (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
CN105431946B (zh) 具有平面状通道的垂直功率金氧半场效晶体管元胞
US9299695B2 (en) Semiconductor device
CN109192779B (zh) 一种碳化硅mosfet器件及其制造方法
CN109244136B (zh) 槽底肖特基接触SiC MOSFET器件
CN113130627B (zh) 一种集成沟道二极管的碳化硅鳍状栅mosfet
CN108807505B (zh) 一种碳化硅mosfet器件及其制造方法
CN112234095B (zh) 含有增强元胞设计的功率mosfet器件
JPH04312981A (ja) 高耐圧半導体装置
US8334581B2 (en) Semiconductor device exhibiting withstand voltages in the forward and reverse directions
TW201427035A (zh) 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
CN112687746A (zh) 碳化硅平面mosfet器件及制备方法
CN108447905A (zh) 一种具有沟槽隔离栅极结构的超结igbt
CN112687745B (zh) 碳化硅沟槽mosfet器件及制备方法
KR20100085508A (ko) 전계 분산 효과를 갖는 수직 게이트형 바이폴라 트렌지스터
CN109920838B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
CN114628497B (zh) 一种集成栅控二极管的碳化硅mosfet元胞版图结构
CN116845092A (zh) 集成肖特基二极管的SiC功率半导体器件
US20220181443A1 (en) Power MOSFET With Enhanced Cell Design
CN115425064A (zh) 集成反向sbd的高可靠性碳化硅mosfet器件及制备方法
CN110265477B (zh) 具有pnp穿通三极管的igbt器件
CN114284344B (zh) 一种优化电流分布的碳化硅结势垒肖特基二极管
US11610987B2 (en) NPNP layered MOS-gated trench device having lowered operating voltage
CN114678413B (zh) 集成p型沟道的高可靠性碳化硅mosfet器件
KR102719789B1 (ko) 낮은 작동 전압을 갖는 npnp 층상 mos 게이트 트렌치 디바이스
US12074198B2 (en) Semiconductor device with improved temperature uniformity

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant