一种具有密勒钳位功能的功率MOSFET
技术领域
本发明属于功率半导体器件技术领域,具体涉及一种具有密勒钳位功能的功率MOSFET。
背景技术
功率MOSFET被广泛应用于电力电子领域。相比于双极型器件(例如IGBT),功率MOSFET具有更低的开关损耗,这让其在高频应用场景下更具竞争力。
但是更高的开关速度带来的是dv/dt的增大,尤其在桥式电路中,Switch节点电压的快速变化会造成功率MOSFET中的密勒电容快速充放电,并且该充放电电流会通过外围的驱动回路在功率MOSFET的栅极和源极之间形成电势差,这一电势差达到一定的量级会导致器件误开启,从而上下管穿通短路,最终器件烧毁。因此,为了防止在高频应用中密勒电容充放电造成器件短路,而亟需开发出一种新型的功率MOSFET为密勒电容的充放电电流提供低阻的泄放路径。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题,提供一种具有密勒钳位功能的功率MOSFET,在高频率应用中,为功率MOSFET的密勒电容的充放电电流提供低阻的泄放通道,防止该电流在功率MOSFET的栅极和源极之间形成电势差造成器件误开启。
为解决上述技术问题,本发明实施例提供一种具有密勒钳位功能的功率MOSFET,包括用于密勒钳位的BJT,以及设置在所述BJT(双极型晶体管)两侧的MOSFET元胞1;
所述BJT包括由下至上依次层叠设置的漏极金属3、N+型衬底4和N-型外延层5;
所述N-型外延层5的顶层中具有第一P型阱区6,所述第一P型阱区6的顶层中具有间隔设置的N型阱区7和第一P+欧姆接触区10,所述N型阱区7位于所述第一P+欧姆接触区10的两侧;所述N型阱区7中具有间隔设置的第二P+欧姆接触区8和第一N+欧姆接触区9;
所述第一P+欧姆接触区10的第一部分上具有源极金属11,所述第一P+欧姆接触区10的第二部分、所述第一P型阱区6、所述N型阱区7、所述第二P+欧姆接触区8和所述第一N+欧姆接触区9上具有高阻材料13,所述高阻材料13和所述源极金属11之间具有层间介质层12。
在上述技术方案的基础上,本发明还可以做如下改进。
进一步的,所述MOSFET元胞1包括由下至上依次层叠设置的漏极金属3、N+型衬底4和N-型外延层5;
所述N-型外延层5的顶层中具有第二P型阱区16,所述第二P型阱区16的顶层中具有侧面相互接触的第三P+欧姆接触区18和第二N+欧姆接触区19,且所述第二N+欧姆接触区19位于所述第三P+欧姆接触区18的两侧;
所述N-型外延层5、第二P型阱区16、第三P+欧姆接触区18和所述第二N+欧姆接触区19上具有栅氧化层15;
所述栅氧化层15的第一部分上具有源极金属11,所述栅氧化层15远离所述BJT的第二部分与所述源极金属11之间具有层间介质层12;所述栅氧化层15靠近所述BJT的第三部分上具有多晶硅14,所述多晶硅14上具有高阻材料13,所述源极金属11和所述多晶硅14之间以及所述高阻材料13和所述源极金属11之间均具有层间介质层(12)。
进一步的,所述BJT的源极金属11与所述MOSFET元胞1的源极金属11短接。
进一步的,所述BJT的漏极金属3与所述MOSFET元胞1的漏极金属3短接。
进一步的,所述BJT的N-型外延层5与所述MOSFET元胞1的N-型外延层5同时形成。
进一步的,所述BJT的N+型衬底4与所述MOSFET元胞1的N+型衬底4同时形成。
进一步的,所述第一P型阱区6和所述第二P型阱区16同版注入或者扩散形成。
进一步的,所述第一P+欧姆接触区10、所述第二P+欧姆接触区8和所述第三P+欧姆接触区18同版注入或者扩散形成。
进一步的,所述第一N+欧姆接触区9和所述第二N+欧姆接触区19同版注入或者扩散形成。
进一步的,所述高阻材料13为SIPOS(半绝缘多晶硅)。
本发明的工作原理为:用于进行密勒钳位的BJT与功率MOSFET的栅极通过多晶硅并联,在功率MOSFET的栅极充电过程中,栅电容进行充电,电流将不会流经高阻区域进入到BJT。但是在密勒电容放电的过程中,电流从多晶硅流出,并且优先通过阻值更低的BJT区域(外围驱动电路回路电阻高于BJT高阻区域电阻),并且在BJT的发射结形成正向偏置电压,在BJT的集电极形成反向偏置电压,BJT开启形成低阻通道,将密勒电容的充放电电流泄放到源极,将栅源电压钳位到GND。
与现有技术相比,本发明的有益效果是:
1.本发明的一种具有密勒钳位功能的功率MOSFET中,switch节点电压快速变化带来的串扰电流将会通过BJT构成的低阻通路泄放到地,而不会在功率MOSFET的栅源两端形成较大的电势差,从而造成功率MOSFET的误开启,进而防止上下管穿通短路烧毁,因此,本发明相对于传统功率MOSFET具有更高的短路鲁棒性;
2.本发明中,用于密勒钳位的BJT单片集成在功率MOSFET内部,MOSFET与BJT之间的响应延时更低,因此,本发明相对于传统的驱动电路中集成密勒钳位电路的解决方法来说具有更快的响应速度,可以更加及时的保护器件免于损坏;
3.由于本发明的一种具有密勒钳位功能的功率MOSFET与传统功率MOSFET之间的区别仅在于有源区额外集成了用于密勒钳位的BJT,且该BJT采用和MOSFET相同工艺形成,因此本发明可以兼容不同材料,不同设计的功率MOSFET。
附图说明
图1 为半桥电路下管关断而上管开启过程中传统功率MOSFET的电路示意图;
图2 为本发明实施例的一种具有密勒钳位功能的功率MOSFET的结构示意图一;
图3 为本发明实施例的一种具有密勒钳位功能的功率MOSFET的结构示意图二;
图4 为本发明实施例的一种具有密勒钳位功能的功率MOSFET的版图布局示例;
图5 为半桥电路下管关断而上管开启过程中本发明的一种具有密勒钳位功能的功率MOSFET的电路示意图。
附图中,各标号所代表的部件列表如下:
1、MOSFET元胞,2、BJT,3、漏极金属,4、N+型衬底,5、N-型外延层,6、第一P型阱区,7、N型阱区,8、第二P+欧姆接触区,9、第一N+欧姆接触区,10、第一P+欧姆接触区,11、源极金属,12、层间介质层,13、高阻材料,14、多晶硅,15、栅氧化层,16、第二P型阱区, 18、第三P+欧姆接触区,19、第二N+欧姆接触区,100、本发明的一种具有密勒钳位功能的功率MOSFET。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
如图2-图3所示,本发明第一实施例提供的一种具有密勒钳位功能的功率MOSFET,包括用于密勒钳位的BJT,以及设置在所述BJT两侧的MOSFET元胞1;
所述BJT包括由下至上依次层叠设置的漏极金属3、N+型衬底4和N-型外延层5;
所述N-型外延层5的顶层中具有第一P型阱区6,所述第一P型阱区6的顶层中具有间隔设置的N型阱区7和第一P+欧姆接触区10,所述N型阱区7位于所述第一P+欧姆接触区10的两侧;所述N型阱区7中具有间隔设置的第二P+欧姆接触区8和第一N+欧姆接触区9;
所述第一P+欧姆接触区10的第一部分上具有源极金属11,所述第一P+欧姆接触区10的第二部分、所述第一P型阱区6、所述N型阱区7、所述第二P+欧姆接触区8和所述第一N+欧姆接触区9上具有高阻材料13,所述高阻材料13和所述源极金属11之间具有层间介质层12。
可选地,所述MOSFET元胞1包括由下至上依次层叠设置的漏极金属3、N+型衬底4和N-型外延层5;
所述N-型外延层5的顶层中具有第二P型阱区16,所述第二P型阱区16的顶层中具有侧面相互接触的第三P+欧姆接触区18和第二N+欧姆接触区19,且所述第二N+欧姆接触区19位于所述第三P+欧姆接触区18的两侧;
所述N-型外延层5、第二P型阱区16、第三P+欧姆接触区18和所述第二N+欧姆接触区19上具有栅氧化层15;
所述栅氧化层15的第一部分上具有源极金属11,所述栅氧化层15远离所述BJT的第二部分与所述源极金属11之间具有层间介质层12;所述栅氧化层15靠近所述BJT的第三部分上具有多晶硅14,所述多晶硅14上具有高阻材料13,所述源极金属11和所述多晶硅14之间以及所述高阻材料13和所述源极金属11之间均具有层间介质层12。
可选地,所述BJT的源极金属11与所述MOSFET元胞1的源极金属11短接。
可选地,所述BJT的漏极金属3与所述MOSFET元胞1的漏极金属3短接。
可选地,所述BJT的N-型外延层5与所述MOSFET元胞1的N-型外延层5同时形成。
可选地,所述BJT的N+型衬底4与所述MOSFET元胞1的N+型衬底4同时形成。
可选地,所述第一P型阱区6和所述第二P型阱区16同版注入或者扩散形成。
可选地,所述第一P+欧姆接触区10、所述第二P+欧姆接触区8和所述第三P+欧姆接触区18同版注入或者扩散形成。
可选地,所述第一N+欧姆接触区9和所述第二N+欧姆接触区19同版注入或者扩散形成。
可选地,所述高阻材料13为SIPOS(半绝缘多晶硅)。
图1是半桥应用中下管MOSFET已经关断,而上管MOSFET处于开启过程的电路示意图。由于功率MOSFET应用于高频场景,因此上管开启过程在极短的时间内完成。在如图1所示的SW点,开启过程中该点的电压降出现快速的变化,这一电压的变化会在下管的密勒电容的Cgd上进行充放电,充放电电流会在外围驱动电路回路上形成电势差,从而使得本来关断的下管误开启,此时上管已经开启,最终造成VDD到GND短路,器件烧毁。
本发明实施例的一种具有密勒钳位功能的功率MOSFET,如图2所示,BJT区域内的高阻区域依次连接功率MOSFET的栅极、BJT的发射极、BJT的基极、BJT的集电极,并且依次在每两个电极之间形成电阻R1、R2、R3,当将如图2所示的结构集成到功率MOSFET的有源区时,如图4所示的版图布局(本发明的一种具有密勒钳位功能的功率MOSFET100的具体放置数量和放置位置根据实际需求确定),图1的电路图可以转换为如图5的电路图。当SW点的电压发生快速变化,Cgd充放电,电流将首先经过R1、R2和R3(R1、R2和R3的电阻之和应当小于MOSFET的栅极电阻Rg),这会在PNP BJT的发射结形成一个正向的电势差,在集电结形成一个负向的电势差,使得PNP BJT处于导通状态。此时,功率MOSFET的栅极和源极之间被PNPBJT短接,器件不会发生误开启。此外,图4中的栅PAD为用来给功率MOSFET的栅极施加电压的焊盘。
本发明的一种具有密勒钳位功能的功率MOSFET(绝缘栅型场效应晶体管)可以将密勒电容上的充放电电流通过单片集成的BJT(双极型晶体管)泄放到源极且只产生少量的栅源压降,这有效的降低了由于密勒电容充放电而造成的功率MOSFET误开启的风险,极大程度的提高了器件的短路鲁棒性。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。