CN112802840A - 一种具有过温关断功能的碳化硅mosfet - Google Patents
一种具有过温关断功能的碳化硅mosfet Download PDFInfo
- Publication number
- CN112802840A CN112802840A CN202110374978.4A CN202110374978A CN112802840A CN 112802840 A CN112802840 A CN 112802840A CN 202110374978 A CN202110374978 A CN 202110374978A CN 112802840 A CN112802840 A CN 112802840A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- semiconductor material
- type semiconductor
- over
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 59
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000010410 layer Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 230000008901 benefit Effects 0.000 abstract description 4
- 230000005284 excitation Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 230000004044 response Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
- H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种具有过温关断功能的碳化硅MOSFET，属于功率半导体器件技术领域。本发明的碳化硅MOSFET单片集成反向串联的硅二极管，利用硅和碳化硅本征激发温度的差别来实现过温保护。该MOSFET相对于传统的碳化硅MOSFET，其最大的优势在于可以在过温时对器件进行关断处理，防止器件因为温度过高而损坏。此外，本发明的碳化硅MOSFET相对于传统利用温度传感器来实现过温保护的方式，具有更快的响应速度。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种具有过温关断功能的碳化硅MOSFET。
背景技术
碳化硅功率MOSFET被广泛应用于电力电子领域。相比于双极型器件（例如IGBT），碳化硅功率MOSFET具有更低的开关损耗，这让其在高频应用场景下更具竞争力。
但是更高的开关速度带来更大的dv/dt，尤其在桥式电路中，Switch节点电压的快速变化会造成碳化硅功率MOSFET中的密勒电容快速充放电，并且该充放电电流会通过外围的驱动回路在碳化硅功率MOSFET的栅极和源极之间形成电势差，这一电势差达到一定的量级会导致器件误开启，从而上下管穿通短路，最终器件烧毁。
通常碳化硅功率MOSFET的短路会带来严重的自发热现象，这也是造成功率MOSFET在短路过程中损坏的根本原因。传统的过温保护采用的方法是，利用温度传感器对芯片温度进行取样，将取样的结果反馈至驱动电路进行比对，若温度过高，驱动电路中的过温保护模块将对芯片输出负反馈信号，使得芯片停止工作。但是这样的处理方法显然是低效的，其原因在于，通常温度传感器对温度的采样是不准确的，因为温度传感器通常只是探测芯片的封装温度而非结温；此外，通过温度传感器采样再由功能电路处理作出反馈存在较大时间延迟，而碳化硅功率MOSFET的短路耐受时间通常只有不到3us。因此，亟需一种能够在温度过高时快速给予碳化硅MOSFET负反馈信号的碳化硅MOSFET。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种具有过温关断功能的碳化硅MOSFET，通过集成在碳化硅MOSFET内部的温度负反馈回路，对碳化硅MOSFET进行过温保护，而不用温度取样处理。
为解决上述技术问题，本发明实施例提供一种具有过温关断功能的碳化硅MOSFET，包括由下至上依次层叠设置的漏极接触金属1、N+碳化硅衬底2和N-碳化硅外延层3；
所述N-碳化硅外延层3的顶层一侧具有P型阱区4，所述P型阱区4的顶层一侧具有侧面相互接触且并排设置的P+欧姆接触区6和N+欧姆接触区5；
所述N+欧姆接触区5的第一部分、所述N-碳化硅外延层3和P型阱区4上具有栅氧化层7，所述N+欧姆接触区5的第二部分以及所述P+欧姆接触区6上具有源极冶金结16，所述栅氧化层7和所述源极冶金结16的侧面相互接触；
所述栅氧化层7上具有侧面相互接触的NPN晶体管结构和多晶硅8，所述NPN晶体管结构包括侧面相互接触且依次并排设置的第二二极管冶金结15、第二N型半导体材料13、P型半导体材料12、第一N型半导体材料11和第一二极管冶金结14；所述NPN晶体管结构和多晶硅8上具有层间介质层9；所述源极冶金结16和所述层间介质层9上具有源极金属10；所述源极金属10与所述层间介质层9和所述第二二极管冶金结15的侧面相互接触；所述半导体材料的禁带宽度低于3.26eV。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，所述半导体材料为多晶硅。
进一步的，所述第二N型半导体材料13和所述第一N型半导体材料11的掺杂浓度范围为1e15cm-3至1e21cm-3。
进一步的，采用热氧化的工艺形成所述栅氧化层7。
进一步的，所述NPN晶体管结构的制备包括以下步骤：在所述栅氧化层7上方淀积N型半导体材料，然后刻蚀掉N型半导体材料的中间部分，接着在被刻蚀掉的区域淀积P型半导体材料。
或者，所述NPN晶体管结构的制备包括以下步骤：在所述栅氧化层7上方淀积N型半导体材料，然后在N型半导体材料的中间部分，通过扩散或离子注入的方式形成P型半导体材料。
本发明的工作原理为：在碳化硅MOSFET开启的过程中，器件的源极和栅极被反向串联的硅二极管阻断，栅极电压施加到器件的栅极，器件正常开启工作。碳化硅本征激发温度为900K，但是实际上考虑到碳化硅MOSFET的栅氧化层可靠性，需要将这一温度限制到600K以内，而硅的本征激发温度为525K，因此反向串联的硅二极管在525K时将会短路，此时碳化硅MOSFET的栅电荷将通过短路的硅二极管泄放到碳化硅MOSFET的源极，从而将器件关断。由于器件及时关断，温度将开始下降，这一方面使碳化硅MOSFET免于过热损坏，另一方面温度降低对硅二极管而言是负反馈，使得其回复到发热前的阻断状态。
与现有技术相比，本发明的有益效果是：
1.本发明相对于传统碳化硅功率MOSFET新增了过温保护的功能，但是没有增加额外的芯片面积；
2.本发明相对于传统的过温保护方案具有时间延时更低，无需温度采样、参考关断温度准确等优点；
3.本发明可以兼容所有宽禁带半导体材料；
4.本发明无需电路校准，简化驱动。
附图说明
图1 为本发明实施例的一种具有过温关断功能的碳化硅MOSFET的结构示意图一；
图2 为本发明实施例的一种具有过温关断功能的碳化硅MOSFET的结构示意图二；
图3 为本发明实施例的一种具有过温关断功能的碳化硅MOSFET正常工作时的等效电路图；
图4 为本发明实施例的一种具有过温关断功能的碳化硅MOSFET过温（超过525K）时栅电流泄放示意图。
附图中，各标号所代表的部件列表如下：
1、漏极接触金属，2、N+碳化硅衬底，3、N-碳化硅外延层，4、P型阱区，5、N+欧姆接触区，6、P+欧姆接触区，7、栅氧化层，8、多晶硅，9、层间介质层，10、源极金属，11、第一N型半导体材料，12、P型半导体材料，13、第二N型半导体材料，14、第一二极管冶金结，15、第二二极管冶金结，16、源极冶金结。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1-2所示，本发明第一实施例提供的一种具有过温关断功能的碳化硅MOSFET，包括由下至上依次层叠设置的漏极接触金属1、N+碳化硅衬底2和N-碳化硅外延层3；
所述N-碳化硅外延层3的顶层一侧具有P型阱区4，所述P型阱区4的顶层一侧具有侧面相互接触且并排设置的P+欧姆接触区6和N+欧姆接触区5；
所述N+欧姆接触区5的第一部分、所述N-碳化硅外延层3和P型阱区4上具有栅氧化层7，所述N+欧姆接触区5的第二部分以及所述P+欧姆接触区6上具有源极冶金结16，所述栅氧化层7和所述源极冶金结16的侧面相互接触；
所述栅氧化层7上具有侧面相互接触的NPN晶体管结构和多晶硅8，所述NPN晶体管结构包括侧面相互接触且依次并排设置的第二二极管冶金结15、第二N型半导体材料13、P型半导体材料12、第一N型半导体材料11和第一二极管冶金结14；所述NPN晶体管结构和多晶硅8上具有层间介质层9；所述源极冶金结16和所述层间介质层9上具有源极金属10；所述源极金属10与所述层间介质层9和所述第二二极管冶金结15的侧面相互接触；所述半导体材料的禁带宽度低于3.26eV。
图2示出的是本发明中的一种具有过温关断功能的碳化硅MOSFET的剖面示意图，从图中可以看到该碳化硅MOSFET的源极和栅极之间利用反向串联的两个硅二极管连接。当器件正常开启工作时，该碳化硅MOSFET的等效电路图如图3所示，栅电流Ig为栅电容充电，在栅极形成电势，器件开启，此时由于硅二极管对栅电流Ig形成阻断，所以栅极和源极之间不存在电流。但是当碳化硅MOSFET的工作温度升高到硅的本征激发温度（525K）时，硅二极管由于本征载流子浓度高于其掺杂浓度，所以硅二极管失去阻断能力，此时栅极电流Ig和栅电容的放电电流Ig’将通过硅二极管的低阻通道泄放到碳化硅MOSFET的源极，如图4所示，此时碳化硅MOSFET将被关断。随着碳化硅MOSFET关断，温度开始下降，硅二极管重新恢复阻断能力，其中Cgd为栅漏电容，Cds为源漏电容，Cgs为栅源电容。
可选地，所述半导体材料为多晶硅。
可选地，所述第二N型半导体材料13和所述第一N型半导体材料11的掺杂浓度范围为1e15cm-3至1e21cm-3。
可选地，采用热氧化的工艺形成所述栅氧化层7。
可选地，所述NPN晶体管结构的制备包括以下步骤：在所述栅氧化层7上方淀积N型半导体材料，然后刻蚀掉N型半导体材料的中间部分，接着在被刻蚀掉的区域淀积P型半导体材料。
可选地，所述NPN晶体管结构的制备包括以下步骤：在所述栅氧化层7上方淀积N型半导体材料，然后在N型半导体材料的中间部分，通过扩散或离子注入的方式形成P型半导体材料。
本发明的碳化硅MOSFET单片集成反向串联的硅二极管，利用硅和碳化硅本征激发温度的差别来实现过温保护。该MOSFET相对于传统的碳化硅MOSFET，其最大的优势在于可以在过温时对器件进行关断处理，防止器件因为温度过高而损坏。此外，本发明的碳化硅MOSFET相对于传统利用温度传感器来实现过温保护的方式，具有更快的响应速度。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种具有过温关断功能的碳化硅MOSFET，其特征在于，包括由下至上依次层叠设置的漏极接触金属（1）、N+碳化硅衬底（2）和N-碳化硅外延层（3）；
所述N-碳化硅外延层（3）的顶层一侧具有P型阱区（4），所述P型阱区（4）的顶层一侧具有侧面相互接触且并排设置的P+欧姆接触区（6）和N+欧姆接触区（5）；
所述N+欧姆接触区（5）的第一部分、所述N-碳化硅外延层（3）和P型阱区（4）上具有栅氧化层（7），所述N+欧姆接触区（5）的第二部分以及所述P+欧姆接触区（6）上具有源极冶金结（16），所述栅氧化层（7）和所述源极冶金结（16）的侧面相互接触；
所述栅氧化层（7）上具有侧面相互接触的NPN晶体管结构和多晶硅（8），所述NPN晶体管结构包括侧面相互接触且依次并排设置的第二二极管冶金结（15）、第二N型半导体材料（13）、P型半导体材料（12）、第一N型半导体材料（11）和第一二极管冶金结（14）；所述NPN晶体管结构和多晶硅（8）上具有层间介质层（9）；所述源极冶金结（16）和所述层间介质层（9）上具有源极金属（10）；所述源极金属（10）与所述层间介质层（9）和所述第二二极管冶金结（15）的侧面相互接触；所述半导体材料的禁带宽度低于3.26eV。
2.根据权利要求1所述的一种具有过温关断功能的碳化硅MOSFET，其特征在于，所述半导体材料为多晶硅。
3.根据权利要求1所述的一种具有过温关断功能的碳化硅MOSFET，其特征在于，所述第二N型半导体材料（13）和所述第一N型半导体材料（11）的掺杂浓度范围为1e15cm-3至1e21cm-3。
4.根据权利要求1所述的一种具有过温关断功能的碳化硅MOSFET，其特征在于，采用热氧化的工艺形成所述栅氧化层（7）。
5.根据权利要求1所述的一种具有过温关断功能的碳化硅MOSFET，其特征在于，所述NPN晶体管结构的制备包括以下步骤：在所述栅氧化层（7）上方淀积N型半导体材料，然后刻蚀掉N型半导体材料的中间部分，接着在被刻蚀掉的区域淀积P型半导体材料。
6.根据权利要求1所述的一种具有过温关断功能的碳化硅MOSFET，其特征在于，所述NPN晶体管结构的制备包括以下步骤：在所述栅氧化层（7）上方淀积N型半导体材料，然后在N型半导体材料的中间部分，通过扩散或离子注入的方式形成P型半导体材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110374978.4A CN112802840A (zh) | 2021-04-08 | 2021-04-08 | 一种具有过温关断功能的碳化硅mosfet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110374978.4A CN112802840A (zh) | 2021-04-08 | 2021-04-08 | 一种具有过温关断功能的碳化硅mosfet |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112802840A true CN112802840A (zh) | 2021-05-14 |
Family
ID=75816498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110374978.4A Pending CN112802840A (zh) | 2021-04-08 | 2021-04-08 | 一种具有过温关断功能的碳化硅mosfet |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112802840A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115732564A (zh) * | 2022-11-30 | 2023-03-03 | 西安理工大学 | 具有栅保护功能的SiC MOSFET及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5887873A (ja) * | 1981-11-20 | 1983-05-25 | Hitachi Ltd | 絶縁ゲ−ト形半導体装置 |
| US5736779A (en) * | 1995-07-31 | 1998-04-07 | Nec Corporation | Semiconductor device with Zener diode for gate protection, and method for fabricating the same |
| US20130175549A1 (en) * | 2010-09-15 | 2013-07-11 | Rohm Co., Ltd. | Semiconductor device |
| US10418358B2 (en) * | 2016-08-25 | 2019-09-17 | Infineon Technologies Dresden GmbH & Co. KG | Semiconductor device having an electrostatic discharge protection structure |
| CN112234058A (zh) * | 2020-09-24 | 2021-01-15 | 芜湖启源微电子科技合伙企业(有限合伙) | 一种集成栅保护结构的SiC MOSFET器件 |
-
2021
- 2021-04-08 CN CN202110374978.4A patent/CN112802840A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5887873A (ja) * | 1981-11-20 | 1983-05-25 | Hitachi Ltd | 絶縁ゲ−ト形半導体装置 |
| US5736779A (en) * | 1995-07-31 | 1998-04-07 | Nec Corporation | Semiconductor device with Zener diode for gate protection, and method for fabricating the same |
| US20130175549A1 (en) * | 2010-09-15 | 2013-07-11 | Rohm Co., Ltd. | Semiconductor device |
| US10418358B2 (en) * | 2016-08-25 | 2019-09-17 | Infineon Technologies Dresden GmbH & Co. KG | Semiconductor device having an electrostatic discharge protection structure |
| CN112234058A (zh) * | 2020-09-24 | 2021-01-15 | 芜湖启源微电子科技合伙企业(有限合伙) | 一种集成栅保护结构的SiC MOSFET器件 |
Non-Patent Citations (1)
| Title |
|---|
| 饶海波: "《半导体照明导论》", 30 April 2012, 成都电子科技大学出版社 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115732564A (zh) * | 2022-11-30 | 2023-03-03 | 西安理工大学 | 具有栅保护功能的SiC MOSFET及制备方法 |
| CN115732564B (zh) * | 2022-11-30 | 2023-06-06 | 西安理工大学 | 具有栅保护功能的SiC MOSFET及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392859B1 (en) | Semiconductor active fuse for AC power line and bidirectional switching device for the fuse | |
| JP3911566B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP5384878B2 (ja) | 半導体装置およびその製造方法 | |
| US10192978B2 (en) | Semiconductor apparatus | |
| US6815767B2 (en) | Insulated gate transistor | |
| US20160133620A1 (en) | Power Semiconductor Device with Temperature Protection | |
| US9450084B2 (en) | Wide band gap semiconductor device | |
| US9972613B2 (en) | Semiconductor device including a phase change material | |
| US5736769A (en) | Semiconductor apparatus | |
| CN112802841B (zh) | 一种具有密勒钳位功能的功率mosfet | |
| CN111697077A (zh) | 一种SiC沟槽栅功率MOSFET器件及其制备方法 | |
| US9741835B2 (en) | Semiconductor device and insulated gate bipolar transistor with transistor cells and sensor cell | |
| JP2680788B2 (ja) | 集積化構造の能動クランプ装置 | |
| US5491357A (en) | Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices | |
| US6906399B2 (en) | Integrated circuit including semiconductor power device and electrically isolated thermal sensor | |
| CN112802840A (zh) | 一种具有过温关断功能的碳化硅mosfet | |
| JP4431761B2 (ja) | Ｍｏｓ型半導体装置 | |
| US10153764B2 (en) | Current measurement in a power semiconductor device | |
| JP7013668B2 (ja) | 半導体装置 | |
| GB2154820A (en) | Photovoltaic relay | |
| JP4040229B2 (ja) | 交流用スイッチングデバイス | |
| EP0267447B1 (en) | A vertical dmos power transistor with an integral operating condition sensor | |
| EP0691687B1 (en) | Vertical MOS semiconductor device | |
| JPH09293856A (ja) | 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ | |
| JP2021136241A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210514 |