CN115732564A - 具有栅保护功能的SiC MOSFET及制备方法 - Google Patents
具有栅保护功能的SiC MOSFET及制备方法 Download PDFInfo
- Publication number
- CN115732564A CN115732564A CN202211514540.2A CN202211514540A CN115732564A CN 115732564 A CN115732564 A CN 115732564A CN 202211514540 A CN202211514540 A CN 202211514540A CN 115732564 A CN115732564 A CN 115732564A
- Authority
- CN
- China
- Prior art keywords
- region
- junction
- gate
- ohmic contact
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 184
- 239000002184 metal Substances 0.000 claims abstract description 184
- 238000000034 method Methods 0.000 claims description 82
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 63
- 229920005591 polysilicon Polymers 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 56
- 239000012535 impurity Substances 0.000 claims description 54
- 238000005229 chemical vapour deposition Methods 0.000 claims description 53
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 50
- 238000005468 ion implantation Methods 0.000 claims description 41
- 238000002955 isolation Methods 0.000 claims description 41
- 238000007738 vacuum evaporation Methods 0.000 claims description 41
- 238000001312 dry etching Methods 0.000 claims description 34
- 229910052782 aluminium Inorganic materials 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 229910052757 nitrogen Inorganic materials 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 15
- 229910052721 tungsten Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 8
- 238000004151 rapid thermal annealing Methods 0.000 claims description 8
- -1 aluminum ions Chemical class 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000005224 laser annealing Methods 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000004806 packaging method and process Methods 0.000 claims description 6
- 238000001771 vacuum deposition Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 229910052774 Proactinium Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有栅保护功能的SiC MOSFET，通过设置p阱区上表面的n+结区、设置位于p阱区上表面边缘的n+结区与位于p阱区上表面中心的n+结区分别经正面欧姆接触金属连接至源电极金属与栅电极金属，通过凸台状n+缓冲层2、p+结区9的下表面低于p基区4的下表面、p+结区9中心向下与凸台状n+缓冲层2上表面的凸台中心呈正对关系，在栅极出现电压尖峰时由n+结区7将尖峰电压钳位在安全范围，避免了栅氧化层的击穿失效，改善了传统SiC MOSFET的栅极可靠性，本发明解决了现有技术中存在的SiC MOSFET栅极容易损坏、制作成本高、体积大的问题。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种具有栅保护功能的SiC MOSFET，本发明还涉及具有栅保护功能的SiC MOSFET的制备方法。
背景技术
SiC MOSFET具有导通损耗低、阻断电压高、开关速度快、工作频率高等特点，在轨道交通、电动汽车、新能源发电等领域有非常大的应用前景。SiC MOSFET工作于高压与高频状态时，线路存在的杂散电感在高频工作状态下所产生的电压尖峰容易超过SiC MOSFET的栅源击穿电压，使栅氧化层击穿导致SiC MOSFET失效。为了对SiC MOSFET进行保护，往往需要在SiC MOSFET使用时设置复杂的保护电路，避免电压尖峰击穿栅氧化层，以保障SiCMOSFET的安全运行。保护电路虽然能够降低SiC MOSFET栅源失效风险，但是却增加了系统的体积与复杂度，升高了SiC MOSFET的使用成本。
发明内容
本发明的目的是提供一种具有栅保护功能的SiC MOSFET，解决了现有技术中存在的SiC MOSFET栅极容易损坏、制作成本高、体积大的问题。
本发明所采用的第一技术方案是，具有栅保护功能的SiC MOSFET，包括n+衬底，n+衬底其中一侧表面向上制作有n+缓冲层，n+缓冲层上制作有凸台，n+缓冲层表面向上制作有n-漂移区，n-漂移区表面向上均匀制作有若干个p基区、p阱区，p基区的上表面制作有n+源区，p阱区的上表面均匀制作有若干个n+结区，p基区与p阱区之间以及p基区与p基区之间制作有n型电阻调制区，n-漂移区表面向上还制作有p+结区，p基区以及n+源区靠近电阻调制区一侧区域的上表面以及电阻调制区的上表面覆盖有栅氧化层，栅氧化层的上方覆盖有多晶硅栅，n+源区靠近p+结区一侧上表面、p+结区上表面、n+结区中心区域上表面均覆盖有正面欧姆接触金属，栅氧化层与多晶硅栅侧壁、多晶硅栅上表面、正面欧姆接触金属侧壁以及正面欧姆接触金属上表面边缘均覆盖有隔离氧化层，n+源区靠近p+结区一侧上表面、p+结区上表面覆盖的正面欧姆接触金属的上表面覆盖有源电极金属，位于p阱区上表面边缘的n+结区上表面覆盖的正面欧姆接触金属的上表面覆盖有源电极金属，位于p阱区上表面中心的n+结区上表面覆盖的正面欧姆接触金属的上表面覆盖有栅电极金属，n+衬底的下表面依次覆盖有背面欧姆接触金属、漏电极金属。
本发明第一技术方案的特点还在于，
n+衬底材料为4H-SiC，n+衬底厚度为150～350μm，施主杂质浓度为1.0×1018cm-3～2.0×1019cm-3；n+缓冲层最高上表面与下表面的厚度为0.5～2.0μm，杂质浓度为1.0×1018cm-3～1.0×1019cm-3，凸台高度为0.3～1.0μm，凸台宽度为1.0～10.0μm；n-漂移区厚度为2.0～60μm，n-漂移区杂质浓度为1.0×1013cm-3～1.0×1017cm-3；p基区结深为0.4μm～1.0μm，杂质浓度为1.0×1016cm-3～5.0×1017cm-3；p阱区结深为0.4μm～1.0μm，杂质浓度为1.0×1016cm-3～5.0×1017cm-3；n+源区结深为0.1μm～0.3μm，杂质浓度为1.0×1018cm-3～5.0×1019cm-3；n+结区结深为0.1μm～0.3μm，杂质浓度为1.0×1018cm-3～5.0×1019cm-3；n型电阻调制区结深为0.4μm～0.9μm，杂质浓度为1.0×1015cm-3～1.0×1017cm-3。
p+结区嵌于所述n-漂移区的上表面，且被所述p基区、n+源区包围，p+结区的结深为0.5μm～1.1μm，杂质浓度为1.0×1018cm-3～2.0×1019cm-3，p+结区的下表面低于p基区的下表面，p+结区中心向下与n+缓冲层上表面的凸台中心呈正对关系。
栅氧化层的材料为SiO2，厚度为25nm～100nm；多晶硅栅的厚度为100nm～600nm；正面欧姆接触金属与n+源区、p+结区、n+结区之间的电学性质均为欧姆接触性质，正面欧姆接触金属由Ti、Ni、W、Al中的一种或多种的组合形成，正面欧姆接触金属厚度为100nm～300nm；隔离氧化层的材质为SiO2，厚度为200nm～2000nm；源电极金属的材质为W、Al、Cu、Au中的一种或多种的组合，厚度为8.0μm～20μm；栅电极金属的材质为W、Al、Cu、Au中的一种或多种的组合，厚度为8.0μm～20μm；背面欧姆接触金属由Ti、Ni、W、Au中的一种或多种的组合形成，厚度为100nm～300nm；漏电极金属的材质为Ni、Ag、Au中的一种或多种的组合，厚度为1.0μm～5.0μm。
本发明所采用的第二技术方案是，具有栅保护功能的SiC MOSFET的制备方法，具体按照以下步骤实施：
步骤1、通过物理气相传输PVT法制备n+衬底，如图6所示；
步骤2、通过化学气相淀积CVD法在衬底表面向上外延制备n+缓冲层；
步骤3、通过光刻加干法刻蚀工艺刻蚀n+缓冲层使n+缓冲层上表面呈凸台状；
步骤4、通过化学气相淀积CVD法在n+缓冲层表面向上外延制备n-漂移区3；
步骤5、通过铝离子注入在n-漂移区上表面同时制作p基区与p阱区；
步骤6、通过氮离子注入在p基区与p阱区上表面同时制作n+源区与n+结区；
步骤7、通过氮离子注入在p基区与p阱区之间的n-漂移区上表面，以及p基区与p基区之间的n-漂移区上表面制备n型电阻调制区；
步骤8、通过铝离子注入在n+源区之间，n-漂移区、p基区的上表面制备p+结区；
步骤9、通过高温退火与牺牲氧化的工艺方法对p基区、p阱区、n+源区、n+结区、电阻调制区、p+结区进行激活；
步骤10、通过高温氧化加氮钝化的工艺方法在p基区、p阱区、n+源区、n+结区、电阻调制区、p+结区上表面制备栅氧化层；
步骤11、通过CVD的方法在栅氧化层上表面淀积多晶硅栅；
步骤12、通过光刻加干法刻蚀的方法刻蚀多晶硅栅与栅氧化层，使p基区的上表面、n+源区靠近电阻调制区一侧区域的上表面、电阻调制区的上表面保留有多晶硅栅与栅氧化层；
步骤13、通过真空蒸镀与快速热退火的方法在n+源区靠近p+结区一侧上表面、p+结区上表面、n+结区中心区域上表面制备正面欧姆接触金属；
步骤14、通过CVD的方法在器件正面上方制作隔离氧化层；
步骤15、通过光刻与干法刻蚀的方法刻蚀隔离氧化层，使栅氧化层与多晶硅栅侧壁、多晶硅栅上表面、正面欧姆接触金属侧壁、正面欧姆接触金属上表面边缘保留有隔离氧化层；
步骤16、通过真空蒸镀与湿法刻蚀的方法制备源电极金属14与栅电极金属；
步骤17、通过衬底减薄工艺减薄衬底的厚度，通过真空蒸镀与激光退火方法在衬底下表面制作背面欧姆接触金属；
步骤18、通过真空蒸镀的方法在背面欧姆接触金属下表面制作漏电极金属；
步骤19、通过打点、划片、封装实现具有栅保护功能的SiC MOSFET的制备。
本发明第二技术方案的特点还在于，
步骤1中物理气相传输PVT法的温度为2100℃～2200℃，压强为0.5Pa～1.5Pa，氩气气体流量为100sccm～500sccm；
步骤2中化学气相淀积CVD法的淀积温度为1500℃～1600℃；步骤4中化学气相淀积CVD法的淀积温度为1500℃～1600℃；步骤11中化学气相淀积CVD的方法在栅氧化层10上表面淀积多晶硅栅11的温度为室温～550℃；步骤14中CVD法的温度为室温～350℃；
步骤3中干法刻蚀工艺的气氛为CF4与SF6，压强范围为1.0Pa～10Pa；步骤12中干法刻蚀的方法刻蚀多晶硅栅的气氛为CF4，压强范围为1.0Pa～5.0Pa；步骤15干法刻蚀法的气氛为CF4，压强范围为1.0Pa～5.0Pa；
步骤5中铝离子注入的最高能量为400KeV～500KeV；步骤6中氮离子注入的最高能量为200KeV～300KeV；步骤7中氮离子注入的最高能量为350KeV～450KeV；步骤8中铝离子注入的最高能量为450KeV～550KeV。
步骤9中高温退火的温度为1700℃～1850℃；步骤10中高温氧化加氮钝化的温度为1200℃～1350℃；步骤13中真空蒸镀的本底真空为5×10-5Pa～5×10-4Pa，快速热退火的温度为950℃～1050℃；步骤16中真空蒸镀的本底真空为5×10-5Pa～5×10-4Pa；步骤17中真空蒸镀的本底真空为5×10-5Pa～5×10-4Pa；步骤18中真空蒸镀的本底真空为5×10-5Pa～5×10-4Pa。
本发明的有益效果是，1)通过设置p阱区5上表面的n+结区7、设置位于p阱区5上表面边缘的n+结区7与位于p阱区5上表面中心的n+结区7分别经正面欧姆接触金属12连接至源电极金属14与栅电极金属15，本发明一种具有栅保护功能的SiC MOSFET在栅极出现电压尖峰时由n+结区7将尖峰电压钳位在安全范围，避免了栅氧化层的击穿失效，改善了传统SiC MOSFET的栅极可靠性；2)通过隔离氧化层13凹凸闭合形状与倒“中”形状的设置，本发明一种具有栅保护功能的SiC MOSFET在栅极保护效果较传统SiC MOSFET更优；3)通过凸台状n+缓冲层2、p+结区9的下表面低于p基区4的下表面、p+结区9中心向下与凸台状n+缓冲层2上表面的凸台中心呈正对关系的设置，本发明一种具有栅保护功能的SiC MOSFET在雪崩状态时由凸台状n+缓冲层2与p+结区9对峰值电场进行限位，降低了栅氧化层的电场强度，改善了传统SiC MOSFET栅极的可靠性；4)通过设置厚度为8.0μm～20μm的源电极金属14与栅电极金属15，本发明一种具有栅保护功能的SiC MOSFET降低了栅氧化层的应力，改善了传统SiC MOSFET栅极可靠性。
附图说明
图1是本发明一种具有栅保护功能的SiC MOSFET实施例1的AA’截取线剖面结构示意图；
图2是本发明一种具有栅保护功能的SiC MOSFET实施例1的BB’截取线剖面结构示意图；
图3是本发明一种具有栅保护功能的SiC MOSFET实施例1的CC’截取线剖面结构示意图；
图4是本发明一种具有栅保护功能的SiC MOSFET实施例1的俯视结构示意图；
图5是本发明一种具有栅保护功能的SiC MOSFET实施例2的俯视结构示意图；
图6是本发明实施例1中n+衬底1的剖面结构示意图；
图7是本发明实施例1中制备n+缓冲层2的剖面结构示意图；
图8是本发明实施例1中刻蚀n+缓冲层2的剖面结构示意图；
图9是本发明实施例1中制备n-漂移区3的剖面结构示意图；
图10是本发明实施例1中制备p基区4与p阱区5的剖面结构示意图；
图11是本发明实施例1中制备n+源区6与n+结区7的剖面结构示意图；
图12是本发明实施例1中制备电阻调制区8的剖面结构示意图；
图13是本发明实施例1中制备p+结区9的剖面结构示意图；
图14是本发明实施例1中制备栅氧化层10的剖面结构示意图；
图15是本发明实施例1中制备多晶硅栅11的剖面结构示意图；
图16是本发明实施例1中刻蚀多晶硅栅11与栅氧化层10的剖面结构示意图；
图17是本发明实施例1中制备正面欧姆接触金属12的剖面结构示意图；
图18是本发明实施例1中制备隔离氧化层13的剖面结构示意图；
图19是本发明实施例1中刻蚀隔离氧化层13的剖面结构示意图；
图20是本发明实施例1中制备源电极金属14与栅电极金属15的剖面结构示意图；
图21是本发明实施例1中制备背面欧姆接触金属16的剖面结构示意图；
图22是本发明实施例1中制备漏电极金属17的剖面结构示意图；
图23为本发明实施例1中的一种具有栅保护功能的SiC MOSFET的栅源击穿特性曲线；
图中，1.n+衬底，2.n+缓冲层，3.n-漂移区，4.p基区，5.p阱区，6.n+源区，7.n+结区，8.电阻调制区，9.p+结区，10.栅氧化层，11.多晶硅栅，12.正面欧姆接触金属，13.隔离氧化层，14.源电极金属，15.栅电极金属，16.背面欧姆接触金属，17.漏电极金属。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
具有栅保护功能的SiC MOSFET，结构如图1所示，包括n+衬底1，n+衬底1其中一侧表面向上制作有n+缓冲层2，n+缓冲层2上制作有凸台，n+缓冲层2表面向上制作有n-漂移区3，n-漂移区3表面向上均匀制作有若干个p基区4、p阱区5，p基区4的上表面制作有n+源区6，p阱区5的上表面均匀制作有若干个n+结区7，p基区4与p阱区5之间以及p基区4与p基区4之间制作有n型电阻调制区8，n-漂移区3表面向上还制作有p+结区9，p基区4以及n+源区6靠近电阻调制区8一侧区域的上表面以及电阻调制区8的上表面覆盖有栅氧化层10，栅氧化层10的上方覆盖有多晶硅栅11，n+源区6靠近p+结区9一侧上表面、p+结区9上表面、n+结区7中心区域上表面均覆盖有正面欧姆接触金属12，栅氧化层10与多晶硅栅11侧壁、多晶硅栅11上表面、正面欧姆接触金属12侧壁以及正面欧姆接触金属12上表面边缘均覆盖有隔离氧化层13，n+源区6靠近p+结区9一侧上表面、p+结区9上表面覆盖的正面欧姆接触金属12的上表面覆盖有源电极金属14，位于p阱区5表面边缘的n+结区7上表面覆盖的正面欧姆接触金属12的上表面覆盖有源电极金属14，位于p阱区5上表面中心的n+结区7上表面覆盖的正面欧姆接触金属12的上表面覆盖有栅电极金属15，n+衬底1的下表面依次覆盖有背面欧姆接触金属16、漏电极金属17。
n+衬底1材料为4H-SiC，n+衬底1厚度为150～350μm，施主杂质浓度为1.0×1018cm-3～2.0×1019cm-3；n+缓冲层2最高上表面与下表面的厚度为0.5～2.0μm，杂质浓度为1.0×1018cm-3～1.0×1019cm-3，凸台高度为0.3～1.0μm，凸台宽度为1.0～10.0μm；n-漂移区3厚度为2.0～60μm，n-漂移区3杂质浓度为1.0×1013cm-3～1.0×1017cm-3；p基区4结深为0.4μm～1.0μm，杂质浓度为1.0×1016cm-3～5.0×1017cm-3；p阱区5结深为0.4μm～1.0μm，杂质浓度为1.0×1016cm-3～5.0×1017cm-3；n+源区6结深为0.1μm～0.3μm，杂质浓度为1.0×1018cm-3～5.0×1019cm-3；n+结区7结深为0.1μm～0.3μm，杂质浓度为1.0×1018cm-3～5.0×1019cm-3；n型电阻调制区8结深为0.4μm～0.9μm，杂质浓度为1.0×1015cm-3～1.0×1017cm-3。
p+结区9嵌于所述n-漂移区3的上表面，且被所述p基区4、n+源区6包围，p+结区9的结深为0.5μm～1.1μm，杂质浓度为1.0×1018cm-3～2.0×1019cm-3，p+结区9的下表面低于p基区4的下表面，p+结区9中心向下与n+缓冲层2上表面的凸台中心呈正对关系。
栅氧化层10的材料为SiO2，厚度为25nm～100nm；多晶硅栅11的厚度为100nm～600nm；正面欧姆接触金属12与n+源区6、p+结区9、n+结区7之间的电学性质均为欧姆接触性质，正面欧姆接触金属12由Ti、Ni、W、Al中的一种或多种的组合形成，正面欧姆接触金属12厚度为100nm～300nm；隔离氧化层13的材质为SiO2，厚度为200nm～2000nm；源电极金属14的材质为W、Al、Cu、Au中的一种或多种的组合，厚度为8.0μm～20μm；栅电极金属15的材质为W、Al、Cu、Au中的一种或多种的组合，厚度为8.0μm～20μm；背面欧姆接触金属16由Ti、Ni、W、Au中的一种或多种的组合形成，厚度为100nm～300nm；漏电极金属17的材质为Ni、Ag、Au中的一种或多种的组合，厚度为1.0μm～5.0μm。
具有栅保护功能的SiC MOSFET的制备方法，具体按照以下步骤实施：
步骤1、通过物理气相传输PVT法制备n+衬底1；步骤1中物理气相传输PVT法的温度为2100℃～2200℃，压强为0.5Pa～1.5Pa，氩气气体流量为100sccm～500sccm；
步骤2、通过化学气相淀积CVD法在衬底1表面向上外延制备n+缓冲层2；步骤2中化学气相淀积CVD法的淀积温度为1500℃～1600℃；步骤4中化学气相淀积CVD法的淀积温度为1500℃～1600℃；
步骤3、通过光刻加干法刻蚀工艺刻蚀n+缓冲层2使n+缓冲层2上表面呈凸台状；步骤3中干法刻蚀工艺的气氛为CF4与SF6，压强范围为1.0Pa～10Pa；
步骤4、通过化学气相淀积CVD法在n+缓冲层2表面向上外延制备n-漂移区3；
步骤5、通过铝离子注入在n-漂移区3上表面同时制作p基区4与p阱区5；步骤5中铝离子注入的最高能量为400KeV～500KeV；
步骤6、通过氮离子注入在p基区4与p阱区5上表面同时制作n+源区6与n+结区7；步骤6中氮离子注入的最高能量为200KeV～300KeV；
步骤7、通过氮离子注入在p基区4与p阱区5之间的n-漂移区3上表面，以及p基区4与p基区4之间的n-漂移区3上表面制备n型电阻调制区8；步骤7中氮离子注入的最高能量为350KeV～450KeV；
步骤8、通过铝离子注入在n+源区6之间，n-漂移区3、p基区4的上表面制备p+结区9；步骤8中铝离子注入的最高能量为450KeV～550KeV。
步骤9、通过高温退火与牺牲氧化的工艺方法对p基区4、p阱区5、n+源区6、n+结区7、电阻调制区8、p+结区9进行激活；步骤9中高温退火的温度为1700℃～1850℃；
步骤10、通过高温氧化加氮钝化的工艺方法在p基区4、p阱区5、n+源区6、n+结区7、电阻调制区8、p+结区9上表面制备栅氧化层10；步骤10中高温氧化加氮钝化的温度为1200℃～1350℃；
步骤11、通过CVD的方法在栅氧化层10上表面淀积多晶硅栅11；步骤11中化学气相淀积CVD的方法在栅氧化层10上表面淀积多晶硅栅11的温度为室温～550℃；
步骤12、通过光刻加干法刻蚀的方法刻蚀多晶硅栅11与栅氧化层10，使p基区4的上表面、n+源区6靠近电阻调制区8一侧区域的上表面、电阻调制区8的上表面保留有多晶硅栅11与栅氧化层10；步骤12中干法刻蚀的方法刻蚀多晶硅栅的气氛为CF4，压强范围为1.0Pa～5.0Pa；
步骤13、通过真空蒸镀与快速热退火的方法在n+源区6靠近p+结区9一侧上表面、p+结区9上表面、n+结区7中心区域上表面制备正面欧姆接触金属12；步骤13中真空蒸镀的本底真空为5×10-5Pa～5×10-4Pa，快速热退火的温度为950℃～1050℃；
步骤14、通过CVD的方法在器件正面上方制作隔离氧化层13；步骤14中CVD法的温度为室温～350℃；
步骤15、通过光刻与干法刻蚀的方法刻蚀隔离氧化层13，使栅氧化层10与多晶硅栅11侧壁、多晶硅栅11上表面、正面欧姆接触金属13侧壁、正面欧姆接触金属12上表面边缘保留有隔离氧化层13；步骤15干法刻蚀法的气氛为CF4，压强范围为1.0Pa～5.0Pa；
步骤16、通过真空蒸镀与湿法刻蚀的方法制备源电极金属(14)与栅电极金属15；步骤16中真空蒸镀的本底真空为5×10-5Pa～5×10-4Pa；
步骤17、通过衬底减薄工艺减薄衬底1的厚度，通过真空蒸镀与激光退火方法在衬底1下表面制作背面欧姆接触金属16；步骤17中真空蒸镀的本底真空为5×10-5Pa～5×10- 4Pa；
步骤18、通过真空蒸镀的方法在背面欧姆接触金属16下表面制作漏电极金属17；步骤18中真空蒸镀的本底真空为5×10-5Pa～5×10-4Pa。
步骤19、通过打点、划片、封装实现具有栅保护功能的SiC MOSFET的制备。
实施例1
如图1，本发明一种具有栅保护功能的SiC MOSFET，包括材料为n+衬底1，厚度为150μm，施主杂质浓度为1.0×1018cm-3；n+衬底1表面向上制作有凸台状n+缓冲层2，最高上表面与下表面的厚度为1.0μm，杂质浓度为1.0×1018cm-3，凸台高度为0.5μm，凸台宽度为10.0μm；凸台状n+缓冲层2表面向上制作有n-漂移区3，厚度11μm，杂质浓度为1.0×1016cm-3。嵌于n-漂移区3上表面的p基区4，结深为0.8μm，杂质浓度为1.0×1017cm-3；嵌于n-漂移区3上表面的p阱区5，结深为0.8μm，杂质浓度为1.0×1017cm-3；嵌于p基区4上表面的n+源区6，结深为0.2μm，杂质浓度为2.0×1018cm-3；嵌于p阱区5上表面的n+结区7，结深为0.2μm，杂质浓度为2.0×1018cm-3；如图1、图2，嵌于n-漂移区3上表面，位于p基区4与p阱区5之间以及p基区4与p基区4之间的n型电阻调制区8，结深为0.7μm，杂质浓度为5.0×1016cm-3；如图2，嵌于n-漂移区3、p基区4上表面，被p基区4、n+源区6包围的p+结区9，结深为1.1μm，杂质浓度为2.0×1018cm-3，p+结区9中心向下与凸台状n+缓冲层2上表面的凸台中心呈正对关系。p基区4的上表面、n+源区6靠近电阻调制区8一侧区域的上表面、电阻调制区8的上表面覆盖有栅氧化层10，栅氧化层10的材料为SiO2，厚度为55nm；栅氧化层10的上方覆盖有多晶硅栅11，多晶硅栅11的厚度为500nm；n+源区6靠近p+结区9一侧上表面、p+结区9上表面、n+结区7中心区域上表面覆盖有正面欧姆接触金属12，正面欧姆接触金属12与n+源区6、p+结区9、n+结区7之间的电学性质均为欧姆接触性质，正面欧姆接触金属12由Ti、Ni的组合形成，厚度为200nm；栅氧化层10与多晶硅栅11侧壁、多晶硅栅11上表面、正面欧姆接触金属12侧壁、正面欧姆接触金属12上表面边缘覆盖有隔离氧化层13，隔离氧化层13的材质为SiO2，厚度为2000nm；n+源区6靠近p+结区9一侧上表面、p+结区9上表面覆盖的正面欧姆接触金属12的上表面覆盖有源电极金属14，位于p阱区5上表面边缘的n+结区7上表面覆盖的正面欧姆接触金属12的上表面覆盖有源电极金属14，源电极金属14的材质为Al，厚度为10μm；如图3，位于p阱区5上表面中心的n+结区7上表面覆盖的正面欧姆接触金属12的上表面覆盖有栅电极金属15，栅电极金属15的材质为Al，厚度为10μm；n+衬底1的下表面覆盖有背面欧姆接触金属16，背面欧姆接触金属16由Ti、Ni、W的组合形成，厚度为200nm；背面欧姆接触金属16下表面覆盖有漏电极金属17，漏电极金属17的材质为Ag，厚度为1.0μm。
如图6-图22，本发明一种具有栅保护功能的SiC MOSFET的制备方法，按照以下步骤实施：
通过物理气相传输(PVT)法制备厚度为350μm的n+衬底1，温度为2100℃，压强为0.5Pa，氩气气体流量为100sccm，如图6所示；
通过化学气相淀积(CVD)法在衬底1表面向上外延制备n+缓冲层2，温度为1500℃，如图7所示；
通过光刻加干法刻蚀工艺刻蚀n+缓冲层2使n+缓冲层2上表面呈凸台状，气氛为CF4，压强为1.0Pa，如图8所示；
通过CVD法在n+缓冲层2表面向上外延制备n-漂移区3，温度为1500℃，如图9所示；
通过铝离子注入在n-漂移区3上表面同时制作p基区4与p阱区5，铝离子注入的最高能量为400KeV，如图10所示；
通过氮离子注入在p基区4与p阱区5上表面同时制作n+源区6与n+结区7，氮离子注入的最高能量为200KeV，如图11所示；
通过氮离子注入在p基区4与p阱区5之间的n-漂移区3上表面，以及p基区4与p基区4之间的n-漂移区3上表面制备n型电阻调制区8，氮离子注入的最高能量为350KeV，如图12所示；
通过铝离子注入在n+源区6之间，n-漂移区3、p基区4的上表面制备p+结区9，铝离子注入的最高能量为450KeV，如图13所示；
通过1700℃高温退火与牺牲氧化的工艺方法对p基区4，p阱区5，n+源区6，n+结区7，电阻调制区8，p+结区9进行激活；
通过1200℃高温氧化加氮钝化的工艺方法在p基区4、p阱区5、n+源区6、n+结区7、电阻调制区8、p+结区9上表面制备栅氧化层10，如图14所示；
通过室温CVD的方法在栅氧化层10上表面淀积多晶硅栅11，如图15所示；
通过光刻加干法刻蚀的方法刻蚀多晶硅栅11与栅氧化层10，使p基区4的上表面、n+源区6靠近电阻调制区8一侧区域的上表面、电阻调制区8的上表面保留有多晶硅栅11与栅氧化层10，干法刻蚀气氛为CF4，压强为1.0Pa，如图16所示；
通过真空蒸镀与950℃快速热退火的方法在n+源区6靠近p+结区9一侧上表面、p+结区9上表面、n+结区7中心区域上表面制备正面欧姆接触金属12，真空蒸镀的本底真空为5×10-5Pa，如图17所示；
通过室温CVD的方法在器件正面上方制作隔离氧化层13，如图18所示；
通过光刻与干法刻蚀的方法刻蚀隔离氧化层13，使栅氧化层10与多晶硅栅11侧壁、多晶硅栅11上表面、正面欧姆接触金属12侧壁、正面欧姆接触金属12上表面边缘保留有隔离氧化层13，干法刻蚀气氛为CF4，压强为1.0Pa，如图19所示；
通过真空蒸镀与湿法刻蚀的方法制备源电极金属14与栅电极金属15，真空蒸镀的本底真空为5×10-5Pa，如图20所示；
通过衬底减薄工艺减薄衬底1的厚度至150μm，通过真空蒸镀与激光退火方法在衬底1下表面制作背面欧姆接触金属16，真空蒸镀的本底真空为5×10-5Pa，如图21所示；
通过真空蒸镀的方法在背面欧姆接触金属16下表面制作漏电极金属17，真空蒸镀的本底真空为5×10-5Pa，如图22所示；
通过打点、划片、封装实现具有栅保护功能的SiC MOSFET的制备；
完成制备的具有栅保护功能的SiC MOSFET的俯视结构示意图如图4所示，俯视角度隔离氧化层13将源电极金属14与栅电极金属15隔开，隔离氧化层13呈凹凸闭合形状使源电极金属14与栅电极金属15交错排列。
实施例2
如图1，本发明一种具有栅保护功能的SiC MOSFET的结构是，包括材料为n+衬底1，厚度为200μm，施主杂质浓度为1.0×1019cm-3；n+衬底1表面向上制作有凸台状n+缓冲层2，最高上表面与下表面的厚度为2.0μm，杂质浓度为2.0×1018cm-3，凸台高度为1.0μm，凸台宽度为1.0μm；凸台状n+缓冲层2表面向上制作有n-漂移区3，厚度30μm，杂质浓度为1.0×1015cm-3。嵌于n-漂移区3上表面的p基区4，结深为1.0μm，杂质浓度为1.0×1017cm-3；嵌于n-漂移区3上表面的p阱区5，结深为1.0μm，杂质浓度为1.0×1017cm-3；嵌于p基区4上表面的n+源区6，结深为0.3μm，杂质浓度为2.0×1018cm-3；嵌于p阱区5上表面的n+结区7，结深为0.3μm，杂质浓度为2.0×1018cm-3；如图1、图2，嵌于n-漂移区3上表面，位于p基区4与p阱区5之间以及p基区4与p基区4之间的n型电阻调制区8，结深为0.8μm，杂质浓度为1.0×1016cm-3；如图2，嵌于n-漂移区3、p基区4上表面，被p基区4、n+源区6包围的p+结区9，结深为1.1μm，杂质浓度为1.0×1018cm-3，p+结区9中心向下与凸台状n+缓冲层2上表面的凸台中心呈正对关系。p基区4的上表面、n+源区6靠近电阻调制区8一侧区域的上表面、电阻调制区8的上表面覆盖有栅氧化层10，栅氧化层10的材料为SiO2，厚度为80nm；栅氧化层10的上方覆盖有多晶硅栅11，多晶硅栅11的厚度为600nm；n+源区6靠近p+结区9一侧上表面、p+结区9上表面、n+结区7中心区域上表面覆盖有正面欧姆接触金属12，正面欧姆接触金属12与n+源区6、p+结区9、n+结区7之间的电学性质均为欧姆接触性质，正面欧姆接触金属12由Ti、Ni的组合形成，厚度为100nm；栅氧化层10与多晶硅栅11侧壁、多晶硅栅11上表面、正面欧姆接触金属12侧壁、正面欧姆接触金属12上表面边缘覆盖有隔离氧化层13，隔离氧化层13的材质为SiO2，厚度为1000nm；n+源区6靠近p+结区9一侧上表面、p+结区9上表面覆盖的正面欧姆接触金属12的上表面覆盖有源电极金属14，位于p阱区5上表面边缘的n+结区7上表面覆盖的正面欧姆接触金属12的上表面覆盖有源电极金属14，源电极金属14的材质为Al，厚度为20μm；如图3，位于p阱区5上表面中心的n+结区7上表面覆盖的正面欧姆接触金属12的上表面覆盖有栅电极金属15，栅电极金属15的材质为Cu，厚度为20μm；n+衬底1的下表面覆盖有背面欧姆接触金属16，背面欧姆接触金属16由Ti、Ni、W的组合形成，厚度为100nm；背面欧姆接触金属16下表面覆盖有漏电极金属17，漏电极金属17的材质为Au，厚度为1.0μm。
本发明一种具有栅保护功能的SiC MOSFET的制备方法，按照以下步骤实施：
通过物理气相传输(PVT)法制备厚度为350μm的n+衬底1，温度为2200℃，压强为1.5Pa，氩气气体流量为500sccm，如图6所示；
通过化学气相淀积(CVD)法在衬底1表面向上外延制备n+缓冲层2，淀积温度为1600℃，如图7所示；
通过光刻加干法刻蚀工艺刻蚀n+缓冲层2使n+缓冲层2上表面呈凸台状，干法刻蚀工艺的气氛为SF6，压强范围为10Pa，如图8所示；
通过CVD法在n+缓冲层2表面向上外延制备n-漂移区3，淀积温度为1600℃，如图9所示；
通过铝离子注入在n-漂移区3上表面同时制作p基区4与p阱区5，铝离子注入的最高能量为500KeV，如图10所示；
通过氮离子注入在p基区4与p阱区5上表面同时制作n+源区6与n+结区7，氮离子注入的最高能量为300KeV，如图11所示；
通过氮离子注入在p基区4与p阱区5之间的n-漂移区3上表面，以及p基区4与p基区4之间的n-漂移区3上表面制备n型电阻调制区8，氮离子注入的最高能量为450KeV，如图12所示；
通过铝离子注入在n+源区6之间，n-漂移区3、p基区4的上表面制备p+结区9，铝离子注入的最高能量为550KeV，如图13所示；
通过1850℃高温退火与牺牲氧化的工艺方法对p基区4，p阱区5，n+源区6，n+结区7，电阻调制区8，p+结区9进行激活；
通过1350℃高温氧化加氮钝化的工艺方法在p基区4、p阱区5、n+源区6、n+结区7、电阻调制区8、p+结区9上表面制备栅氧化层10，如图14所示；
通过550℃CVD的方法在栅氧化层10上表面淀积多晶硅栅11，如图15所示；
通过光刻加干法刻蚀的方法刻蚀多晶硅栅11与栅氧化层10，使p基区4的上表面、n+源区6靠近电阻调制区8一侧区域的上表面、电阻调制区8的上表面保留有多晶硅栅11与栅氧化层10，干法刻蚀气氛为CF4，压强为5.0Pa，如图16所示；
通过真空蒸镀与1050℃快速热退火的方法在n+源区6靠近p+结区9一侧上表面、p+结区9上表面、n+结区7中心区域上表面制备正面欧姆接触金属12，真空蒸镀的本底真空为5×10-4Pa，如图17所示；
通过350℃CVD的方法在器件正面上方制作隔离氧化层13，如图18所示；
通过光刻与干法刻蚀的方法刻蚀隔离氧化层13，使栅氧化层10与多晶硅栅11侧壁、多晶硅栅11上表面、正面欧姆接触金属12侧壁、正面欧姆接触金属12上表面边缘保留有隔离氧化层13，干法刻蚀的气氛为CF4，压强为5.0Pa，如图19所示；
通过真空蒸镀与湿法刻蚀的方法制备源电极金属14与栅电极金属15，真空蒸镀的本底真空为5×10-4Pa，如图20所示；
通过衬底减薄工艺减薄衬底1的厚度至200μm，通过真空蒸镀与激光退火方法在衬底1下表面制作背面欧姆接触金属16，真空蒸镀的本底真空为5×10-4Pa，如图21所示；
通过真空蒸镀的方法在背面欧姆接触金属16下表面制作漏电极金属17，真空蒸镀的本底真空为5×10-4Pa，如图22所示；
通过打点、划片、封装实现具有栅保护功能的SiC MOSFET的制备；
完成制备的具有栅保护功能的SiC MOSFET的俯视结构示意图如图5所示，俯视角度隔离氧化层13将源电极金属14与栅电极金属15隔开，隔离氧化层13呈倒“中”形状，栅电极金属15填充隔离氧化层13呈倒“中”形状内部区域，源电极金属14包围隔离氧化层13呈倒“中”形状外部。
实施例3
本发明一种具有栅保护功能的SiC MOSFET的结构是，包括材料为n+衬底1，厚度为180μm，施主杂质浓度为1.5×1018cm-3；n+衬底1表面向上制作有凸台状n+缓冲层2，最高上表面与下表面的厚度为1.2μm，杂质浓度为1.5×1018cm-3，凸台高度为0.6μm，凸台宽度为11.0μm；凸台状n+缓冲层2表面向上制作有n-漂移区3，厚度15μm，杂质浓度为8.0×1015cm-3。嵌于n-漂移区3上表面的p基区4，结深为0.85μm，杂质浓度为1.2×1017cm-3；嵌于n-漂移区3上表面的p阱区5，结深为0.85μm，杂质浓度为1.2×1017cm-3；嵌于p基区4上表面的n+源区6，结深为0.22μm，杂质浓度为2.5×1018cm-3；嵌于p阱区5上表面的n+结区7，结深为0.22μm，杂质浓度为2.5×1018cm-3；嵌于n-漂移区3上表面，位于p基区4与p阱区5之间以及p基区4与p基区4之间的n型电阻调制区8，结深为0.75μm，杂质浓度为7.0×1016cm-3；嵌于n-漂移区3、p基区4上表面，被p基区4、n+源区6包围的p+结区9，结深为0.95μm，杂质浓度为2.5×1018cm-3，p+结区9中心向下与凸台状n+缓冲层2上表面的凸台中心呈正对关系。p基区4的上表面、n+源区6靠近电阻调制区8一侧区域的上表面、电阻调制区8的上表面覆盖有栅氧化层10，栅氧化层10的材料为SiO2，厚度为45nm；栅氧化层10的上方覆盖有多晶硅栅11，多晶硅栅11的厚度为600nm；n+源区6靠近p+结区9一侧上表面、p+结区9上表面、n+结区7中心区域上表面覆盖有正面欧姆接触金属12，正面欧姆接触金属12与n+源区6、p+结区9、n+结区7之间的电学性质均为欧姆接触性质，正面欧姆接触金属12由Ti、Ni的组合形成，厚度为300nm；栅氧化层10与多晶硅栅11侧壁、多晶硅栅11上表面、正面欧姆接触金属12侧壁、正面欧姆接触金属12上表面边缘覆盖有隔离氧化层13，隔离氧化层13的材质为SiO2，厚度为2500nm；n+源区6靠近p+结区9一侧上表面、p+结区9上表面覆盖的正面欧姆接触金属12的上表面覆盖有源电极金属14，位于p阱区5上表面边缘的n+结区7上表面覆盖的正面欧姆接触金属12的上表面覆盖有源电极金属14，源电极金属14的材质为Al，厚度为6μm；位于p阱区5上表面中心的n+结区7上表面覆盖的正面欧姆接触金属12的上表面覆盖有栅电极金属15，栅电极金属15的材质为Al，厚度为6μm；n+衬底1的下表面覆盖有背面欧姆接触金属16，背面欧姆接触金属16由Ti、Ni、W的组合形成，厚度为300nm；背面欧姆接触金属16下表面覆盖有漏电极金属17，漏电极金属17的材质为Ag，厚度为2.0μm。
本发明一种具有栅保护功能的SiC MOSFET的制备方法，按照以下步骤实施：
通过物理气相传输(PVT)法制备的n+衬底1，温度为2100℃，压强为0.8Pa，氩气气体流量为150sccm；
通过化学气相淀积(CVD)法在衬底1表面向上外延制备n+缓冲层2，温度为1550℃；
通过光刻加干法刻蚀工艺刻蚀n+缓冲层2使n+缓冲层2上表面呈凸台状，气氛为CF4，压强为1.5Pa；
通过CVD法在n+缓冲层2表面向上外延制备n-漂移区3，温度为1550℃；
通过铝离子注入在n-漂移区3上表面同时制作p基区4与p阱区5，铝离子注入的最高能量为420KeV；
通过氮离子注入在p基区4与p阱区5上表面同时制作n+源区6与n+结区7，氮离子注入的最高能量为210KeV；
通过氮离子注入在p基区4与p阱区5之间的n-漂移区3上表面，以及p基区4与p基区4之间的n-漂移区3上表面制备n型电阻调制区8，氮离子注入的最高能量为360KeV；
通过铝离子注入在n+源区6之间，n-漂移区3、p基区4的上表面制备p+结区9，铝离子注入的最高能量为470KeV；
通过1780℃高温退火与牺牲氧化的工艺方法对p基区4，p阱区5，n+源区6，n+结区7，电阻调制区8，p+结区9进行激活；
通过1250℃高温氧化加氮钝化的工艺方法在p基区4、p阱区5、n+源区6、n+结区7、电阻调制区8、p+结区9上表面制备栅氧化层10；
通过室温CVD的方法在栅氧化层10上表面淀积多晶硅栅11；
通过光刻加干法刻蚀的方法刻蚀多晶硅栅11与栅氧化层10，使p基区4的上表面、n+源区6靠近电阻调制区8一侧区域的上表面、电阻调制区8的上表面保留有多晶硅栅11与栅氧化层10，干法刻蚀气氛为CF4，压强为2.0Pa；
通过真空蒸镀与1000℃快速热退火的方法在n+源区6靠近p+结区9一侧上表面、p+结区9上表面、n+结区7中心区域上表面制备正面欧姆接触金属12，真空蒸镀的本底真空为9×10-5Pa；
通过室温CVD的方法在器件正面上方制作隔离氧化层13；
通过光刻与干法刻蚀的方法刻蚀隔离氧化层13，使栅氧化层10与多晶硅栅11侧壁、多晶硅栅11上表面、正面欧姆接触金属12侧壁、正面欧姆接触金属12上表面边缘保留有隔离氧化层13，干法刻蚀气氛为CF4，压强为2.0Pa；
通过真空蒸镀与湿法刻蚀的方法制备源电极金属14与栅电极金属15，真空蒸镀的本底真空为9×10-5Pa；
通过衬底减薄工艺减薄衬底1的厚度至180μm，通过真空蒸镀与激光退火方法在衬底1下表面制作背面欧姆接触金属16，真空蒸镀的本底真空为9×10-5Pa；
通过真空蒸镀的方法在背面欧姆接触金属16下表面制作漏电极金属17，真空蒸镀的本底真空为9×10-5Pa；
通过打点、划片、封装实现具有栅保护功能的SiC MOSFET的制备。
为了说明本发明一种具有栅保护功能的SiC MOSFET的优势，通过Sentaurus TCAD计算机数值实验平台对上述实施例1的具有栅保护功能的SiC MOSFET进行验证。
图23为本发明实施例1中的一种具有栅保护功能的SiC MOSFET的栅源击穿特性曲线，从图23中可以看出，随着加载电压的升高，本发明SiC MOSFET在栅极电压为55V时就不再上升，而常规SiC MOSFET的栅极电压达到55V之后仍继续上升，一直增加至60V，使栅氧化层发生击穿损坏。综上，本发明一种具有栅保护功能的SiC MOSFET具有更优的栅保护功能，改善了现有SiC MOSFET栅氧化层失效率高的问题。
Claims (10)
1.具有栅保护功能的SiC MOSFET，其特征在于，包括n+衬底(1)，n+衬底(1)其中一侧表面向上制作有n+缓冲层(2)，n+缓冲层(2)上制作有凸台，n+缓冲层(2)表面向上制作有n-漂移区(3)，n-漂移区(3)表面向上均匀制作有若干个p基区(4)、p阱区(5)，p基区(4)的上表面制作有n+源区(6)，p阱区(5)的上表面均匀制作有若干个n+结区(7)，p基区(4)与p阱区(5)之间以及p基区(4)与p基区(4)之间制作有n型电阻调制区(8)，n-漂移区(3)表面向上还制作有p+结区(9)，p基区(4)以及n+源区(6)靠近电阻调制区(8)一侧区域的上表面以及电阻调制区(8)的上表面覆盖有栅氧化层(10)，栅氧化层(10)的上方覆盖有多晶硅栅(11)，所述n+源区(6)靠近p+结区(9)一侧上表面、p+结区(9)上表面、n+结区(7)中心区域上表面均覆盖有正面欧姆接触金属(12)，栅氧化层(10)与多晶硅栅(11)侧壁、多晶硅栅(11)上表面、正面欧姆接触金属(12)侧壁以及正面欧姆接触金属(12)上表面边缘均覆盖有隔离氧化层(13)，n+源区(6)靠近p+结区(9)一侧上表面、p+结区(9)上表面覆盖的正面欧姆接触金属(12)的上表面覆盖有源电极金属(14)，位于p阱区(5)上表面边缘的n+结区(7)上表面覆盖的正面欧姆接触金属(12)的上表面覆盖有源电极金属(14)，位于p阱区(5)上表面中心的n+结区(7)上表面覆盖的正面欧姆接触金属(12)的上表面覆盖有栅电极金属(15)，n+衬底(1)的下表面依次覆盖有背面欧姆接触金属(16)、漏电极金属(17)。
2.根据权利要求1所述的具有栅保护功能的SiC MOSFET，其特征在于，所述n+衬底(1)材料为4H-SiC，n+衬底(1)厚度为150～350μm，施主杂质浓度为1.0×1018cm-3～2.0×1019cm-3；n+缓冲层(2)最高上表面与下表面的厚度为0.5～2.0μm，杂质浓度为1.0×1018cm-3～1.0×1019cm-3，凸台高度为0.3～1.0μm，凸台宽度为1.0～10.0μm；所述n-漂移区(3)厚度为2.0～60μm，n-漂移区(3)杂质浓度为1.0×1013cm-3～1.0×1017cm-3；所述p基区(4)结深为0.4μm～1.0μm，杂质浓度为1.0×1016cm-3～5.0×1017cm-3；所述p阱区(5)结深为0.4μm～1.0μm，杂质浓度为1.0×1016cm-3～5.0×1017cm-3；所述n+源区(6)结深为0.1μm～0.3μm，杂质浓度为1.0×1018cm-3～5.0×1019cm-3；所述n+结区(7)结深为0.1μm～0.3μm，杂质浓度为1.0×1018cm-3～5.0×1019cm-3；所述n型电阻调制区(8)结深为0.4μm～0.9μm，杂质浓度为1.0×1015cm-3～1.0×1017cm-3。
3.根据权利要求1所述的具有栅保护功能的SiC MOSFET，其特征在于，所述p+结区(9)嵌于所述n-漂移区(3)的上表面，且被所述p基区(4)、n+源区(6)包围，p+结区(9)的结深为0.5μm～1.1μm，杂质浓度为1.0×1018cm-3～2.0×1019cm-3，p+结区(9)的下表面低于p基区(4)的下表面，p+结区(9)中心向下与n+缓冲层(2)上表面的凸台中心呈正对关系。
4.根据权利要求1所述的具有栅保护功能的SiC MOSFET，其特征在于，所述栅氧化层(10)的材料为SiO2，厚度为25nm～100nm；所述多晶硅栅(11)的厚度为100nm～600nm；所述正面欧姆接触金属(12)与所述n+源区(6)、p+结区(9)、n+结区(7)之间的电学性质均为欧姆接触性质，正面欧姆接触金属(12)由Ti、Ni、W、Al中的一种或多种的组合形成，正面欧姆接触金属(12)厚度为100nm～300nm；所述隔离氧化层(13)的材质为SiO2，厚度为200nm～2000nm；所述源电极金属(14)的材质为W、Al、Cu、Au中的一种或多种的组合，厚度为8.0μm～20μm；所述栅电极金属(15)的材质为W、Al、Cu、Au中的一种或多种的组合，厚度为8.0μm～20μm；所述背面欧姆接触金属(16)由Ti、Ni、W、Au中的一种或多种的组合形成，厚度为100nm～300nm；所述漏电极金属(17)的材质为Ni、Ag、Au中的一种或多种的组合，厚度为1.0μm～5.0μm。
5.具有栅保护功能的SiC MOSFET的制备方法，其特征在于，具体按照以下步骤实施：
步骤1、通过物理气相传输PVT法制备n+衬底(1)；
步骤2、通过化学气相淀积CVD法在衬底(1)表面向上外延制备n+缓冲层(2)；
步骤3、通过光刻加干法刻蚀工艺刻蚀n+缓冲层(2)使n+缓冲层(2)上表面呈凸台状；
步骤4、通过化学气相淀积CVD法在n+缓冲层(2)表面向上外延制备n-漂移区(3)；
步骤5、通过铝离子注入在n-漂移区(3)上表面同时制作p基区(4)与p阱区(5)；
步骤6、通过氮离子注入在p基区(4)与p阱区(5)上表面同时制作n+源区(6)与n+结区(7)；
步骤7、通过氮离子注入在p基区(4)与p阱区(5)之间的n-漂移区(3)上表面，以及p基区(4)与p基区(4)之间的n-漂移区(3)上表面制备n型电阻调制区(8)；
步骤8、通过铝离子注入在n+源区(6)之间，n-漂移区(3)、p基区(4)的上表面制备p+结区(9)；
步骤9、通过高温退火与牺牲氧化的工艺方法对p基区(4)、p阱区(5)、n+源区(6)、n+结区(7)、电阻调制区(8)、p+结区(9)进行激活；
步骤10、通过高温氧化加氮钝化的工艺方法在p基区(4)、p阱区(5)、n+源区(6)、n+结区(7)、电阻调制区(8)、p+结区(9)上表面制备栅氧化层(10)；
步骤11、通过CVD的方法在栅氧化层(10)上表面淀积多晶硅栅(11)；
步骤12、通过光刻加干法刻蚀的方法刻蚀多晶硅栅(11)与栅氧化层(10)，使p基区(4)的上表面、n+源区(6)靠近电阻调制区(8)一侧区域的上表面、电阻调制区(8)的上表面保留有多晶硅栅(11)与栅氧化层(10)；
步骤13、通过真空蒸镀与快速热退火的方法在n+源区(6)靠近p+结区(9)一侧上表面、p+结区(9)上表面、n+结区(7)中心区域上表面制备正面欧姆接触金属(12)；
步骤14、通过CVD的方法在器件正面上方制作隔离氧化层(13)；
步骤15、通过光刻与干法刻蚀的方法刻蚀隔离氧化层(13)，使栅氧化层(10)与多晶硅栅(11)侧壁、多晶硅栅(11)上表面、正面欧姆接触金属(13)侧壁、正面欧姆接触金属(12)上表面边缘保留有隔离氧化层(13)；
步骤16、通过真空蒸镀与湿法刻蚀的方法制备源电极金属(14)与栅电极金属(15)；
步骤17、通过衬底减薄工艺减薄衬底(1)的厚度，通过真空蒸镀与激光退火方法在衬底(1)下表面制作背面欧姆接触金属(16)；
步骤18、通过真空蒸镀的方法在背面欧姆接触金属(16)下表面制作漏电极金属(17)；
步骤19、通过打点、划片、封装实现具有栅保护功能的SiC MOSFET的制备。
6.根据权利要求5所述的具有栅保护功能的SiC MOSFET的制备方法，其特征在于，所述步骤1中物理气相传输PVT法的温度为2100℃～2200℃，压强为0.5Pa～1.5Pa，氩气气体流量为100sccm～500sccm。
7.根据权利要求5所述的具有栅保护功能的SiC MOSFET的制备方法，其特征在于，所述步骤2中化学气相淀积CVD法的淀积温度为1500℃～1600℃；所述步骤4中化学气相淀积CVD法的淀积温度为1500℃～1600℃；所述步骤11中化学气相淀积CVD的方法在栅氧化层10上表面淀积多晶硅栅11的温度为室温～550℃；所述步骤14中CVD法的温度为室温～350℃。
8.根据权利要求5所述的具有栅保护功能的SiC MOSFET的制备方法，其特征在于，所述步骤3中干法刻蚀工艺的气氛为CF4与SF6，压强范围为1.0Pa～10Pa；所述步骤12中干法刻蚀的方法刻蚀多晶硅栅的气氛为CF4，压强范围为1.0Pa～5.0Pa；所述步骤15干法刻蚀法的气氛为CF4，压强范围为1.0Pa～5.0Pa。
9.根据权利要求5所述的具有栅保护功能的SiC MOSFET的制备方法，其特征在于，所述步骤5中铝离子注入的最高能量为400KeV～500KeV；所述步骤6中氮离子注入的最高能量为200KeV～300KeV；所述步骤7中氮离子注入的最高能量为350KeV～450KeV；所述步骤8中铝离子注入的最高能量为450KeV～550KeV。
10.根据权利要求5所述的具有栅保护功能的SiC MOSFET的制备方法，其特征在于，所述步骤9中高温退火的温度为1700℃～1850℃；所述步骤10中高温氧化加氮钝化的温度为1200℃～1350℃；所述步骤13中真空蒸镀的本底真空为5×10-5Pa～5×10-4Pa，快速热退火的温度为950℃～1050℃；所述步骤16中真空蒸镀的本底真空为5×10-5Pa～5×10-4Pa；所述步骤17中真空蒸镀的本底真空为5×10-5Pa～5×10-4Pa；所述步骤18中真空蒸镀的本底真空为5×10-5Pa～5×10-4Pa。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211514540.2A CN115732564B (zh) | 2022-11-30 | 2022-11-30 | 具有栅保护功能的SiC MOSFET及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211514540.2A CN115732564B (zh) | 2022-11-30 | 2022-11-30 | 具有栅保护功能的SiC MOSFET及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115732564A true CN115732564A (zh) | 2023-03-03 |
| CN115732564B CN115732564B (zh) | 2023-06-06 |
Family
ID=85299157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211514540.2A Active CN115732564B (zh) | 2022-11-30 | 2022-11-30 | 具有栅保护功能的SiC MOSFET及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115732564B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112234058A (zh) * | 2020-09-24 | 2021-01-15 | 芜湖启源微电子科技合伙企业(有限合伙) | 一种集成栅保护结构的SiC MOSFET器件 |
| CN112802840A (zh) * | 2021-04-08 | 2021-05-14 | 成都蓉矽半导体有限公司 | 一种具有过温关断功能的碳化硅mosfet |
| CN114335138A (zh) * | 2020-09-30 | 2022-04-12 | 英飞凌科技股份有限公司 | 具有晶体管单元和钳位区的碳化硅器件 |
| CN114361238A (zh) * | 2020-09-30 | 2022-04-15 | 英飞凌科技股份有限公司 | 具有在阱区中的钳位区和晶体管单元的碳化硅器件 |
| CN114628525A (zh) * | 2022-03-14 | 2022-06-14 | 南京晟芯半导体有限公司 | 一种沟槽型SiC MOSFET器件及其制造方法 |
| US11410990B1 (en) * | 2020-08-25 | 2022-08-09 | Semiq Incorporated | Silicon carbide MOSFET with optional asymmetric gate clamp |
-
2022
- 2022-11-30 CN CN202211514540.2A patent/CN115732564B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11410990B1 (en) * | 2020-08-25 | 2022-08-09 | Semiq Incorporated | Silicon carbide MOSFET with optional asymmetric gate clamp |
| CN112234058A (zh) * | 2020-09-24 | 2021-01-15 | 芜湖启源微电子科技合伙企业(有限合伙) | 一种集成栅保护结构的SiC MOSFET器件 |
| CN114335138A (zh) * | 2020-09-30 | 2022-04-12 | 英飞凌科技股份有限公司 | 具有晶体管单元和钳位区的碳化硅器件 |
| CN114361238A (zh) * | 2020-09-30 | 2022-04-15 | 英飞凌科技股份有限公司 | 具有在阱区中的钳位区和晶体管单元的碳化硅器件 |
| CN112802840A (zh) * | 2021-04-08 | 2021-05-14 | 成都蓉矽半导体有限公司 | 一种具有过温关断功能的碳化硅mosfet |
| CN114628525A (zh) * | 2022-03-14 | 2022-06-14 | 南京晟芯半导体有限公司 | 一种沟槽型SiC MOSFET器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| CHENG-TYNG YEN, ET AL.: "SiC MOSFET with Integrated Zener Diode as an Asymmetric Bidirectional Voltage Clamp Between the Gate and Source for Overvoltage Protection", IEEE, pages 135 - 138 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115732564B (zh) | 2023-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| TWI509809B (zh) | 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| US7394144B2 (en) | Trench semiconductor device and method of manufacturing it | |
| US20040082116A1 (en) | Vertical conducting power semiconductor devices implemented by deep etch | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN109037312A (zh) | 一种带有屏蔽栅的超结igbt及其制造方法 | |
| US9276075B2 (en) | Semiconductor device having vertical MOSFET structure that utilizes a trench-type gate electrode and method of producing the same | |
| JP2012174831A (ja) | ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN114927562B (zh) | 碳化硅jfet器件结构及其制备方法 | |
| CN109545842A (zh) | 碳化硅器件终端结构及其制作方法 | |
| CN109564932A (zh) | 半导体装置 | |
| CN113421927B (zh) | 一种逆导SiC MOSFET器件及其制造方法 | |
| TWI702722B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| CN114005877A (zh) | 一种超薄超结igbt器件及制备方法 | |
| CN115732564B (zh) | 具有栅保护功能的SiC MOSFET及制备方法 | |
| CN208674122U (zh) | 一种带有屏蔽栅的超结igbt | |
| JP3357804B2 (ja) | 半導体装置とその製造方法 | |
| JP4096722B2 (ja) | 半導体装置の製造方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN104347403A (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN113838914A (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| WO2020051806A1 (zh) | 半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |