CN114628525A - 一种沟槽型SiC MOSFET器件及其制造方法 - Google Patents

一种沟槽型SiC MOSFET器件及其制造方法 Download PDF

Info

Publication number
CN114628525A
CN114628525A CN202210245628.2A CN202210245628A CN114628525A CN 114628525 A CN114628525 A CN 114628525A CN 202210245628 A CN202210245628 A CN 202210245628A CN 114628525 A CN114628525 A CN 114628525A
Authority
CN
China
Prior art keywords
region
source
boss
type
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210245628.2A
Other languages
English (en)
Other versions
CN114628525B (zh
Inventor
许海东
谌容
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sunnychip Semiconductor Co
Original Assignee
Sunnychip Semiconductor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunnychip Semiconductor Co filed Critical Sunnychip Semiconductor Co
Priority to CN202210245628.2A priority Critical patent/CN114628525B/zh
Publication of CN114628525A publication Critical patent/CN114628525A/zh
Application granted granted Critical
Publication of CN114628525B publication Critical patent/CN114628525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽型SiC MOSFET器件及其制造方法，应用于半导体器件技术领域，所述器件包括n型衬底、n型缓冲层、n型漂移区、第一p阱区、第二p阱区、n+源区、p+屏蔽区、p+结区、栅氧化层、多晶硅栅、隔离介质层、源极欧姆接触金属、源极、栅极、漏极欧姆接触金属以及漏极。本发明通过设置第一p阱区和第二p阱区，且第一p阱区的掺杂浓度高于第二p阱区掺杂浓度，以及凸台状的n型缓冲层与p+屏蔽区，且设置p+结区与n型缓冲层的凸台相对，提高了沟槽型SiC MOSFET器件的阈值电压与雪崩耐量，使沟槽型SiC MOSFET器件的综合性能得到改善。

Description

一种沟槽型SiC MOSFET器件及其制造方法
技术领域
本发明属于半导体器件技术领域，尤其涉及一种沟槽型SiC MOSFET器件及其制造方法。
背景技术
由于碳化硅（SiC）材料具有禁带宽度大、热导率高、临界雪崩击穿电场强度高、饱和载流子漂移速度大、热稳定性好等特点，使用SiC材料制造的金属氧化物半导体场效应晶体管（MOSFET）具有阻断电压高、导通电阻低以及开关速度快等优点，已成为硅（Si）IGBT的强劲竞争对手。随着技术发展，由于无法消除JFET区，传统平面栅SiC MOSFET器件的通态电阻与电容参数的进一步改善出现瓶颈。沟槽型SiC MOSFET器件能够消除JFET区，从而有效解决上述瓶颈问题，进一步提升SiC MOSFET器件的综合性能。然而，相比于传统平面栅SiCMOSFET器件，沟槽型SiC MOSFET器件目前存在阈值电压偏低与雪崩耐量偏低的问题。上述问题造成沟槽型SiC MOSFET器件在电路中使用的可靠性降低，降低了系统的寿命和稳定性，一定程度上限制了沟槽型SiC MOSFET器件的发展与广泛应用。
发明内容
发明目的：针对现有技术中存在的问题，本发明公开了一种沟槽型SiC MOSFET器件及其制造方法，能够同时提高SiC MOSFET器件的阈值电压与雪崩耐量。
技术方案：为实现上述技术目的，本发明采用以下技术方案：
一种沟槽型SiC MOSFET器件，其特征在于，包括n型衬底以及设置于n型衬底上表面的n型缓冲层，n型缓冲层上表面呈凸台状；
n型漂移区设置于n型缓冲层上表面，n型漂移区下表面与n型缓冲层上表面相嵌合，n型漂移区上表面呈凸台状，且n型漂移区上表面边缘为凸台；
n型漂移区凸台顶面上依次覆盖有第一p阱区、第二p阱区和n+源区，第一p阱区的掺杂浓度大于第二p阱区的掺杂浓度；
n型漂移区上表面的凸台底面分为一一间隔设置的第一凸台底面和第二凸台底面，且上表面最外侧的凸台底面为第二凸台底面，其中：
第一凸台底面嵌有p+屏蔽区，p+屏蔽区的尺寸小于第一凸台底面的尺寸；
第二凸台底面嵌有p+结区以及第一p阱区、第二p阱区、n+源区靠近第二凸台底面一侧的侧壁覆盖有p+结区，嵌于最外侧的第二凸台底面的p+结区纵向延伸至与n型漂移区的凸台顶面齐平，且嵌于最外侧的第二凸台底面以外的p+结区与n型缓冲层上表面的凸台位置一一对应；其中，p+结区包括第一p+结区和第二p+结区，第一p+结区和第二p+结区一一间隔嵌于n型漂移区上表面的第二凸台底面，且最外侧的第二凸台底面嵌有第二p+结区；
p+屏蔽区上表面、靠近p+屏蔽区的裸露的n型漂移区表面、n+源区靠近p+屏蔽区的上表面边缘以及第一p阱区、第二p阱区、n+源区靠近p+屏蔽区的侧壁覆盖有栅氧化层；
栅氧化层上表面覆盖有多晶硅栅，多晶硅栅纵向延伸至栅氧化层上表面最高点以上；
多晶硅栅上表面边缘、裸露的多晶硅栅侧壁以及裸露的栅氧化层外侧侧壁覆盖有隔离介质层；以及所述n型漂移区上表面最外侧凸台的上表面覆盖有隔离介质层；所述n型漂移区上表面最外侧p+结区靠近n+源区6的上表面边缘以外的裸露的表面覆盖有隔离介质层；
隔离介质层与p+结区之间的n+源区上表面以及p+结区上覆盖有源极欧姆接触金属；
源极欧姆接触金属上覆盖有源极，源极纵向延伸至隔离介质层上表面最高点以上，源极横向延伸至隔离介质层上表面；
裸露的多晶硅栅上表面覆盖有栅极，栅极纵向延伸至隔离介质层上表面最高点以上，栅极横向延伸至隔离介质层上表面；
n型衬底下表面覆盖有漏极欧姆接触金属；漏极欧姆接触金属下表面覆盖有漏极金属。
优选的，所述第一p+结区嵌于第二凸台底面的部分的水平截面呈部分空心形状，第二p+结区嵌于第二凸台底面的部分的水平截面呈实心形状。
优选的，所述隔离介质层与p+结区之间的n+源区上表面以及裸露的p+结区的表面覆盖有源极欧姆接触金属；
所述源极欧姆接触金属上表面、第一p+结区中裸露的n型漂移区上表面覆盖有源极。
优选的，所述源极欧姆接触金属与n+源区、p+结区之间的接触性质均为欧姆接触，所述源极金属与n型漂移区之间的接触性质为肖特基势垒接触。
优选的，所述隔离介质层与p+结区之间的n+源区上表面、裸露的p+结区的表面以及第一p+结区中裸露的n型漂移区上表面覆盖有源极欧姆接触金属；
所述源极欧姆接触金属上表面覆盖有源极。
优选的，所述源极欧姆接触金属与n+源区、p+结区以及n型漂移区之间的接触性质均为欧姆接触。
优选的，所述第一p+结区和第二p+结区嵌于第二凸台底面的部分的水平截面呈实心形状；
所述隔离介质层与p+结区之间的n+源区上表面、裸露的p+结区的表面覆盖有源极欧姆接触金属；
所述源极欧姆接触金属上表面覆盖有源极。
优选的，所述源极欧姆接触金属与n+源区、p+结区之间的接触性质均为欧姆接触。
优选的，所述p+屏蔽区与p+结区的掺杂浓度相同，所述p+屏蔽区与p+结区的下表面相齐。
一种沟槽型SiC MOSFET器件的制造方法，用于制造上述的一种沟槽型SiC MOSFET器件，其特征在于，包括如下步骤：
S1、选择n型4H-SiC晶片作为n型衬底；
S2、通过化学气相淀积的方法在n型衬底的硅面外延n型缓冲层；
S3、通过等离子体刻蚀的方法刻蚀n型缓冲层形成凸台形状；
S4、通过化学气相淀积的方法在n型缓冲层上外延n型漂移区，通过化学机械抛光的方法使n型漂移区上表面平坦；
S5、通过化学气相淀积的方法在n型漂移区上表面外延第一p阱区、第二p阱区以及n+源区；
S6、通过离子注入的方法同时制作p+屏蔽区与p+结区；
S7、通过高温退火的方法对p+屏蔽区与p+结区进行杂质激活；
S8、通过等离子体刻蚀的方法刻蚀p+结区、p+屏蔽区、n+源区、第二p阱区、第一p阱区以及n型漂移区；
S9、通过高温热氧化与氮钝化工艺制作栅氧化层，通过化学气相淀积的方法在栅氧化层上表面制作多晶硅栅，通过平坦化技术使多晶硅栅上表面平坦化；
S10、通过两次等离子体刻蚀的方法刻蚀多晶硅栅和栅氧化层；
S11、通过化学气相淀积的方法制作隔离介质层，并通过等离子体刻蚀的方法刻蚀隔离介质层，隔离介质层与栅氧化层包裹多晶硅栅；
S12、通过真空蒸镀与剥离工艺制作源极欧姆接触金属，通过快速热退火工艺使源极欧姆接触金属与所接触的n+源区、p+结区之间形成欧姆接触性质；
S13、通过等离子体刻蚀的方法刻蚀隔离介质层形成接触孔使部分多晶硅栅上表面暴露出来，接着通过真空蒸镀电极金属Al并通过平坦化技术方法对金属Al表面进行平坦化处理，通过干法与湿法刻蚀技术对金属Al进行图形化处理，制作源极与漏极；
S14、通过化学机械抛光方法减薄n型衬底，并在n型衬底下表面通过真空蒸镀与激光退火的方法制作漏极欧姆接触金属；
S15、通过真空蒸镀的方法在漏极欧姆接触金属下表面制作漏极。
有益效果：与现有技术相比，本发明具有如下有益效果：
1、本发明通过第一p阱区与第二p阱区的设置，提高了沟槽型SiC MOSFET器件的雪崩耐量与阈值电压，具体的：
通过设置第一p阱区的掺杂浓度高、第二p阱区掺杂浓度低，提高了导电沟道形成所需要的栅极电压，使得沟槽型SiC MOSFET器件的阈值电压提高；
通过设置第一p阱区掺杂浓度高，使阻断状态下电场在第一p阱区的展宽范围缩小，升高了第一p阱区与n型漂移区所形成的pn结的击穿电压，使得沟槽型SiC MOSFET器件的雪崩耐量提高。
2、本发明通过凸台状缓冲层与p+屏蔽区的设置，提高了沟槽型SiC MOSFET器件的雪崩耐量，具体的：
通过将n型缓冲层表面设置为凸台状，并设置p+结区与n型缓冲层凸台相对，将电场峰值限定在p+结区与n型漂移区所形成的pn结处，降低了栅氧化层所在区域的电场强度，提高了沟槽型SiC MOSFET器件的雪崩耐量；
通过设置p+屏蔽区，将区域峰值电场限定在p+屏蔽区与n型漂移区所形成的pn结处，进一步降低了栅氧化层所在位置的电场强度，提高了沟槽型SiC MSOFET器件的雪崩耐量。
3、本发明通过减薄n型衬底，提高了沟槽型SiC MOSFET器件的雪崩耐量。
附图说明
图1是实施例一中的一种沟槽型SiC MOSFET器件的垂直剖面结构示意图；
图2a-图2o是实施例一中的一种沟槽型SiC MOSFET器件的制造方法流程示意图；
图3是实施例二中的一种沟槽型SiC MOSFET器件的垂直剖面结构示意图；
图4是实施例三中的一种沟槽型SiC MOSFET器件的垂直剖面结构示意图；
图5是实施例一中的一种沟槽型SiC MOSFET器件的特性曲线数值计算结果；
图6是实施例一种的一种沟槽型SiC MOSFET器件的雪崩耐量数值计算结果；
图中，1-n型衬底、2-n型缓冲层、3-n型漂移区、4-第一p阱区、5-第二p阱区、6-n+源区、7-p+屏蔽区、81-第一p+结区、82-第二p+结区、9-栅氧化层、10-多晶硅栅、11-隔离介质层、12-源极欧姆接触金属、13-源极、14-栅极，15-漏极欧姆接触金属、16-漏极。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明和解释。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合说明书附图对本发明的具体实施方式做详细的说明，显然所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明的保护的范围。
实施例一：
如图1所示，本实施例中提出的一种沟槽型SiC MOSFET器件及其制造方法，可以同时提高SiC MOSFET器件的阈值电压与雪崩耐量。
本实施例所述的一种沟槽型SiC MOSFET器件，包括n型衬底1、n型缓冲层2、n型漂移区3、第一p阱区4、第二p阱区5、n+源区6、p+屏蔽区7、p+结区、栅氧化层9、多晶硅栅10、隔离介质层11、源极欧姆接触金属12、源极13、栅极14，以及设置于n呈衬底1下表面的漏极欧姆接触金属15以及漏极16。
所述n型缓冲层2设置于n型衬底1上表面，n型缓冲层2下表面与n型衬底1上表面齐平，n型缓冲层2的掺杂浓度为1.0×1018cm-3，n型缓冲层2上表面呈凸台状，凸台顶与凸台底之间的高度差值为0.5μm，n型缓冲层2上表面最高点即凸台顶至下表面的高度差值为1.0μm。
所述n型漂移区3设置于n型缓冲层2上表面，n型漂移区3下表面与n型缓冲层2上表面相嵌合，n型漂移区3的掺杂浓度为1.0×1016cm-3，n型漂移区3上表面呈凸台状，其中n型漂移区3上表面边缘为凸台，n型漂移区3上表面最低点即凸台底面至上表面最高点即凸台顶面的距离为50nm，n型漂移区3上表面最高点至下表面最低点的高度差值为10μm。
n型漂移区3凸台顶面上依次覆盖有第一p阱区4、第二p阱区5和n+源区6，第一p阱区4的掺杂浓度大于第二p阱区5的掺杂浓度，例如：第一p阱区4的掺杂浓度为1.5×1017cm-3、厚度为0.2μm；第二p阱区5的掺杂浓度为5×1016cm-3、厚度为0.2μm；n+源区6的掺杂浓度为1.0×1018cm-3、厚度为0.2μm。
n型漂移区3上表面的凸台底面分为一一间隔设置的第一凸台底面和第二凸台底面，其中，n型漂移区3上表面最外侧的凸台底面为第二凸台底面，其中：
第一凸台底面嵌有p+屏蔽区7，p+屏蔽区7的尺寸小于第一凸台底面的尺寸，p+屏蔽区7的掺杂浓度为5×1018cm-3、厚度为0.2μm；
第二凸台底面嵌有p+结区以及第一p阱区4、第二p阱区5、n+源区6靠近第二凸台底面一侧的侧壁覆盖有p+结区，嵌于n型漂移区3上表面最外侧的第二凸台底面的p+结区纵向延伸至与n型漂移区3的凸台顶面齐平，嵌于n型漂移区3上表面最外侧的第二凸台底面以外的p+结区与n型缓冲层2上表面的凸台位置一一对应。其中，p+结区包括第一p+结区81和第二p+结区82，第一p+结区81嵌于第二凸台底面的部分的水平截面呈部分空心形状，第二p+结区82嵌于第二凸台底面的部分的水平截面呈实心形状，第一p+结区81和第二p+结区82一一间隔嵌于n型漂移区3上表面的第二凸台底面，且n型漂移区3上表面最外侧的第二凸台底面嵌有第二p+结区82。p+屏蔽区7与p+结区的掺杂浓度相同，所述p+屏蔽区7与p+结区的下表面相齐，例如：p+结区的掺杂浓度为5×1018cm-3、上表面最高点至下表面最低点之间的高度差为0.8μm。
所述p+屏蔽区7上表面、靠近p+屏蔽区7的裸露的n型漂移区3表面、n+源区6靠近p+屏蔽区7的上表面边缘以及第一p阱区4、第二p阱区5、n+源区6靠近p+屏蔽区7的侧壁覆盖有栅氧化层9，栅氧化层9水平部分的纵向厚度为50nm，垂直部分的横向厚度为50nm。
所述栅氧化层9上表面覆盖有多晶硅栅10，多晶硅栅10纵向延伸至栅氧化层9上表面最高点以上，多晶硅栅10上表面至下表面最低点之间的高度差为1.0μm。
所述多晶硅栅10上表面边缘、裸露的多晶硅栅10侧壁以及裸露的栅氧化层9外侧侧壁覆盖有隔离介质层11；以及所述n型漂移区3上表面最外侧凸台的上表面覆盖有隔离介质层11；所述n型漂移区3上表面最外侧p+结区靠近n+源区6的上表面边缘以外的裸露的表面覆盖有隔离介质层11；所述隔离介质层11为二氧化硅，隔离介质层11横向部分纵向厚度为600nm，垂直部分横向厚度为600nm。
所述隔离介质层11与p+结区之间的n+源区6上表面以及裸露的p+结区的表面覆盖有源极欧姆接触金属12；所述源极欧姆接触金属12为Ti、Ni、Al的组合，源极欧姆接触金属12横向部分纵向厚度为200nm，垂直部分横向厚度为200nm。
所述源极欧姆接触金属12上表面、第一p+结区81中裸露的n型漂移区3上表面覆盖有源极13，源极13纵向延伸至隔离介质层11上表面最高点以上，源极13横向延伸至隔离介质层11上表面；所述源极13的材料为金属Al，上表面至下表面最低点的高度差为5μm。
所述源极欧姆接触金属12与n+源区6、p+结区之间的接触性质均为欧姆接触，所述源极金属13与n型漂移区3之间的接触性质为肖特基势垒接触。
所述裸露的多晶硅栅10上表面覆盖有栅极14，栅极14纵向延伸至隔离介质层11上表面最高点以上，栅极14横向延伸至隔离介质层11上表面；所述栅极14的材料为金属Al，上表面至下表面最低点的高度差为4μm。
所述n型衬底1下表面覆盖有漏极欧姆接触金属15，漏极欧姆接触金属15的材料为Ti、Ni的组合，厚度为200nm；漏极欧姆接触金属15下表面覆盖有漏极金属16，漏极金属16的材料为Ag，厚度为1.0μm。
如图2a-图2o所示，本实施例还提出一种沟槽型SiC MOSFET器件的制造方法，包括以下步骤：
S1、选择n型4度离轴4H-SiC晶片作为n型衬底1，如图2a；
S2、通过化学气相淀积的方法在n型衬底1的硅面外延n型缓冲层2，如图2b；
S3、通过等离子体刻蚀的方法刻蚀n型缓冲层2形成凸台形状，如图2c；
S4、通过化学气相淀积的方法在n型缓冲层2上外延n型漂移区3，通过化学机械抛光的方法使n型漂移区3上表面平坦，如图2d；
S5、通过化学气相淀积的方法在n型漂移区3上表面外延第一p阱区4、第二p阱区5以及n+源区6，如图2e；
S6、通过离子注入的方法同时制作p+屏蔽区7与p+结区，如图2f；
S7、通过高温退火的方法对p+屏蔽区7与p+结区进行杂质激活，如图2g；
S8、通过等离子体刻蚀的方法刻蚀p+结区、p+屏蔽区7、n+源区6、第二p阱区5、第一p阱区4以及n型漂移区3，如图2h；
S9、通过高温热氧化与氮钝化工艺制作栅氧化层9，通过化学气相淀积的方法在栅氧化层9上表面制作多晶硅栅10，通过平坦化技术使多晶硅栅10上表面平坦化，如图2i；
S10、通过两次等离子体刻蚀的方法刻蚀多晶硅栅10和栅氧化层9，如图2j；
S11、通过化学气相淀积的方法制作隔离介质层11，并通过等离子体刻蚀的方法刻蚀隔离介质层11，隔离介质层11与栅氧化层9包裹多晶硅栅10，如图2k；
S12、通过真空蒸镀与剥离工艺制作源极欧姆接触金属12，通过快速热退火工艺使源极欧姆接触金属12与所接触的n+源区6、p+结区之间形成欧姆接触性质，如图2l；
S13、通过等离子体刻蚀的方法刻蚀隔离介质层11形成接触孔使部分多晶硅栅10上表面暴露出来，接着通过真空蒸镀电极金属Al并通过平坦化技术方法对金属Al表面进行平坦化处理，通过干法与湿法刻蚀技术对金属Al进行图形化处理，制作源极13与漏极14，如图2m；
S14、通过化学机械抛光方法减薄n型衬底1，并在n型衬底1下表面通过真空蒸镀与激光退火的方法制作漏极欧姆接触金属15，如图2n；
S15、通过真空蒸镀的方法在漏极欧姆接触金属15下表面制作漏极16，如图2o。
实施例二：
如图3所示，本实施例中提出的一种沟槽型SiC MOSFET器件及其制造方法，可以同时提高SiC MOSFET器件的阈值电压与雪崩耐量。
本实施例所述的一种沟槽型SiC MOSFET器件，包括n型衬底1、n型缓冲层2、n型漂移区3、第一p阱区4、第二p阱区5、n+源区6、p+屏蔽区7、p+结区、栅氧化层9、多晶硅栅10、隔离介质层11、源极欧姆接触金属12、源极13、栅极14，以及设置于n呈衬底1下表面的漏极欧姆接触金属15以及漏极16。
所述n型缓冲层2设置于n型衬底1上表面，n型缓冲层2下表面与n型衬底1上表面齐平，n型缓冲层2的掺杂浓度为1.0×1018cm-3，n型缓冲层2上表面呈凸台状，凸台顶与凸台底之间的高度差值为0.5μm，n型缓冲层2上表面最高点即凸台顶至下表面的高度差值为1.0μm。
所述n型漂移区3位于n型缓冲层2上表面，n型缓冲层3下表面与n型缓冲层2上表面相嵌合，n型漂移区3的掺杂浓度为2.0×1016cm-3，n型漂移区3上表面呈凸台状，其中n型漂移区3上表面边缘为凸台，n型漂移区3上表面最低点即凸台底面至上表面最高点即凸台顶面的距离为50nm，n型漂移区3上表面最高点至下表面最低点的高度差值为5μm。
n型漂移区3凸台顶面上依次覆盖有第一p阱区4、第二p阱区5和n+源区6，第一p阱区4的掺杂浓度大于第二p阱区5的掺杂浓度，例如：第一p阱区4的掺杂浓度为1.5×1017cm-3、厚度为0.1μm；第二p阱区5的掺杂浓度为5×1016cm-3、厚度为0.3μm；n+源区6的掺杂浓度为1.0×1018cm-3、厚度为0.2μm。
n型漂移区3上表面的凸台底面分为一一间隔设置的第一凸台底面和第二凸台底面，其中，n型漂移区3上表面最外侧的凸台底面为第二凸台底面，其中：
第一凸台底面嵌有p+屏蔽区7，p+屏蔽区7的尺寸小于第一凸台底面的尺寸，p+屏蔽区7的掺杂浓度为5×1018cm-3、厚度为0.2μm；
第二凸台底面嵌有p+结区以及第一p阱区4、第二p阱区5、n+源区6靠近第二凸台底面一侧的侧壁覆盖有p+结区，嵌于n型漂移区3上表面最外侧的第二凸台底面的p+结区纵向延伸至与n型漂移区3的凸台顶面齐平，嵌于n型漂移区3上表面最外侧的第二凸台底面以外的p+结区与n型缓冲层2上表面的凸台位置一一对应。其中，p+结区包括第一p+结区81和第二p+结区82，第一p+结区81嵌于第二凸台底面的部分的水平截面呈部分空心形状，第二p+结区82嵌于第二凸台底面的部分的水平截面呈实心形状，第一p+结区81和第二p+结区82一一间隔嵌于n型漂移区3上表面的第二凸台底面，且n型漂移区3上表面最外侧的第二凸台底面嵌有第二p+结区82。p+屏蔽区7与p+结区的掺杂浓度相同，所述p+屏蔽区7与p+结区的下表面相齐，例如：p+结区的掺杂浓度为5×1018cm-3、上表面最高点至下表面最低点之间的高度差为0.8μm。
所述p+屏蔽区7上表面、靠近p+屏蔽区7的裸露的n型漂移区3表面、n+源区6靠近p+屏蔽区7的上表面边缘以及第一p阱区4、第二p阱区5、n+源区6靠近p+屏蔽区7的侧壁覆盖有栅氧化层9，栅氧化层9水平部分的纵向厚度为50nm，垂直部分的横向厚度为50nm。
所述栅氧化层9上表面覆盖有多晶硅栅10，多晶硅栅10纵向延伸至栅氧化层9上表面最高点以上，多晶硅栅10上表面至下表面最低点之间的高度差为1.0μm。
所述多晶硅栅10上表面边缘、裸露的多晶硅栅10侧壁以及裸露的栅氧化层9外侧侧壁覆盖有隔离介质层11；以及所述n型漂移区3上表面最外侧凸台的上表面覆盖有隔离介质层11；所述n型漂移区3上表面最外侧p+结区靠近n+源区6的上表面边缘以外的裸露的表面覆盖有隔离介质层11；所述隔离介质层11为二氧化硅，隔离介质层11横向部分纵向厚度为600nm，垂直部分横向厚度为600nm。
所述隔离介质层11与p+结区之间的n+源区6上表面、裸露的p+结区的表面以及第一p+结区81中裸露的n型漂移区3上表面覆盖有源极欧姆接触金属12；所述源极欧姆接触金属12为Ti、Ni、Al的组合，源极欧姆接触金属12横向部分纵向厚度为200nm，垂直部分横向厚度为200nm。
所述源极欧姆接触金属12上表面覆盖有源极13，源极13纵向延伸至隔离介质层11上表面最高点以上，源极13横向延伸至隔离介质层11上表面；所述源极13的材料为金属Al，上表面至下表面最低点的高度差为5μm。
所述源极欧姆接触金属12与n+源区6、p+结区以及n型漂移区3之间的接触性质均为欧姆接触。
所述多晶硅栅10上表面覆盖有栅极14，栅极14纵向延伸至隔离介质层11上表面最高点以上，栅极14横向延伸至隔离介质层11上表面；所述栅极10的材料为金属Al，上表面至下表面最低点的高度差为4μm。
所述n型衬底1下表面覆盖有漏极欧姆接触金属15，漏极欧姆接触金属15的材料为Ti、Ni的组合，厚度为200nm；漏极欧姆接触金属15下表面覆盖有漏极金属16，漏极金属16的材料为Ag，厚度为1.0μm。
本实施例还提出一种沟槽型SiC MOSFET器件的制造方法，包括以下步骤：
S1、选择n型4度离轴4H-SiC晶片作为n型衬底1；
S2、通过化学气相淀积的方法在n型衬底1的硅面外延n型缓冲层2；
S3、通过等离子体刻蚀的方法刻蚀n型缓冲层2形成凸台形状；
S4、通过化学气相淀积的方法在n型缓冲层2上外延n型漂移区3，通过化学机械抛光的方法使n型漂移区3上表面平坦；
S5、通过化学气相淀积的方法在n型漂移区3上表面外延第一p阱区4、第二p阱区5以及n+源区6；
S6、通过离子注入的方法同时制作p+屏蔽区7与p+结区；
S7、通过高温退火的方法对p+屏蔽区7与p+结区进行杂质激活；
S8、通过等离子体刻蚀的方法刻蚀p+结区、p+屏蔽区7、n+源区6、第二p阱区5、第一p阱区4以及n型漂移区3；
S9、通过高温热氧化与氮钝化工艺制作栅氧化层9，通过化学气相淀积的方法在栅氧化层9上表面制作多晶硅栅10，通过平坦化技术使多晶硅栅10上表面平坦化；
S10、通过两次等离子体刻蚀的方法刻蚀多晶硅栅10和栅氧化层9；
S11、通过化学气相淀积的方法制作隔离介质层11，并通过等离子体刻蚀的方法刻蚀隔离介质层11，隔离介质层11与栅氧化层9包裹多晶硅栅10；
S12、通过真空蒸镀与剥离工艺制作源极欧姆接触金属12，通过快速热退火工艺使源极欧姆接触金属12与所接触的n+源区6、p+结区以及n型漂移区3之间形成欧姆接触性质；
S13、通过等离子体刻蚀的方法刻蚀隔离介质层11形成接触孔使部分多晶硅栅10上表面暴露出来，接着通过真空蒸镀电极金属Al并通过平坦化技术方法对金属Al表面进行平坦化处理，通过干法与湿法刻蚀技术对金属Al进行图形化处理，制作源极13与漏极14；
S14、通过化学机械抛光方法减薄n型衬底1，并在n型衬底1下表面通过真空蒸镀与激光退火的方法制作漏极欧姆接触金属15；
S15、通过真空蒸镀的方法在漏极欧姆接触金属15下表面制作漏极16。
实施例三：
如图4所示，本实施例中提出的一种沟槽型SiC MOSFET器件及其制造方法，可以同时提高SiC MOSFET器件的阈值电压与雪崩耐量。
本实施例所述的一种沟槽型SiC MOSFET器件，包括n型衬底1、n型缓冲层2、n型漂移区3、第一p阱区4、第二p阱区5、n+源区6、p+屏蔽区7、p+结区、栅氧化层9、多晶硅栅10、隔离介质层11、源极欧姆接触金属12、源极13、栅极14，以及设置于n呈衬底1下表面的漏极欧姆接触金属15以及漏极16。
所述n型缓冲层2设置于n型衬底1上表面，n型缓冲层2下表面与n型衬底1上表面齐平，n型缓冲层2的掺杂浓度为1.0×1018cm-3，n型缓冲层2上表面呈凸台状，凸台顶与凸台底之间的高度差值为1.0μm，n型缓冲层2上表面最高点即凸台顶至下表面的高度差值为1.5μm。
所述n型漂移区3位于n型缓冲层2上表面，n型缓冲层3下表面与n型缓冲层2上表面相嵌合，n型漂移区3的掺杂浓度为5.0×1014cm-3，n型漂移区3上表面呈凸台状，其中n型漂移区3上表面边缘为凸台，n型漂移区3上表面最低点即凸台底面至上表面最高点即凸台顶面的距离为50nm，n型漂移区3上表面最高点至下表面最低点的高度差值为60μm。
n型漂移区3凸台顶面上依次覆盖有第一p阱区4、第二p阱区5和n+源区6，第一p阱区4的掺杂浓度大于第二p阱区5的掺杂浓度，例如：第一p阱区4的掺杂浓度为2.0×1017cm-3、厚度为0.1μm；第二p阱区5的掺杂浓度为8×1016cm-3、厚度为0.3μm；n+源区6的掺杂浓度为1.0×1018cm-3、厚度为0.3μm。
n型漂移区3上表面的凸台底面分为一一间隔设置的第一凸台底面和第二凸台底面，其中，n型漂移区3上表面最外侧的凸台底面为第二凸台底面，其中：
第一凸台底面嵌有p+屏蔽区7，p+屏蔽区7的尺寸小于第一凸台底面的尺寸，p+屏蔽区7的掺杂浓度为5×1018cm-3、厚度为0.3μm；
第二凸台底面嵌有p+结区以及第一p阱区4、第二p阱区5、n+源区6靠近第二凸台底面一侧的侧壁覆盖有p+结区，嵌于n型漂移区3上表面最外侧的第二凸台底面的p+结区纵向延伸至与n型漂移区3的凸台顶面齐平，嵌于n型漂移区3上表面最外侧的第二凸台底面以外的p+结区与n型缓冲层2上表面的凸台位置一一对应。其中，p+结区嵌于第二凸台底面的部分的水平截面均呈实心形状。p+屏蔽区7与p+结区的掺杂浓度相同，所述p+屏蔽区7与p+结区的下表面相齐，例如：p+结区的掺杂浓度为5×1018cm-3、上表面最高点至下表面最低点之间的高度差为0.8μm。
所述p+屏蔽区7上表面、靠近p+屏蔽区7的裸露的n型漂移区3表面、n+源区6靠近p+屏蔽区7的上表面边缘以及第一p阱区4、第二p阱区5、n+源区6靠近p+屏蔽区7的侧壁覆盖有栅氧化层9，栅氧化层9水平部分的纵向厚度为50nm，垂直部分的横向厚度为50nm。
所述栅氧化层9上表面覆盖有多晶硅栅10，多晶硅栅10纵向延伸至栅氧化层9上表面最高点以上，多晶硅栅10上表面至下表面最低点之间的高度差为1.0μm。
所述多晶硅栅10上表面边缘、裸露的多晶硅栅10侧壁以及裸露的栅氧化层9外侧侧壁覆盖有隔离介质层11；以及所述n型漂移区3上表面最外侧凸台的上表面覆盖有隔离介质层11；所述n型漂移区3上表面最外侧p+结区靠近n+源区6的上表面边缘以外的裸露的表面覆盖有隔离介质层11；所述隔离介质层11为二氧化硅，隔离介质层11横向部分纵向厚度为800nm，垂直部分横向厚度为800nm。
所述隔离介质层11与p+结区之间的n+源区6上表面、裸露的p+结区的表面覆盖有源极欧姆接触金属12；所述源极欧姆接触金属12为Ti、Ni、Al的组合，源极欧姆接触金属12横向部分纵向厚度为200nm，垂直部分横向厚度为200nm。
所述源极欧姆接触金属12与n+源区6、p+结区之间的接触性质均为欧姆接触。
所述源极欧姆接触金属12上表面覆盖有源极13，源极13纵向延伸至隔离介质层11上表面最高点以上，源极13横向延伸至隔离介质层11上表面；所述源极13的材料为金属Al，上表面至下表面最低点的高度差为5μm。
所述多晶硅栅10上表面覆盖有栅极14，栅极14纵向延伸至隔离介质层11上表面最高点以上，栅极14横向延伸至隔离介质层11上表面；所述栅极10的材料为金属Al，上表面至下表面最低点的高度差为4μm。
所述n型衬底1下表面覆盖有漏极欧姆接触金属15，漏极欧姆接触金属15的材料为Ti、Ni的组合，厚度为200nm；漏极欧姆接触金属15下表面覆盖有漏极金属16，漏极金属16的材料为Ag，厚度为1.0μm。
本实施例还提出一种沟槽型SiC MOSFET器件的制造方法，包括以下步骤：
S1、选择n型8度离轴4H-SiC晶片作为n型衬底1；
S2、通过化学气相淀积的方法在n型衬底1的硅面外延n型缓冲层2；
S3、通过等离子体刻蚀的方法刻蚀n型缓冲层2形成凸台形状；
S4、通过化学气相淀积的方法在n型缓冲层2上外延n型漂移区3，通过化学机械抛光的方法使n型漂移区3上表面平坦；
S5、通过化学气相淀积的方法在n型漂移区3上表面外延第一p阱区4、第二p阱区5以及n+源区6；
S6、通过离子注入的方法同时制作p+屏蔽区7与p+结区；
S7、通过高温退火的方法对p+屏蔽区7与p+结区进行杂质激活；
S8、通过等离子体刻蚀的方法刻蚀p+结区、p+屏蔽区7、n+源区6、第二p阱区5、第一p阱区4以及n型漂移区3；
S9、通过高温热氧化与氮钝化工艺制作栅氧化层9，通过化学气相淀积的方法在栅氧化层9上表面制作多晶硅栅10，通过平坦化技术使多晶硅栅10上表面平坦化；
S10、通过两次等离子体刻蚀的方法刻蚀多晶硅栅10和栅氧化层9；
S11、通过化学气相淀积的方法制作隔离介质层11，并通过等离子体刻蚀的方法刻蚀隔离介质层11，隔离介质层11与栅氧化层9包裹多晶硅栅10；
S12、通过真空蒸镀与剥离工艺制作源极欧姆接触金属12，通过快速热退火工艺使源极欧姆接触金属12与所接触的n+源区6、p+结区之间形成欧姆接触性质；
S13、通过等离子体刻蚀的方法刻蚀隔离介质层11形成接触孔使部分多晶硅栅10上表面暴露出来，接着通过真空蒸镀电极金属Al并通过平坦化技术方法对金属Al表面进行平坦化处理，通过干法与湿法刻蚀技术对金属Al进行图形化处理，制作源极13与漏极14；
S14、通过化学机械抛光方法减薄n型衬底1，并在n型衬底1下表面通过真空蒸镀与激光退火的方法制作漏极欧姆接触金属15；
S15、通过真空蒸镀的方法在漏极欧姆接触金属15下表面制作漏极16。
本发明中，通过第一p阱区4与第二p阱区5的设置，提高了沟槽型SiC MOSFET器件的雪崩耐量与阈值电压，具体的：
通过设置第一p阱区4的掺杂浓度高、第二p阱区5掺杂浓度低，提高了导电沟道形成所需要的栅极电压，使得沟槽型SiC MOSFET器件的阈值电压提高；
通过设置第一p阱区4掺杂浓度高，使阻断状态下电场在第一p阱区4的展宽范围缩小，升高了第一p阱区4与n型漂移区3所形成的pn结的击穿电压，使得沟槽型SiC MOSFET器件的雪崩耐量提高。
本发明中，通过凸台状n型缓冲层2与p+屏蔽区7的设置，提高了沟槽型SiC MOSFET器件的雪崩耐量，具体的：
通过将n型缓冲层2表面设置为凸台状，并设置p+结区与n型缓冲层2凸台相对，将电场峰值限定在p+结区与n型漂移区3所形成的pn结处，降低了栅氧化层9所在区域的电场强度，提高了沟槽型SiC MOSFET器件的雪崩耐量；
通过设置p+屏蔽区7，将区域峰值电场限定在p+屏蔽区7与n型漂移区3所形成的pn结处，进一步降低了栅氧化层9所在位置的电场强度，提高了沟槽型SiC MSOFET器件的雪崩耐量。
本发明中，通过减薄n型衬底1，提高了沟槽型SiC MOSFET器件的雪崩耐量。
另外，本发明上述3个实施例中，第一p+结区81和第二p+结区82形状的不同以及由此带来的欧姆接触金属12、源极13、n+源区6、p+结区与n型漂移区3之间的接触性质影响SiCMOSFET器件的反向导通特性，对正向导通特性无影响，具体的：
实施例一中，第一p+结区81为部分空心形状，源极13与n型漂移区3直接接触，当SiC MOSFET器件处于反向工作状态时，电流可以通过源极13直接流入n型漂移区3最终达到漏极16，提高SiC MOSFET器件的反向电流；而第二p+结区82为实心形状，当SiC MOSFET器件处于反向工作状态时，第二p+结区82能够向n型漂移区3注入空穴，使n型漂移区3中发生电导调制效应，降低SiC MOSFET器件的反向导通电阻；第一p+结区81和第二p+结区82形状的不同设置，既能够增加SiC MOSFET器件反向电流通道提高反向电流，又能够产生电导调制效应降低SiC MOSFET器件反向导通电阻，均起到了改善SiC MOSFET器件反向导通特性的作用。
本发明上述3个实施例中，n型漂移区3上表面边缘为凸台，以及在n型漂移区3上表面最外侧的凸台底面处设置的p+结区和隔离介质层11，能够提高SiC MOSFET器件的雪崩耐量。具体的：
n型漂移区3上表面边缘为凸台设置，凸台表面嵌有p+结区，当SiC MOSFET器件工作于阻断状态时，嵌于凸台表面的p+结区与n型漂移区3之间形成的pn结将电场峰值钳制在pn结位置，使峰值电场位于SiC MOSFET器件内部，降低了SiC MOSFET器件上表面边缘的电场强度，提高了SiC MOSFET器件的阻断耐压，提高了SiC MOSFET器件的雪崩耐量；n型漂移区3上表面最外侧p+结区表面以及最外侧的凸台表面覆盖有隔离介质层11，隔离介质层11对n型漂移区3上表面最外侧p+结区表面以及最外侧的凸台表面起到钝化作用，抑制了n型漂移区3上表面最外侧p+结区表面以及最外侧的凸台表面的击穿与放电，对提高SiCMOSFET器件的雪崩耐量具有促进作用。
本发明中，还通过设置p+屏蔽区7与p+结区的掺杂浓度相同以及p+屏蔽区7与p+结区的下表面相齐，能使p+屏蔽区7与p+结区可以同步工艺进行制作，简化制作工艺，降低成本。
为了说明本发明一种沟槽型SiC MOSFET器件的优异性能，通过以下数值仿真进行证明。
使用计算机虚拟实验平台对上述实施例一中的一种沟槽型SiC MOSFET器件进行了数值验证：图5是实施例一中的一种沟槽型SiC MOSFET器件的特性曲线数值计算结果，图6是实施例一中的一种沟槽型SiC MOSFET器件雪崩耐量数值计算结果。从图5中可以看出，本发明的一种沟槽型SiC MOSFET器件比现有SiC MOSFET器件表现出更高的阈值电压的同时，导通电阻基本保持一致，这是由于第一p阱区4与第二p阱区5以及减薄的4H-SiC衬底1的有益效果；从图6中可以看出，本发明的一种沟槽型SiC MOSFET器件具有更高的雪崩耐量，这是设置凸台状n型缓冲层2、p+屏蔽区7以及第一p阱区4的有益效果。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种沟槽型SiC MOSFET器件，其特征在于，包括n型衬底（1）以及设置于n型衬底（1）上表面的n型缓冲层（2），n型缓冲层（2）上表面呈凸台状；
n型漂移区（3）设置于n型缓冲层（2）上表面，n型漂移区（3）下表面与n型缓冲层（2）上表面相嵌合，n型漂移区（3）上表面呈凸台状，且n型漂移区（3）上表面边缘为凸台；
n型漂移区（3）凸台顶面上依次覆盖有第一p阱区（4）、第二p阱区（5）和n+源区（6），第一p阱区（4）的掺杂浓度大于第二p阱区（5）的掺杂浓度；
n型漂移区（3）上表面的凸台底面分为一一间隔设置的第一凸台底面和第二凸台底面，且上表面最外侧的凸台底面为第二凸台底面，其中：
第一凸台底面嵌有p+屏蔽区（7），p+屏蔽区（7）的尺寸小于第一凸台底面的尺寸；
第二凸台底面嵌有p+结区以及第一p阱区（4）、第二p阱区（5）、n+源区（6）靠近第二凸台底面一侧的侧壁覆盖有p+结区，嵌于最外侧的第二凸台底面的p+结区纵向延伸至与n型漂移区（3）的凸台顶面齐平，且嵌于最外侧的第二凸台底面以外的p+结区与n型缓冲层（2）上表面的凸台位置一一对应；其中，p+结区包括第一p+结区（81）和第二p+结区（82），第一p+结区（81）和第二p+结区（82）一一间隔嵌于n型漂移区（3）上表面的第二凸台底面，且最外侧的第二凸台底面嵌有第二p+结区（82）；
p+屏蔽区（7）上表面、靠近p+屏蔽区（7）的裸露的n型漂移区（3）表面、n+源区（6）靠近p+屏蔽区（7）的上表面边缘以及第一p阱区（4）、第二p阱区（5）、n+源区（6）靠近p+屏蔽区（7）的侧壁覆盖有栅氧化层（9）；
栅氧化层（9）上表面覆盖有多晶硅栅（10），多晶硅栅（10）纵向延伸至栅氧化层（9）上表面最高点以上；
多晶硅栅（10）上表面边缘、裸露的多晶硅栅（10）侧壁以及裸露的栅氧化层（9）外侧侧壁覆盖有隔离介质层（11）；以及所述n型漂移区（3）上表面最外侧凸台的上表面覆盖有隔离介质层（11）；所述n型漂移区（3）上表面最外侧p+结区靠近n+源区6的上表面边缘以外的裸露的表面覆盖有隔离介质层（11）；
隔离介质层（11）与p+结区之间的n+源区（6）上表面以及p+结区上覆盖有源极欧姆接触金属（12）；
源极欧姆接触金属（12）上覆盖有源极（13），源极（13）纵向延伸至隔离介质层（11）上表面最高点以上，源极（13）横向延伸至隔离介质层（11）上表面；
裸露的多晶硅栅（10）上表面覆盖有栅极（14），栅极（14）纵向延伸至隔离介质层（11）上表面最高点以上，栅极（14）横向延伸至隔离介质层（11）上表面；
n型衬底（1）下表面覆盖有漏极欧姆接触金属（15）；漏极欧姆接触金属（15）下表面覆盖有漏极金属（16）。
2. 根据权利要求1所述的一种沟槽型SiC MOSFET器件，其特征在于，所述第一p+结区（81）嵌于第二凸台底面的部分的水平截面呈部分空心形状，第二p+结区（82）嵌于第二凸台底面的部分的水平截面呈实心形状。
3.根据权利要求2所述的一种沟槽型SiC MOSFET器件，其特征在于，所述隔离介质层（11）与p+结区之间的n+源区（6）上表面以及裸露的p+结区的表面覆盖有源极欧姆接触金属（12）；
所述源极欧姆接触金属（12）上表面、第一p+结区（81）中裸露的n型漂移区（3）上表面覆盖有源极（13）。
4.根据权利要求3所述的一种沟槽型SiC MOSFET器件，其特征在于，所述源极欧姆接触金属（12）与n+源区（6）、p+结区之间的接触性质均为欧姆接触，所述源极金属（13）与n型漂移区（3）之间的接触性质为肖特基势垒接触。
5.根据权利要求2所述的一种沟槽型SiC MOSFET器件，其特征在于，所述隔离介质层（11）与p+结区之间的n+源区（6）上表面、裸露的p+结区的表面以及第一p+结区（81）中裸露的n型漂移区（3）上表面覆盖有源极欧姆接触金属（12）；
所述源极欧姆接触金属（12）上表面覆盖有源极（13）。
6.根据权利要求5所述的一种沟槽型SiC MOSFET器件，其特征在于，所述源极欧姆接触金属（12）与n+源区（6）、p+结区以及n型漂移区（3）之间的接触性质均为欧姆接触。
7.根据权利要求1所述的一种沟槽型SiC MOSFET器件，其特征在于，所述第一p+结区（81）和第二p+结区（82）嵌于第二凸台底面的部分的水平截面呈实心形状；
所述隔离介质层（11）与p+结区之间的n+源区（6）上表面、裸露的p+结区的表面覆盖有源极欧姆接触金属（12）；
所述源极欧姆接触金属（12）上表面覆盖有源极（13）。
8.根据权利要求7所述的一种沟槽型SiC MOSFET器件，其特征在于，所述源极欧姆接触金属（12）与n+源区（6）、p+结区之间的接触性质均为欧姆接触。
9.根据权利要求1所述的一种沟槽型SiC MOSFET器件，其特征在于，所述p+屏蔽区（7）与p+结区的掺杂浓度相同，所述p+屏蔽区（7）与p+结区的下表面相齐。
10.一种沟槽型SiC MOSFET器件的制造方法，用于制造权利要求1~9任一所述的一种沟槽型SiC MOSFET器件，其特征在于，包括如下步骤：
S1、选择n型4H-SiC晶片作为n型衬底（1）；
S2、通过化学气相淀积的方法在n型衬底（1）的硅面外延n型缓冲层（2）；
S3、通过等离子体刻蚀的方法刻蚀n型缓冲层（2）形成凸台形状；
S4、通过化学气相淀积的方法在n型缓冲层（2）上外延n型漂移区（3），通过化学机械抛光的方法使n型漂移区（3）上表面平坦；
S5、通过化学气相淀积的方法在n型漂移区（3）上表面外延第一p阱区（4）、第二p阱区（5）以及n+源区（6）；
S6、通过离子注入的方法同时制作p+屏蔽区（7）与p+结区；
S7、通过高温退火的方法对p+屏蔽区（7）与p+结区进行杂质激活；
S8、通过等离子体刻蚀的方法刻蚀p+结区、p+屏蔽区（7）、n+源区（6）、第二p阱区（5）、第一p阱区（4）以及n型漂移区（3）；
S9、通过高温热氧化与氮钝化工艺制作栅氧化层（9），通过化学气相淀积的方法在栅氧化层（9）上表面制作多晶硅栅（10），通过平坦化技术使多晶硅栅（10）上表面平坦化；
S10、通过两次等离子体刻蚀的方法刻蚀多晶硅栅（10）和栅氧化层（9）；
S11、通过化学气相淀积的方法制作隔离介质层（11），并通过等离子体刻蚀的方法刻蚀隔离介质层（11），隔离介质层（11）与栅氧化层（9）包裹多晶硅栅（10）；
S12、通过真空蒸镀与剥离工艺制作源极欧姆接触金属（12），通过快速热退火工艺使源极欧姆接触金属（12）与所接触的n+源区（6）、p+结区之间形成欧姆接触性质；
S13、通过等离子体刻蚀的方法刻蚀隔离介质层（11）形成接触孔使部分多晶硅栅（10）上表面暴露出来，接着通过真空蒸镀电极金属Al并通过平坦化技术方法对金属Al表面进行平坦化处理，通过干法与湿法刻蚀技术对金属Al进行图形化处理，制作源极（13）与漏极（14）；
S14、通过化学机械抛光方法减薄n型衬底（1），并在n型衬底（1）下表面通过真空蒸镀与激光退火的方法制作漏极欧姆接触金属（15）；
S15、通过真空蒸镀的方法在漏极欧姆接触金属（15）下表面制作漏极（16）。
CN202210245628.2A 2022-03-14 2022-03-14 一种沟槽型SiC MOSFET器件及其制造方法 Active CN114628525B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210245628.2A CN114628525B (zh) 2022-03-14 2022-03-14 一种沟槽型SiC MOSFET器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210245628.2A CN114628525B (zh) 2022-03-14 2022-03-14 一种沟槽型SiC MOSFET器件及其制造方法

Publications (2)

Publication Number Publication Date
CN114628525A true CN114628525A (zh) 2022-06-14
CN114628525B CN114628525B (zh) 2023-11-07

Family

ID=81901172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210245628.2A Active CN114628525B (zh) 2022-03-14 2022-03-14 一种沟槽型SiC MOSFET器件及其制造方法

Country Status (1)

Country Link
CN (1) CN114628525B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115732564A (zh) * 2022-11-30 2023-03-03 西安理工大学 具有栅保护功能的SiC MOSFET及制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020013030A1 (en) * 2000-07-28 2002-01-31 Toyota Jidosha Kabushiki Kaisha Insulated gate semiconductor device with high minority carrier injection and low on-voltage by enlarged pn-junction area
US20050242392A1 (en) * 2004-04-30 2005-11-03 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US20090206365A1 (en) * 2008-02-15 2009-08-20 Kabushiki Kaisha Toshiba Semiconductor device
US20140367771A1 (en) * 2013-06-18 2014-12-18 Monolith Semiconductor, Inc. High voltage semiconductor devices and methods of making the devices
CN106876485A (zh) * 2017-03-06 2017-06-20 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
US9887287B1 (en) * 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
CN109904220A (zh) * 2019-03-18 2019-06-18 电子科技大学 槽栅型碳化硅mosfet器件及制备方法
CN113782614A (zh) * 2021-11-12 2021-12-10 南京晟芯半导体有限公司 一种凸台栅SiC MOSFET器件及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020013030A1 (en) * 2000-07-28 2002-01-31 Toyota Jidosha Kabushiki Kaisha Insulated gate semiconductor device with high minority carrier injection and low on-voltage by enlarged pn-junction area
US20050242392A1 (en) * 2004-04-30 2005-11-03 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US20090206365A1 (en) * 2008-02-15 2009-08-20 Kabushiki Kaisha Toshiba Semiconductor device
US20140367771A1 (en) * 2013-06-18 2014-12-18 Monolith Semiconductor, Inc. High voltage semiconductor devices and methods of making the devices
US9887287B1 (en) * 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
CN106876485A (zh) * 2017-03-06 2017-06-20 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN109904220A (zh) * 2019-03-18 2019-06-18 电子科技大学 槽栅型碳化硅mosfet器件及制备方法
CN113782614A (zh) * 2021-11-12 2021-12-10 南京晟芯半导体有限公司 一种凸台栅SiC MOSFET器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王曦 等: "3.3kV/50A SiC JBS二极管及混合功率模块研制", 电力电子技术, vol. 53, no. 7, pages 134 - 136 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115732564A (zh) * 2022-11-30 2023-03-03 西安理工大学 具有栅保护功能的SiC MOSFET及制备方法
CN115732564B (zh) * 2022-11-30 2023-06-06 西安理工大学 具有栅保护功能的SiC MOSFET及制备方法

Also Published As

Publication number Publication date
CN114628525B (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
US9818860B2 (en) Silicon carbide semiconductor device and method for producing the same
US10263082B2 (en) Semiconductor device having a gate electrode formed inside a trench
US7645661B2 (en) Semiconductor device
US7118970B2 (en) Methods of fabricating silicon carbide devices with hybrid well regions
US8946726B2 (en) Grid-UMOSFET with electric field shielding of gate oxide
US7834376B2 (en) Power semiconductor switch
US8786011B2 (en) Semiconductor device
US20070187695A1 (en) Semiconductor device and method of forming the same
US10229969B2 (en) Power semiconductor device
JP2012059841A (ja) 半導体装置
US9276075B2 (en) Semiconductor device having vertical MOSFET structure that utilizes a trench-type gate electrode and method of producing the same
US20180366574A1 (en) Semiconductor device and method of manufacturing semiconductor device
CA3053635C (en) Semiconductor device and manufacturing method of the same
US10692999B2 (en) High voltage MOSFET devices and methods of making the devices
CN216980573U (zh) 一种半导体场效应管及电子设备
JP3998454B2 (ja) 電力用半導体装置
CN114628515A (zh) SiC MOSFET器件及制造方法
CN115377200A (zh) 一种半导体器件及其制备方法
CN114628525A (zh) 一种沟槽型SiC MOSFET器件及其制造方法
CN113809145B (zh) 窄台面绝缘栅双极型晶体管器件及形成方法
CN114530504B (zh) 一种高阈值电压SiC MOSFET器件及其制造方法
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
CN116635984B (zh) 半导体装置及其制造方法
CN212113722U (zh) 具有肖特基二极管的半导体器件
CN118116974A (zh) 一种集成肖特基势垒的场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant