CN114335138A - 具有晶体管单元和钳位区的碳化硅器件 - Google Patents

具有晶体管单元和钳位区的碳化硅器件 Download PDF

Info

Publication number
CN114335138A
CN114335138A CN202111165703.6A CN202111165703A CN114335138A CN 114335138 A CN114335138 A CN 114335138A CN 202111165703 A CN202111165703 A CN 202111165703A CN 114335138 A CN114335138 A CN 114335138A
Authority
CN
China
Prior art keywords
region
silicon carbide
gate
clamping
resistance ohmic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111165703.6A
Other languages
English (en)
Inventor
约阿希姆·魏尔斯
弗朗茨·希尔勒
沃尔夫冈·扬切尔
大卫·卡默兰德尔
拉尔夫·西明耶克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN114335138A publication Critical patent/CN114335138A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种碳化硅器件(500)包括具有源极区(110)和栅电极(155)的晶体管单元(TC)。源极区(110)被形成在碳化硅本体(100)中并且具有第一导电类型。第一低电阻欧姆路径(901)电连接源极区(110)和具有第二导电类型的掺杂区(120)。掺杂区(120)和具有第一导电类型的浮动阱(410)形成pn结。具有第二导电类型的第一钳位区(411)延伸至浮动阱(410)中。第二低电阻欧姆路径(902)电连接第一钳位区(411)和栅电极(155)。

Description

具有晶体管单元和钳位区的碳化硅器件
技术领域
本公开内容的示例涉及具有晶体管单元的碳化硅器件，具体地涉及具有绝缘栅晶体管单元以及晶体管单元的栅电极与源电极之间的钳位器的半导体器件。
背景技术
功率半导体器件通常用作用于转换电能的电路中(例如在DC/AC转换器、AC/AC转换器或AC/DC转换器中)以及驱动重电感负载的电路中(例如在电机驱动电路中)的开关和整流器。由于碳化硅(SiC)的介电击穿场强比硅(Si)高，因此与硅功率器件相比，SiC功率器件可以薄得多，并且可以展现出更低的导通状态电阻。集成保护元件和/或保护电路以附加的工艺复杂性为代价提高了器件的可靠性。
需要不费力地提高碳化硅器件的可靠性。
发明内容
本公开内容的实施方式涉及碳化硅器件。碳化硅器件包括具有栅电极和源极区的晶体管单元。源极区被形成在碳化硅本体中并且具有第一导电类型。第一低电阻欧姆路径电连接源极区和第二导电类型的掺杂区。浮动阱和掺杂区形成pn结。具有第二导电类型的第一钳位区延伸至浮动阱中。第二低电阻欧姆路径电连接第一钳位区和栅电极。
本领域技术人员在阅读以下详细描述和查看附图时将认识到附加的特征和优点。
附图说明
附图被包括以提供对本实施方式的进一步理解，并且被结合在本说明书中并构成本说明书的一部分。附图示出了碳化硅器件的实施方式并且与说明书一起用于说明实施方式的原理。在以下详细说明和权利要求中描述了进一步的实施方式。
图1A至图1B示出了根据实施方式的碳化硅器件的具有双向钳位器的钳位区的部分的示意性竖直截面图。
图1C示出了图1A至图1B的碳化硅器件的简化电路图。
图2A至图2B示出了根据另外的实施方式的碳化硅器件的具有钳位区、栅极金属化部、第一负载金属化部和第二负载金属化部的部分的示意性竖直截面图。
图3A示出了根据实施方式的碳化硅器件的具有集成对称双向钳位器的部分的示意性竖直截面图，其中第一钳位区和第二钳位区延伸至浮动阱中。
图3B示出了说明图3A的双向钳位器的击穿特性的示意图。
图3C示出了根据实施方式的碳化硅器件的一部分的示意性竖直截面图，其中双向钳位器包括串联电连接的两个钳位器部分。
图4示出了根据实施方式的碳化硅器件的具有晶体管单元和集成双向钳位器的部分的示意性竖直截面图。
图5示出了碳化硅器件的示意性平面图，其中指出了根据实施方式的双向钳位器的可能区域。
图6A至图6B示出了根据实施方式的碳化硅器件的部分的示意性竖直截面图，其中集成双向钳位器被形成在栅极流道和边缘导体下方。
图7示出了根据实施方式的碳化硅器件的一部分的示意性竖直截面图，其中集成双向钳位器被形成在栅极流道与分离式负载焊盘的两个焊盘部分之间。
图8A至图8B示出了根据实施方式的碳化硅器件的具有双向钳位器的部分的简化平面图和对应的简化竖直截面图，其中第一钳位区连接至栅极焊盘并且第二钳位区连接至负载焊盘。
图9A至图9B示出了根据另一实施方式的碳化硅器件的具有集成双向钳位器的部分的简化平面图和对应的简化竖直截面图，其中第一钳位区连接至栅极焊盘。
具体实施方式
在下面的详细描述中，参照了附图，这些附图形成了本文的一部分并且其中，通过图示的方式示出了可以实践碳化硅器件的特定实施方式。应当理解，在不脱离本公开内容的范围的情况下，可以利用其他实施方式并且可以进行结构上或逻辑上的改变。例如，针对一个实施方式示出或描述的特征可以用在其他实施方式上或与其他实施方式结合使用，以产生又一个实施方式。本公开内容旨在包括这些修改方案和变化方案。使用不应被解释为限制所附权利要求的范围的特定语言来描述示例。附图不是按比例绘制的，而是仅用于说明目的。如果没有另外说明，则相应的元件在不同附图中用相同的附图标记表示。
术语“具有”、“含有”、“包括”、“包含”等是开放性的，并且这些术语指示存在所陈述的结构、元件或特征，但不排除附加的元件或特征。冠词一、一个和该旨在包括复数以及单数，除非上下文另外明确指示。
术语“电连接”描述了电连接的元件之间的永久低电阻欧姆连接，例如相关元件之间的直接接触或者经由金属和/或重度掺杂半导体材料的低电阻欧姆连接。术语“电耦接”包括适于信号和/或电力传输的一个或更多个中间元件可以在电耦接的元件之间连接，电耦接的元件例如为可控制成暂时提供在第一状态下的低电阻连接和在第二状态下的高电阻连接的元件。“欧姆接触”是具有线性或几乎线性电流电压特性的非整流电结。
附图通过在掺杂类型“n”或“p”旁边指示“-”或“+”来说明相对掺杂浓度。例如，“n-”意指比“n”掺杂区域的掺杂浓度低的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。具有相同的相对掺杂浓度的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或不同的绝对掺杂浓度。
具有相同导电类型且具有不同掺杂剂浓度的两个相邻掺杂区形成单极结，例如沿两个掺杂区之间的边界表面的n/n+或p/p+结。在单极结处，与单极结正交的掺杂剂浓度分布可以显示出阶跃或转折点，在该处掺杂剂浓度分布从凹形变为凸形，反之亦然。
针对物理尺寸给出的范围包括边界值。例如，参数y从a到b的范围读作a≤y≤b。这同样适用于具有一个边界值(如“至多”和“至少”)的范围。
术语“在......上”不应被解释为表示“直接在......上”。相反，如果一个元件位于另一元件“上”(例如，一层位于另一层“上”或者在基板“上”)，则另外的部件(例如，另外的层)可以位于两个元件之间(例如，如果层在所述基板“上”，则另一层可以位于该层与所述基板之间)。
术语“功率半导体器件”和“碳化硅功率器件”是指具有至少30V(例如100V、600V、1.6kV、3.3kV或更高)的高压阻断能力并且具有至少1A(例如10A或更多)的标称导通状态电流或正向电流的半导体器件。
欧姆接触描述了两个导体之间的非整流电结。根据欧姆定律，欧姆接触在I-V图的第一象限和第三象限中具有线性或近似线性的电流-电压(I-V)曲线。
碳化硅器件可以包括具有源极区的晶体管单元。源极区可以被形成在碳化硅本体中并且具有第一导电类型。
碳化硅本体可以具有两个基本平行的主表面以及连接这两个主表面的边缘的横向表面，这两个主表面可以具有大致相同的形状和尺寸。例如，碳化硅本体可以是圆柱体或多面体的，例如具有或不具有圆形边缘的矩形棱柱、六边形棱柱。碳化硅本体可以具有沿两个水平方向延伸的表面，并且可以具有沿垂直于水平方向的竖直方向的厚度。水平方向在下文中也称为横向。
碳化硅本体的材料可以是单晶碳化硅，例如15R-SiC(15R-多形体的碳化硅)，或六方多形体的碳化硅，例如2H-SiC、4H-SiC或6H-SiC。除了主要成分硅和碳之外，碳化硅本体还可以包括掺杂剂原子，例如氮(N)、磷(P)、铍(Be)、硼(B)、铝(Al)和/或镓(嘎)。碳化硅本体可以包括另外的杂质，例如氢、氟和/或氧。
晶体管单元可以是或者可以包括具有绝缘栅电极的绝缘栅晶体管单元。栅电极可以是形成在碳化硅本体的主表面上的平面栅电极，或者可以是形成在从主表面延伸至碳化硅本体中的沟槽中的沟槽栅电极。
晶体管单元可以包括本体区，并且碳化硅本体还可以包括漏极/漂移区。漏极/漂移区的至少一部分可以具有第一导电类型，并且作为晶体管单元的漏极可以是有效的。
本体区可以具有互补的第二导电类型。本体区可以将源极区与具有第一导电类型的漏极/漂移区的一部分在空间上分开。栅极电介质可以被形成在栅电极与本体区之间。施加到栅电极的电势通过场效应控制本体区中的移动电荷载流子的分布。
碳化硅器件还可以包括形成在碳化硅本体中的掺杂区。掺杂区具有第二导电类型。掺杂区可以是或者可以包括水平连续结构，该结构包括不同竖直延伸和/或具有不同竖直掺杂剂分布的部分。
掺杂区可以是单部分结构或者可以是多部分结构。例如，掺杂区可以包括在碳化硅本体内横向和/或竖直分离的两个或更多个单独部分。多部分掺杂区的各个部分可以通过低电阻欧姆路径电连接。
第一低电阻欧姆路径可以电连接掺杂区和源极区。第一低电阻欧姆路径的欧姆电阻可以为至多2Ω，例如至多1Ω，或者至多0.5Ω。
碳化硅器件还可以包括形成在碳化硅本体中的浮动阱。浮动阱具有第一导电类型。浮动阱和掺杂区形成pn结。浮动阱可以不具有任何另外的欧姆连接或者仅具有到碳化硅器件的另一导电结构的高欧姆连接。例如，一些nA范围内的均衡电流可以至少暂时在浮动阱与源极区之间流动。浮动阱与源极区之间的最大均衡电流可以大于0.1nA，例如大于0.1nA或者大于1nA。最大均衡电流可以小于100nA、小于10nA或者小于5nA。
第一钳位区可以延伸至浮动阱中。第一钳位区可以具有第二导电类型。例如，第一钳位区可以具有第二导电类型，并且浮动阱和第一钳位区可以形成pn结。浮动阱可以横向围绕碳化硅本体内的第一钳位区。
第二低电阻欧姆路径可以电连接第一钳位区和栅电极。第二低电阻欧姆路径的欧姆电阻可以至多为2Ω，例如至多1Ω，或者至多0.5Ω。
掺杂区、浮动阱和第一钳位区例如在栅极金属化部与第一负载金属化部之间形成有效的双向钳位器，其中，掺杂区与第一钳位区之间的pn结中的一个的雪崩击穿限定钳位击穿电压。双向钳位器可以保护晶体管单元免受过压事件的影响。特别地，双向钳位器可以保护栅极电介质，在碳化硅功率器件中栅极电介质可能高度易受过压事件例如静电放电(ESD)的影响。
由于碳化硅的高固有击穿电压，因此在碳化硅本体中形成的双向钳位器可能会短路并耗散过压事件例如ESD事件，而不会被损坏。由于碳化硅的大带隙和低本征热载流子生成，因此与单晶硅或多晶硅中的等效电路相比，通过双向钳位器的泄漏较低。
浮动阱允许双向钳位器的特性与施加在第一负载金属化部与漏极/漂移区之间的阻断电压有效地去耦。
根据实施方式，碳化硅器件可以包括栅极金属化部。栅极金属化部可以被形成在碳化硅本体的正面处的第一主表面上。栅极金属化部可以包括由金属材料制成的栅极焊盘和/或由金属材料制成的一个或更多个栅极导体。金属材料可以包括：一种或更多种元素金属，例如铜(Cu)、铝(Al)、钛(Ti)或钽(Ta)；一种或更多种金属合金，例如铜铝(CuAl)；和/或一种或更多种金属化部合物，例如金属硅化物或金属氮化物。
栅极金属化部和栅电极可以彼此电连接。例如，栅极焊盘和/或栅极导体可以直接形成在栅极的一部分上，其中，栅电极和栅极焊盘和/或栅电极和栅极导体形成低电阻欧姆接触。替选地，栅极金属化部可以包括从栅极焊盘和/或栅极导体延伸至栅电极的金属栅极接触结构，其中，栅极接触结构和栅电极形成低电阻欧姆接触
此外，栅极金属化部和第一钳位区可以形成欧姆接触，例如低电阻欧姆接触。栅极焊盘和/或栅极导体可以直接形成在第一钳位区的一部分上，其中，第一钳位区和栅极焊盘和/或第一钳位区和栅极导体形成低电阻欧姆接触。替选地，栅极金属化部可以包括从栅极焊盘和/或栅极导体延伸至第一钳位区的金属钳位器接触结构，其中，钳位器接触结构和第一钳位区形成低电阻欧姆接触。
通过直接在栅极金属化部分的下方形成第一钳位区，可以以节省空间和面积高效的方式集成双向钳位器。
根据实施方式，碳化硅器件可以包括第一负载金属化部。第一负载金属化部可以被形成在碳化硅本体的正面处的第一主表面上。第一负载金属化部可以包括由金属材料制成的负载焊盘和/或由金属材料制成的一个或更多个边缘导体。金属材料可以包括：一种或更多种元素金属，例如铜(Cu)、铝(Al)、钛(Ti)或钽(Ta)；一种或更多种金属合金，例如铜铝(CuAl)；和/或一种或更多种金属化部合物，例如硅化物或氮化物。
第一负载金属化部和源极区可以彼此电连接。例如，负载焊盘可以直接形成在源极区的一部分上，其中，源极区和负载焊盘形成低电阻欧姆接触。替选地，第一负载金属化部可以包括从负载焊盘延伸至源极区的金属负载接触结构，其中，负载接触结构和源极区形成低电阻欧姆接触。
此外，第一负载金属化部和掺杂区可以形成欧姆接触，例如低电阻欧姆接触。负载焊盘和/或边缘导体可以直接形成在掺杂区的一部分上，其中，掺杂区和负载焊盘和/或掺杂区和边缘导体形成低电阻欧姆接触。
根据其他实施方式，第一负载金属化部包括一个或更多个另外的金属负载接触结构。
例如，源极区和掺杂区可以并排形成，并且单个金属负载接触结构从负载焊盘延伸至源极区和掺杂区，并且与源极区和掺杂区二者形成低电阻欧姆接触。
根据另一示例，源极区和掺杂区可以以彼此横向距离形成。第一负载金属化部可以包括金属的第一负载接触结构和金属的第二负载接触结构。第一负载接触结构和源极区可以形成低电阻欧姆接触。第二负载接触结构和掺杂区可以形成另一欧姆接触，例如低电阻欧姆接触。替选地或附加地，第一负载金属化部可以包括从边缘导体穿过层间电介质延伸至掺杂区的边缘接触结构，其中，掺杂区和边缘导体结构形成低电阻欧姆接触。
通过使用掺杂区的一部分作为双向钳位器的一部分，可以以节省空间和面积高效的方式来集成后者。
根据实施方式，掺杂区可以包括浮动阱内的第二钳位区，其中，第二钳位区和第一负载金属化部可以电连接。
第一负载金属化部和第二钳位区可以形成欧姆接触，例如低电阻欧姆接触。例如，负载焊盘和/或边缘导体可以直接形成在第二钳位区上，其中，第二钳位区和负载焊盘和/或第二钳位区和边缘导体形成欧姆接触，例如低电阻欧姆接触。替选地，第一负载金属化部可以包括从负载焊盘延伸至第二钳位区的金属负载接触结构，其中，负载接触结构和第二钳位区形成低电阻欧姆接触。替选地，第一负载金属化部可以包括从边缘导体延伸至第二钳位区的金属边缘接触结构，其中，边缘接触结构和第二钳位区形成低电阻欧姆接触。
第二钳位区形成掺杂区的单独部分。除了第二钳位区之外，掺杂区可以包括位于浮动阱之外的一个或更多个另外的部分。第一负载金属化部可以包括另外的负载接触结构，其中，另外的负载接触结构和掺杂区的另外的部分可以形成低电阻欧姆接触。
通过在同一浮动阱内形成的第一钳位区和第二钳位区，可以将双向钳位器的性能与晶体管单元的特性和工作模式高度解耦。击穿特性可以相对于电压的极性高度对称。
根据实施方式，浮动阱、第一钳位区和第二钳位区可以从碳化硅本体的第一主表面延伸至碳化硅本体中，其中，双向钳位器可以以节省成本的方式形成并且通过使用形成在同一主表面上的注入掩模。此外，相反掺杂层的数目可以保持较少，并且可以在很大程度上避免由寄生双极晶体管和/或晶闸管结构引起的副作用。
根据实施方式，浮动阱可以包括主要部分和增强部分。增强部分中的平均净掺杂剂浓度可以高于主要部分中的平均净掺杂剂浓度而低于源极区域中的平均净掺杂剂浓度。增强部分可以从第一主表面延伸至浮动阱中或者可以在距第一主表面一定距离处形成。
增强部分的第一部分可以被形成在第一钳位区与第二钳位区之间。增强部分可以排他性地包括第一部分或者可以包括另外的部分。第一部分可以仅沿着连接第一钳位区和第二钳位区的线的一部分形成。
利用增强部分，可以微调双向钳位器的击穿特性并且沿着第一主表面固定击穿路径的位置。
根据实施方式，增强部分的第一部分可以从第一钳位区延伸至第二钳位区。
以此方式，可以将双向钳位器的击穿定位在第一钳位区与第二钳位区之间以及浮动阱内，使得浮动阱外的功能元件几乎不受双向钳位器击穿的影响。
根据实施方式，增强部分可以横向围绕第一钳位区和第二钳位区。例如，增强部分的在第一钳位区与浮动阱的横向侧壁之间以及第二钳位区与浮动阱的横向侧壁之间的第二部分可以降低相邻结构对双向钳位器的特性的影响。
根据实施方式，增强部分特别是增强部分的第二部分可以与浮动阱的横向侧壁在横向上分隔开。
根据实施方式，包括第一钳位区和浮动阱的双向钳位器可以被配置成承载至少0.5A并且例如至多10A的击穿电流，其中，击穿电流在第一钳位区与掺杂区之间流动通过浮动阱。击穿电流可以在0.5A至2A的范围内。适当配置的第一钳位区和浮动阱利于根据人体模型来耗散标准ESD脉冲，而不会持续损坏碳化硅本体和晶体管单元。
根据实施方式，第二低电阻欧姆路径可以包括金属栅极导体。栅极导体可以包括条形部分并且可以与栅电极交叉。例如，栅极导体的一部分的纵向延伸可以垂直于栅电极的纵向延伸。
可以在栅极导体与栅电极之间形成低电阻欧姆接触。栅极导体可以与栅电极直接接触，其中，栅极导体和栅电极形成低电阻欧姆接触。替选地，金属栅极接触结构可以从栅极导体延伸至栅电极，其中，栅极接触结构和栅电极形成低电阻欧姆接触。
另一低电阻欧姆接触可以被形成在栅极导体与第一钳位区之间。栅极导体可以与第一钳位区直接接触，其中，栅极导体和第一钳位区形成低电阻欧姆接触。替选地，金属钳位器接触结构可以从栅极导体延伸至第一钳位区，其中，栅极接触结构和第一钳位区形成低电阻欧姆接触。
通过使用栅极导体下方的碳化硅部分，可以形成不损失或者仅损失很小的有效芯片面积的双向钳位器。
根据实施方式，第一低电阻欧姆路径可以包括边缘导体。边缘导体可以是条形的并且可以被形成在栅极导体与碳化硅本体的横向表面103之间。
可以在边缘导体与掺杂区的一部分之间形成低电阻欧姆接触。例如，掺杂区可以包括在栅极导体与碳化硅本体的横向边缘之间的结终端(junction termination)部分，并且可以在边缘导体与结终端部分之间形成低电阻欧姆接触。
边缘导体可以与掺杂区直接接触，其中，边缘导体和掺杂区可以形成低电阻欧姆接触。替选地，金属边缘接触结构可以从边缘导体延伸至掺杂区，其中，边缘接触结构和掺杂区形成低电阻欧姆接触。
根据实施方式，掺杂区可以包括浮动阱内的第二钳位区，其中，边缘导体与掺杂区之间的低电阻欧姆接触被形成在边缘导体与第二钳位区之间。
将双向钳位器完全集成在浮动阱中可以有助于减少晶体管单元对双向钳位器的特性的影响。
根据实施方式，第一低电阻欧姆路径可以包括负载焊盘。负载焊盘可以被配置成键合线基部。
可以在负载焊盘与源极区之间形成低电阻欧姆接触。负载焊盘可以与源极区直接接触，其中，负载焊盘和源极区形成低电阻欧姆接触。替选地，金属负载接触结构可以从负载焊盘延伸至源极区，其中，负载接触结构和源极区形成低电阻欧姆接触。
此外，可以在负载焊盘与掺杂区之间形成低电阻欧姆接触。负载焊盘可以与掺杂区直接接触，其中，负载焊盘和掺杂区形成低电阻欧姆接触。替选地，金属负载接触结构可以从负载焊盘延伸至掺杂区，其中，负载接触结构和掺杂区形成低电阻欧姆接触。
例如，负载焊盘和边缘导体可以被形成在栅极导体的相对侧上。低电阻欧姆接触可以被形成在负载焊盘与掺杂区域的被定向到晶体管单元的部分之间，并且另一低电阻欧姆接触可以被形成在掺杂区域的结终端部分与边缘导体之间。
浮动阱的垂直于栅极导体的有效长度可以相对较小。小的有效长度可以降低在晶体管单元的动态切换期间闩锁(latch-up)的风险。
通过使用边缘导体下方的碳化硅部分，可以提供不损失或者仅损失很小的有效芯片面积的双向钳位器。
图1A至图1C涉及具有单片集成双向钳位器800的碳化硅器件500。碳化硅器件500可以是或者可以包括IGFET(绝缘栅极场效应晶体管)，例如具有多个并联电连接的相同晶体管单元TC的MOSFET(金属氧化物半导体FET)或IGBT(绝缘栅双极晶体管)。
图1A至图1B中所示的碳化硅本体100包括单晶碳化硅或者由单晶碳化硅组成，例如，包括主要成分硅和碳的碳化硅晶体。碳化硅晶体可以包括掺杂剂原子和其他杂质，如氢、氟和/或氧。碳化硅晶体的多形可以是15R或者可以是六边形，例如2H、6H或4H。碳化硅本体100可以包括通过外延生长的碳化硅层或者由外延生长的碳化硅层组成。
碳化硅本体100的正面处的第一主表面101可以是平面的或肋状的。第一主表面101的平均平面沿水平方向延伸。平坦的第一主表面101的平均平面与平坦的第一主表面101相同。在非平面的第一主表面101的情况下，例如在肋状的第一主表面101的情况下，平均平面可以是平面最小二乘法平面。平面最小二乘法平面的位置和取向被定义为使得肋状的第一主表面101的表面点与平面最小二乘法平面的偏差的平方和具有最小值。
竖直方向与水平方向正交，例如平行于平均平面上的表面法线。水平方向在下文中也称为横向。
竖直方向可以与主晶格方向重合或者可以向主晶格方向倾斜离轴角，其中，离轴角可以在从2°至8°的范围内，特别是大约4°。与正面相对的第二主表面可以平行于平坦的第一主表面101或者平行于肋状的第一主表面101的最小二乘法平面延伸。
绝缘栅晶体管单元TC被形成在碳化硅本体100的正面处。漏极/漂移区130在绝缘栅晶体管单元TC与第二主表面之间横向延伸穿过碳化硅本体100。漏极/漂移区130可以包括电压维持结构，例如，轻度掺杂漂移区131。
绝缘栅晶体管单元TC包括源极区110和本体区121。源极区110和本体区121是碳化硅本体100的掺杂部分。源极区110具有第一导电类型。本体区121具有第二导电类型。例如，源极区110为n导电，而本体区121为p导电。
本体区121可以形成第二导电类型的掺杂区120的一部分。举例来说，掺杂区120包括另外的部分，例如结终端部分、屏蔽部分和/或接触部分。
第一低电阻欧姆路径901电连接源极区110和掺杂区120。第一负载端子S/E和第一低电阻欧姆路径901电连接。第一负载端子S/E可以是MOSFET的源极端子S或者IGBT的射极端子。漏极/漂移区130电连接或耦接至第二负载端子D/C，第二负载端子D/C可以是MOSFET的漏极端子D或者IGBT的集电极端子。
第一导电类型的浮动阱410从第一主表面101延伸至掺杂区120中。浮动阱410和掺杂区120形成pn结。掺杂区120在碳化硅本体100内的所有侧面上围绕浮动阱410。
第二导电类型的第一钳位区411从第一主表面101延伸至浮动阱410中。第一钳位区411和浮动阱410形成pn结。浮动阱410在碳化硅本体100内的所有侧面上围绕第一钳位区411。
栅极电介质159将本体区121与栅电极155分开。
在图1A中，晶体管单元TC包括形成在第一主表面101上的平面栅电极155。
在图1B中，晶体管单元TC包括在从第一主表面101延伸至碳化硅本体100中的沟槽中形成的沟槽栅电极155。
第二低电阻欧姆路径902将栅电极155和第一钳位区411电连接。另外，栅极端子G可以通过低阻抗路径电连接至第一钳位区411和栅电极155。
碳化硅器件500包括并联电连接的多个绝缘栅晶体管单元TC并且可以包括具有第一钳位区411的多个空间分离的浮动阱410。
根据图1C，双向钳位器800对栅电极155与掺杂区120之间的栅极电压VGS进行钳位。对于n沟道晶体管单元TC，正钳位电压由浮动阱410与掺杂区120之间的pn结的雪崩击穿电压限定。负钳位电压由第一钳位区411与浮动阱410之间的pn结的雪崩击穿电压限定。
在图2A至图2B中，碳化硅器件500是具有n个导电源极区110、n个导电漂移区131、n个导电浮动阱410和包括p+个导电第一钳位区411的p导电掺杂区120的n沟道MOSFET。
层间电介质210被形成在第一主表面101上。第一负载金属化部310和栅极金属化部330被形成在正面上。第一负载金属化部310包括形成在层间电介质210上的负载焊盘315和边缘导体311。第一负载金属化部310还包括从负载焊盘315通过层间电介质210中的开口延伸至源极区110并且延伸至掺杂区120的负载接触结构319。此外，第一负载金属化部310可以包括从边缘导体311通过层间电介质210中的开口延伸至掺杂区120的边缘接触结构318。沿着到边缘接触结构318的界面，掺杂区120可以包括重度掺杂接触区129，其中，边缘接触结构318和重度掺杂接触区129形成低电阻欧姆金属/半导体接触。
栅极金属化部330包括形成在层间电介质210上的栅极焊盘335和栅极导体331。栅极金属化部330还包括从栅极焊盘335和/或从栅极导体331通过层间电介质210中的开口延伸至栅电极155的栅极接触结构339。栅极金属化部330可以包括从栅极焊盘335和/或从栅极导体331通过层间电介质210中的开口延伸至第一钳位区411的钳位器接触结构338。
正面处的第一负载金属化部310形成或者电连接至源极端子S。第二负载金属化部320与背面上的第二主表面102接触并且形成或者电连接至漏极端子D。漏极/漂移区130包括沿着第二主表面102的更重度掺杂的n+导电接触层139，其中，接触层139和第二负载金属化部320形成低电阻欧姆接触。
图3A示出了对称双向钳位器800的示例。n导电浮动阱410从第一主表面101延伸至p导电掺杂区120中。p导电第一钳位区411和p导电第二钳位区412从第一主表面延伸主表面101延伸至浮动阱410中。第一钳位区411和第二钳位区412彼此在横向上分隔开并且相对于与横截面正交的中心平面对称地形成。
浮动阱410包括主要部分414和增强部分415。增强部分415中的平均净掺杂剂浓度高于主要部分414中的平均净掺杂剂浓度。增强部分415从第一主表面101延伸至浮动阱410中。增强部分415的第一部分被形成在第一钳位区411与第二钳位区412之间。增强部分415的第一部分可以从第一钳位区411延伸至第二钳位区412。增强部分415的第二部分可以围绕第一钳位区411、第二钳位区412以及增强部分415的第一部分。增强部分415的第二部分可以与浮动阱410的横向侧壁间隔开。
在替选实施方式中，增强部分415可以在第一钳位区411和第二钳位区412下方形成连续层。
第一负载金属化部310通过重度掺杂接触区129电连接至掺杂区120、第二钳位区412和源极端子S。重度掺杂接触区129可以横向直接接触浮动阱410或者可以通过掺杂区120的较轻度掺杂部分与浮动阱410横向间隔开。栅极金属化部330电连接至第一钳位区411。背面的第二负载金属化部320电连接至漏极终端D。
图3B示出了图3A的双向钳位器800的击穿特性，作为钳位电流ICL相对于栅极-源极电压VGS的曲线图。第一线491表示在漏极-源极电压VDS等于0V时的击穿特性，第二线492表示在漏极-源极电压VDS等于650V时的击穿特性。击穿特性与当前的晶体管阻断电压高度分离。此外，负击穿电压量与正击穿电压量之间的偏差小于两个量之和的20％。
图3C示出了具有第一钳位器部分810和第二钳位器部分820的双向钳位器800。每个钳位器部分810、820包括浮动井410、延伸至浮动井410中的第一钳位区411以及延伸至浮动井410中的第二钳位区412。掺杂区120将两个钳位部分810、820的浮动阱410嵌入。将第一钳位区411和第二钳位区412嵌入在嵌入掺杂区120中的浮动阱410中有助于第一钳位器部分810和第二钳位器部分820的串联配置，并且为调节双向钳位器800的电气特性提供了进一步的空间。
例如，第一钳位部分810的第一钳位区411电连接至栅极金属化部330。第二钳位部分820的第二钳位区412电连接至第一负载金属化部310。第一钳位部分810和第二钳位部分820的第一钳位部分411经由辅助导体340彼此电连接。
第一钳位部分810和第二钳位部分820可以并排形成，其中，掺杂区120的竖直部分可以将第一钳位部分810与第二钳位部分820横向分开。替选地，第一钳位部分810和第二钳位部分820可以被形成在碳化硅本体100的不同部分中。第一钳位部分810和第二钳位部分820可以具有相同的取向或者可以彼此扭曲例如90度。
图4示出了碳化硅器件500，该碳化硅器件500包括碳化硅本体100、第一负载金属化部310、栅极金属化部330、漏极/漂移区130、掺杂区120和具有浮动阱410的双向钳位器800、第一钳位区411和第二钳位区412，如参照图2A至图2B和图3A所述。
碳化硅器件500包括具有条形沟槽栅极结构150的多个晶体管单元TC。栅极结构150的纵轴沿着平行于y轴的水平方向延伸。每个栅极结构150包括导电栅电极155以及栅电极155与碳化硅本体100之间的栅极电介质159。栅电极155可以包括重度掺杂的多晶硅。栅极电介质159可以由氧化硅、氮化硅和/或氮氧化硅组成或者可以包括氧化硅、氮化硅和/或氮氧化硅。
每个栅极结构150的有源侧壁151平行或者至少近似平行于具有高电荷载流子迁移率的晶面，例如平行于<11-20>晶格平面。有源侧壁151可以以大约4度的离轴角相对于竖直z轴倾斜。
每个晶体管单元TC的源极区110沿第一主表面101形成并且与有源侧壁151接触。与源极区110和漏极/漂移区130形成pn结的本体区121与有源侧壁151接触，并且将源极区110与漏极/漂移区130竖直分隔。漏极/漂移区130可以包括轻度掺杂漂移区131、漂移区131与本体区121之间的较重度掺杂电流扩散区137以及沿着第二主表面102形成的重度掺杂接触部分139。
屏蔽区126与栅极结构底面153的与有源侧壁151相对的一侧接触且可从底面153向第二主面102的方向中延伸。屏蔽区126与漏极/漂移区130形成pn结。
具有屏蔽区126的导电类型的连接区125沿着无源侧壁152从第一主表面101延伸至屏蔽区126或者屏蔽区126中，并且可以与相邻晶体管单元TC的本体区121形成单极结。至少沿着第一主表面101，连接区125中的掺杂剂浓度足够高，使得连接区125和金属负载接触结构319形成低电阻欧姆半导体/金属接触。
沿着浮动阱410的侧面的掺杂区120的竖直部分120v中的平均净掺杂剂浓度以及浮动阱410底部与漏极/漂移区130之间的掺杂区120的水平部分120h中的平均净掺杂剂浓度足够高以保持由浮动阱410、水平部分120h和漏极/漂移区130形成的寄生npn双极晶体管结构的增益因子足够低以避免动态引起的闩锁。竖直部分120v和水平部分120h的形成可以共享用于形成屏蔽区126和连接区125的注入步骤，并且可以通过修改屏蔽区126和连接区125的现有注入掩模来限定。
浮动阱410的主要部分414中的平均净掺杂剂浓度被选择得足够高以防止空间电荷区在横向和竖直这两个方向上的穿通。浮动阱410的主要部分414中的平均净掺杂剂浓度取决于双向钳位器800的预定击穿电压和相关掺杂部分的几何尺寸，并且可以高于电流扩展区137中的净掺杂剂浓度。浮动阱410的形成可能需要限定浮动阱410的横向延伸的特定注入掩模以及针对浮动阱410的主要部分414的掺杂剂在不同加速能量下的三个或更多个注入步骤。增强部分415的形成可能需要限定增强部分415的横向延伸的另外的注入掩模以及在不同加速能量下用于对增强部分415进行掺杂的一个或更多个注入步骤。
第一钳位区411和第二钳位区412中的最大净掺杂剂浓度被选择得足够高以获得第一钳位区411与栅极金属化部330之间以及第二钳位区412与源极金属化部310之间的低电阻欧姆接触，并且被选择得足够低以实现双向钳位器所需的击穿电压，例如至少为100V、80V、60V或50V的击穿电压。第一钳位区411和第二钳位区412中的最大净掺杂剂浓度可以低于连接部分125的对应竖直截面中的最大净掺杂剂浓度。第一钳位区411和第二钳位区412的形成可能需要附加的注入掩模，该附加的注入掩模允许独立于连接部分125的对应竖直截面中的掺杂剂浓度来限定第一钳位区411和第二钳位区412中的掺杂剂浓度。
图5示出了碳化硅本体100的正面的平面图，其中，一个示出的条形栅极结构150代表平行于y轴延伸的多个沟槽栅极结构。在碳化硅本体100的正面处的第一主表面101和碳化硅本体100的横向表面103可以形成具有彼此正交定向的四个直线部分的正面芯片边缘。
栅极金属化部330包括栅极焊盘335、集成栅极电阻器333、栅极导体331、332、栅极接触结构和钳位器接触结构。
栅极焊盘335可以靠近芯片边缘例如沿着芯片边缘的直线部分的中心部分形成。栅极焊盘335可以包括薄层部分以及形成在薄层部分上的厚金属化部层。薄层部分可以包括元素钛、钛化合物，例如氮化钛(TiN)、元素钽(Ta)和/或钽化合物，例如氮化钽(TaN)。厚金属化部可以包括元素铜(Cu)、铜合金、元素铝(Al)、铝合金和/或铜铝合金。
集成栅极电阻器333可以包括掺杂的多晶硅。集成栅极电阻器333的第一侧可以电连接至栅极焊盘335。集成栅极电阻器333的相对的第二侧可以与栅极导体331、332中的至少一个直接连接。栅极导体331、332包括薄层部分或者由薄层部分组成。栅极导体331、332的薄层部分以及栅极焊盘335的薄层部分可以具有相同的结构配置。例如，两个薄层部分可以包括相同的材料并且可以具有相同的厚度或者可以由相同的堆叠形成。
栅极导体331、332包括条形的第一栅极流道3311、条形的第二栅极流道3312和条形的栅极指状件332。第一栅极流道3311具有平行于y轴的纵向延伸。第二栅极流道3312具有平行于x轴的纵向延伸。第一栅极流道3311和第二栅极流道3312沿着芯片边缘形成框架，其中该框架可以具有间隙337。栅极指状件332的纵轴平行于x轴并且与栅极结构150相交。每个栅极指状件栅极指状件332与至少一个栅流道331接触。每个栅极指状件332直接或者通过栅接触结构电连接多个栅极结构150的栅电极155。每个栅电极155可以直接连接至多个栅极指状件332。
第一负载金属化部310包括负载焊盘315、边缘导体311、负载接触结构和边缘接触结构。负载焊盘315可以包括薄层部分以及形成在薄层部分上的功率金属化部层。薄层部分可以包括元素钛、钛化合物，例如氮化钛(TiN)、元素钽(Ta)和/或钽化合物，例如氮化钽(TaN)。功率金属化部可以包括元素铜(Cu)、铜合金、元素铝(Al)、铝合金或者铜铝合金。负载焊盘315的功率金属化部以及栅极焊盘335的厚金属化部可以具有相同的结构配置。
负载焊盘315可以覆盖栅极指状件332。替选地，负载焊盘315可以包括多个互连的负载焊盘部分，其中，栅极指状件332被形成在相邻负载焊盘部分之间的间隙中。
边缘导体311可以形成围绕负载焊盘315的框架，其中，框架的部分被形成在栅极流道3311、3312与芯片边缘之间。边缘导体311包括薄层部分并且可以包括形成在薄层部分上的功率金属化部。边缘导体311的薄层部分与负载焊盘315的薄层部分可以具有相同的结构配置并且可以形成延伸穿过栅极流道框架中的间隙337的连续结构。
碳化硅器件500可以包括沿第一栅极流道(runner)3311形成的第一钳位部分801、沿栅极焊盘335的边缘形成的第二钳位部分802和沿第二栅极流道3312形成的第三钳位部分803中的至少一个。
第一钳位部分801可以沿着一个或两个第一栅极流道3311延伸。沿着每个第一栅极流道3311可以形成第一钳位部分801的一个单个部分。该单个部分可以延伸跨过第一栅极流道3311的长度的至少一半或者跨过至少90％。可以沿着每个第一栅极流道3311形成不止一个部分。
第二钳位部分802可以沿着栅极焊盘335的一个、两个、三个或所有边缘延伸。第二钳位部分802可以是一个连续结构或者可以包括两个或更多个在横向上分隔开的部分。
第三钳位部分803可以沿着一个或两个第二栅极流道3312延伸。沿着每个第二栅极流道3312可以形成第三钳位部分803的一个单个部分。该单个部分可以延伸跨过第二栅极流道3312的长度的至少一半或者跨过至少90％。可以沿着每个第二栅极流道3312形成不止一个的部分。
碳化硅器件500可以仅包括第一钳位器部分801、第二钳位器部分802或第三钳位器部分803，可以包括所述钳位器部分801、802、803中的两个的任意组合或者可以包括所有三个钳位器部分801、802、803。
图6A示出了第一钳位部分801，第一钳位部分801具有延伸至如图3A和图4所示的浮动阱410中的第一钳位区411和第二钳位区412。第一钳位区411直接形成在具有平行于y轴的纵轴的第一栅极流道3311的下方。第二钳位区412直接形成在第一栅极流道3311与碳化硅本体100的横向表面103之间的边缘导体311的一部分下方。第一负载接触结构319形成负载焊盘315与位于第一栅极流道3311的与边缘导体311相对的一侧的掺杂区120之间的低电阻欧姆接触。第二负载接触结构319通过重度掺杂接触区129在边缘导体311与掺杂区120之间形成低电阻欧姆接触。重度掺杂接触区129通过掺杂区120的较轻度掺杂部分与浮动阱410在横向上分隔开。
掺杂区120包括在横向上分隔开的保护环127，该保护环127在浮动阱410与横向表面103之间从第一主表面101延伸至碳化硅本体100中。电介质钝化层220从横向表面103向内延伸至超出负载焊盘315的外边缘以覆盖边缘导体311和第一栅极流道3311。酰亚胺层230可以覆盖钝化层220的一部分。
在图6B中，浮动阱410被形成在第一栅极流道3311下方并且在边缘导体311下方不存在。边缘接触结构318在边缘导体311与掺杂区120之间形成欧姆接触。与掺杂区120的欧姆接触可以在第一钳位区411的相对侧上形成，如图6B所示。替选地，负载焊盘315与掺杂区120之间的欧姆接触可以不存在，并且晶体管单元TC可以被形成为更靠近浮动阱410(未示出)。
浮动阱410沿着x轴的长度可以尽可能短，以减小掺杂区120在浮动阱410的相对侧上的各部分之间的欧姆电阻。掺杂区120在浮动阱410与漏极/漂移区130之间的水平部分120h的足够低的电阻可以防止在晶体管单元TC的动态切换期间闩锁。
图7示出了直接在栅极导体331下方的具有第一钳位区411的钳位部分800，该第一钳位区411平行于分离的负载焊盘315的相邻焊盘部分3151、3152之间的栅电极150延伸。
图8A和8B示出了第二钳位器部分802，其中，第一钳位区411被直接形成在栅极焊盘335外部的下方，并且第二钳位区412被直接形成在负载焊盘315的朝向栅极焊盘335的一部分的下方。浮动阱410跨越负载焊盘315与栅极焊盘335之间的间隙。掺杂区120可以从最靠近栅极焊盘335的栅极结构150延伸至栅极焊盘335下方。
在图9A和图9B中，浮动阱410没有延伸至负载焊盘315下方。最靠近栅极焊盘335的负载接触结构319与掺杂区120的竖直部分120v形成低电阻欧姆接触。

Claims (14)

1.一种碳化硅器件，包括：
晶体管单元(TC)，其包括栅电极(155)和具有第一导电类型的源极区(110)，其中，所述源极区(110)被形成在碳化硅本体(100)中；
具有第二导电类型的掺杂区(120)，其中，第一低电阻欧姆路径(901)电连接所述掺杂区(120)和所述源极区(110)；
具有所述第一导电类型的浮动阱(410)，其中，所述浮动阱(410)和所述掺杂区(120)形成pn结；以及
具有所述第二导电类型的第一钳位区(411)，其中，所述第一钳位区(411)延伸至所述浮动阱(410)中，并且其中，第二低电阻欧姆路径(902)电连接所述第一钳位区(411)和所述栅电极(155)。
2.根据权利要求1所述的碳化硅器件，还包括：
栅极金属化部(330)，其中，所述栅极金属化部(330)和所述栅电极(155)电连接，并且其中，所述栅极金属化部(330)和所述第一钳位区(411)形成低电阻欧姆接触。
3.根据权利要求1或2所述的碳化硅器件，还包括：
第一负载金属化部(310)，其中，所述第一负载金属化部(310)和所述源极区(110)形成低电阻欧姆接触，并且其中，所述第一负载金属化部(310)和所述掺杂区(120)形成低电阻欧姆接触。
4.根据权利要求3所述的碳化硅器件，
其中，所述掺杂区(120)包括在所述浮动阱(410)内的第二钳位区(412)，其中，所述第二钳位区(412)具有第二导电类型，并且其中，所述第一负载金属化部(310)和所述第二钳位区(412)形成低电阻欧姆接触。
5.根据权利要求4所述的碳化硅器件，
其中，所述浮动阱(410)、所述第一钳位区(411)和所述第二钳位区(412)从所述碳化硅本体(100)的第一主表面(101)延伸至所述碳化硅本体(100)中。
6.根据权利要求4或5所述的碳化硅器件，
其中，所述浮动阱(410)包括主要部分(414)和增强部分(415)，其中，所述增强部分(415)中的平均净掺杂剂浓度高于所述主要部分(414)中的平均净掺杂剂浓度并且低于所述源极区(110)中的平均净掺杂剂浓度，并且其中，所述增强部分(415)的第一部分在所述第一钳位区(411)与所述第二钳位区(412)之间。
7.根据权利要求6所述的碳化硅器件，
其中，所述增强部分(415)的第一部分从所述第一钳位区(411)延伸至所述第二钳位区(412)。
8.根据权利要求6或7所述的碳化硅器件，
其中，所述增强部分(415)横向围绕所述第一钳位区(411)和所述第二钳位区(412)。
9.根据权利要求6至8中任一项所述的碳化硅器件，
其中，所述增强部分(415)与所述浮动阱(410)的横向侧壁在横向上分隔开。
10.根据前述权利要求中任一项所述的碳化硅器件，
其中，包括所述第一钳位区(411)、所述浮动阱(410)和所述掺杂区(120)的一部分的双向钳位器(800)被配置成承载至少0.5A的击穿电流。
11.根据前述权利要求中任一项所述的碳化硅器件，
其中，所述第二低电阻欧姆路径(902)包括与所述栅电极(155)交叉的栅极导体(331，332)，
其中，在所述栅极导体(331，332)与所述栅电极(155)之间形成低电阻欧姆接触，并且
其中，在所述栅极导体(331，332)与所述第一钳位区(411)之间形成另一低电阻欧姆接触。
12.根据权利要求11所述的碳化硅器件，
其中，所述第一低电阻欧姆路径(901)包括在所述栅极导体(331，332)与所述碳化硅本体(100)的横向表面(103)之间的边缘导体(311)，并且
其中，在所述边缘导体(311)与所述掺杂区(120)的一部分之间形成低电阻欧姆接触。
13.根据权利要求12所述的碳化硅器件，
其中，所述掺杂区(120)包括所述浮动阱(410)内的第二钳位区(412)，并且
其中，所述低电阻欧姆接触被形成在所述边缘导体(311)与所述第二钳位区(412)之间。
14.根据前述权利要求中任一项所述的碳化硅器件，
其中，所述第一低电阻欧姆路径(901)还包括负载焊盘(315)，并且
其中，在所述负载焊盘(315)与所述掺杂区(120)之间形成低电阻欧姆接触。
CN202111165703.6A 2020-09-30 2021-09-30 具有晶体管单元和钳位区的碳化硅器件 Pending CN114335138A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20199320.1 2020-09-30
EP20199320.1A EP3979331A1 (en) 2020-09-30 2020-09-30 Silicon carbide device with transistor cell and clamp region

Publications (1)

Publication Number Publication Date
CN114335138A true CN114335138A (zh) 2022-04-12

Family

ID=72709139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111165703.6A Pending CN114335138A (zh) 2020-09-30 2021-09-30 具有晶体管单元和钳位区的碳化硅器件

Country Status (3)

Country Link
US (1) US11876133B2 (zh)
EP (1) EP3979331A1 (zh)
CN (1) CN114335138A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115732564A (zh) * 2022-11-30 2023-03-03 西安理工大学 具有栅保护功能的SiC MOSFET及制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410990B1 (en) * 2020-08-25 2022-08-09 Semiq Incorporated Silicon carbide MOSFET with optional asymmetric gate clamp
EP3979330A1 (en) * 2020-09-30 2022-04-06 Infineon Technologies AG Silicon carbide device with transistor cell and clamp regions in a well region
EP4170728A1 (en) * 2021-10-21 2023-04-26 Nexperia B.V. A trench gate metal oxide semiconductor field effect transistor, mosfet, as well as a corresponding method of manufacture
US20240030137A1 (en) * 2022-07-22 2024-01-25 Infineon Technologies Austria Ag Semiconductor die with a tungsten runner and a gate runner
EP4350769A1 (en) * 2022-10-07 2024-04-10 Nexperia B.V. An electrostatic discharge, esd, protection semiconductor device for providing esd protection between a first and a second terminal of another semiconductor device, as well as a corresponding metal oxide semiconductor, mos, field effect transistor, fet, and a related method
US20240274660A1 (en) * 2023-02-09 2024-08-15 Wolfspeed, Inc. Power semiconductor devices having non-rectangular semiconductor die for enhanced mechanical robustness and reduced stress and electric field concentrations

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58178566A (ja) * 1982-04-14 1983-10-19 Nec Corp 電界効果トランジスタ
JPS61296770A (ja) * 1985-06-25 1986-12-27 Nec Corp 絶縁ゲ−ト電界効果型半導体装置
JPS648674A (en) * 1987-06-30 1989-01-12 Rohm Co Ltd Vertical mos-fet
US8435853B2 (en) * 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
JP7139683B2 (ja) * 2018-05-17 2022-09-21 富士電機株式会社 半導体集積回路及びその製造方法
TWI729538B (zh) * 2018-11-21 2021-06-01 大陸商上海瀚薪科技有限公司 一種整合箝制電壓箝位電路的碳化矽半導體元件
EP3872847A1 (en) * 2020-02-28 2021-09-01 Infineon Technologies AG Semiconductor device with insulated gate transistor cell and rectifying junction

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115732564A (zh) * 2022-11-30 2023-03-03 西安理工大学 具有栅保护功能的SiC MOSFET及制备方法
CN115732564B (zh) * 2022-11-30 2023-06-06 西安理工大学 具有栅保护功能的SiC MOSFET及制备方法

Also Published As

Publication number Publication date
US20220102549A1 (en) 2022-03-31
EP3979331A1 (en) 2022-04-06
US11876133B2 (en) 2024-01-16

Similar Documents

Publication Publication Date Title
US11177354B2 (en) Method of manufacturing silicon carbide semiconductor devices
EP3979331A1 (en) Silicon carbide device with transistor cell and clamp region
US10714609B2 (en) Semiconductor device with stripe-shaped trench gate structures, transistor mesas and diode mesas
US10553685B2 (en) SiC semiconductor device with offset in trench bottom
US8492771B2 (en) Heterojunction semiconductor device and method
US12057473B2 (en) Silicon carbide device with transistor cell and clamp regions in a well region
US10886370B2 (en) Semiconductor device including silicon carbide body and method of manufacturing
US11552173B2 (en) Silicon carbide device with trench gate
CN108604598B (zh) 半导体装置
CN111758158B (zh) 半导体装置及功率模块
US20200006544A1 (en) Semiconductor device including silicon carbide body and transistor cells
US11588048B2 (en) Semiconductor device with insulated gate transistor cell and rectifying junction
US20220093761A1 (en) Silicon carbide device with stripe-shaped gate electrode and source metallization
US20230026868A1 (en) Semiconductor devices having asymmetric integrated gate resistors for balanced turn-on/turn-off behavior
US10014367B2 (en) Semiconductor device including an edge construction with straight sections and corner sections
US20230163167A1 (en) Semiconductor device including a trench gate structure
US20230163174A1 (en) Shielding Structure for Silicon Carbide Devices
US20230352520A1 (en) Wide band gap semiconductor device
JP2024010716A (ja) 半導体装置
JP2024095141A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination