TWI492383B - 圓形溝槽電晶體及其製造方法以及使用圓形溝槽電晶體之功率轉換系統 - Google Patents

圓形溝槽電晶體及其製造方法以及使用圓形溝槽電晶體之功率轉換系統 Download PDF

Info

Publication number
TWI492383B
TWI492383B TW101107565A TW101107565A TWI492383B TW I492383 B TWI492383 B TW I492383B TW 101107565 A TW101107565 A TW 101107565A TW 101107565 A TW101107565 A TW 101107565A TW I492383 B TWI492383 B TW I492383B
Authority
TW
Taiwan
Prior art keywords
trench
epitaxial layer
transistor
layer
gate
Prior art date
Application number
TW101107565A
Other languages
English (en)
Other versions
TW201242028A (en
Inventor
Hamilton Lu
Laszlo Lipcsei
Original Assignee
O2Micro Int Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O2Micro Int Ltd filed Critical O2Micro Int Ltd
Publication of TW201242028A publication Critical patent/TW201242028A/zh
Application granted granted Critical
Publication of TWI492383B publication Critical patent/TWI492383B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

圓形溝槽電晶體及其製造方法以及使用圓形溝槽電晶體之功率轉換系統
本發明係有關一種功率電晶體，特別是一種具有一個或複數個圓形溝槽的電晶體。
在過去的幾十年間，在應用領域中，半導體元件，如功率金屬氧化物半導體場效應電晶體(Metal oxide semiconductor field effect transistor，簡稱MOSFET)逐漸成為熱門。功率MOSFET通常包括多晶矽層，例如可以將多晶矽用作功率MOSFET的閘極。
功率MOSFET有兩種結構，例如，豎向擴散MOSFET和溝槽MOSFET。垂直擴散MOSFET因平面技術的開發開始於20世紀70年代中期。到20世紀80年代後期，採用了動態隨機存取記憶體溝槽技術的溝槽MOSFET開始進入功率MOSFET市場，這種溝槽MOSFET改善了功率MOSFET的汲極和源極之間的特定導通電阻。然而，由於溝槽MOSFET結構的壓力和曲率較大，使其截止電壓或崩潰電壓限制600伏以下。由於二極體的正曲率摻雜輪廓使溝槽MOSFET內的電場強度變強，而強電場又會引起崩潰電壓的降低。此外，除了對崩潰電壓的影響，臨限值電壓和特定導通電阻也很難進一步降低，無法滿足半導體技術的更新和其尺寸的日益減小的需求。
本發明提供了一種具有圓形溝槽的電晶體，包括：一外延層；以及一至少一溝槽，其中該至少一溝槽有一圓形截面，包括由該外延層確定的一溝槽表面、積澱在該溝槽表面的一閘氧化層、以及積澱在該溝槽內的一閘導通區。
本發明還提供一種使用圓形溝槽電晶體的功率轉換系統，包括：至少一開關，包括一電晶體，該電晶體包括一外延層和至少一溝槽，其中該至少一溝槽有一圓形截面，包括由該外延層確定的一溝槽表面、積澱在該溝槽表面的一閘氧化層、以及積澱在該溝槽內的一閘導通區。
本發明還提供了一種具有圓形溝槽電晶體的製造方法，包括：在一基底上生長一外延層；在該外延層上積澱一氧化層；在該氧化層上塗敷一光刻膠並勾勒該光刻膠；刻蝕該氧化層和該外延層以形成至少一圓形溝槽，其中該至少一圓形溝槽的表面由該外延層確定；在該至少一圓形溝槽表面生長一第二氧化層；以及在該至少一圓形溝槽內形成一閘導通區。
以下將對本發明的實施例給出詳細的參考。儘管本發明透過這些實施例進行闡述和說明，但需要注意的是本發明並不僅僅只局限於這些實施例。相反地，本發明涵蓋所附權利要求所定義的發明精神和發明範圍內的所有替代物、變體和等同物。
具體實施例中部分由電腦記憶體的程式、邏輯塊、處理和其他操作符號表示。這些闡述和表示應理解為更有效 地為本領域技術人員所理解的資料處理的術語。在本發明中，程式、邏輯塊、過程等旨在產生理想結果而形成的步驟或指令的自適應次序。這些步驟需要物理數量的物理處理。通常，雖然未必需要這些資料，這些數量形成電腦系統中可以儲存、傳送、合併、比較和其他處理模式的電子信號或電磁信號。
然而，應該理解為所有這些相類的術語因應的物理數量，且為這些數量的簡易標記。除非特別說明，否則如下列描述，本發明中使用如“塗”、“積澱”、“刻蝕”、“加工”、“矽化”、“注入”、“金屬化”、“鈦化”等術語的描述意為電腦系統或與其類似的電子計算裝置的動作和過程。該電腦系統或與其類似的電子計算裝置對如電腦系統暫存器和記憶體中的物理(電子)數量的資料進行操作，使其轉換成電腦系統記憶體或暫存器或其他類似的資訊儲存、轉換或顯示裝置中的其他類似於物理數量的資料。
此外，在以下對本發明的詳細描述中，為了提供針對本發明的完全的理解，闡明了大量的具體細節。然而，本領域技術人員將理解，沒有這些具體細節，本發明同樣可以實施。在另外的一些實施例中，對於大家熟知的方案、流程、元件和電路未作詳細描述，以便於凸顯本發明的主旨。
傳統溝槽MOSFET範本一般為方形開口結構，圖1a為傳統溝槽MOSFET 10的俯視圖，圖1b所示為沿著圖1a中虛線A-A所截的傳統溝槽MOSFET 10的截面圖。圖1b結合圖1a描述，溝槽MOSFET 10包括在外延層14上刻 蝕進給定深度的溝槽12，由閘氧化層16和多晶矽18所形成的閘電極，在溝槽陣列之間的方形臺面區24，以及為終端用戶積澱和勾勒的層間介電層、金屬層和鈍化層。其中N+源極20和P+接觸口22積澱或注入方形臺面區24。溝槽MOSFET的上部區域26形成覆蓋層28。
在一個實施例中，本發明公開了一種MOSFET。該種MOSFET包括具有圓形溝槽開口的閘極溝槽。其中複數個溝槽可以共用一個P+接觸口。圖2a所示為根據本發明一實施例的圓形溝槽MOSFET 200的俯視圖。圓形溝槽MOSFET 200包括四個溝槽，其中這四個溝槽212共用一個P+接觸口222。與一個P+接觸口222相關聯的溝槽的數目可比4多，也可比4少。在一些實施例中，根據連續交遞電流或雪崩崩潰電流的要求，溝槽的數量與接觸口的數量的比例在1：1到6：1的範圍內，例如4：1和5：1。
圖2b所示為根據本發明一實施例的沿著圖2a中虛線B-B所截的圓形溝槽MOSFET 200的截面圖。溝槽212形成在外延層214中，閘氧化層216和閘導通區218形成在溝槽212內。外延層214中的一定深度範圍內注入P型摻雜物以形成P阱224。圓形溝槽MOSFET 200的上部分區域220的區域226注入N型摻雜物，使N型摻雜物部分地或完全地圍繞P+接觸口222和/或溝槽212。溝槽212的橫截面為圓形，這意味著從上部分區域220俯視溝槽212為圓形。覆蓋層228完全或部分覆蓋溝槽212。
圖3到圖7所示為根據本發明一實施例的圓形溝槽MOSFET的製造工序截面圖。圖3到圖7所示的製造工序 僅供示意，並不以此為限。
在圖3所示的實施例中，在MOSFET 300的半導體基底302，例如N型深摻雜(N+)基底上生長外延層304，N型摻雜物包括砷或紅磷。在外延層304上生長較硬的掩模氧化層306，掩模氧化層306包括熱SiO2和低溫氧化物。掩模氧化層306的硬度強於光刻膠308的硬度。將光刻膠308塗在掩模氧化層306上，透過光刻製程，選擇性地固化或去除某些部分以勾勒掩模氧化層306。刻蝕掩模氧化層306和外延層304以在外延層304和掩模氧化板306內形成溝槽312。每個溝槽的橫截面都是圓形的。這樣，透過俯視MOSFET 300，可看出溝槽幾何形狀為圓形。刻蝕製程可以採用光刻或者電漿刻蝕。而刻蝕掩模氧化層306的電漿和刻蝕外延層304的電漿是不同的。刻蝕後，去除光刻膠308，清潔和乾燥MOSFET 300。
如圖4所示的實施例MOSFET 400中，犧牲氧化物414生長在掩模氧化層406的內表面、矽臺面和溝槽412的側壁上。在圖4的實施例中，犧牲氧化物包括矽氧化物。刻蝕犧牲氧化物414，可透過緩衝氧化蝕刻液進行刻蝕，以去除表面缺陷。
如圖5所示的實施例MOSFET 500，閘氧化層516生長在透過外延層確定的溝槽512的表面。在犧牲氧化物刻蝕後，閘氧化層熱生長。積澱閘導通材料在溝槽512內形成閘導通區518。閘導通材料可以是多晶矽、鎢、鍺、氮化鎵或碳化矽。將閘導通區518刻蝕至矽臺面514的端點，即當達到矽臺面514的上表面時，停止閘導通材料的刻 蝕。繼續刻蝕閘導通區518，從而在溝槽512內形成凹槽。
如圖6所示的MOSFET 600中，在溝槽612周圍形成P阱624，P阱624的構造由終端製程設計決定。透過注入一種或多種P型摻雜物(例如硼)，並驅使P型摻雜物注入至外延層604的指定深度或外延層604的表面以下的一定深度範圍內以形成P阱。然後，在熔爐內進行退火。退火結束後，根據勾勒過的光刻膠層，將N型摻雜物(例如砷)注入外延層604以形成N+層626。N+層626形成於P阱層624之上，臨近外延層604的上表面，之後去除光刻膠。積澱低溫氧化物和硼磷矽玻璃以在外延層604內的N+層626之上形成覆蓋層628。在一個實施例中，先積澱低溫氧化物，再積澱硼磷矽玻璃。其中低溫氧化物可以為矽氧化物。勾勒低溫氧化物和硼磷矽玻璃形成的覆蓋層628表面，再向外延層604注入P型摻雜物(例如硼)，並退火以形成P+接觸口630。
圖7到圖8所示為正面雙金屬系統層的製造工序。
如圖7所示的MOSFET 700中，其中正面雙金屬系統層包括積澱在覆蓋層728上的鎢插槽、第一金屬、層間介電材料和頂層金屬。該正面雙金屬系統層包括用來形成閘電極的第一金屬，該第一金屬包括閘極通道740a、740b、740c、740d，將閘導通區718連接至閘極接墊(未示出)上，雙金屬系統層還包括頂層金屬，將P+接觸口730連接至與源極接墊(未示出)上。汲極金屬746鍍在基底702背離外延層704的表面。汲極金屬746可以使用多種材料，包括鈦、鎳、金或合金等，並不以此為限。汲極金屬也可 以被稱為背面金屬層。
圖8a和圖8b所示為根據本發明一實施例的MOSFET 800沿圖7中的虛線C-C線所截的截面圖。如圖8a所示，利用鎢插槽技術，積澱鎢並化學機械研磨鎢以形成插槽850a、850b、851，其中插槽850a和850b連接閘極通道842a、842b和閘導通區818，插槽851連接P+接觸口832和源極接墊852。具體而言，刻蝕接觸孔，並在接觸孔內積澱鎢以形成鎢插槽。利用研磨漿和拋光墊進行鎢化學機械拋光以去除多餘的鎢。積澱製造閘極通道842a、842b的第一金屬。
如圖8b所示，利用鎢插槽技術，積澱鎢並化學機械研磨鎢以形成插槽850a、850b、850c。其中插槽850a和850b連接閘極通道842a、842b和閘導通區818，插槽851連接P+接觸口832和閘極通道842c。閘極通道842c再透過插槽851連接至源極接墊852上，其中插槽851同樣利用鎢插槽技術形成。
在圖8a和圖8b所示的實施例中，積澱完第一金屬後，積澱和勾勒層間介電材料854。積澱和勾勒頂層金屬層以形成源極接墊852。最後在閘、源區域積澱和勾勒鈍化層以完成前端處理。MOSFET需限制在一定的厚度內以減小特定導通電阻和提高散熱能力。隨後，濺鍍背面金屬層以完成整個溝槽MOSFET的的製造工序。
圖9a和圖9b所示為本發明一實施例MOSFET 900沿著圖7中C-C線所截的截面圖中靠近閘極接墊區域的示意圖。
如圖9a所示，利用鎢插槽技術，積澱鎢以形成鎢插槽950a和950b，連接閘導通區918和閘極通道942a、942b。此外，同樣利用鎢插槽技術，積澱鎢以形成鎢插槽951a，將P+接觸口932連接至源極接墊952上。隨後進行鎢化學機械拋光，積澱製造閘極通道942a、942b的第一金屬。此外，增加積澱鎢插槽951b，連接閘極通道942a和閘極接墊956。閘極通道和閘極接墊956部分或完全互連。
如圖9b所示，利用鎢插槽技術，積澱鎢以形成鎢插槽950a和950b，連接閘導通區918和閘極通道942a、942b。積澱鎢以形成鎢插槽950c，連接P+接觸口932和閘極通道942c。隨後進行鎢化學機械拋光；積澱製造閘極通道942a、942b，942c的第一金屬。此外，增加積澱鎢插槽951a和鎢插槽951b，其中鎢插槽951a連接閘極通道942c和源極接墊952，鎢插槽951b連接閘極通道942a和閘極接墊956。閘極通道942a、942b與閘極接墊956部分或完全互連。
在圖9a和圖9b所示的實施例中，積澱完第一金屬後，積澱和勾勒層間介電材料954。積澱並勾勒頂層金屬以形成閘極接墊956，並形成源極接墊952。最後，積澱並勾勒鈍化層，其中鈍化層包括低溫氧化物，氮化物或其混合物，且根據具體應用要求勾勒鈍化層以結束前端處理。MOSFET需限制在一定的厚度內以減小特定導通電阻和提高散熱能力。隨後，濺鍍背面金屬層以完成整個溝槽MOSFET的的製造工序。
圖10到圖15b所示為根據本發明另一實施例中圓形溝 槽MOSFET的製造工序的橫截透視圖。圖10到圖15b中的圓形溝槽MOSFET的製造工序僅用示意，並不以此為限。
如圖10所示的MOSFET 1000中，在外延層1004生長較硬、厚的掩模氧化層1006，其中外延層1004形成在N+摻雜基底1002上。掩模氧化層1006的厚度為5000埃或更厚。N型摻雜物包括砷或紅磷。光刻膠1008塗在掩模氧化層1006上，透過溝槽掩範本對其勾勒。刻蝕掩模氧化層1006和外延層1004以形成圓形溝槽1012。其中每一層刻蝕所用到的電漿不同。去除光刻膠，潔淨和乾燥MOSFET 1000。
如圖11所示MOSFET 1100中，生長犧牲氧化層，並透過緩衝氧化蝕刻液對犧牲氧化層進行刻蝕，去除表面缺陷。較硬、厚的掩模氧化物1106保留在臺面區的頂面隔離閘導通區1118和外延層1104。閘氧化層1114在溝槽1112內熱生長。在溝槽1112內積澱並刻蝕第一閘導通材料(例如多晶矽)以形成閘導通區1118。
P阱1124形成在溝槽1112周圍，其構造由應用製程確定。透過注入一種或多種P型摻雜物(例如硼)，並驅使P型摻雜物注入至外延層1104的指定深度或外延層1104的表面以下的一定深度範圍內以形成P阱。隨後，在熔爐內進行退火。退火結束後，根據勾勒過的光刻膠層，將N型摻雜物(例如砷，但並不以此為限)注入外延層1104以形成N+層1126。包含砷的N+層1126形成在P阱1124周圍，靠近外延層1104的上表面。
如圖12所示的MOSFET 1200中，積澱並透過光刻製程勾勒第二閘導通材料(例如多晶矽)，再用電漿刻蝕以在臺面區上形成閘極通道1242，連接閘導通區1218。在一些實施例中，第一閘導通材料(形成閘導通區)和第二閘導通材料(形成閘極通道)可以相同或相似。而在另外的一些實施例中，第一和第二閘導通材料不同。隨後注入摻雜物以形成P阱、N+源和閘導通區。積澱並勾勒低溫氧化物和硼磷矽玻璃，為了後續的金屬濺鍍和勾勒鎢插槽做準備。
如圖13所示為沿圖12中虛線D-D所截得的MOSFET的截面圖。積澱低溫氧化物和硼磷矽玻璃在外延層1304中的N+層1326上形成覆蓋層1328。在一些實施例中，先積澱低溫氧化物，再在低溫氧化物上積澱硼磷矽玻璃。其中低溫氧化物包括矽氧化物。隨後，向掩模氧化物1306和外延層1304內注入P型摻雜物(例如硼)，並退火以形成P+接觸口1332。可以提高崩潰電壓。勾勒P+接觸口1332之後，利用鎢插槽技術，經過化學機械拋光後積澱鎢插槽1351。在低溫氧化物和硼磷矽玻璃形成的覆蓋層1328上積澱源極接墊1352。
圖14所示為本發明另一實施例MOSFET 1400沿著圖12中虛線D-D線所截的截面圖中靠近閘極接墊區域的示意圖。如圖14所示，積澱額外的鎢插槽1450，透過由第二閘導通材料形成的閘極通道1442將閘導通區1418連接至閘極接墊1456。此外，積澱鎢插槽1451，連接P+接觸口1432和源極接墊1452。在MOSFET 1400上的複數個閘導通區1418部分或完全互連。積澱並勾勒正面金屬層。在 一實施例中，第一金屬製造閘極接墊1456，第二金屬製造源極接墊1452。在源極接墊和閘極接墊上積澱並勾勒鈍化層，隨後進行研磨、背面金屬化以形成汲極1440。如圖14所示，MOSFET 1400還包括外延層1404、掩模氧化物1406、N+層1426和覆蓋層1428。
圖15a所示為MOSFET 1500在添加鎢插槽後的俯視圖。圖15a所示包括閘極的鎢插槽1550、源極的鎢插槽1551，以及大量的閘極通道1540。畫線部分表示，閘極接墊1556的邊緣和源極接墊1552的邊緣在金屬化之後的位置。
圖15b所示為MOSFET 1500在源極接墊1552和閘極接墊1556金屬化之後的俯視圖。圖15c所示為傳統溝槽MOSFET的結構圖。傳統溝槽MOSFET包括源極接墊1552’、閘極接墊1556’和閘極通道1540。從圖15c可以看出，傳統的閘極接墊1556’要求額外的閘極接墊通道1556a’和1556b’。而在如圖10到圖15b所示的實施例中，消除了對於通道的要求、降低了閘極接墊1556的總體空間要求、以及製造閘極接墊1556的材料數量。
在一些實施例中，圓形溝槽MOSFET使溝槽底層氧化物的摻入更加簡單。在另一些實施例中，利用混合物碳化矽和氮化鎵，圓形溝槽MOSFET和高電子遷移率電晶體的製造更簡單。
圓形溝槽MOSFET與納米線或多柱式從向電晶體不同，圓形邊界將提供統一向外的輻射電場線密度，從而不會出現局部電場擁擠。圓形邊界對側壁產生較小壓力，減 小了可能引發過早電壓崩潰的局部壓力。因此，圓形溝槽MOSFET的崩潰電壓更高。此外，透過設置合適的降低表面電場結終端，和負曲率摻雜，可以將崩潰電壓提高到1000伏或更高。
圓形溝槽MOSFET省去了傳統溝槽MOSFET中環繞在核心晶圓或模具週邊的閘極通道設計。透過例如由金屬或多晶矽形成的閘電極，閘極接墊直接與閘導通區連接。與閘導通區的直接接觸提供了更高的封裝密度，以使每塊晶圓上可承載更多的晶圓或模具。
圓形溝槽MOSFET從閘極圓柱面中心輻射出電場線，因此較傳統方形溝槽MOSFET有更低的臨限值電壓。特定導通電阻隨著臨限值電壓的降低而降低。
此外，圓形溝槽形狀較之方形有相對更寬的溝槽開口面積，較容易將溝槽刻蝕至統一深度，而較少地產生電漿載入效應。圓形的溝槽形狀和更寬的溝槽開口也使得溝槽底層氧化物的形成更容易。圓形的溝槽形狀和更寬的溝槽開口還進一步使得使用所有半導體材料(例如矽、鍺、氮化鎵或碳化矽等)製作溝槽MOSFET或高電子遷移率電晶體更容易。
圖3至圖8的製造工序較之其他系統，需利用更多的金屬掩膜板和層間介電材料來製造雙金屬系統層。此外，圖9至圖13的製造工序較之其他系統，要求更多的多晶矽掩膜板。儘管額外的層會增加成本，但可得到更高的崩潰電壓和更低的特定導通電阻。
圖16所示為根據本發明一實施例的功率轉換系統 1600的框圖。在一實施例中，功率轉換系統1600將輸入電壓轉換為輸出電壓。功率轉換系統1600可以是直流-直流轉換器、交流-直流轉換器或直流-交流轉換器。功率轉換系統1600包括一個或複數個開關1610。在一個實施例中，開關1610可以是圖3至圖9或圖10至圖14所示的過程和步驟所製造的溝槽MOSFET(例如圖8中溝槽MOSFET 800或圖13中的溝槽MOSFET 1300)，但並不以此為限。
如圖17所示的一個實施例中一種具有圓形溝槽的絕緣閘雙極電晶體1700。利用圖3至圖9和圖10到圖14中的其中一種方法，將其中的N+摻雜基底替換成P+摻雜基底1702，可形成絕緣閘雙極晶體1700。絕緣閘雙極電晶體1700可用作圖16中功率轉換系統1600的開關1610。在一些實施例中，絕緣閘雙極電晶體1700可應用于智慧電網中，透過覆蓋具有雙向通訊性能的電網以對其進行監控。其中該性能包括對與網路耦接的設備進行監測、量測和控制。
圖18a至圖18c所示為本發明提供一實施例中的圓形溝槽MOSFET的製造方法流程圖。如圖18a所示，製造方法大致包括：在步驟1802中，在基底上生長外延層。在步驟1804中，在外延層上積澱氧化層(例如硬氧化層)。在步驟1806中，勾勒氧化層。在步驟1808中，刻蝕氧化層和外延層以形成至少一個圓形溝槽，其中圓形溝槽表面由外延層確定。此方法還包括步驟1810，在圓形溝槽表面生長氧化層；在步驟1812中，在至少一個圓形溝槽內形成閘 導通區。
如圖18b所示，在步驟1814中，在形成閘導通區後，形成P阱。在一些實施例中，在形成P阱之前，先勾勒基底。其中P阱的形成是透過向外延層注入P型摻雜物，並驅使P型摻雜物使之進入到外延層的給定深度的方法。在步驟1816中，形成N+層。在一些實施例中，在形成N+層之前，先勾勒基底表面。並在N+層形成後，去除光刻膠。
在步驟1818中，在一些實施例中，在外延層上積澱硼磷矽玻璃/低溫氧化物並加以勾勒；在步驟1820中，刻蝕氧化物以形成接觸口。選擇地形成鎢插槽。在步驟1822中，在硼磷矽玻璃/低溫氧化物上濺鍍金屬層。
如圖18c所示，在步驟1824中，鈍化金屬層。在一些實施例中，此步驟可作為前端處理的結束。在步驟1826中，研磨MOSFET以降低特定導通電阻並提高散熱能力。在步驟1828中，濺鍍基底的背面金屬層。至此，圓形溝槽MOSFET的製造工序完成。
圖19a至圖19c所示為本發明提供的另一實施例中的圓形溝槽MOSFET的製造方法的流程圖。如圖19a所示，在步驟1902中，在基底上生長外延層。在步驟1904中，在外延層上積澱氧化層(例如硬氧化層)。在步驟1906中，勾勒氧化層。在步驟1908中，刻蝕氧化層和外延層以形成至少一個圓形溝槽，其中圓形溝槽的表面由外延層確定。在步驟1910中，在圓形溝槽表面生長氧化層。在步驟1912中，在至少一個圓形溝槽內形成閘導通區。
如圖19b所示，在步驟1914中，在閘導通區形成後， 形成P阱。在一些實施例中，在形成P阱之前，先勾勒基底。其中P阱的形成是透過向外延層注入P型摻雜物，並驅使P型摻雜物使之進入到外延層的給定深度的方法。在步驟1916中，形成N+層。在一些實施例中，在形成N+層之前，先勾勒基底表面，並在N+層形成之後，去除光刻膠。
在步驟1918中，積澱並勾勒第二閘導通材料(例如多晶矽)。在步驟1920中，在外延層上積澱並勾勒硼磷矽玻璃/低溫氧化物。在步驟1922中，刻蝕氧化層以形成接觸口。選擇地形成鎢插槽。在步驟1924中，在硼磷矽玻璃/低溫氧化物上濺鍍金屬層。
如圖19c所示，在步驟1926中，鈍化金屬層，在一些實施例中，此步驟可作為前端處理的結束。在步驟1928中，研磨MOSFET以降低特定導通電阻並提高散熱能力。在步驟1930中，濺鍍基底的背面金屬層。至此，圓形溝槽MOSFET的製造工序完成。
在此使用之措辭和表達都是用於說明而非限制，使用這些。措辭和表達並不將在此圖示和描述的特性之任何等同物或部分等同物排出在發明範圍之外，在權利要求的範圍內可能存在各種修改。其他的修改、變體和替代物也可能存在。因此，權利要求旨在涵蓋所有此類等同物。
上文具體實施例和附圖僅為本發明之常用實施例。顯然，在不脫離權利要求書所界定的本發明精神和發明範圍的前提下可以有各種增補、修改和替換。本領域技術人員應該理解，本發明在實際應用中可根據具體的環境和工作要求在不背離發明準則的前提下在形式、結構、佈局、比 例、材料、元素、元件及其它方面有所變化。因此，在此披露之實施例僅用於說明而非限制，本發明之範圍由後附權利要求及其合法等同物界定，而不限於此前之描述。
10‧‧‧傳統溝槽MOSFET
12‧‧‧溝槽
14‧‧‧外延層
16‧‧‧閘氧化層
18‧‧‧多晶矽
20‧‧‧N+源極
22‧‧‧P+接觸口
24‧‧‧方形臺面區
26‧‧‧上部區域
28‧‧‧覆蓋層
200‧‧‧圓形溝槽MOSFET
212‧‧‧溝槽
214‧‧‧外延層
216‧‧‧閘氧化層
218‧‧‧閘導通區
220‧‧‧上部分區域
222‧‧‧P+接觸口
224‧‧‧P阱
226‧‧‧區域
228‧‧‧覆蓋層
300‧‧‧MOSFET
302‧‧‧基底
304‧‧‧外延層
306‧‧‧掩模氧化層
308‧‧‧光刻膠
312‧‧‧溝槽
400‧‧‧MOSFET
412‧‧‧溝槽
414‧‧‧犧牲氧化物
500‧‧‧MOSFET
512‧‧‧溝槽
514‧‧‧矽臺面
516‧‧‧閘氧化層
518‧‧‧閘導通區
600‧‧‧MOSFET
604‧‧‧外延層
612‧‧‧溝槽
624‧‧‧P阱
626‧‧‧N+層
628‧‧‧覆蓋層
630‧‧‧P+接觸口
700‧‧‧MOSFET
702‧‧‧基底
704‧‧‧外延層
718‧‧‧閘導通區
728‧‧‧覆蓋層
730‧‧‧P+接觸口
740a、740b、740c、740d‧‧‧閘極通道
746‧‧‧汲極金屬
800‧‧‧MOSFET
818‧‧‧閘導通區
832‧‧‧P+接觸口
842a、842b、842c‧‧‧閘極通道
850a、850b、850c、851‧‧‧插槽
852‧‧‧源極接墊
854‧‧‧層間介電材料
900‧‧‧MOSFET
918‧‧‧閘導通區
932‧‧‧P+接觸口
942a、942b、942c‧‧‧閘極通道
950a、950b、950c、951a、951b‧‧‧鎢插槽
952‧‧‧源極接墊
954‧‧‧層間介電材料
956‧‧‧閘極接墊
1000‧‧‧MOSFET
1002‧‧‧N+摻雜基底
1004‧‧‧外延層
1006‧‧‧掩模氧化層
1008‧‧‧光刻膠
1012‧‧‧圓形溝槽
1100‧‧‧MOSFET
1104‧‧‧外延層
1106‧‧‧掩模氧化物
1112‧‧‧溝槽
1114‧‧‧閘氧化層
1118‧‧‧閘導通區
1124‧‧‧P阱
1126‧‧‧N+層
1200‧‧‧MOSFET
1218‧‧‧閘導通區
1242‧‧‧閘極通道
1300‧‧‧MOSFET
1304‧‧‧外延層
1306‧‧‧掩模氧化物
1326‧‧‧N+層
1328‧‧‧覆蓋層
1332‧‧‧P+接觸口
1351‧‧‧鎢插槽
1352‧‧‧源極接墊
1400‧‧‧MOSFET
1404‧‧‧外延層
1406‧‧‧掩模氧化物
1418‧‧‧閘導通區
1426‧‧‧N+層
1428‧‧‧覆蓋層
1432‧‧‧P+接觸口
1440‧‧‧汲極
1442‧‧‧閘極通道
1450、1451‧‧‧鎢插槽
1452‧‧‧源極接墊
1456‧‧‧閘極接墊
1500‧‧‧MOSFET
1540‧‧‧閘極通道
1550、1551‧‧‧鎢插槽
1552、1552`‧‧‧源極接墊
1556、1556`‧‧‧閘極接墊
1556a`、1556b`‧‧‧閘極接墊通道
1600‧‧‧功率轉換系統
1610‧‧‧開關
1700‧‧‧絕緣閘雙極電晶體
1702‧‧‧P+摻雜基底
1802~1828‧‧‧步驟
1902~1930‧‧‧步驟
以下結合附圖和具體實施例對本發明的技術方法進行詳細的描述，以使本發明的特徵和優點更為明顯。其中：
圖1a：傳統溝槽MOSFET的俯視圖。
圖1b：沿著圖1a中虛線A-A所截的傳統溝槽MOSFET的截面圖。
圖2a：根據本發明一實施例的圓形溝槽MOSFET的俯視圖。
圖2b：根據本發明一實施例的沿著圖2a中虛線B-B所截的圓形溝槽MOSFET的截面圖。
圖3至圖7：根據本發明一實施例的圓形溝槽MOSFET的製造工序截面圖。
圖8a和圖8b：根據本發明一實施例的沿圖7中的虛線C-C線所截的包含鎢插槽、閘電極和源電極的截面圖。
圖9a和圖9b：本發明一實施例的沿著圖7中C-C線所截的截面圖中靠近閘極接墊區域的示意圖。
圖10至圖12：根據本發明另一實施例的圓形溝槽MOSFET的製造工序截面圖。圖13：根據本發明另一實施例的沿圖12中虛線D-D所截的包含鎢插槽和源電極的截面圖。
圖14：根據本發明另一實施例的沿圖12中虛線D-D所截的截面圖中靠近閘極接墊區域的示意圖
圖15a：根據本發明一實施例的MOSFET添加鎢插槽後的俯視圖。
圖15b：根據本發明一實施例的MOSFET金屬化後的俯視圖。
圖15c：傳統MOSFET結構圖。
圖16：根據本發明一實施例的功率轉換系統的框圖。
圖17：根據本發明一實施例的絕緣閘雙極電晶體的示意圖。
圖18a、18b、18c：根據本發明一實施例的圓形溝槽MOSFET的製造方法流程圖。
圖19a、19b、19c：根據本發明另一實施例的圓形溝槽MOSFET的製造方法流程圖。
200‧‧‧圓形溝槽MOSFET
212‧‧‧溝槽
214‧‧‧外延層
216‧‧‧閘氧化層
218‧‧‧閘導通區
220‧‧‧上部分區域
222‧‧‧P+接觸口
224‧‧‧P阱
226‧‧‧區域
228‧‧‧覆蓋層

Claims (20)

  1. 一種具有圓形溝槽的電晶體，包括：一外延層；以及至少一溝槽，其中該至少一溝槽有一圓形截面，包括由該外延層確定的一溝槽表面、積澱在整個該溝槽表面的一閘氧化層、以及積澱在該溝槽內的一閘導通區。
  2. 如申請專利範圍第1項的電晶體，還包括由在該外延層上注入一P型摻雜物所形成的一P+接觸口。
  3. 如申請專利範圍第2項的電晶體，還包括兩個或複數個閘導通區，其中該兩個或該複數個閘導通區和該P+接觸口的比例在1：1到6：1的一範圍內。
  4. 如申請專利範圍第1項的電晶體，還包括：一P阱，圍繞在該至少一溝槽周圍，其中該P阱嵌入該外延層，位於該外延層的表面下；以及一N+層，由在該外延層上注入一N型摻雜物而形成，位於在該P阱和該外延層表面之間。
  5. 如申請專利範圍第1項的電晶體，還包括積澱在該外延層上的一低溫氧化層和一硼磷矽玻璃覆蓋層。
  6. 如申請專利範圍第1項的電晶體，其中，當該外延層積澱在一N+基底上時，該電晶體為一金屬氧化物半導體場效應電晶體。
  7. 如申請專利範圍第1項的電晶體，其中，當該外延層積澱在一P+基底上時，該電晶體為一絕緣閘雙極性電晶體。
  8. 如申請專利範圍第1項的電晶體，其中，該閘導通區 為氮化鎵、碳化矽、矽和鍺中的一混合物。
  9. 一種使用圓形溝槽電晶體的功率轉換系統，包括：至少一開關，包括一電晶體，該電晶體包括一外延層和至少一溝槽，其中該至少一溝槽有一圓形截面，包括由該外延層確定的一溝槽表面、積澱在整個該溝槽表面的一閘氧化層、以及積澱在該溝槽內的一閘導通區。
  10. 如申請專利範圍第9項的功率轉換系統，其中，該電晶體還包括由在該外延層上注入一P型摻雜物所形成的一P+接觸口。
  11. 如申請專利範圍第10項的功率轉換系統，其中，該電晶體還包括兩個或複數個閘導通區，其中該兩個或該複數個閘導通區和該P+接觸口的比例在1：1到6：1的一範圍內。
  12. 如申請專利範圍第9項的功率轉換系統，還包括：一P阱，圍繞在該至少一溝槽周圍，其中該P阱嵌入該外延層，位於該外延層的表面下；以及一N+層，由在該外延層上注入一N型摻雜物而形成，位於在該P阱和該外延層表面之間。
  13. 如申請專利範圍第9項的功率轉換系統，其中，該電晶體還包括積澱在該外延層上的一低溫氧化層和一硼磷矽玻璃覆蓋層。
  14. 如申請專利範圍第9項的功率轉換系統，其中，當該外延層積澱在一N+基底上時，該電晶體為一金屬氧化物半導體場效應電晶體。
  15. 如申請專利範圍第9項的功率轉換系統，其中，當該外延層積澱在一P+基底上時，該電晶體為一絕緣閘雙極性電晶體。
  16. 一種具有圓形溝槽電晶體的製造方法，包括：在一基底上生長一外延層；在該外延層上積澱一第一氧化層；在該第一氧化層上塗敷一光刻膠並勾勒該光刻膠；刻蝕該第一氧化層和該外延層以形成至少一圓形溝槽，其中該至少一圓形溝槽的表面由該外延層確定；在整個該至少一圓形溝槽的表面生長一第二氧化層；以及在該至少一圓形溝槽內形成一閘導通區。
  17. 如申請專利範圍第16項的製造方法，還包括：在該外延層上形成一P阱；以及在該P阱和該外延層表面之間形成一N+層。
  18. 如申請專利範圍第17項的製造方法，其中，在該外延層上積澱一低溫氧化物和一硼磷矽玻璃。
  19. 如申請專利範圍第16項的製造方法，還包括在該外延層上注入一P型摻雜物以形成一至少一P+接觸口。
  20. 如申請專利範圍第19項的製造方法，其中，該閘導通區和該至少一P+接觸口的比例在1：1到6：1的一範圍內。
TW101107565A 2011-03-10 2012-03-07 圓形溝槽電晶體及其製造方法以及使用圓形溝槽電晶體之功率轉換系統 TWI492383B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/044,997 US8754472B2 (en) 2011-03-10 2011-03-10 Methods for fabricating transistors including one or more circular trenches

Publications (2)

Publication Number Publication Date
TW201242028A TW201242028A (en) 2012-10-16
TWI492383B true TWI492383B (zh) 2015-07-11

Family

ID=45656568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107565A TWI492383B (zh) 2011-03-10 2012-03-07 圓形溝槽電晶體及其製造方法以及使用圓形溝槽電晶體之功率轉換系統

Country Status (5)

Country Link
US (1) US8754472B2 (zh)
EP (1) EP2498281A3 (zh)
JP (1) JP2012191212A (zh)
CN (1) CN102683409A (zh)
TW (1) TWI492383B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401363B2 (en) * 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US8659079B2 (en) * 2012-05-29 2014-02-25 Nanya Technology Corporation Transistor device and method for manufacturing the same
JP2015072944A (ja) * 2013-10-01 2015-04-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE102013111966B4 (de) * 2013-10-30 2017-11-02 Infineon Technologies Ag Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
CN104282738A (zh) * 2014-10-29 2015-01-14 深圳市可易亚半导体科技有限公司 可减少功率器件导通电阻的栅极衬垫结构
US10170580B2 (en) 2017-05-23 2019-01-01 Industrial Technology Research Institute Structure of GaN-based transistor and method of fabricating the same
DE102017212871A1 (de) * 2017-07-26 2019-01-31 Robert Bosch Gmbh Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur
CN117690968B (zh) * 2024-02-02 2024-05-28 深圳天狼芯半导体有限公司 一种mos管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285093A (en) * 1992-10-05 1994-02-08 Motorola, Inc. Semiconductor memory cell having a trench structure
US5554870A (en) * 1994-02-04 1996-09-10 Motorola, Inc. Integrated circuit having both vertical and horizontal devices and process for making the same
CN1582500A (zh) * 2001-10-30 2005-02-16 通用半导体公司 具有改良的漏极触点的沟槽双扩散金属氧化半导体器件

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262353A (en) 1992-02-03 1993-11-16 Motorola, Inc. Process for forming a structure which electrically shields conductors
JP3287621B2 (ja) 1992-12-24 2002-06-04 シャープ株式会社 半導体装置の製造方法
JPH07142709A (ja) * 1993-06-22 1995-06-02 Nec Corp 縦型ｍｏｓｆｅｔ
US5460983A (en) 1993-07-30 1995-10-24 Sgs-Thomson Microelectronics, Inc. Method for forming isolated intra-polycrystalline silicon structures
JPH0823092A (ja) 1994-07-06 1996-01-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6777759B1 (en) 1997-06-30 2004-08-17 Intel Corporation Device structure and method for reducing silicide encroachment
US5960280A (en) 1997-09-03 1999-09-28 United Microelectronics Corp. Method of fabricating a fin/cavity capacitor structure for DRAM cell
GB9815021D0 (en) 1998-07-11 1998-09-09 Koninkl Philips Electronics Nv Semiconductor power device manufacture
US6100173A (en) 1998-07-15 2000-08-08 Advanced Micro Devices, Inc. Forming a self-aligned silicide gate conductor to a greater thickness than junction silicide structures using a dual-salicidation process
US6812526B2 (en) * 2000-03-01 2004-11-02 General Semiconductor, Inc. Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
US6504176B2 (en) * 2000-04-06 2003-01-07 Matshushita Electric Industrial Co., Ltd. Field effect transistor and method of manufacturing the same
EP1205980A1 (en) 2000-11-07 2002-05-15 Infineon Technologies AG A method for forming a field effect transistor in a semiconductor substrate
US6552389B2 (en) 2000-12-14 2003-04-22 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
GB0117949D0 (en) 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
JP3640945B2 (ja) 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
US6806126B1 (en) 2002-09-06 2004-10-19 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor component
US7138292B2 (en) * 2003-09-10 2006-11-21 Lsi Logic Corporation Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide
KR100549950B1 (ko) 2003-12-23 2006-02-07 삼성전자주식회사 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조
JP2006114834A (ja) 2004-10-18 2006-04-27 Toshiba Corp 半導体装置
US7253049B2 (en) 2004-12-20 2007-08-07 Texas Instruments Incorporated Method for fabricating dual work function metal gates
US8110868B2 (en) * 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
JP2007134674A (ja) 2005-10-11 2007-05-31 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
KR100702324B1 (ko) 2005-12-14 2007-03-30 동부일렉트로닉스 주식회사 반도체 소자 및 이의 제조 방법
CN101641763B (zh) * 2007-01-09 2012-07-04 威力半导体有限公司 半导体器件及其制造方法
US7973304B2 (en) * 2007-02-06 2011-07-05 International Rectifier Corporation III-nitride semiconductor device
KR20080074647A (ko) 2007-02-09 2008-08-13 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
JP5315638B2 (ja) * 2007-07-24 2013-10-16 サンケン電気株式会社 半導体装置
JP2009135354A (ja) 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2009170532A (ja) 2008-01-11 2009-07-30 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2009212369A (ja) 2008-03-05 2009-09-17 Elpida Memory Inc 半導体装置及び半導体装置の製造方法並びにデータ処理システム
JP5612268B2 (ja) 2008-03-28 2014-10-22 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
US7936083B2 (en) * 2008-05-08 2011-05-03 GM Global Technology Operations LLC Systems and methods for multiple source power conversion
TWI384625B (zh) * 2008-06-30 2013-02-01 Alpha & Omega Semiconductor 提高蕭特基崩潰電壓且不影響金氧半導體-蕭特基整合裝置之裝置佈局及方法
US7929321B2 (en) 2008-08-22 2011-04-19 Force-Mos Technology Corp Depletion mode trench MOSFET for improved efficiency of DC/DC converter applications
US7800170B1 (en) * 2009-07-31 2010-09-21 Alpha & Omega Semiconductor, Inc. Power MOSFET device with tungsten spacer in contact hole and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285093A (en) * 1992-10-05 1994-02-08 Motorola, Inc. Semiconductor memory cell having a trench structure
US5554870A (en) * 1994-02-04 1996-09-10 Motorola, Inc. Integrated circuit having both vertical and horizontal devices and process for making the same
CN1582500A (zh) * 2001-10-30 2005-02-16 通用半导体公司 具有改良的漏极触点的沟槽双扩散金属氧化半导体器件

Also Published As

Publication number Publication date
CN102683409A (zh) 2012-09-19
EP2498281A2 (en) 2012-09-12
US8754472B2 (en) 2014-06-17
TW201242028A (en) 2012-10-16
JP2012191212A (ja) 2012-10-04
EP2498281A3 (en) 2017-01-25
US20120228699A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
TWI492383B (zh) 圓形溝槽電晶體及其製造方法以及使用圓形溝槽電晶體之功率轉換系統
TWI446416B (zh) 具有單遮罩預定閘極溝槽和接點溝槽的高密度溝槽金氧半場效電晶體
TWI388059B (zh) The structure of gold-oxygen semiconductor and its manufacturing method
CN102931090B (zh) 一种超结mosfet的制造方法
JP2004522319A (ja) ショットキー障壁を持つ半導体デバイスの製造
KR20040033313A (ko) 셀 트렌치 게이트 전계 효과 트렌지스터 및 그 제조 방법
WO2002058159A9 (en) Mos-gated power device with doped polysilicon body and process for forming same
US9276075B2 (en) Semiconductor device having vertical MOSFET structure that utilizes a trench-type gate electrode and method of producing the same
JP5583846B2 (ja) 半導体装置
CN104952928A (zh) 一种栅漏电容缓变的超结功率器件及其制造方法
CN102945806B (zh) 集成肖特基二极管的mos器件的制造方法
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
CN109755322A (zh) 碳化硅mosfet器件及其制备方法
CN113921607B (zh) 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法
CN102237406A (zh) 射频ldmos器件及其制造方法
US8900943B2 (en) Vertical power MOSFET and IGBT fabrication process with two fewer photomasks
CN110223959B (zh) 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法
CN101506956A (zh) 半导体设备的制作方法
TWI460823B (zh) 製造溝槽式金屬氧化物半導體場效電晶體的方法
TWI447817B (zh) 單元溝槽金屬氧化物半導體場效電晶體(mosfet)及其製造方法、以及使用單元溝槽金屬氧化物半導體場效電晶體之功率轉換系統
TW202308159A (zh) 集成的平面-溝道閘極功率mosfet
CN105981144B (zh) 终止结构及其制作方法
CN113517350A (zh) 一种低压屏蔽栅mosfet器件及其制作方法
TWI517393B (zh) 半導體裝置及其製作方法
CN116313807B (zh) 一种双层侧墙结构的超结功率mosfet器件的制备方法及超结功率mosfet器件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees