CN114695518A - 沟槽型mos器件及其制造方法 - Google Patents

沟槽型mos器件及其制造方法 Download PDF

Info

Publication number
CN114695518A
CN114695518A CN202210618553.8A CN202210618553A CN114695518A CN 114695518 A CN114695518 A CN 114695518A CN 202210618553 A CN202210618553 A CN 202210618553A CN 114695518 A CN114695518 A CN 114695518A
Authority
CN
China
Prior art keywords
substrate
trench
metal layer
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210618553.8A
Other languages
English (en)
Other versions
CN114695518B (zh
Inventor
李翔
谢志平
丛茂杰
梁新颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Yuezhou Integrated Circuit Manufacturing Shaoxing Co ltd
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202210618553.8A priority Critical patent/CN114695518B/zh
Publication of CN114695518A publication Critical patent/CN114695518A/zh
Application granted granted Critical
Publication of CN114695518B publication Critical patent/CN114695518B/zh
Priority to PCT/CN2023/081234 priority patent/WO2023231502A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种沟槽型MOS器件及其制造方法，在第一导电类型的阱区底部下方的衬底中形成有第一导电类型的掺杂保护环，且在衬底中进一步形成有用于将掺杂保护环、源区、阱区电性连接的第一导电类型的屏蔽柱，且将沟槽栅极形成于掺杂保护环所围区域的衬底中，进而通过形成掺杂保护环和屏蔽柱形成了保护沟槽栅极底部薄弱击穿点的围栏结构，从而提高了器件的耐压特性。而且屏蔽柱将掺杂保护环电性连接到源极金属层，实现了掺杂保护环、源区和源极金属层等电位（例如接地），由此构建了等电位网络，能够大大提高器件的抗浪涌电流能力，继而提高器件的可靠性。

Description

沟槽型MOS器件及其制造方法
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种沟槽型MOS器件及其制造方法。
背景技术
现有平面MOS晶体管（例如SiC MOS晶体管）通过缩小元胞尺寸而降低导通电阻，但已到达平面MOS晶体管的极限。采用沟槽（Trench）结构，使沟道电流从横向变成纵向，能够大大提高元胞密度，显著降低导通电阻。
请参考图1，沟槽200将击穿电场区域暴露在沟槽200的底部，使得沟槽型MOS晶体管的耐压能力和浪涌电流能力下降，特别在高电压、大电流适用领域，尤其明显。故提高沟槽型MOS晶体管的耐压能力和浪涌电流能力，以提高器件的可靠性，显得非常重要。
发明内容
本发明的目的在于提供一种沟槽型MOS器件及其制造方法，能够提高器件的抗尖峰电压和抗浪涌电流能力，进而提高器件的可靠性。
为实现上述目的，本发明提供一种沟槽型MOS器件，其包括：
衬底；
第一导电类型的阱区和第二导电类型的源区，所述阱区形成在所述衬底的顶部中，所述源区形成在所述阱区的顶部中；
第一导电类型的掺杂保护环，形成在所述阱区下方的衬底中，所述掺杂保护环的顶部在纵向上低于所述阱区的底部；
第一导电类型的屏蔽柱，形成在所述衬底中且将所述源区和所述掺杂保护环电性连接；
沟槽栅极，形成在所述掺杂保护环所围区域上方的衬底中，所述沟槽栅极的侧壁分别与所述源区、所述阱区和所述屏蔽柱电性隔离，且所述沟槽栅极的顶部在纵向上高于所述源区的底部。
可选地，所述掺杂保护环的顶部在纵向上低于所述沟槽栅极所在的沟槽的底部，所述掺杂保护环的侧壁在横向上与所述沟槽的侧壁间隔开。
可选地，所述掺杂保护环的侧壁与所述沟槽的侧壁之间的横向间隔为0.2μm~1μm；和/或，所述掺杂保护环的顶部与所述沟槽的底部之间的纵向间隔为0.2μm~1μm。
可选地，所述衬底中所有的掺杂保护环在横向上相互连接，排布成网格网络状结构，所述沟槽栅极形成在所述网格网络状结构中相应的网格中。
可选地，所述屏蔽柱形成在所述网格网络状结构中相应的网格节点处。
可选地，所述的沟槽型MOS器件还包括形成在所述衬底的上方的源极金属层，所述源极金属层与所述沟槽栅极电性隔离，并分别与所述屏蔽柱和所述源区电性连接。
可选地，所述的沟槽型MOS器件，还包括欧姆接触层，形成在所述屏蔽柱的顶面上以及所述屏蔽柱周围的所述源区的顶面上，并将所述源区、所述屏蔽柱与所述源极金属层电性连接。
可选地，所述的沟槽型MOS器件还包括：
栅极金属层，形成在所述衬底和所述源极金属层之间，与所述沟槽栅极电性连接，并与所述源极金属层电性隔离；
背面金属层，形成在所述衬底背向所述源极金属层的表面上。
基于同一发明构思，本发明还提供一种沟槽型MOS器件的制造方法，其包括：提供衬底，并在所述衬底中形成阱区、源区、掺杂保护环、屏蔽柱和沟槽栅极；
其中，所述阱区形成在所述衬底的顶部中，所述源区形成在所述阱区的顶部中，所述掺杂保护环形成在所述阱区下方的衬底中且所述掺杂保护环的顶部在纵向上低于所述阱区的底部，所述屏蔽柱形成在所述衬底中且将所述源区和所述掺杂保护环电性连接，所述沟槽栅极形成在所述掺杂保护环所围区域上方的衬底中，所述沟槽栅极的侧壁分别与所述源区、所述阱区和所述屏蔽柱电性隔离，所述沟槽栅极的顶部在纵向上高于所述源区的底部；
所述阱区、所述掺杂保护环和所述屏蔽柱均为第一导电类型，所述源区为第二导电类型。
可选地，在所述衬底中形成阱区、源区、掺杂保护环、屏蔽柱和沟槽栅极的步骤包括：
采用第一导电类型的离子对所述衬底的顶部进行阱区离子注入，以形成所述阱区；
采用第二导电类型的离子对所述阱区的顶部进行源区离子注入，以形成所述源区；
采用第一导电类型的离子对所述阱区下方的衬底进行离子注入，以形成所述掺杂保护环；
采用第一导电类型的离子对相应区域的所述源区及其下方的阱区和衬底进行离子注入，以形成所述屏蔽柱；
对所述掺杂保护环所围区域中的所述源区及其下方的阱区和部分厚度的衬底进行刻蚀，以形成沟槽，所述沟槽的底部高于所述掺杂保护环的顶部；
在所述沟槽的内表面上形成栅氧化层，并在所述沟槽中填充栅极材料以形成沟槽栅极。
可选地，采用第一导电类型的离子对所述阱区下方的衬底进行离子注入，形成所述掺杂保护环的步骤包括：
在所述源区上形成图案化的掩膜层，且所述掩膜层中具有呈网格网线状的开口；
采用第一导电类型的离子沿所述开口对所述衬底进行离子注入，以形成相应的掺杂保护环，且所述衬底中所有的掺杂保护环，排布成网格网络状结构；
形成沟槽的步骤包括：刻蚀所述网格网络状结构中相应的网格处的源区及其下方的阱区和部分厚度的衬底，形成所述沟槽。
可选地，形成所述屏蔽柱的步骤包括：采用第一导电类型的离子对所述网格网络状结构中相应的网格节点处的所述源区及其下方的阱区和衬底进行离子注入，形成所述屏蔽柱。
可选地，所述的沟槽型MOS器件的制造方法，在形成沟槽栅极之后，还包括：
在所述衬底上方依次形成栅极金属层和源极金属层，所述栅极金属层与所述沟槽栅极电性连接，且分别与所述源区、所述屏蔽柱、所述衬底和所述源极金属层电性隔离，所述源极金属层与所述屏蔽柱和所述源区电性连接；
形成背面金属层，所述背面金属层形成在所述衬底背向所述源极金属层的表面上。
可选地，在所述衬底上方依次形成栅极金属层和源极金属层的步骤包括：
沉积第一层间介质层于所述沟槽栅极、所述屏蔽柱和所述源区的表面上，并刻蚀所述第一层间介质层，形成暴露出所述屏蔽柱及其周围的至少部分所述源区的顶部的欧姆接触窗口；
在所述欧姆接触窗口的底面上形成欧姆接触层；
沉积第二层间介质层于所述第一层间介质层和所述欧姆接触层上，并刻蚀所述第二层间介质层，形成暴露出所述沟槽栅极的顶部的栅极接触孔；
形成栅极金属层于所述第二层间介质层上，所述栅极金属层的一部分填充于所述栅极接触孔中并与所述沟槽栅极的顶部电性接触；
沉积第三层间介质层于所述栅极金属层上，并刻蚀所述第三层间介质层，形成暴露出所述欧姆接触层的顶部的源极接触窗口；
形成源极金属层于所述第三层间介质层上，所述源极金属层的一部分填充于所述源极接触窗口中并与所述欧姆接触层的顶部电性接触。
与现有技术相比，本发明的技术方案，至少具有以下有益效果：
1、在第一导电类型的阱区底部下方的衬底中形成有第一导电类型的掺杂保护环，且在衬底中进一步形成有用于将掺杂保护环、源区、阱区电性连接的第一导电类型的屏蔽柱，且将沟槽栅极形成于掺杂保护环所围区域的衬底中，进而通过形成掺杂保护环和屏蔽柱形成了保护沟槽栅极底部薄弱击穿点的围栏结构，从而提高了器件的耐压特性。
2、屏蔽柱将掺杂保护环电性连接到源区、阱区和源极金属层，实现了掺杂保护环、阱区、源区和源极金属层等电位（例如接地），由此构建了等电位网络，能够大大提高器件的抗浪涌电流能力，继而提高器件的可靠性。
附图说明
图1是现有的沟槽型MOS器件的剖面结构示意图。
图2本发明具体实施例的沟槽型MOS器件的制造方法的流程示意图。
图3至图13是本发明具体实施例的沟槽型MOS器件及其制造方法中的剖面结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。自始至终相同附图标记表示相同的元件。应当明白，当某层被称为形成在其它层上，其可以直接地形成在其它层上，或者可以存在居间的膜层。其中，术语 “上”、“下”、“顶”、“底”、“内”、“中”、“纵向”、“横向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制，其中“纵向”可以理解为垂直于衬底表面的方向，“横向”可以理解为平行与衬底表面的方向。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。术语“相同”、“相等”以及“一致”包括完全相等和完全相同的含义，也可包括在所允许的工艺误差下近似相同或近似相等的含义。在说明书中的术语"第一" "第二"等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图3至图13，本发明一实施例提供一种沟槽型MOS器件，其包括：衬底100、第一导电类型的阱区100a、第二导电类型的源区100b、第一导电类型的掺杂保护环100c、第一导电类型的屏蔽柱100d、栅氧化层102、沟槽栅极103、栅极金属层107、源极金属层109和背面金属层110。
衬底100可以包括基底（未图示）以及形成在该基底上的半导体外延层（未图示），基底和半导体外延层的选材可以相同，例如基底和半导体外延层均为碳化硅材料。当然，基底和半导体外延层的选材也可以不同，例如基底的选材为硅、绝缘体上硅、锗等等任意合适的材料，半导体外延层的选材为碳化硅等任意合适的材料。该基底和半导体外延层均为第二导电类型的半导体材料，且基底的第二导电类型杂质的掺杂浓度高于半导体外延层的第二导电类型杂质的掺杂浓度。另外，半导体外延层的厚度较大，足以使得沟槽101、阱区100a、掺杂保护环100c、屏蔽柱100d均形成在半导体外延层中。
在本发明的其他实施例中，衬底100还包括形成在基底与半导体外延层之间形成缓冲层，该缓冲层能够使得半导体外延层和基底之间有更好的浓度匹配，有利于半导体外延层在生长过程中可精确控制掺杂浓度。
在本发明的其他实施例中，衬底100还可以是单层的半导体成材料，例如碳化硅衬底等材料。
阱区100a形成在各个沟槽101的顶部外围的半导体外延层中，源区100b形成在阱区100a的顶部中。
掺杂保护环100c形成在阱区100a的底部下方的半导体外延层中。掺杂保护环100c的顶部在纵向上低于阱区100a的底部，且具有足够的间隔，以与沟槽栅极103所在的沟槽101的底部在纵向上间隔开，而且掺杂保护环100c的侧壁在横向上也与沟槽101的侧壁之间有要求的间隔。作为一种示例，掺杂保护环100c的侧壁与沟槽101的侧壁之间的间隔D1为0.2μm~1μm，掺杂保护环100c的顶部与沟槽101的底部之间的间隔D2为0.2μm~1μm。
屏蔽柱100d位于半导体外延层中且从源区100b的顶面纵向（即沟槽的深度延伸方向）延伸至掺杂保护环100c的顶部，以与掺杂保护环100c电性连接。屏蔽柱100d能够将源区100b、阱区100a、掺杂保护环100c、源极金属层109以及阱区100a和掺杂保护环100c之间的半导体外延层电性连接，形成等电位网络。
沟槽栅极103形成在掺杂保护环100c所围区域的半导体外延层中，且其所在沟槽101从半导体外延层的顶面纵向延伸到阱区100a的底部下方，并与掺杂保护环100c的顶部在纵向上有间隔。沟槽栅极103的选材例如为N型掺杂或P型掺杂的多晶硅等。沟槽栅极103通过覆盖在沟槽101的内表面上的栅氧化层102与衬底100、阱区100a和源区100b电性隔离，栅氧化层102的选材例如为氧化硅或者介电常数k大于7的高k介质等等。
本实施例中，沟槽型MOS器件还具有第一层间介质层104、欧姆接触层105、第二层间介质层106、栅极金属层107以及第三层间介质层108，第一层间介质层104、第二层间介质层106和第三层间介质层108形成源极金属层109和半导体外延层之间所夹的绝缘介质层。
其中，第一层间介质层104中设有贯穿第一层间介质层104并暴露出屏蔽柱100d的顶部及其周围的源区100b的顶部的欧姆接触窗口104a，欧姆接触层105覆盖在欧姆接触窗口104a的底面上并与屏蔽柱100d和源区100b电性接触。
应当注意的是，欧姆接触窗口104a可以是接触槽的形式，且基本与掺杂保护环100c的分布区域一致，如图7所示，其可以借助用于制作掺杂保护环100c的光罩来制作，由此可以节省光罩成本、增大欧姆接触窗口的尺寸，降低工艺难度。欧姆接触窗口104a可以是接触孔形式，且仅仅与屏蔽柱100d的分布区域有交叠，其可以有单独的光罩或者借助用于制作屏蔽柱100d的光罩来制作，由此避免欧姆接触层面积而引入寄生电容的问题。
第二层间介质层106将欧姆接触层105和欧姆接触窗口104a掩埋在内，且绝缘介质层中还设有贯穿第二层间介质层106及其下方的第一层间介质层104并暴露出沟槽栅极103的至少部分顶部的栅极接触孔106a。栅极金属层107填满栅极接触孔106a以用作与沟槽栅极103的顶部电性接触的栅极电极，且栅极金属层107还将第二层间介质层106掩埋在内。
第三层间介质层108形成在栅极金属层107的表面上，且本实施例的沟槽型MOS器件还具有源极接触窗口108a，源极接触窗口108a依次贯穿第三层间介质层及其下方的栅极金属层107和第二层间介质层106，以暴露出欧姆接触层105的部分顶面。
应当注意的是，源极接触窗口108a可以是接触槽的形式，且沿着掺杂保护环100c的分布区域延伸，如图11和图12所示，甚至可以直接借助用于制作掺杂保护环100c的光罩来制作，由此可以增大源极接触窗口108a的尺寸，降低源极接触窗口的刻蚀工艺和填充工艺的难度。源极接触窗口108a也可以是接触孔形式，且仅仅与屏蔽柱100d的分布区域有交叠，其可以有单独的光罩或者借助用于制作屏蔽柱100d的光罩来制作，由此避免源极接触窗口面积过大而引入寄生电容的问题。
源极金属层109的一部分填满源极接触窗口108a以与欧姆接触层105电性接触，以用作源极电极，源极金属层109还将第三层间介质层108掩埋在内。由此，源极金属层109通过第三介质层108与栅金属层107电性隔离，通过欧姆接触层105与屏蔽柱100d的顶部电性连接。
背面金属层110形成在基底背向源极金属层109的表面（即基底的背面）上，以用作漏极电极。背面金属层110接触的基底的表层重掺杂有第二导电类型的杂质，以作为漏区（未图示）。
此外，第一层间介质层104、第二层间介质层106、第三层间介质层108的选材可以相同，也可以不同，各层间介质层的选材例如包括氧化硅、氮化硅、氮氧化硅和介电常数k小于3的低k介质中的至少一种。栅极金属层107、源极金属层109和背面金属层110的选材可以相同，也可以不同，各金属层的选材例如包括如镍Ni、铝Al、铜Cu、金Au、钛Ti、钨W、铂Pt、银Ag等中的至少一种。
本实施例中，衬底100中的所有掺杂保护环100c在横向上相互连接形成网格网络状结构，掺杂保护环100c占据该网格网络状结构的网格线区域，沟槽栅极103形成在该网格网络状结构的网格中且占据该网格的部分面积。
进一步地，屏蔽柱100d形成在该网格网络状结构的网格节点处，由此，一方面，可以增大制作屏蔽柱100d的工艺窗口，且使得一个屏蔽柱100d可以被周围多个沟槽栅极103共享，另一方面，有利于尽可能增大屏蔽柱100d和周围的沟槽栅极103的间距，避免屏蔽柱100d中的掺杂离子向其周围的沟槽栅极103中扩散，进而增强器件的可靠性。
作为一种示例，请重点参考图6，衬底100中的一部分掺杂保护环100c分别以横向条状的方式沿着行方向延伸设置，并沿着列方向等间隔地排列，同时一部分掺杂保护环100c以纵向条状的方式沿着列方向延伸设置，并沿着行方向等间隔地排列，且各行掺杂保护环100c和各列掺杂保护环100c在相交处连为一体。由此，衬底100中所有的掺杂保护环100c限定出大小相同的网格。其中，掺杂保护环100c的行间距和列间距可以相同，此时限定出的网格为正方形（行和列正交的情况）或者菱形（行和列非正交的情况）；掺杂保护环100c的行间距和列间距也可以不同，此时限定出的网格为长方形（行和列正交的情况）或者邻边长度不等的平行四边形（行和列非正交的情况）。
每行掺杂保护环100c和每列掺杂保护环100c的相交位置处均设有一个屏蔽柱100d，即相应的屏蔽柱设置在相邻两行沟槽101之间的掺杂保护环100c和相邻两列沟槽101之间的掺杂保护环100c的相交位置处。由此，一个屏蔽柱100d可以被周围四个沟槽101共享，且衬底内部区域的各个沟槽101（如图5最中心位置的沟槽）的四个角位置均有屏蔽柱100d，这些沟槽101周围的掺杂保护环100c及其四个角位置上的屏蔽柱100d形成了围绕沟槽101的围栏结构。而且屏蔽柱100d将掺杂保护环100c、阱区100a、源区100b和源极金属层109电性连接，由此，掺杂保护环100c经由屏蔽柱100d、阱区100a、源区100b而被维持为与源极金属层109相同的电位。
对于本实施例的沟槽型MOS器件，在背面金属层110上施加电压时，由于掺杂保护环100c和屏蔽柱100d的屏蔽保护作用下，漏区电压产生的电场不容易穿过沟槽101底部的栅氧化层102。即，掺杂保护环100c和屏蔽柱100d在沟槽101的底部和四周形成的围栏结构，能够保护沟槽底部薄弱击穿点，避免栅氧化层102损坏，从而提高了器件的耐压特性。
并且，在栅极金属层107上施加电压，使得在源区和漏区之间形成电流流通的沟道时，由于掺杂保护环100c经由屏蔽柱100d、阱区100a、源区100b而被维持为与源极金属层109相同的电位（例如接地，即零电位），这些结构共同形成一个等电位网络，可以起到分散电流的作用，从而能够提高器件的浪涌电流能力，提高器件的可靠性。
本实施例中，对于n型沟槽型MOS器件，第二导电类型为n型，第一导电类型为p型，对于p型沟槽型MOS器件，第二导电类型为p型，第一导电类型为n型。其中，第一导电类型的杂质或离子例如为硼、氟化硼等，第二导电类型的杂质或离子例如为磷等。
应当理解的是，本发明的沟槽型MOS器件可以采用任意合适的工艺流程来实现制造，其相对于现有的制造工艺流程而言，可以增加一张用于形成掺杂保护环和屏蔽柱的光罩，进而在合适的工艺流程节点，借助这两张光罩来进行光刻和杂质注入，继而从半导体外延层中形成掺杂保护环和屏蔽柱。
具体地，请参考图2至图13，本发明一实施例提供一种沟槽型MOS器件的制造方法，其包括：
S1，提供衬底，并在所述衬底中形成阱区、源区、掺杂保护环、屏蔽柱和沟槽栅极；
S2，在所述衬底上方依次形成栅极金属层和源极金属层；
S3，形成背面金属层，所述背面金属层形成在所述衬底背向所述源极金属层的表面上。
本实施例中，在步骤S1中，提供衬底100，并在所述衬底100中形成阱区100a、源区100b、掺杂保护环100c、屏蔽柱100d和沟槽栅极103的具体过程如下：
S1.1，请参考图3，提供任意合适的半导体材料作为衬底100，并采用第一导电类型的离子对该衬底100全面进行阱区离子注入，以形成阱区100a。其中，衬底100是掺杂的，其导电类型（即净掺杂）为第二导电类型。衬底100可以是单层结构，例如体硅、碳化硅等衬底材料，或者，衬底可以是叠层结构，例如通过外延生长工艺在一基底上形成半导体外延层，由此形成外延片来作为衬底100，其中，半导体外延层的材料优选为碳化硅，厚度例如为300μm～400μm。阱区100a的导电类型（即净掺杂）为第一导电类型。
S1.2，请继续参考图3，采用第二导电类型的离子对阱区100a的顶部全面进行源区离子注入，以形成源区100b。源区100b的导电类型（即净掺杂）为第二导电类型。
S1.3，请参考图4，首先，在衬底100（即源区100b的表面）上形成硬掩膜层（未图示，例如氧化硅和/或氮化硅），并在硬掩膜层涂覆光刻胶（未图示），进一步借助于相应的网格状的光罩对该光刻胶进行光刻，并以光刻后的光刻胶为掩膜刻蚀硬掩膜层，以形成图案化的掩膜层，且所述图案化的掩膜层中具有呈网格网线状的开口（未图示）；然后，去除光刻胶，并以图案化的掩膜层为掩膜，采用第一导电类型的离子沿着网格网线状的开口对开口底部的阱区100a下方的衬底100进行网格网线状的离子注入（是一种选择性地离子注入），以形成掺杂保护环100c，且此时且所述衬底100中所有的掺杂保护环100c相互连接排布成网格网络状结构。
作为一种示例，衬底100中的一部分掺杂保护环100c以横向条状的方式沿着行方向（即XX方向）延伸设置，并沿着列方向（即YY方向）等间隔地排列，另一部分掺杂保护环100c以纵向条状的方式沿着列方向延伸设置，并沿着行方向等间隔地排列，且各行掺杂保护环100c和各列掺杂保护环100c在相交处连为一体，由此交织出无需经受本次离子注入的各个网格区域，这些网格区域限定出沟槽栅极103以及沟槽栅极103周围所需的源区。此外，本步骤中的离子注入深度要深于阱区100a，且足够提供待填充沟槽栅极103的沟槽的深度以及沟槽底部和掺杂保护环100c之间的纵向间隔所需。
S1.4，请参考图5，首先，在图案化的掩膜层上涂覆光刻胶，并借助于相应的光罩对该光刻胶进行光刻，，并以光刻后的光刻胶为掩膜，再次刻蚀图案化的掩膜层，以在图案化的掩膜层中定义出屏蔽柱的注入窗口；然后，去除剩余的光刻胶，并以图案化的掩膜层，进一步采用第一导电类型的离子对屏蔽柱的注入窗口中的源区100b及其与下方的掺杂保护环100c之间的阱区100a和衬底100进行离子注入，以形成屏蔽柱100d。其中，优选地，屏蔽柱100d的形成位置为掺杂保护环100c形成的网格网络状结构的网格节点处，由此具有以下效果：（1）能够增大用于形成屏蔽柱的离子注入窗口，降低用于形成屏蔽柱的离子注入工艺对后续形成的沟槽栅极103周围的源区的影响；（2）相对增大屏蔽柱和沟槽栅极103之间的间距，避免屏蔽柱的离子扩散到栅极中，影响器件可靠性；（3）能够通过最少数量的屏蔽柱来在沟槽栅极103四周形成围栏。
S1.5，请参考图6，对掺杂保护环100c所围区域（即网格网络结构的网格）中的源区100b及其下方的阱区100a和部分厚度的衬底100进行光刻和刻蚀，以形成沟槽101，沟槽101的底部高于掺杂保护环100c的顶部，且沟槽101四周侧壁与周围的掺杂保护环100c的侧壁之间有要求的间隔宽度，用于提供源区100b到漏区之间的沟道形成区域。例如，沟槽101的底部与其周围的掺杂保护环100c的顶部之间的间隔D2为0.2μm~1μm，沟槽101的侧壁与掺杂保护环100c的侧壁之间的间隔D1为0.2μm~1μm。
S1.6，请参考图7，在各个沟槽101的内表面上形成栅氧化层102，并在各个沟槽101中填充栅极材料，以形成沟槽栅极103。其中，栅氧化层102可以通过热氧化工艺或者化学气相沉积工艺来形成，栅氧化层102的厚度由器件的耐压规格等参数来合理设置，具体为本技术领域人员所熟知，此处不再赘述。沟槽栅极103可以通过多晶硅沉积和顶面平坦化等工艺来形成。当然，沟槽栅极103的材料不仅仅限于多晶硅，还可以包括金属等材料。沟槽栅极103的顶部可以低于或齐平于源区100a的顶面。
应当理解的是，上述的步骤S1.3和S1.4，只要设计出区别与现有技术的特制光罩，就可以借助这些光罩来实施步骤S1.3和S1.4，因此上述步骤S1.1~1.4中的各道离子注入工艺，均可以采用本技术领域人员所熟知的离子注入工艺，在此不再赘述。
需要说明的是，上述的步骤S1的S1.1~S1.6依次进行，即先依次形成阱区100a、源区100b，再依次形成掺杂保护环100c、屏蔽柱100d，之后再形成沟槽101及栅氧化层102、沟槽栅极103，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，也可以适应性地改变S1.1~S1.6中相应步骤的顺序，只要最终能够在衬底100中形成所需的阱区100a、源区100b、掺杂保护环100c、屏蔽柱100d、沟槽101、栅氧化层102及沟槽栅极103即可。例如，先依次执行步骤S1.4~S1.6来依次形成掺杂保护环100c、屏蔽柱100d、沟槽101、栅氧化层102及沟槽栅极103，然后以沟槽栅极103和栅氧化层102为掩膜，执行步骤S1.1~S1.2，以在沟槽101周围的衬底100中形成阱区100a和源区100b。再例如，先依次执行步骤S1.5~S1.6来依次形成沟槽101、栅氧化层102及沟槽栅极103，然后，执行步骤S1.1~S1.4，以形成所需的阱区100a、源区100b、掺杂保护环100c、屏蔽柱100d。
此外，在上述步骤S1中，当完成阱区100a、源区100b、掺杂保护环100c、屏蔽柱100d所需的离子注入后，可以对衬底100进行退火，以激活所注入的离子并修复离子注入造成的一些损伤等。
本实施例中，在步骤S2中，在所述衬底100上方依次形成栅极金属层107和源极金属层109的具体过程如下：
S2.1，请参考图8，沉积第一层间介质层104于沟槽栅极103、栅氧化层102、屏蔽柱100d和源区100a的表面上，光刻和刻蚀第一层间介质层104，以形成暴露出屏蔽柱10的顶部及其周围的源区100b的至少部分顶部的欧姆接触窗口104a。欧姆接触窗口104a可以为槽形式，能够同时暴露出沟槽101的行间隔区域和列间隔区域中的源区100b的顶部以及屏蔽柱100d的顶部。
S2.2，请继续参考图8，在欧姆接触窗口104a的底面上形成欧姆接触层105。该步骤可以采用金属硅化物工艺等本领域所熟知的任意合适的工艺，在此不再详述。
S2.3，请参考图9，沉积第二层间介质层106于第一层间介质层104和欧姆接触层105上，并采用化学机械抛光（CMP）等工艺对沉积的第二层间介质层106进行顶面平坦化，剩余的第二层间介质层106可以填满欧姆接触窗口104a并具有平坦的顶面，进一步光刻和刻蚀第二层间介质层106，以形成暴露出沟槽栅极103的至少部分顶部的栅极接触孔106a。
S2.3，请参考图10，通过金属层沉积、化学机械抛光（CMP）等工艺，在第二层间介质层10上形成栅极金属层107。其中，栅极金属层107有一部分填充在栅极接触孔106a中，以用作与沟槽栅极103的顶部电性接触的栅极接触插塞，栅极金属层107可以填满栅极接触孔106a并在第二层间介质层106的顶面上具有相应的厚度。
S2.4，请参考图11和图12，先刻蚀栅极金属层107，以形成暴露出欧姆接触层105的至少部分顶面，以形成源极接触窗口108a；然后，沉积第三层间介质层108于栅极金属层107上，沉积的第三层间介质层108可以填满源极接触窗口108a或者随形覆盖在源极接触窗口108a的内表面上；接着，光刻和刻蚀第三层间介质层108，以去除源极接触窗口108a的底面上的第三层间介质层108，并在源极接触窗口108a的侧壁上保留所需厚度的第三层间介质层108，从而暴露出合适尺寸的源极接触窗口108。此时剩余的第三层间介质层108以及第二层间介质层106、第一层间介质层104组成衬底100和源极金属层109之间所需的绝缘介质层。
S2.5，请参考图13，通过金属层沉积、化学机械抛光（CMP）等工艺，在第三层间介质层108上形成源极金属层109，源极金属层109有一部分填充于源极接触窗口108a中，以用作与欧姆接触层105的顶部电性接触的源极接触插塞，且填充在源极接触窗口108a中的源极金属层109通过源极接触窗口108a侧壁上的第三层间介质层108等与栅极金属层107电性隔离。
在步骤S3中，请继续参考图13，可以先对衬底100的背面表层进行漏区离子注入，以形成漏区（未图示）；然后，通过金属层沉积以及沉积后的快速热退火RTA或者激光脉冲退火LTA等退火工艺，在衬底100的背面上形成背面金属层110，即背面金属层110形成在衬底100背向源极金属层109的表面上。形成漏区和背面金属层110的工艺过程为本技术领域人员所熟知的，此处不再详述。
需要说明的是，上述实施例仅仅是本发明的沟槽型MOS器件的制造方法的一种举例，本领域技术人员可以根据需要对上述实施例的制造方法进行相应的改进，以得到本发明的其他实施例的制造方法。例如，将源极接触窗口108a以及源极金属层109填充在源极接触窗口108a中的部分，通过相应的接触插塞工艺（包括孔刻蚀、金属沉积以及将金属层的顶面平坦化至与第三层间介质层108的顶面齐平等步骤）来进行制作。再例如，将栅极接触孔106a以及栅极金属层107填充在栅极接触孔106a中的部分，通过相应的接触插塞工艺（包括孔刻蚀、金属沉积以及将金属层的顶面平坦化至与第二层间介质层106的顶面齐平等步骤）来进行制作。
综上所述，本发明的技术方案，在阱区底部下方形成第一导电类型的掺杂保护环，且形成与掺杂保护环、源区和阱区电性连接的第一导电类型的屏蔽柱，进而形成了保护沟槽底部薄弱击穿点的围栏结构，从而提高了器件的耐压特性。而且屏蔽柱将掺杂保护环电性连接到源极金属层，实现了掺杂保护环、源区、阱区和源极金属层等电位（例如接地），由此构建了等电位网络，能够大大提高器件的抗浪涌电流能力，继而提高器件的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (14)

1.一种沟槽型MOS器件，其特征在于，包括：
衬底；
第一导电类型的阱区和第二导电类型的源区，所述阱区形成在所述衬底的顶部中，所述源区形成在所述阱区的顶部中；
第一导电类型的掺杂保护环，形成在所述阱区下方的衬底中，所述掺杂保护环的顶部在纵向上低于所述阱区的底部；
第一导电类型的屏蔽柱，形成在所述衬底中且将所述源区和所述掺杂保护环电性连接；
沟槽栅极，形成在所述掺杂保护环所围区域上方的衬底中，所述沟槽栅极的侧壁分别与所述源区、所述阱区和所述屏蔽柱电性隔离，且所述沟槽栅极的顶部在纵向上高于所述源区的底部。
2.如权利要求1所述的沟槽型MOS器件，其特征在于，所述掺杂保护环的顶部在纵向上低于所述沟槽栅极所在的沟槽的底部，所述掺杂保护环的侧壁在横向上与所述沟槽的侧壁间隔开。
3.如权利要求2所述的沟槽型MOS器件，其特征在于，所述掺杂保护环的侧壁与所述沟槽的侧壁之间的横向间隔为0.2μm~1μm；和/或，所述掺杂保护环的顶部与所述沟槽的底部之间的纵向间隔为0.2μm~1μm。
4.如权利要求1-3中任一项所述的沟槽型MOS器件，其特征在于，所述衬底中所有的掺杂保护环在横向上相互连接，排布成网格网络状结构，所述沟槽栅极形成在所述网格网络状结构中相应的网格中。
5.如权利要求4所述的沟槽型MOS器件，其特征在于，所述屏蔽柱形成在所述网格网络状结构中相应的网格节点处。
6.如权利要求1所述的沟槽型MOS器件，其特征在于，还包括形成在所述衬底的上方的源极金属层，所述源极金属层与所述沟槽栅极电性隔离，并分别与所述屏蔽柱和所述源区电性连接。
7.如权利要求6所述的沟槽型MOS器件，其特征在于，还包括欧姆接触层，形成在所述屏蔽柱的顶面上以及所述屏蔽柱周围的所述源区的顶面上，并将所述源区、所述屏蔽柱与所述源极金属层电性连接。
8.如权利要求6或7所述的沟槽型MOS器件，其特征在于，还包括：
栅极金属层，形成在所述衬底和所述源极金属层之间，与所述沟槽栅极电性连接，并与所述源极金属层电性隔离；
背面金属层，形成在所述衬底背向所述源极金属层的表面上。
9.一种沟槽型MOS器件的制造方法，其特征在于，包括：提供衬底，并在所述衬底中形成阱区、源区、掺杂保护环、屏蔽柱和沟槽栅极；
其中，所述阱区形成在所述衬底的顶部中，所述源区形成在所述阱区的顶部中，所述掺杂保护环形成在所述阱区下方的衬底中且所述掺杂保护环的顶部在纵向上低于所述阱区的底部，所述屏蔽柱形成在所述衬底中且将所述源区和所述掺杂保护环电性连接，所述沟槽栅极形成在所述掺杂保护环所围区域上方的衬底中，所述沟槽栅极的侧壁分别与所述源区、所述阱区和所述屏蔽柱电性隔离，所述沟槽栅极的顶部在纵向上高于所述源区的底部；
所述阱区、所述掺杂保护环和所述屏蔽柱均为第一导电类型，所述源区为第二导电类型。
10.如权利要求9所述的沟槽型MOS器件的制造方法，其特征在于，在所述衬底中形成阱区、源区、掺杂保护环、屏蔽柱和沟槽栅极的步骤包括：
采用第一导电类型的离子对所述衬底的顶部进行阱区离子注入，以形成所述阱区；
采用第二导电类型的离子对所述阱区的顶部进行源区离子注入，以形成所述源区；
采用第一导电类型的离子对所述阱区下方的衬底进行离子注入，以形成所述掺杂保护环；
采用第一导电类型的离子对相应区域的所述源区及其下方的阱区和衬底进行离子注入，以形成所述屏蔽柱；
对所述掺杂保护环所围区域中的所述源区及其下方的阱区和部分厚度的衬底进行刻蚀，形成沟槽，所述沟槽的底部高于所述掺杂保护环的顶部；
在所述沟槽的内表面上形成栅氧化层，并在所述沟槽中填充栅极材料以形成沟槽栅极。
11.如权利要求10所述的沟槽型MOS器件的制造方法，其特征在于，采用第一导电类型的离子对所述阱区下方的衬底进行离子注入的步骤包括：
在所述源区上形成图案化的掩膜层，且所述掩膜层中具有呈网格网线状的开口；
采用第一导电类型的离子沿所述开口对所述衬底进行离子注入，以形成相应的掺杂保护环，且所述衬底中所有的掺杂保护环，排布成网格网络状结构；
形成沟槽的步骤包括：刻蚀所述网格网络状结构中相应的网格处的源区及其下方的阱区和部分厚度的衬底，形成所述沟槽。
12.如权利要求11所述的沟槽型MOS器件的制造方法，其特征在于，形成所述屏蔽柱的步骤包括：采用第一导电类型的离子对所述网格网络状结构中相应的网格节点处的所述源区及其下方的阱区和衬底进行离子注入，形成所述屏蔽柱。
13.如权利要求9-12中任一项所述的沟槽型MOS器件的制造方法，其特征在于，在形成沟槽栅极之后，还包括：
在所述衬底上方依次形成栅极金属层和源极金属层，所述栅极金属层与所述沟槽栅极电性连接，且分别与所述源区、所述屏蔽柱、所述衬底和所述源极金属层电性隔离，所述源极金属层与所述屏蔽柱和所述源区电性连接；
形成背面金属层，所述背面金属层形成在所述衬底背向所述源极金属层的表面上。
14.如权利要求13所述的沟槽型MOS器件的制造方法，其特征在于，在所述衬底上方依次形成栅极金属层和源极金属层的步骤包括：
沉积第一层间介质层于所述沟槽栅极、所述屏蔽柱和所述源区的表面上，并刻蚀所述第一层间介质层，形成暴露出所述屏蔽柱及其周围的至少部分所述源区的顶部的欧姆接触窗口；
在所述欧姆接触窗口的底面上形成欧姆接触层；
沉积第二层间介质层于所述第一层间介质层和所述欧姆接触层上，并刻蚀所述第二层间介质层，形成暴露出所述沟槽栅极的顶部的栅极接触孔；
形成栅极金属层于所述第二层间介质层上，所述栅极金属层的一部分填充于所述栅极接触孔中并与所述沟槽栅极的顶部电性接触；
沉积第三层间介质层于所述栅极金属层上，并刻蚀所述第三层间介质层，形成暴露出所述欧姆接触层的顶部的源极接触窗口；
形成源极金属层于所述第三层间介质层上，所述源极金属层的一部分填充于所述源极接触窗口中并与所述欧姆接触层的顶部电性接触。
CN202210618553.8A 2022-06-02 2022-06-02 沟槽型mos器件及其制造方法 Active CN114695518B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210618553.8A CN114695518B (zh) 2022-06-02 2022-06-02 沟槽型mos器件及其制造方法
PCT/CN2023/081234 WO2023231502A1 (zh) 2022-06-02 2023-03-14 沟槽型mos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210618553.8A CN114695518B (zh) 2022-06-02 2022-06-02 沟槽型mos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN114695518A true CN114695518A (zh) 2022-07-01
CN114695518B CN114695518B (zh) 2022-08-26

Family

ID=82130964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210618553.8A Active CN114695518B (zh) 2022-06-02 2022-06-02 沟槽型mos器件及其制造方法

Country Status (2)

Country Link
CN (1) CN114695518B (zh)
WO (1) WO2023231502A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231502A1 (zh) * 2022-06-02 2023-12-07 中芯越州集成电路制造(绍兴)有限公司 沟槽型mos器件及其制造方法
CN117410346A (zh) * 2023-12-14 2024-01-16 深圳市森国科科技股份有限公司 一种沟槽栅碳化硅mosfet及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
CN105977302A (zh) * 2016-07-06 2016-09-28 电子科技大学 一种具有埋层结构的槽栅型mos
US20170110534A1 (en) * 2014-03-28 2017-04-20 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device, and method for manufacturing same
US20180350976A1 (en) * 2017-06-02 2018-12-06 Fuji Electric Co., Ltd. Insulated gate semiconductor device and method of manufacturing same
DE102019212642A1 (de) * 2019-08-23 2021-02-25 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130240981A1 (en) * 2011-04-22 2013-09-19 Infineon Technologies Austria Ag Transistor array with a mosfet and manufacturing method
DE102014200429A1 (de) * 2014-01-13 2015-07-16 Robert Bosch Gmbh Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren
US9548354B1 (en) * 2015-12-17 2017-01-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN110350035A (zh) * 2019-05-30 2019-10-18 上海功成半导体科技有限公司 SiC MOSFET功率器件及其制备方法
CN113571584B (zh) * 2021-07-01 2023-09-12 南瑞联研半导体有限责任公司 一种SiC MOSFET器件及其制备方法
CN114695518B (zh) * 2022-06-02 2022-08-26 中芯越州集成电路制造(绍兴)有限公司 沟槽型mos器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US20170110534A1 (en) * 2014-03-28 2017-04-20 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device, and method for manufacturing same
CN105977302A (zh) * 2016-07-06 2016-09-28 电子科技大学 一种具有埋层结构的槽栅型mos
US20180350976A1 (en) * 2017-06-02 2018-12-06 Fuji Electric Co., Ltd. Insulated gate semiconductor device and method of manufacturing same
DE102019212642A1 (de) * 2019-08-23 2021-02-25 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231502A1 (zh) * 2022-06-02 2023-12-07 中芯越州集成电路制造(绍兴)有限公司 沟槽型mos器件及其制造方法
CN117410346A (zh) * 2023-12-14 2024-01-16 深圳市森国科科技股份有限公司 一种沟槽栅碳化硅mosfet及制作方法
CN117410346B (zh) * 2023-12-14 2024-03-26 深圳市森国科科技股份有限公司 一种沟槽栅碳化硅mosfet及制作方法

Also Published As

Publication number Publication date
WO2023231502A1 (zh) 2023-12-07
CN114695518B (zh) 2022-08-26

Similar Documents

Publication Publication Date Title
JP3136885B2 (ja) パワーｍｏｓｆｅｔ
CN114695518B (zh) 沟槽型mos器件及其制造方法
US7800185B2 (en) Closed trench MOSFET with floating trench rings as termination
US9252239B2 (en) Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
JP3303601B2 (ja) 溝型半導体装置
US8564047B2 (en) Semiconductor power devices integrated with a trenched clamp diode
TWI389309B (zh) 利用下沉溝槽之具有頂部汲極的半導體功率元件
US9520468B2 (en) Integrated power device on a semiconductor substrate having an improved trench gate structure
US8779510B2 (en) Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US7265041B2 (en) Gate layouts for transistors
CN107527944B (zh) 沟槽栅功率mosfet及其制造方法
CN110459604A (zh) 屏蔽式沟槽器件
US20110127586A1 (en) Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
KR102362622B1 (ko) 서로 다른 종류의 메모리 셀들을 갖는 반도체 소자
JP2001244462A (ja) トランジスタ及びその製造方法
KR20180097510A (ko) 수직 전력 반도체 디바이스 내의 소스-게이트 영역 구조물
CN107331706A (zh) 沟槽栅超结器件及其制造方法
CN113224133B (zh) 多栅极变化的场效晶体管结构及其制造方法、芯片装置
CN112397506A (zh) 沟槽栅功率器件及其制造方法
JP2008511973A (ja) パワー半導体デバイス
KR20150067509A (ko) 반도체 전력 소자 및 그 제조 방법
CN109148557B (zh) 超结器件及其制造方法
CN207233743U (zh) 超结金属氧化物半导体场效晶体管
CN109755314B (zh) 超结器件及其制造方法
JP2021170625A (ja) 超接合半導体装置および超接合半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220705

Address after: 312000 No. 508, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Applicant after: SMIC Yuezhou integrated circuit manufacturing (Shaoxing) Co.,Ltd.

Address before: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Applicant before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant