JP2016139761A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016139761A
JP2016139761A JP2015015457A JP2015015457A JP2016139761A JP 2016139761 A JP2016139761 A JP 2016139761A JP 2015015457 A JP2015015457 A JP 2015015457A JP 2015015457 A JP2015015457 A JP 2015015457A JP 2016139761 A JP2016139761 A JP 2016139761A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
column
surface side
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015015457A
Other languages
English (en)
Other versions
JP6782529B2 (ja
Inventor
敏明 坂田
Toshiaki Sakata
敏明 坂田
睦美 北村
Mutsumi Kitamura
睦美 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015015457A priority Critical patent/JP6782529B2/ja
Priority to US14/957,599 priority patent/US10199458B2/en
Priority to CN201510887607.0A priority patent/CN105845713B/zh
Publication of JP2016139761A publication Critical patent/JP2016139761A/ja
Application granted granted Critical
Publication of JP6782529B2 publication Critical patent/JP6782529B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】スーパージャンクション構造を有する半導体装置を提供する。
【解決手段】第１導電型カラムと第２導電型カラムで構成されたスーパージャンクション構造を有する半導体装置において、スーパージャンクション構造の第１面側から第２面側に向けてＰＮ比が増加するスーパージャンクション構造の第１領域と、第１領域と接し、且つ、半導体装置のチャネル領域に隣接するスーパージャンクション構造の第２領域とを備え、第２領域におけるＰＮ比が、第１領域の第２面側の端部におけるＰＮ比よりも小さく、且つ、第２領域の厚さは、第１領域の厚さよりも薄い半導体装置を提供する。
【選択図】図１

Description

本発明は、半導体装置に関する。
従来、スーパージャンクション構造を有する半導体装置において、不純物濃度を深さに応じて変化させることが知られている（例えば、特許文献１〜４）。また、スーパージャンクション構造を有する半導体装置において、Ｐ型カラム及びＮ型カラムに段差を設けることが知られている（例えば、特許文献５参照）。
［先行技術文献］
［特許文献］
特許文献１ 特開２００６−６６４２１号公報
特許文献２ 国際公開第２０１１／０９３４７３号
特許文献３ 特開２００８−９１４５０号公報
特許文献４ 特開２００４−７２０６８号公報
特許文献５ 特開２００７−３０００３４号公報
しかしながら、従来のスーパージャンクション構造では、ＰＮばらつき（ｎ型カラムのｎ型不純物の総量とｐ型カラムのｐ型不純物の総量のばらつき）に対する耐圧と単位面積当たりのオン抵抗のトレードオフを十分に改善することができない。
本発明の第１の態様においては、第１導電型カラムと第２導電型カラムで構成されたスーパージャンクション構造を有する半導体装置において、スーパージャンクション構造の第１面側から第２面側に向けてＰＮ比が増加するスーパージャンクション構造の第１領域と、第１領域と接し、且つ、半導体装置のチャネル領域に隣接するスーパージャンクション構造の第２領域とを備え、第２領域におけるＰＮ比が、第１領域の第２面側の端部におけるＰＮ比よりも小さく、且つ、第２領域の厚さは、第１領域の厚さよりも薄い半導体装置を提供する。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例１に係る半導体装置１００の構造の断面の一例を示す。 実施例１に係る不純物濃度及びＰＮ比の勾配の一例を示す。 比較例１に係る半導体装置５００の構成の一例を示す。 比較例１に係る不純物濃度及びＰＮ比の勾配の一例を示す。 比較例２に係る半導体装置５００の構成の一例を示す。 比較例２に係る不純物濃度及びＰＮ比の勾配の一例を示す。 比較例３に係る半導体装置５００の構成の一例を示す。 比較例３に係る不純物濃度及びＰＮ比の勾配の一例を示す。 ＰＮ比に対する耐圧の各構造の比較を示す。 各構造において、耐圧に対するオン抵抗の比較を示す。 実施例２に係る半導体装置１００の構成の一例を示す。 実施例２に係る第１カラム傾斜領域１３−１のイオン注入工程の一例を示す。 第２カラム傾斜領域１３−２のイオン注入工程の一例を示す。 スーパージャンクション領域１０の製造工程の一例を示す。 拡散工程後の実施例２に係る半導体装置１００の構成の一例を示す。 エピタキシャル成長後のスーパージャンクション領域１０を示す。 トレンチ形成工程後の半導体装置１００の構成の一例を示す。 トレンチ埋め込み後の半導体装置１００の構成の一例を示す。 段差領域１４におけるイオン注入工程の一例を示す。 熱拡散後の半導体装置１００の構成の一例を示す。 エピタキシャル成長後のスーパージャンクション領域１０を示す。 トレンチ形成工程後の半導体装置１００の構成の一例を示す。 トレンチ埋め込み後の半導体装置１００の構成の一例を示す。 段差領域１４におけるイオン注入工程の一例を示す。 熱拡散後の半導体装置１００の構成の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
（実施例１）
図１は、実施例１に係る半導体装置１００の構造の断面の一例を示す。半導体装置１００は、スーパージャンクション領域１０、ドレイン領域２０、チャネル領域３０及びゲート・ソース領域４０を備える。ドレイン領域２０、チャネル領域３０及びゲート・ソース領域４０は、あくまで一例であり、本例の構造に限られない。
スーパージャンクション領域１０は、ドレイン領域２０とチャネル領域３０との間に設けられる。スーパージャンクション領域１０には、カラム傾斜領域１３及び段差領域１４が含まれる。また、スーパージャンクション領域１０には、ｎ型カラム１１及びｐ型カラム１２が設けられる。スーパージャンクション領域１０のＰＮ比は全体で１となるように設定されてよい。スーパージャンクション領域１０のＰＮ比とは、スーパージャンクション領域１０におけるｎ型不純物の総量に対するｐ型不純物の総量の比を指す。スーパージャンクション領域１０のＰＮ比が全体で１の場合、スーパージャンクション領域１０を擬似的にノンドープ層とみなすことができるので耐圧が高くなる。
ｎ型カラム１１及びｐ型カラム１２は、電流経路に対して水平方向に交互に並列して形成される。半導体装置１００がオンした時、ｎ型カラム１１には、ドレイン領域２０側からチャネル領域３０側に向けて電流が流れる。このため、半導体装置１００のオン抵抗は、ｎ型カラム１１の形状と不純物濃度に大きく依存する。一方、半導体装置１００がオフしている時、ｐ型カラム１２から広がる空乏層によって、ｎ型カラム１１には電流が流れなくなる。スーパージャンクション領域１０の空乏化の態様は、スーパージャンクション領域１０のＰＮ比に応じて変化する。
ここで、スーパージャンクション領域１０の耐圧は、スーパージャンクション領域１０のｎ型カラム１１のｎ型不純物の総量とｐ型カラム１２のｐ型不純物の総量のばらつきを示すＰＮばらつきにより変動する。信頼性を向上させるため、スーパージャンクション領域１０のＰＮ比を制御して、ＰＮばらつきに対する耐圧マージンを高くする。例えば、スーパージャンクション領域１０の全域を、それぞれの深さにおいてＰＮ比＝１で形成すると、スーパージャンクション領域１０が深さ方向で均一に空乏化し、ポテンシャル分布が深さ方向に均一に分布する。このような場合に、ＰＮ比にばらつきが生じると、耐圧が大きく低下する。そこで、スーパージャンクション領域１０の一部のＰＮ比を大きくすると、ＰＮばらつきに対する耐圧マージンが大きくなる。なお、本明細書において、単に「ＰＮ比」と称した場合、任意の深さにおけるＰＮ比を指す。
カラム傾斜領域１３は、ｎ型カラム１１及びｐ型カラム１２が厚さ方向に対してＰＮ比が傾斜した領域である。ＰＮ比は、ｎ型カラム１１及びｐ型カラム１２の形状を傾斜させることによって傾斜される。また、ｎ型カラム１１及びｐ型カラム１２の不純物濃度を深さ方向に傾斜させることによって、ＰＮ比を傾斜させてよい。本例では、ｎ型カラム１１の幅が裏面側から表面側に向けて減少するのに対して、ｐ型カラム１２の幅は、裏面側から表面側に向けて増加する。これにより、ＰＮばらつきに対する耐圧マージンを取ることができる。特に、カラムピッチが狭い場合に効果が顕著である。なお、本明細書において、表面側とはゲート・ソース領域４０が形成される側の面を指し、裏面側とはドレイン領域２０が形成される側の面を指す。また、カラムの厚さとは、半導体装置１００の表面に対して垂直な方向の厚さを指す。カラムの幅とは、半導体装置１００の表面に対して平行な方向の幅を指す。
段差領域１４では、ｎ型カラム１１及びｐ型カラム１２が段差形状を有する。段差領域１４のｎ型カラム１１及びｐ型カラム１２の幅は一定である。段差領域１４は、カラム傾斜領域１３に接し、且つ、チャネル領域３０に隣接して形成される。ドレイン領域２０に隣接するとは、段差領域１４とチャネル領域３０とが必ずしも接している場合でなくてよい。但し、段差領域１４とチャネル領域３０とは、互いに接していることが好ましい。段差領域１４のｐ型カラム１２は、カラム傾斜領域１３に対して側面がくぼんだ形状を有する。即ち、段差領域１４は、カラム傾斜領域１３に比べてＰＮ比の低い領域である。段差領域１４の厚さは、カラム傾斜領域１３の厚さよりも薄い。例えば、段差領域１４の厚さは、スーパージャンクション領域１０の厚さの１／４〜１／８の厚さを有する。
図２は、実施例１に係る不純物濃度及びＰＮ比の勾配の一例を示す。縦軸は、スーパージャンクション領域１０における不純物濃度及びＰＮ比を示す。横軸は、スーパージャンクション領域１０の表面側の端部からの深さを示す。なお、本明細書において、カラムの深さ方向の不純物濃度とは、各深さにおけるカラムの幅の中心に沿った不純物濃度を指す。
深さＤｔは、スーパージャンクション領域１０の表面側の端部、即ち段差領域１４の表面側の端部を示す。深さＤｃは、カラム傾斜領域１３と段差領域１４との境界を示す。深さＤｂは、スーパージャンクション領域１０の裏面側の端部、即ちカラム傾斜領域１３の裏面側の端部を示す。つまり、深さＤｔ〜Ｄｃは段差領域１４に対応し、深さＤｃ〜Ｄｂはカラム傾斜領域１３に対応する。
カラム傾斜領域１３において、ｐ型カラム１２の不純物濃度は、スーパージャンクション領域１０の裏面側から表面側に向けて増加する。一方、カラム傾斜領域１３において、ｎ型カラム１１の不純物濃度は一定である。よって、カラム傾斜領域１３のＰＮ比は、裏面側から表面側に向けて増加する。カラム傾斜領域１３におけるＰＮ比の変化は連続的であっても、不連続であってもよい。カラム傾斜領域１３の全領域におけるＰＮ比が１になるように設定されてよい。この場合、カラム傾斜領域１３のｐ型カラム１２及びｎ型カラム１１は、ｎ型カラム１１のｎ型不純物濃度の総量がｐ型カラム１２におけるｐ型不純物濃度の総量と等しくなる。また、カラム傾斜領域１３の厚さ方向の中心においてＰＮ比が１であってよい。
段差領域１４において、ｎ型カラム１１及びｐ型カラム１２の不純物濃度はそれぞれ一定である。段差領域１４では、ｎ型カラム１１及びｐ型カラム１２の不純物濃度が等しい。段差領域１４のｎ型カラム１１の不純物濃度は、カラム傾斜領域１３のｎ型カラム１１の不純物濃度よりも高い。また、段差領域１４のｐ型カラム１２の不純物濃度は、カラム傾斜領域１３のｐ型カラム１２の不純物濃度よりも高い。例えば、段差領域１４におけるｐ型カラム１２の不純物濃度は、カラム傾斜領域１３におけるｐ型カラム１２の不純物濃度の１．３倍以上である。以上の通り、段差領域１４においてｎ型カラム１１及びｐ型カラム１２の不純物濃度が等しいので、段差領域１４のＰＮ比が１となる。また、段差領域１４のＰＮ比は、カラム傾斜領域１３の裏面側の端部におけるＰＮ比よりも大きくなる。
なお、段差領域１４とカラム傾斜領域１３の境界におけるＰＮ比の段差は、要求される耐圧に応じた値に設定される。境界におけるＰＮ比の段差は、カラム傾斜領域１３のＰＮ比が１の場合、カラム傾斜領域１３の表面側の端部のＰＮ比によって決まる。例えば、４００Ｖ耐圧の場合、カラム傾斜領域１３の表面側の端部のＰＮ比は、１よりも大きく、且つ、１．５以下である。また、６００Ｖ耐圧の場合、カラム傾斜領域１３の表面側の端部のＰＮ比は、１よりも大きく、且つ、１．３以下であってよい。つまり、耐圧が大きくなる程、段差領域１４とカラム傾斜領域１３の境界におけるＰＮ比の段差を小さくすればよい。
以上の通り、半導体装置１００は、カラム傾斜領域１３の表面側のＰＮ比を高くする一方で、カラム傾斜領域１３の裏面側のＰＮ比を低くしている。そのため、ＰＮ比を一定とする場合と比較してＰＮばらつきマージンが大きくなる。また、半導体装置１００は、段差領域１４における不純物濃度を高くすることにより空乏層を広がりにくくする。よって、半導体装置１００は、ターンオフ時のドレイン電圧の時間変化率（ｄｖ／ｄｔ）を下げることができる。その結果として、ターンオフ時のスイッチング損失（Ｅｏｆｆ）とのトレードオフの関係Ｅｏｆｆ−ｄｖ／ｄｔを改善できる。
（比較例１）
図３は、比較例１に係る半導体装置５００の構成の一例を示す。本例の半導体装置５００は、ｎ型カラム５１及びｐ型カラム５２で構成されたスーパージャンクション領域５０を備える。半導体装置５００において、スーパージャンクション領域５０以外の構造は、基本的に半導体装置１００と同様である。本例のスーパージャンクション領域５０は、低濃度領域５３及び高濃度領域５４を有する。
低濃度領域５３は、ドレイン領域２０に隣接して形成される。低濃度領域５３において、ｎ型カラム５１及びｐ型カラム５２は同一の不純物濃度を有する。即ち、ｎ型カラム５１及びｐ型カラム５２の幅は、低濃度領域５３の全領域において傾斜がなく一定である。
高濃度領域５４は、低濃度領域５３の表面側の端部に接して形成され、且つ、チャネル領域３０に隣接して形成される。高濃度領域５４の不純物濃度は、低濃度領域５３の不純物濃度よりも高い。また、高濃度領域５４において、ｎ型カラム５１及びｐ型カラム５２は一定の不純物濃度を有する。即ち、ｎ型カラム５１及びｐ型カラム５２の幅は、高濃度領域５４の全領域において傾斜がなく一定である。
図４は、比較例１に係る不純物濃度及びＰＮ比の勾配の一例を示す。縦軸は、スーパージャンクション領域５０における不純物濃度及びＰＮ比を示す。横軸は、スーパージャンクション領域５０の表面側の端部からの深さを示す。
深さＤｔは、スーパージャンクション領域５０の表面側の端部、即ち高濃度領域５４の表面側の端部を示す。深さＤｃは、低濃度領域５３と高濃度領域５４との境界を示す。深さＤｂは、スーパージャンクション領域５０の裏面側の端部、即ち低濃度領域５３の裏面側の端部を示す。つまり、深さＤｔ〜Ｄｃは高濃度領域５４に対応し、深さＤｃ〜Ｄｂは低濃度領域５３に対応する。
低濃度領域５３において、ｎ型カラム５１及びｐ型カラム５２の不純物濃度が一定である。また、高濃度領域５４においても、ｎ型カラム５１及びｐ型カラム５２の不純物濃度が一定である。本例のスーパージャンクション領域５０では、低濃度領域５３及び高濃度領域５４のそれぞれにおいて、ｎ型カラム５１とｐ型カラム５２の不純物濃度が等しい。即ち、スーパージャンクション領域５０の全領域においてＰＮ比が１となる。よって、スーパージャンクション領域５０の全領域において、ｎ型カラム１１のｎ型不純物濃度の総量がｐ型カラム１２におけるｐ型不純物濃度の総量と等しくなる。例えば、高濃度領域５４の不純物濃度は、低濃度領域５３の不純物濃度の１．５倍となるように設定される。
以上の通り、本実施形態に係る半導体装置５００は、低濃度領域５３よりも表面側に設けられた高濃度領域５４の濃度が高い。これにより、半導体装置５００のＶｄ／Ｖｔが小さくなる。よって、半導体装置５００は、Ｅｏｆｆ−Ｖｄ／Ｖｔ特性を改善することができる。しかしながら、半導体装置５００は、スーパージャンクション領域５０の全領域においてＰＮ比が１なので、ＰＮばらつきに対する耐圧マージンが少なくアバランシェ耐量が低い。
（比較例２）
図５は、比較例２に係る半導体装置５００の構成の一例を示す。本例の半導体装置５００は、カラム傾斜領域５５を有するスーパージャンクション領域５０を備える。カラム傾斜領域５５では、ｎ型カラム５１及びｐ型カラム５２の側面の形状が傾斜する。
カラム傾斜領域５５は、ドレイン領域２０及びチャネル領域３０に隣接して形成される。カラム傾斜領域５５において、ｎ型カラム５１は、半導体装置５００の裏面側から表面側に向けて幅が狭くなる。ｎ型カラム５１の不純物濃度は、カラム傾斜領域５５において一定である。また、カラム傾斜領域５５において、ｐ型カラム５２は、半導体装置５００の裏面側から表面側に向けて幅が広くなる。ｐ型カラム５２の不純物濃度は、カラム傾斜領域５５において半導体装置５００の裏面側から表面側に向けて徐々に高くなる。
図６は、比較例２に係る不純物濃度及びＰＮ比の勾配の一例を示す。縦軸は、スーパージャンクション領域５０における不純物濃度及びＰＮ比を示す。横軸は、スーパージャンクション領域５０の表面側の端部からの深さを示す。本例では、ｎ型カラム５１の不純物濃度がｐ型カラム５２の不純物濃度と異なる。
深さＤｔは、スーパージャンクション領域５０の表面側の端部を示す。深さＤｂは、スーパージャンクション領域５０の裏面側の端部を示す。つまり、深さＤｔ〜Ｄｂはカラム傾斜領域５５に対応する。
カラム傾斜領域５５において、ｐ型カラム５２の不純物濃度は、深さＤｔから深さＤｂにかけて徐々に減少する。一方、カラム傾斜領域５５において、ｎ型カラム５１の不純物濃度は、スーパージャンクション領域５０のいずれの深さにおいても一定である。よって、カラム傾斜領域５５のＰＮ比は、深さＤｔからＤｂに向けて徐々に減少する。
以上の通り、比較例２に係る半導体装置５００は、表面側のＰＮ比を高くして、裏面側のＰＮ比を低くすることにより、オフ状態では中心付近の電界が高くなる。よって、ＰＮばらつきが生じた場合であっても、スーパージャンクション領域５０の中心付近の電界が緩和されるので耐圧マージンを稼ぐことができる。しかしながら、比較例２に係る半導体装置５００は、微細化が進み、セルピッチが狭くなると、表面側で電流経路が絞られオン抵抗が上昇する。
（比較例３）
図７は、比較例３に係る半導体装置５００の構成の一例を示す。本例の半導体装置５００は、低濃度傾斜領域５６及び高濃度傾斜領域５７を有するスーパージャンクション領域５０を備える。比較例３に係る半導体装置５００は、比較例１及び比較例２に係る構成を組み合わせたものに相当する。
低濃度傾斜領域５６は、ｎ型カラム５１及びｐ型カラム５２の形状が深さ方向に対して傾斜し、且つ、ｎ型カラム５１及びｐ型カラム５２の不純物濃度が低い領域である。低濃度傾斜領域５６において、ｎ型カラム５１の幅が裏面側から表面側に向けて減少するのに対して、ｐ型カラム５２の幅は、裏面側から表面側に向けて増加する。
高濃度傾斜領域５７は、ｎ型カラム５１及びｐ型カラム５２の形状が深さ方向に対して傾斜し、且つ、ｎ型カラム５１及びｐ型カラム５２の不純物濃度が低濃度傾斜領域５６よりも高い領域である。高濃度傾斜領域５７においても、ｎ型カラム５１の幅が裏面側から表面側に向けて減少するのに対して、ｐ型カラム５２の幅は裏面側から表面側に向けて増加する。
図８は、比較例３に係る不純物濃度及びＰＮ比の勾配の一例を示す。縦軸は、スーパージャンクション領域５０における不純物濃度及びＰＮ比を示す。横軸は、スーパージャンクション領域５０の表面側の端部からの深さを示す。
深さＤｔは、スーパージャンクション領域５０の表面側の端部、即ち高濃度傾斜領域５７の表面側の端部を示す。深さＤｃは、低濃度傾斜領域５６と高濃度傾斜領域５７との境界を示す。深さＤｂは、スーパージャンクション領域５０の裏面側の端部、即ち低濃度傾斜領域５６の裏面側の端部を示す。つまり、深さＤｔ〜Ｄｃは高濃度傾斜領域５７に対応し、深さＤｃ〜Ｄｂは低濃度傾斜領域５６に対応する。
低濃度傾斜領域５６において、ｎ型カラム５１の不純物濃度は、スーパージャンクション領域５０のいずれの深さにおいても一定である。一方、ｐ型カラム５２の不純物濃度は、低濃度傾斜領域５６の裏面側から表面側に向けて徐々に増加する。よって、低濃度傾斜領域５６のＰＮ比は、低濃度傾斜領域５６の裏面側から表面側に向けて徐々に増加する。なお、低濃度傾斜領域５６において、低濃度傾斜領域５６の中心よりも表面側の領域では、ｐ型カラム５２の不純物濃度の方がｎ型カラム５１の不純物濃度よりも大きい。一方、低濃度傾斜領域５６の中心よりも裏面側の領域では、ｐ型カラム５２の不純物濃度の方がｎ型カラム５１の不純物濃度よりも小さい。
高濃度傾斜領域５７において、ｎ型カラム５１及びｐ型カラム５２の不純物濃度は、低濃度傾斜領域５６におけるｎ型カラム５１及びｐ型カラム５２のそれぞれの不純物濃度よりも高い。また、高濃度傾斜領域５７において、ｐ型カラム５２の不純物濃度は、ｎ型カラム５１の不純物濃度よりも大きい。ｎ型カラム５１及びｐ型カラム５２の不純物濃度がそれぞれ一定である。また、高濃度傾斜領域５７において、ｐ型カラム５２の幅は裏面側から表面側に向けて増加している。つまり、高濃度傾斜領域５７のＰＮ比は、裏面側から表面側に向けて徐々に増加する。
以上の通り、比較例３に係る半導体装置５００は、比較例１及び比較例２に係る特徴を組み合わせている。しかしながら、比較例３では、半導体装置５００の表面側において、ＰＮ比が高くなるように設定されているので、ｎ型カラム５１の表面側において空乏層が広がりやすくなる。そのため、比較例１において半導体装置５００の表面側で空乏層の広がりを抑えることによりｄｖ／ｄｔを抑制する効果が薄れる。よって、比較例３に係る半導体装置５００は、Ｅｏｆｆ−ｄｖ／ｄｔのトレードオフを十分に改善できなくなる。
図９は、ＰＮ比に対する耐圧の各構造の比較を示す。縦軸は耐圧（Ｖ）を示し、横軸はスーパージャンクション領域全体のＰＮ比の大きさを示す。本例では、実施例１、比較例１及び比較例２の各構造の耐圧を、ＰＮ比０．９から１．１まで０．０５ずつ変化させて比較した。
比較例１では、ＰＮ比０．９３〜１．０７（ＰＮ比の幅：０．１４）において、耐圧６００Ｖ以上を達成できる。比較例２では、ＰＮ比０．９２〜１．１（ＰＮ比の幅：０．１８）において、耐圧６００Ｖ以上を達成できる。また、実施例１では、ＰＮ比０．９３〜１．１（ＰＮ比の幅：０．１７）において、耐圧６００Ｖ以上を達成できる。よって、比較例１では、耐圧６００Ｖを達成できるＰＮ比の範囲が他の例に比べて狭い。比較例１では、ＰＮ比にばらつきが生じた場合の耐圧の変化が最も大きい。
図１０は、各構造において、耐圧に対するオン抵抗の比較を示す。本例では、スーパージャンクション領域のＰＮ比を図９の場合と同様に変化させた場合の実施例１と比較例２とのオン抵抗（ｍΩｃｍ２）及び耐圧（Ｖ）を比較する。なお、いずれの構造の場合もｎ型カラムとｐ型カラムの不純物濃度が同一になるように設定されている。
実施例１では、いずれのＰＮ比の場合であっても、比較例２に対してオン抵抗が低減されている。したがって、比較例２では、実施例１と同等のＰＮ比の範囲で耐圧６００Ｖを達成できるもののオン抵抗が高い。以上の通り、実施例１に係る半導体装置１００は、ＰＮばらつきに対する耐圧マージンを高く維持しつつも、低いオン抵抗を達成できる。
（実施例２）
図１１Ａ〜図１１Ｅは、多段エピタキシャル方式を用いた製造方法の一例を示す。図１１Ａは、実施例２に係る半導体装置１００の構成の一例を示す。本例の半導体装置１００は、多段エピタキシャル方式を用いて製造されたスーパージャンクション領域１０を備える。
スーパージャンクション領域１０は、多段エピタキシャル方式を用いてドレイン領域２０上に形成される。本例のスーパージャンクション領域１０は、５段に分けてエピタキシャル成長される。例えば、ドレイン領域２０は、高濃度シリコン基板を有する。なお、スーパージャンクション領域１０とドレイン領域２０との間には、バッファ層を形成してもよい。
カラム傾斜領域１３は、最初の４段のエピタキシャル成長により形成される。４段に分けて成長された領域は、それぞれ第１カラム傾斜領域１３−１、第２カラム傾斜領域１３−２、第３カラム傾斜領域１３−３及び第４カラム傾斜領域１３−４となる。例えば、第１カラム傾斜領域１３−１〜第４カラム傾斜領域１３−４のＰＮ比は、それぞれ０．８、０．９、１．０、１．１である。カラム傾斜領域１３の多段エピタキシャルの段数は、偶数段であっても、奇数段であってもよい。即ち、多段エピタキシャルの段数及び各層のＰＮ比の組み合わせは、要求される耐圧の大きさによって適宜変更されてよい。
段差領域１４は、最後の５段目のエピタキシャル成長により形成される。段差領域１４のＰＮ比は１となるように形成される。本例の段差領域１４は、１回のエピタキシャル成長により形成されるが、多段で形成されてもよい。
図１１Ｂは、実施例２に係る第１カラム傾斜領域１３−１のイオン注入工程の一例を示す。イオン注入工程により、イオン注入領域１５が形成される。
第１カラム傾斜領域１３−１は、ドレイン領域２０上に低濃度ｎ型半導体層をエピタキシャル成長することにより形成される。第１カラム傾斜領域１３−１の膜厚は、要求される耐圧、使用する装置等によって決定される。例えば、第１カラム傾斜領域１３−１の膜厚は５μｍである。カラム傾斜領域１３の各段の膜厚は、各層毎に変更されてよい。
イオン注入領域１５は、第１カラム傾斜領域１３−１の表面側に、ｐ型不純物をイオン注入することにより形成される。イオン注入領域１５は、後の拡散工程により第１カラム傾斜領域１３−１のｐ型カラム１２を形成する。基本的にｐ型カラム１２の中心は、イオン注入領域１５の中心と一致する。イオン注入領域１５のドーズ量は、第１カラム傾斜領域１３−１のＰＮ比に応じて異なる。また、イオン注入領域１５のパターンは、第１カラム傾斜領域１３−１のＰＮ比に応じて変更されてもよい。なお、本例では、ｎ型半導体層をエピタキシャル成長して、ｐ型カラム１２を形成するためにイオン注入を行ったが、ｐ型半導体層をエピタキシャル成長して、ｎ型カラム１１を形成するためにイオン注入を実施してもよい。
図１１Ｃは、第２カラム傾斜領域１３−２のイオン注入工程の一例を示す。第２カラム傾斜領域１３−２は、第１カラム傾斜領域１３−１よりもＰＮ比が大きいので、第１カラム傾斜領域１３−１に形成したイオン注入領域１５よりも大きなドーズ量でイオン注入される。また、第２カラム傾斜領域１３−２におけるイオン注入領域１５のパターンは、第１カラム傾斜領域１３−１におけるイオン注入領域１５のパターンより大きくしてもよい。その後、同様のイオン注入工程とエピタキシャル成長工程を繰り返すことにより、第３カラム傾斜領域１３−３、第４カラム傾斜領域１３−４及び段差領域１４が形成される。なお、段差領域１４のエピタキシャル成長工程ではカラム傾斜領域１３のエピタキシャル成長の場合よりも高濃度のｎ型不純物を含む層を形成してよい。
図１１Ｄは、実施例２に係るスーパージャンクション領域１０の製造工程の一例を示す。本例のスーパージャンクション領域１０では、カラム傾斜領域１３及び段差領域１４の各層にイオン注入領域１５が形成された状態を示す。カラム傾斜領域１３及び段差領域１４は、形成するＰＮ比に応じた濃度のイオン注入領域１５を有する。本例のカラム傾斜領域１３のそれぞれのイオン注入領域１５は、裏面側から表面側に向けて徐々に不純物濃度が高くなる。段差領域１４は、カラム傾斜領域１３よりもｎ型不純物濃度が高くなるようにエピタキシャル成長される。また、段差領域１４は、高濃度のイオン注入によりｎ型不純物濃度を高くしてよい。
図１１Ｅは、拡散工程後の実施例２に係る半導体装置１００の構成の一例を示す。半導体装置１００の拡散工程によって、ｎ型カラム１１及びｐ型カラム１２が形成される。本例のｎ型カラム１１及びｐ型カラム１２の側面はおよそ線形的な傾斜を有する。即ち、ｎ型カラム１１及びｐ型カラム１２は、必ずしも本例に記載したような構造とする必要がなく、設定された第１カラム傾斜領域１３−１〜第４カラム傾斜領域１３−４のＰＮ比の組み合わせを満たすような構造を有していればよい。
（実施例３）
図１２Ａ〜図１２Ｅは、トレンチ埋め込み方式を用いた製造方法の一例を示す。図１２Ａは、エピタキシャル成長後のスーパージャンクション領域１０を示す。本例の半導体装置１００は、トレンチ埋め込み方式を用いて製造されたスーパージャンクション領域１０を備える。スーパージャンクション領域１０は、１段でエピタキシャル成長される。
図１２Ｂは、トレンチ形成工程後の半導体装置１００の構成の一例を示す。エピタキシャル成長後のスーパージャンクション領域１０を深堀りトレンチエッチングすることにより、ｐ型カラム１２の形状をしたトレンチ構造を形成する。
図１２Ｃは、トレンチ埋め込み後の半導体装置１００の構成の一例を示す。形成されたトレンチ構造内にｐ型エピタキシャル成長によりｐ型カラム１２を形成する。ｐ型カラム１２は、一定の不純物濃度を有する。また、ｐ型カラム１２は、ｐ型不純物濃度の傾斜を有するようにエピタキシャル成長されてよい。
図１２Ｄは、段差領域１４におけるイオン注入工程の一例を示す。段差領域１４の所定の領域において、ｎ型カラム１１形成用のｎ型不純物を注入する。これにより、段差領域１４におけるｎ型カラム１１を所望の形状に変化させる。
図１２Ｅは、熱拡散後の半導体装置１００の構成の一例を示す。イオン注入領域１５に注入されたイオンが熱拡散されることによりｎ型カラム１１が形成される。このような製造工程を用いることにより、窪み形状を有するｐ型カラム１２であっても、トレンチ埋め込み方式で製造できる。トレンチ埋め込み方式では、エピタキシャル成長されたｎ型カラム１１は、同一の不純物濃度を有する。
（実施例４）
図１３Ａ〜図１３Ｅは、トレンチ埋め込み方式を用いた製造方法の一例を示す。本例は実施例３と段差領域１４の形成方法が異なる。
図１３Ａは、１段目のエピタキシャル成長後のスーパージャンクション領域１０を示す。本例の半導体装置１００は、トレンチ埋め込み方式を用いて製造されたスーパージャンクション領域１０を備える。スーパージャンクション領域１０は、２段でエピタキシャル成長される。
図１３Ｂは、トレンチ形成工程後の半導体装置１００の構成の一例を示す。エピタキシャル成長後のスーパージャンクション領域１０を深堀りトレンチエッチングすることにより、ｐ型カラム１２の形状をしたトレンチ構造を形成する。
図１３Ｃは、トレンチ埋め込み後の半導体装置１００の構成の一例を示す。形成されたトレンチ構造内にｐ型エピタキシャル成長によりｐ型カラム１２を形成する。ｐ型カラム１２は、一定の不純物濃度を有する。また、ｐ型カラム１２は、ｐ型不純物濃度の傾斜を有するようにエピタキシャル成長されてよい。また、カラム傾斜領域１３の上面に段差領域１４となる半導体層１６をエピタキシャル成長する。
図１３Ｄは、段差領域１４におけるイオン注入工程の一例を示す。段差領域１４の所定の領域において、ｐ型カラム１２形成用のｐ型不純物を注入する。また、必要に応じてｎ型カラム１１形成用のｎ型不純物を注入してもよい。これにより、段差領域１４におけるｎ型カラム１１、およびｐ型カラム１２を所望の形状に変化させる。
図１３Ｅは、熱拡散後の半導体装置１００の構成の一例を示す。イオン注入領域１５に注入されたイオンが熱拡散されることによりｐ型カラム１２が形成される。このような製造工程を用いることにより、窪み形状を有するｐ型カラム１２であっても、トレンチ埋め込み方式で製造できる。トレンチ埋め込み方式では、エピタキシャル成長されたｎ型カラム１１は、同一の不純物濃度を有する。なお、半導体層１６は、ｎ型カラム１１と同一の不純物濃度としてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・スーパージャンクション領域、１１・・・ｎ型カラム、１２・・・ｐ型カラム、１３・・・カラム傾斜領域、１４・・・段差領域、１５・・・イオン注入領域、１６・・・半導体層、２０・・・ドレイン領域、３０・・・チャネル領域、４０・・・ゲート・ソース領域、５０・・・スーパージャンクション領域、５１・・・ｎ型カラム、５２・・・ｐ型カラム、５３・・・低濃度領域、５４・・・高濃度領域、５５・・・カラム傾斜領域、５６・・・低濃度傾斜領域、５７・・・高濃度傾斜領域、１００・・・半導体装置、５００・・・半導体装置

Claims (16)

  1. 第１導電型カラムと第２導電型カラムで構成されたスーパージャンクション構造を有する半導体装置において、
    前記スーパージャンクション構造の第１面側から第２面側に向けてＰＮ比が増加する前記スーパージャンクション構造の第１領域と、
    前記第１領域と接し、且つ、前記半導体装置のチャネル領域に隣接する前記スーパージャンクション構造の第２領域と、
    を備え、
    前記第２領域におけるＰＮ比が、前記第１領域の前記第２面側の端部におけるＰＮ比よりも小さく、且つ、前記第２領域の厚さは、前記第１領域の厚さよりも薄い半導体装置。
  2. 前記第２領域の前記第１導電型及び前記第２導電型の不純物濃度は、前記第１領域の前記第１導電型及び前記第２導電型のそれぞれの不純物濃度よりも高い請求項１に記載の半導体装置。
  3. 前記スーパージャンクション構造において、前記第２導電型の不純物濃度の総量と前記第１導電型の不純物濃度の総量とが等しい請求項１又は２に記載の半導体装置。
  4. 前記第２領域において、前記第２導電型の不純物濃度が前記第１導電型の不純物濃度と等しい請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１領域において、前記第１導電型の不純物濃度が一定であり、前記第２導電型の不純物濃度が前記第１面側から前記第２面側に向けて増加する請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記第１領域のＰＮ比が連続的に変化する請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第２領域のＰＮ比が一定である請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記第２領域のＰＮ比が１である請求項７に記載の半導体装置。
  9. 前記第１領域の前記第２面側の端部におけるＰＮ比は、１よりも大きく、且つ、１．５以下である請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記第１領域の前記第２面側の端部におけるＰＮ比は、１よりも大きく、且つ、１．３以下である請求項９に記載の半導体装置。
  11. 前記第２領域のＰＮ比が、前記第１領域の前記第１面側の端部におけるＰＮ比よりも大きい請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記第２領域の前記第２導電型カラムの幅が、前記第１領域の前記第２面側の端部における前記第２導電型カラムの幅よりも小さい請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記第２領域において、前記第２導電型カラムの幅が一定である請求項１から１２のいずれか一項に記載の半導体装置。
  14. 前記第１領域において、前記第２導電型カラムの幅が、前記第１面側から前記第２面側に向けて大きくなる請求項１から１３のいずれか一項に記載の半導体装置。
  15. 前記スーパージャンクション構造の第１面側にドレイン領域が形成され、前記スーパージャンクション構造の第２面側にゲート・ソース領域が形成される請求項１から１４のいずれか一項に記載の半導体装置。
  16. 前記第１導電型はｎ型であり、前記第２導電型はｐ型である請求項１から１５のいずれか一項に記載の半導体装置。
JP2015015457A 2015-01-29 2015-01-29 半導体装置 Active JP6782529B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015015457A JP6782529B2 (ja) 2015-01-29 2015-01-29 半導体装置
US14/957,599 US10199458B2 (en) 2015-01-29 2015-12-03 Semiconductor device
CN201510887607.0A CN105845713B (zh) 2015-01-29 2015-12-07 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015015457A JP6782529B2 (ja) 2015-01-29 2015-01-29 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019124100A Division JP6777198B2 (ja) 2019-07-03 2019-07-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2016139761A true JP2016139761A (ja) 2016-08-04
JP6782529B2 JP6782529B2 (ja) 2020-11-11

Family

ID=56554767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015015457A Active JP6782529B2 (ja) 2015-01-29 2015-01-29 半導体装置

Country Status (3)

Country Link
US (1) US10199458B2 (ja)
JP (1) JP6782529B2 (ja)
CN (1) CN105845713B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6254301B1 (ja) * 2016-09-02 2017-12-27 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP2019192932A (ja) * 2019-07-03 2019-10-31 富士電機株式会社 半導体装置
CN111430449A (zh) * 2020-04-01 2020-07-17 张清纯 一种mosfet器件及其制备工艺
JP7403643B2 (ja) 2020-10-12 2023-12-22 セミコンダクター マニュファクチュアリング エレクトロニクス（シャオシン）コーポレーション スーパージャンクションデバイス及び製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6324805B2 (ja) * 2014-05-19 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108574011A (zh) * 2017-03-08 2018-09-25 无锡华润华晶微电子有限公司 垂直超结双扩散金属氧化物半导体器件及其制作方法
CN110212018B (zh) * 2019-05-20 2022-08-16 上海华虹宏力半导体制造有限公司 超结结构及超结器件
CN110957351A (zh) * 2019-12-17 2020-04-03 华羿微电子股份有限公司 一种超结型mosfet器件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072068A (ja) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
JP2004119611A (ja) * 2002-09-25 2004-04-15 Toshiba Corp 電力用半導体素子
JP2006066421A (ja) * 2004-08-24 2006-03-09 Toshiba Corp 半導体装置およびその製造方法
JP2007036213A (ja) * 2005-06-20 2007-02-08 Toshiba Corp 半導体素子
WO2014013888A1 (ja) * 2012-07-19 2014-01-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240752B2 (ja) * 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
US7166890B2 (en) * 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
US7462909B2 (en) * 2005-06-20 2008-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US20080017897A1 (en) 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
JP2008091450A (ja) 2006-09-29 2008-04-17 Toshiba Corp 半導体素子
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
JP4530036B2 (ja) * 2007-12-17 2010-08-25 株式会社デンソー 半導体装置
JP2009272397A (ja) * 2008-05-02 2009-11-19 Toshiba Corp 半導体装置
CN102804386B (zh) * 2010-01-29 2016-07-06 富士电机株式会社 半导体器件
JP2014060299A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 半導体装置
KR101514537B1 (ko) * 2013-08-09 2015-04-22 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072068A (ja) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
JP2004119611A (ja) * 2002-09-25 2004-04-15 Toshiba Corp 電力用半導体素子
JP2006066421A (ja) * 2004-08-24 2006-03-09 Toshiba Corp 半導体装置およびその製造方法
JP2007036213A (ja) * 2005-06-20 2007-02-08 Toshiba Corp 半導体素子
WO2014013888A1 (ja) * 2012-07-19 2014-01-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6254301B1 (ja) * 2016-09-02 2017-12-27 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP2019192932A (ja) * 2019-07-03 2019-10-31 富士電機株式会社 半導体装置
CN111430449A (zh) * 2020-04-01 2020-07-17 张清纯 一种mosfet器件及其制备工艺
CN111430449B (zh) * 2020-04-01 2023-06-02 清纯半导体(宁波)有限公司 一种mosfet器件及其制备工艺
JP7403643B2 (ja) 2020-10-12 2023-12-22 セミコンダクター マニュファクチュアリング エレクトロニクス（シャオシン）コーポレーション スーパージャンクションデバイス及び製造方法

Also Published As

Publication number Publication date
US10199458B2 (en) 2019-02-05
US20160225847A1 (en) 2016-08-04
CN105845713A (zh) 2016-08-10
CN105845713B (zh) 2020-11-27
JP6782529B2 (ja) 2020-11-11

Similar Documents

Publication Publication Date Title
JP6782529B2 (ja) 半導体装置
JP7111681B2 (ja) ＳｉＣベースの超接合半導体装置
JP4005312B2 (ja) 半導体構成素子の製造方法
KR101795828B1 (ko) 초접합 반도체 소자 및 제조 방법
JP5052025B2 (ja) 電力用半導体素子
JP2004119611A (ja) 電力用半導体素子
CN102804385A (zh) 半导体器件
US11004963B2 (en) Insulated gate bipolar transistor having first and second field stop zone portions and manufacturing method
JP6279927B2 (ja) 絶縁ゲート型スイッチング素子を製造する方法及び絶縁ゲート型スイッチング素子
JP2014236120A (ja) 半導体装置及びその製造方法
CN102254827A (zh) 制造超结半导体器件的方法
US9257503B2 (en) Superjunction semiconductor device and method for producing thereof
JP5559232B2 (ja) 電力用半導体素子
JP2016039263A (ja) 半導体装置の製造方法
JP2013069786A (ja) 電力用半導体装置
JP2016527722A (ja) Ｍｏｓ−バイポーラ素子
JP6777198B2 (ja) 半導体装置
CN102157377B (zh) 超结vdmos器件及其制造方法
US9059237B2 (en) Semiconductor device having an insulated gate bipolar transistor
JP2014179595A (ja) 半導体装置およびその製造方法
CN106783940B (zh) 具有渐变浓度的边缘终端结构的功率半导体装置
JP2015231037A (ja) 半導体装置、及び、半導体装置の製造方法
US9590093B2 (en) Semiconductor device
TWI606574B (zh) Semiconductor device
JP2018133476A (ja) サイリスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190703

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190712

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201020

R150 Certificate of patent or registration of utility model

Ref document number: 6782529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250