CN110795902A - 一种肖特基二极管的仿真模型的计算方法及系统 - Google Patents

一种肖特基二极管的仿真模型的计算方法及系统 Download PDF

Info

Publication number
CN110795902A
CN110795902A CN201911042834.8A CN201911042834A CN110795902A CN 110795902 A CN110795902 A CN 110795902A CN 201911042834 A CN201911042834 A CN 201911042834A CN 110795902 A CN110795902 A CN 110795902A
Authority
CN
China
Prior art keywords
layer
interface
dielectric layer
charge density
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911042834.8A
Other languages
English (en)
Other versions
CN110795902B (zh
Inventor
祁路伟
张德海
孟进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Space Science Center of CAS
Original Assignee
National Space Science Center of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Space Science Center of CAS filed Critical National Space Science Center of CAS
Priority to CN201911042834.8A priority Critical patent/CN110795902B/zh
Publication of CN110795902A publication Critical patent/CN110795902A/zh
Application granted granted Critical
Publication of CN110795902B publication Critical patent/CN110795902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种肖特基二极管的仿真模型的生成方法及系统，所述方法包括：将肖特基二极管的轻掺杂的外延层上方设置SiO2介质层，介质层上方定义为肖特基接触；根据MIS结构的能带图计算介质层的厚度和介质层与外延层界面处的陷阱电荷密度；利用Sentaurus TCAD工具绘制出肖特基二极管的结构图形；为每一个区域指定材料以及掺杂浓度；添加接触作为器件的电极，添加肖特基接触作为器件的阳极，欧姆接触为器件的阴极；将肖特基二极管的结构图形进行剖分和网格化。利用该生成方法得到的模型的仿真结果与实际结果吻合，为后续建立准确的高频模型打下坚实基础。

Description

一种肖特基二极管的仿真模型的计算方法及系统
技术领域
本发明涉及太赫兹领域，具体涉及一种肖特基二极管的仿真模型的计算方法及系统。
背景技术
太赫兹(THz)波是频率介于0.3THz～3THz范围内的电磁波，其波长短，是很好的宽带信息载体，在高分辨率光谱学、成像系统、通信领域有很大的应用前景；太赫兹波能够穿透生物组织并不会对生物细胞产生有害电离，特别适合生物医学成像，并有取代X射线成像的趋势；太赫兹波的光子能量能够与物质基本单元之间的能量产生共振，在物质科学研究领域具有很广阔的应用前景。随着太赫兹波的广泛应用，对高功率、高频率倍频电路的需求越来越大。
砷化镓(GaAs)肖特基二极管在毫米波和太赫兹波频段的应用中占据重要的地位。由于目前肖特基二极管的器件模型与倍频电路相关设计的仿真模型不同步，在高频段的设计中，倍频电路的实际测试结果与仿真结果差距较大，为高频段、高功率太赫兹倍频单片电路的研究造成了困难。因此，需要建立准确的砷化镓(GaAs)肖特基二极管器件模型，从而为其高频段、高功率的设计与应用提供参考和依据。
由于实际的肖特基二极管器件在肖特基接触区域不存在介质，即肖特基接触为半导体和金属Ti的直接接触。但是由于半导体的边缘存在晶格损伤以及在半导体和金属的接触处存在一定浓度的界面态，该损伤和界面态会引起一定的泄漏电流，使实际的器件理想因子大于1。采用实际的肖特基二极管结构(肖特基金属/肖特基接触/外延层/缓冲层)仿真器件的电学特性时，仿真的结果是理想的状态：理想因子n＝1，不能预测出实际器件电流的构成。由于半导体的边缘存在化学键的断裂、金属和半导体接触时存在晶格损伤导致一定密度的界面电荷，该损伤和缺陷电荷会造成一定的泄漏电流即隧穿电流，使实际的器件理想因子大于1。
发明内容
本发明的目的在于克服上述技术缺陷，将损伤和缺陷电荷因素等效为在器件的肖特基金属与半导体接触之间存在一定厚度的介质层，并为该区域赋予一定密度的界面电荷，从而准确预测实际的电流分布即隧穿电流所占热电子发射电流的比值，并在SentaurusTCAD中得以验证。
为了实现上述目的，本发明提出了一种肖特基二极管的仿真模型的生成方法，所述方法包括：
将肖特基二极管的轻掺杂的外延层上方设置SiO2介质层，介质层上方定义为肖特基接触；
根据MIS结构的能带图计算介质层的厚度，以及介质层与外延层界面处的陷阱电荷密度；
介质层与外延层界面处的陷阱电荷密度；
利用Sentaurus TCAD工具绘制出肖特基二极管的结构图形；
为每一个区域指定材料以及掺杂浓度；
添加接触作为器件的电极，添加肖特基接触作为器件的阳极，欧姆接触为器件的阴极；
将肖特基二极管的结构图形进行剖分和网格化。
作为上述方法的一种改进，所述介质层的厚度、介质层与外延层界面处的陷阱电荷密度的计算步骤包括：
根据MIS结构的能带图得到如下关系：
qΦm＝qΔ+qλ+qΦB0 (1)
qΦB0＝qψS(V)+qVn-qV (2)
其中，Φm为金属功函数，ΦB0为势垒高度，Δ为界面层上的电势，λ为半导体的电子亲合能，ψS(V)为内建电势，Vn为300K时热电压，k为玻尔兹曼常数，T为温度；q为单位电荷，V为偏压；
由(1)和(2)得到：
Δ＝Φm-λ-ψS(V)-Vn+V (3)
则介质层与外延层界面处的陷阱电荷密度Qit为：
Figure BDA0002253331680000021
Qit为界面陷阱电荷密度，Dit(0)为界面陷阱密度，Eg为禁带宽度，
Figure BDA0002253331680000022
为界面态的中性能级；
结合(3)式得到：
Figure BDA0002253331680000023
热平衡状态下，半导体耗尽层中形成的空间电荷密度Qsc(V)为：
Figure BDA0002253331680000031
其中，ND为轻掺杂层掺杂浓度，WD为耗尽层厚度，εs为半导体的介电常数；
固定电荷Qf为：
Qf＝qNf
其中，Qf为固定电荷密度，单位为C/cm-2，Nf为固定电荷密度，单位为/cm-2；
界面层上的电势Δ通过金属和半导体表面电荷运用高斯定理得到：
其中，Qm为金属表面电荷密度，δ为界面层厚度，εi为界面层的介电常数；
代入上式公式得到：
将其代入(3)中得到：
Figure BDA0002253331680000034
则理想因子n(V)为：
Figure BDA0002253331680000035
结合(*1)和(*2)，求得介质层与外延层界面处的陷阱电荷密度Qit＝Qit0和介质层的厚度δ＝δ0。
作为上述方法的一种改进，所述肖特基二极管的材料为GaAs、氮化镓或碳化硅。
本发明还提出了一种肖特基二极管的仿真模型的生成系统，所述系统包括：
计算模块，用于将肖特基二极管的轻掺杂的外延层上方设置SiO2介质层，介质层上方定义为肖特基接触；根据MIS结构的能带图计算介质层的厚度和介质层与外延层界面处的陷阱电荷密度；
结构图形绘制模块，用于利用Sentaurus TCAD工具绘制出肖特基二极管的结构图形；
材料设置模块，用于为每一个区域指定材料以及掺杂浓度；
电极设置模块，用于添加接触作为器件的电极，添加肖特基接触作为器件的阳极，欧姆接触为器件的阴极；
结构剖分模块，用于将肖特基二极管的结构图形进行剖分和网格化。
作为上述系统的一种改进，所述介质层的厚度、介质层与外延层界面处的陷阱电荷密度的计算步骤包括：
根据MIS结构的能带图得到如下关系：
qΦm＝qΔ+qλ+qΦB0 (1)
qΦB0＝qψS(V)+qVn-qV (2)
其中，Φm为金属功函数，ΦB0为势垒高度，Δ为界面层上的电势，λ为半导体的电子亲合能，ψS(V)为内建电势，Vn为300K时热电压，
Figure BDA0002253331680000041
k为玻尔兹曼常数，T为温度；q为单位电荷，V为偏压；
由(1)和(2)得到：
Δ＝Φm-λ-ψS(V)-Vn+V (3)
则介质层与外延层界面处的陷阱电荷密度Qit为：
Figure BDA0002253331680000042
Qit为界面陷阱电荷密度，Dit(0)为界面陷阱密度，Eg为禁带宽度，
Figure BDA0002253331680000043
为界面态的中性能级；
结合(3)式得到：
Figure BDA0002253331680000044
热平衡状态下，半导体耗尽层中形成的空间电荷密度Qsc(V)为：
Figure BDA0002253331680000045
其中，ND为轻掺杂层掺杂浓度，WD为耗尽层厚度，εs为半导体的介电常数；
固定电荷Qf为：
Qf＝qNf
其中，Qf为固定电荷密度，单位为C/cm-2，Nf为固定电荷密度，单位为/cm-2；
界面层上的电势Δ通过金属和半导体表面电荷运用高斯定理得到：
Figure BDA0002253331680000051
其中，Qm为金属表面电荷密度，δ为界面层厚度，εi为界面层的介电常数；
代入上式公式得到：
Figure BDA0002253331680000052
将其代入(3)中得到：
Figure BDA0002253331680000053
则理想因子n(V)为：
Figure BDA0002253331680000054
结合(*1)和(*2)，求得介质层与外延层界面处的陷阱电荷密度Qit＝Qit0和介质层的厚度δ＝δ0。
作为上述系统的一种改进，所述肖特基二极管的材料为GaAs、氮化镓或碳化硅。
本发明的优势在于：
1、本发明的方法将损伤和缺陷电荷因素等效为在器件的肖特基金属与半导体接触之间存在一定厚度的介质层，并为该区域赋予一定密度的界面电荷，从而准确预测实际的电流分布即隧穿电流所占热电子发射电流的比值；
2、本发明的方法基于Sentaurus TCAD器件仿真软件，考虑到肖特基接触界面处的陷阱电荷和界面态，提出一种肖特基二极管器件仿真模型的生成方法，利用该生成方法得到的模型的仿真结果与实际结果吻合，为后续建立准确的高频模型打下坚实基础。
附图说明
图1为用SDE工具中的三维结构图；
图2为本发明的肖特基二极管MIS结构的纵向解剖图；
图3为具有一定距离的界面层的金属和n型半导体接触的详细能带图；
图4为正向IV特性对比图；
图5为反偏特性对比图。
具体实施方式
下面结合附图对本发明的技术方案进行详细的说明。
本发明基于Sentaurus TCAD器件仿真软件，考虑到肖特基接触界面处的陷阱电荷和界面态，提出一种基于MIS结构的肖特基二极管器件模型的计算方法，利用该计算方法得到的模型的仿真结果与实际结果吻合，为后续建立准确的高频模型打下坚实基础。
在Sentaurus TCAD中完成器件的电学特性仿真，首先利用SDE工具画出器件的结构图(如图1所示)：
1、绘制出该器件的结构图形；
2、为每一个区域指定材料以及掺杂浓度；
3、添加接触作为器件的电极，本实施例中添加肖特基接触作为器件的阳极，欧姆接触(电阻接触)作为器件的阴极；
4、将该结构剖分网格以便于利用模型求解。
本实施例中，GaAs衬底厚度为50um；重掺杂的缓冲层厚度为1.5um，掺杂浓度为5E18/cm3，掺杂类型为n型；轻掺杂的外延层厚度为300nm，掺杂浓度为2E17/cm3，掺杂类型为n型；外延层上方是介质层，本发明中采用SiO2，厚度为δ0，介质层与外延层界面处界面处定义密度为Qit的陷阱电荷，类型为受主；介质层上方定义肖特基接触。如图2所示。
综上所述，为了分析器件的物理机制包括理想因子的决定因素以及漏电流的来源并仿真出与实际器件完全一致的电学特性，将肖特基接触处的界面态和晶格损伤等效成为一定厚度的介质层，该介质层的厚度和介质层与外延层界面处的陷阱电荷密度可以计算得到。
图3为具有一定距离的界面层的金属和n型半导体接触的详细能带图，在该结构处施加一定的偏压V根据MIS结构的能带图得到如下关系：
根据MIS结构的能带图得到如下关系：
qΦm＝qΔ+qλ+qΦB0 (1)
qΦB0＝qψS(V)+qVn-qV (2)
其中，Φm为金属功函数，ΦB0为势垒高度，Δ为界面层上的电势，λ为半导体的电子亲合能，ψS(V)为内建电势，Vn为300K时热电压，
Figure BDA0002253331680000061
k为玻尔兹曼常数，T为温度；q为单位电荷，V为偏压；
由(1)和(2)得到：
Δ＝Φm-λ-ψS(V)-Vn+V (3)
则介质层与外延层界面处的陷阱电荷密度Qit为：
Figure BDA0002253331680000071
Qit为界面陷阱电荷密度，Dit(0)为界面陷阱密度，Eg为禁带宽度，
Figure BDA0002253331680000072
为界面态的中性能级；
结合(3)式得到：
Figure BDA0002253331680000073
热平衡状态下，半导体耗尽层中形成的空间电荷密度Qsc(V)为：
Figure BDA0002253331680000074
其中，ND为轻掺杂层掺杂浓度，WD为耗尽层厚度，εs为半导体的介电常数；
固定电荷Qf为：
Qf＝qNf
其中，Qf为固定电荷密度，单位为C/cm-2，Nf为固定电荷密度，单位为/cm-2；
界面层上的电势Δ通过金属和半导体表面电荷运用高斯定理得到：
Figure BDA0002253331680000075
其中，Qm为金属表面电荷密度，δ为界面层厚度，εi为界面层的介电常数；
代入上式公式得到：
Figure BDA0002253331680000076
将其代入(3)中得到：
则理想因子n(V)为：
Figure BDA0002253331680000078
结合(*1)和(*2)，求得介质层与外延层界面处的陷阱电荷密度Qit＝Qit0和介质层的厚度δ＝δ0。
将计算得到得结果代入仿真计算中，得到的仿真曲线。与实际测试曲线对比，如图4和图5所示。
本发明结合实际的肖特基与半导体接触界面处的陷阱电荷和界面态，利用Sentaurus TCAD工具提出一种基于MIS结构的GaAs肖特基二极管器件仿真模型的生成方法，利用该方法得到的仿真结果与实际结果吻合，为后续建立准确的高频模型提供理论依据。该方法同样适用于其他材料的肖特基二极管，包括氮化镓、碳化硅。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (6)

1.一种肖特基二极管的仿真模型的生成方法，所述方法包括：
将肖特基二极管的轻掺杂的外延层上方设置SiO2介质层，介质层上方定义为肖特基接触；
根据MIS结构的能带图计算介质层的厚度，以及介质层与外延层界面处的陷阱电荷密度；
利用Sentaurus TCAD工具绘制出肖特基二极管的结构图形；
为每一个区域指定材料以及掺杂浓度；
添加接触作为器件的电极，添加肖特基接触作为器件的阳极，欧姆接触为器件的阴极；
将肖特基二极管的结构图形进行剖分和网格化。
2.根据权利要求1所述的方法，其特征在于，所述介质层的厚度、介质层与外延层界面处的陷阱电荷密度的计算步骤包括：
根据MIS结构的能带图得到如下关系：
qΦm＝qΔ+qλ+qΦB0 (1)
qΦB0＝qψS(V)+qVn-qV (2)
其中，Φm为金属功函数，ΦB0为势垒高度，Δ为界面层上的电势，λ为半导体的电子亲合能，ψS(V)为内建电势，Vn为300K时热电压，
Figure FDA0002253331670000011
k为玻尔兹曼常数，T为温度；q为单位电荷，V为偏压；
由(1)和(2)得到：
Δ＝Φm-λ-ψs(V)-Vn+V (3)
则介质层与外延层界面处的陷阱电荷密度Qit为：
Figure FDA0002253331670000012
Qit为界面陷阱电荷密度，Dit(0)为界面陷阱密度，Eg为禁带宽度，
Figure FDA0002253331670000013
为界面态的中性能级；
结合(3)式得到：
Figure FDA0002253331670000014
热平衡状态下，半导体耗尽层中形成的空间电荷密度Qsc(V)为：
Figure FDA0002253331670000015
Figure FDA0002253331670000021
其中，ND为轻掺杂层掺杂浓度，WD为耗尽层厚度，εs为半导体的介电常数；
固定电荷Qf为：
Qf＝qNf
其中，Qf为固定电荷密度，单位为C/cm-2，Nf为固定电荷密度，单位为/cm-2；
界面层上的电势Δ通过金属和半导体表面电荷运用高斯定理得到：
Figure FDA0002253331670000022
其中，Qm为金属表面电荷密度，δ为界面层厚度，εi为界面层的介电常数；
代入上式公式得到：
Figure FDA0002253331670000023
将其代入(3)中得到：
Figure FDA0002253331670000024
则理想因子n(V)为：
Figure FDA0002253331670000025
结合(*1)和(*2)，求得介质层与外延层界面处的陷阱电荷密度Qit＝Qit0和介质层的厚度δ＝δ0。
3.根据权利要求1所述的方法，其特征在于，所述肖特基二极管的材料为GaAs、氮化镓或碳化硅。
4.一种肖特基二极管的仿真模型的生成系统，其特征在于，所述系统包括：
计算模块，用于将肖特基二极管的轻掺杂的外延层上方设置SiO2介质层，介质层上方定义为肖特基接触；根据MIS结构的能带图计算介质层的厚度，以及介质层与外延层界面处的陷阱电荷密度；
结构图形绘制模块，用于利用Sentaurus TCAD工具绘制出肖特基二极管的结构图形；
材料设置模块，用于为每一个区域指定材料以及掺杂浓度；
电极设置模块，用于添加接触作为器件的电极，添加肖特基接触作为器件的阳极，欧姆接触为器件的阴极；
结构剖分模块，用于将肖特基二极管的结构图形进行剖分和网格化。
5.根据权利要求4所述的系统，其特征在于，所述介质层的厚度、介质层与外延层界面处的陷阱电荷密度的计算步骤包括：
根据MIS结构的能带图得到如下关系：
qΦm＝qΔ+qλ+qΦB0 (1)
qΦB0＝qψS(V)+qVn-qV (2)
其中，Φm为金属功函数，ΦB0为势垒高度，Δ为界面层上的电势，λ为半导体的电子亲合能，ψS(V)为内建电势，Vn为300K时热电压，
Figure FDA0002253331670000031
k为玻尔兹曼常数，T为温度；q为单位电荷，V为偏压；
由(1)和(2)得到：
Δ＝Φm-λ-ψS(V)-Vn+V (3)
则介质层与外延层界面处的陷阱电荷密度Qit为：
Qit为界面陷阱电荷密度，Dit(0)为界面陷阱密度，Eg为禁带宽度，
Figure FDA0002253331670000033
为界面态的中性能级；
结合(3)式得到：
Figure FDA0002253331670000034
热平衡状态下，半导体耗尽层中形成的空间电荷密度Qsc(V)为：
Figure FDA0002253331670000035
其中，ND为轻掺杂层掺杂浓度，WD为耗尽层厚度，εs为半导体的介电常数；
固定电荷Qf为：
Qf＝qNf
其中，Qf为固定电荷密度，单位为C/cm-2，Nf为固定电荷密度，单位为/cm-2；
界面层上的电势Δ通过金属和半导体表面电荷运用高斯定理得到：
Figure FDA0002253331670000041
其中，Qm为金属表面电荷密度，δ为界面层厚度，εi为界面层的介电常数；
代入上式公式得到：
Figure FDA0002253331670000042
将其代入(3)中得到：
Figure FDA0002253331670000043
则理想因子n(V)为：
结合(*1)和(*2)，求得介质层与外延层界面处的陷阱电荷密度Qit＝Qit0和介质层的厚度δ＝δ0。
6.根据权利要求4所述的方法，其特征在于，所述肖特基二极管的材料为GaAs、氮化镓或碳化硅。
CN201911042834.8A 2019-10-30 2019-10-30 一种肖特基二极管的仿真模型的计算方法及系统 Active CN110795902B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911042834.8A CN110795902B (zh) 2019-10-30 2019-10-30 一种肖特基二极管的仿真模型的计算方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911042834.8A CN110795902B (zh) 2019-10-30 2019-10-30 一种肖特基二极管的仿真模型的计算方法及系统

Publications (2)

Publication Number Publication Date
CN110795902A true CN110795902A (zh) 2020-02-14
CN110795902B CN110795902B (zh) 2023-05-12

Family

ID=69441981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911042834.8A Active CN110795902B (zh) 2019-10-30 2019-10-30 一种肖特基二极管的仿真模型的计算方法及系统

Country Status (1)

Country Link
CN (1) CN110795902B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217200A (zh) * 2021-12-10 2022-03-22 西安电子科技大学芜湖研究院 一种n极性iii族氮化物半导体器件的性能预测方法及装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323030A (en) * 1993-09-24 1994-06-21 The United States Of America As Represented By The Secretary Of The Army Field effect real space transistor
US20040227203A1 (en) * 2003-05-15 2004-11-18 Koucheng Wu Schottky-barrier tunneling transistor
CN102024758A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 肖特基二极管的制造方法
CN102891081A (zh) * 2012-10-11 2013-01-23 王昊 太赫兹肖特基二极管的制造方法
CN103383968A (zh) * 2012-05-06 2013-11-06 朱江 一种界面电荷补偿肖特基半导体装置及其制备方法
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN107958939A (zh) * 2016-10-17 2018-04-24 南京励盛半导体科技有限公司 一种氮化鎵基异质结肖特基二极管结构
CN108711578A (zh) * 2018-05-22 2018-10-26 西安电子科技大学 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管
CN110291646A (zh) * 2016-12-15 2019-09-27 格里菲斯大学 碳化硅肖特基二极管

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323030A (en) * 1993-09-24 1994-06-21 The United States Of America As Represented By The Secretary Of The Army Field effect real space transistor
US20040227203A1 (en) * 2003-05-15 2004-11-18 Koucheng Wu Schottky-barrier tunneling transistor
CN102024758A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 肖特基二极管的制造方法
CN103383968A (zh) * 2012-05-06 2013-11-06 朱江 一种界面电荷补偿肖特基半导体装置及其制备方法
CN102891081A (zh) * 2012-10-11 2013-01-23 王昊 太赫兹肖特基二极管的制造方法
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN107958939A (zh) * 2016-10-17 2018-04-24 南京励盛半导体科技有限公司 一种氮化鎵基异质结肖特基二极管结构
CN110291646A (zh) * 2016-12-15 2019-09-27 格里菲斯大学 碳化硅肖特基二极管
CN108711578A (zh) * 2018-05-22 2018-10-26 西安电子科技大学 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵鑫，张德海: ".基于肖特基二极管的450GHz二次谐波混频器" *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217200A (zh) * 2021-12-10 2022-03-22 西安电子科技大学芜湖研究院 一种n极性iii族氮化物半导体器件的性能预测方法及装置
CN114217200B (zh) * 2021-12-10 2024-01-30 西安电子科技大学芜湖研究院 一种n极性iii族氮化物半导体器件的性能预测方法及装置

Also Published As

Publication number Publication date
CN110795902B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
Gong et al. Band alignment and interface recombination in NiO/β-Ga 2 O 3 type-II pn heterojunctions
Aydın et al. Temperature-dependent behavior of Ni/4H-nSiC Schottky contacts
Soylu et al. Photovoltaic and interface state density properties of the Au/n-GaAs Schottky barrier solar cell
Varpula et al. Si, GaAs, and InP as cathode materials for photon-enhanced thermionic emission solar cells
Çaldıran Fabrication of Schottky barrier diodes with the lithium fluoride interface layer and electrical characterization in a wide temperature range
Sochacki et al. Properties of Pt/4H-SiC Schottky diodes with interfacial layer at elevated temperatures
Borga et al. Buffer breakdown in GaN-on-Si HEMTs: A comprehensive study based on a sequential growth experiment
Buyukbas Ulusan et al. Analysis of barrier inhomogeneities in AuGe/n-Ge Schottky diode
Durmuş et al. The analysis of the electrical characteristics and interface state densities of Re/n-type Si Schottky barrier diodes at room temperature
CN110795902B (zh) 一种肖特基二极管的仿真模型的计算方法及系统
Zhang et al. Noise characteristics of Ni/GaN Schottky barrier IMPATT diode based on polar-and nonpolar-oriented wurtzite GaN for terahertz application
Shigekawa et al. Transport characteristics of minority electrons across surface-activated-bonding based p-Si/n-4H-SiC heterointerfaces
Şafak et al. Analysis of I–V measurements on Ag/p-SnS and Ag/p-SnSe Schottky barriers
Tait et al. Electron transport in rectifying semiconductor alloy ramp heterostructures
Abdullah et al. GaAs/AlAs tunnelling structure: Temperature dependence of ASPAT detectors
Ge et al. Mechanisms for the enhancement of the lateral photovoltage in perovskite heterostructures
Zeyrek et al. The double gaussian distribution of inhomogeneous barrier heights in Al/GaN/p-GaAs (MIS) schottky diodes in wide temperature range
Mehta et al. The possibility of gallium oxide (β-Ga2O3) heterojunction bipolar transistors
Kuang et al. Effect of near surface inverse doping on graphene silicon heterojunction solar cell
Ebeoğlu Current–voltage characteristics of Au/GaN/GaAs structure
Zhou et al. Planar InP-based Schottky barrier diodes for terahertz applications
Western et al. Point-contacting by localised dielectric breakdown: Characterisation of a metallisation technique for the rear surface of a solar cell
Gudovskikh et al. Interface properties of a-Si: H/c-Si heterojunction solar cells from admittance spectroscopy
Kamal et al. Inhomogeneous barrier height effect on the current-voltage characteristics of a W/4H-Sic Schottky diode
Sönmezoğlu et al. Hydrostatic pressure dependence of interface state density of Cd/n-type GaAs Schottky barrier diodes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant