JP4326762B2 - 横型トレンチ構造を有するショットキー・バリア・ダイオード及びその製造方法 - Google Patents
横型トレンチ構造を有するショットキー・バリア・ダイオード及びその製造方法 Download PDFInfo
- Publication number
- JP4326762B2 JP4326762B2 JP2002207630A JP2002207630A JP4326762B2 JP 4326762 B2 JP4326762 B2 JP 4326762B2 JP 2002207630 A JP2002207630 A JP 2002207630A JP 2002207630 A JP2002207630 A JP 2002207630A JP 4326762 B2 JP4326762 B2 JP 4326762B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- trench
- sbd
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、電流経路が横型で、かつ、トレンチ構造を有する新規なショットキー・バリア・ダイオード(以下、SBDと略記する。)に関し、特に従来の縦型SBD、あるいは集積化が可能な誘電体分離構造のSBDに比べて耐圧設計に優れ、かつ、素子面積効率にも優れた特徴を有し、さらに、フリップ・チップ搭載が可能なSBDに係るものである。
【0002】
【従来の技術】
図34は、従来周知の縦型SBDの概略構造を示すものである。
図において、1はN↑+シリコン基板、2はn↑−エピタキシャル層、3はn↑−エピタキシャル層2内に形成されたP型ガードリング、4はn↑−エピタキシャル層2の外周に形成されたチャネルストッパ層、5はバリアメタル、6はアノード電極(A)、7はカソード電極(K)、8はSiO2膜等から成る絶縁膜である。
上記の構造のSBDにおいて、例えば逆耐圧定格電圧(VR)が、VR=30V保障のSBDであれば、n↑−エピタキシャル層2の厚さをWepiで示すと、Wepi=3μm程度が必要とされることが良く知られている。つまり、およその目安として、このような縦型構造のSBDにあっては、VR=100Vに対して、略Wepi=10μm(10μm/100V)のn↑−エピタキシャル層2の厚さを確保することが通常必要となる。
【0003】
また、図中のW1に相当する部分は、耐圧維持領域として確保されるもので、W1≧50〜100μmが、例え低耐圧のデバイスであっても確保されるのが一般的である。
さらに、図中のW2は、素子分離のための領域であり、これは如何なるデバイスであってもウェーハからチップに分割する際に不可欠な幅であり、これも通常、片側でW2≧50μm程度確保しなければならないことが良く知られている。
【0004】
したがって、残りのチップ中央部のみが、いわゆるデバイスの活性領域として利用可能となる領域であり、チップサイズが例えば1mm□程度に小さくなると、その利用効率は、せいぜい6割程度ということも略常識となっている。
そこで、最終的に確保されたデバイスの活性領域の面積をSactとすると、このSact中に、電流密度としてJ≒150〜200A/cm↑2の順方向電流が通電される。一方、逆方向の阻止モードにおいては、図示のような空乏層9がn↑−エピタキシャル層2中に広がり、アノード電極6−カソード電極7間に印加された逆電圧に対して、素子の内部に形成されたコンデンサ効果、すなわち、空乏層9により逆電圧が阻止される。
【0005】
次に、図35に従来の誘電体分離構造の集積化SBDを示す。
この構造の集積化SBDは、P↑−/N↑−型Si基板10中への漏れ電流が極めて少なくなる。誘電体分離用SiO2膜11が各単位素子12A,12Bを取り囲んでいるためである。
したがって、高温時の運転においても低漏れ電流特性となるため、デバイスの使用温度の上限を高めるとか、各素子同士相互に影響し合うラッチ・アップ現象のような不都合が発生することがない等の理由で、最近好んで実用化されている構造である。
【0006】
しかしながら、上記の構造にも次のような欠点がある。
▲1▼基板を準備するまでの工程が長いこと。したがって、どうしても高コストとなってしまうことがまず挙げられる。
図中、左側のアノード電極A1及びカソード電極K1を有する単位素子12Aに着目すると、逆電圧モードにおける空乏層13は、概ね図示のようにn↑−層中に広がる。これを注意深く観察すると、図34に示した縦型SBDの空乏層9の広がり方と本質的に変わらないことが分かる。
すなわち、SBD界面、あるいはガードリング3のPN接合を最大電界として、空乏層9はPN接合がある場合、低濃度側のn↑−側に単に、界面からの距離に比例して電界を下げつつ広がっているのみである。
【0007】
▲2▼換言すれば、表面の電界の低減効果(Resurf:Reduced Surface Field)が何も起こっていないために、接合相互間同士での相殺効果が期待できず、バルク内部に発生した電界が全く抑制されることなく分布しているだけである。
【0008】
▲3▼次に、活性領域のみに限定して考えた面積効率にも問題がある。
すなわち、図35のデバイスは、図34のデバイスと同様に、素子表面に露出した面積をそのまま利用し、シリコン基板の主面に対して縦方向に電流を流しているのみである。
つまり、図35中のWdev幅が、Wiso幅だけ個々のデバイスに分離されている以外は図34の活性領域Sactと本質的に同等であり、何等改善されていないことになる。
【0009】
以上の問題を踏まえて、次に、図36にその改良構造を示す。
この構造のデバイスは、図35の構造の素子を90°回転させた時に得られる比較のために示した仮想のデバイスである。そして、かかる構造のデバイスであれば、素子面積の有効利用という点では大きな改善を期待できる可能性がある。
すなわち、図35のWdevの幅が、図36においてはdisoの幅で済むことが明らかである。つまり、Wdev>disoの条件を満たすような種類のデバイスであれば、今、Wisoは共通であるので、デバイスの面積を遥かに有効に利用することが可能である。
しかしながら、上記図36に示した構造のデバイスが仮に実現できたとしても、今なお、電界の相殺効果(Resurf)が期待できないことも、また、明らかである。
【0010】
さらに、集積回路では以前からであるが、最近になって特に個別デバイスにおいてもチップ組立工程でフリップ・チップ搭載への対応可能な構造であることが求められている。
【0011】
▲4▼しかし、図34に示した構造では、表面側はアノード電極(A)のみが存在するため、フリップ・チップ搭載は不可能であり、また、図36の構造では、図中の電極面が、表面に対して直角端面にあるので、これを形成するためのフォトリソ加工が現在の技術では難しい。
【0012】
【発明が解決しようとする課題】
前述した従来のSBDの構造で解決すべき課題をまとめると以下の通りである。
▲1▼製造工程が長くなり、高コストになる。
▲2▼Resurf効果が期待できない。
▲3▼面積効率が悪い。
▲4▼フリップ・チップ搭載の要求に応えられない。
【0013】
本発明は上記のような課題を解決するためになされたもので、▲1▼製造工程が長くならず、低コスト化が実現でき、▲2▼Resurf効果も期待でき、また、単位面積当たりショットキー・バリア層を効率良く形成してResurf効果を上げ、▲4▼フリップ・チップ搭載の要求にも応え得る新規な構造のSBDを提供することを目的とするものである。
【0014】
【課題を解決するための手段】
第1の発明の横型トレンチ構造を有するショットキー・バリア・ダイオードは、低不純物濃度の一導電型を有する半導体基板上に、埋め込み酸化膜層を介して同じく低不純物濃度の一導電型層が積層されたSOI基板と、
該SOI基板上の前記一導電型層を前記埋め込み酸化膜層の表面に至るまで掘り込んで形成した複数のトレンチと、
前記トレンチの対向する内壁に形成した高不純物濃度の一導電型層と、
隣接する前記トレンチ間に形成され、かつ、低不純分濃度の一導電型層と高不純物濃度の一導電型層が横方向に形成された凸状ブロックと、
該凸状ブロックの頂面に形成した酸化膜層と、
前記トレンチのうち、少なくともアノード電極側となるトレンチの内壁、底面及びトレンチ開口部の前記酸化膜端部にオーバラップするように形成したバリアメタル層と、
該バリアメタル層上に形成したアノード電極と、
前記凸状ブロックを介して隣接したトレンチ内に、形成されたカソード電極と、前記SOI基板の他方の主面側に形成された補助電極と、
を有することを特徴とするものである。
【0015】
第2の発明の横型トレンチ構造を有するショットキー・バリア・ダイオードは、前記補助電極の電位を、前記アノード電極及びカソード電極の電位を受けるフローティングモード、前記カソード電極電位に固定したモード、及び前記アノード電極電位に固定したモードの3通りのモードで動作させることを特徴とするものである。
【0018】
第3の発明の横型トレンチ構造を有するショットキー・バリア・ダイオードは、アノード電極パターンとカソード電極パターンが、前記SOI基板の同一平面上に形成され、該電極パターンの途中の箇所を切断・除去することにより複数の素子に分離若しくは複数の素子の接続回路を形成するようにしたことを特徴とするものである。
【0019】
第4の発明の横型トレンチ構造を有するショットキー・バリア・ダイオードは、前記SOI基板の同一平面上に形成された前記アノード電極パターン及びカソード電極パターン上に、半田バンプ電極を形成し、フリップ・チップ搭載型としたことを特徴とするものである。
【0020】
第5の発明の横型トレンチ構造を有するショットキー・バリア・ダイオードの製造方法は、低不純物濃度の一導電型を有する半導体基板上に、埋め込み酸化膜層を介して同じく低不純物濃度の一導電型層が積層されたSOI基板を準備する第1の工程と、
前記SOI基板の前記一導電型層の表面に酸化膜を形成する第2の工程と、
前記酸化膜にトレンチを形成するための複数の開口部が選択的に形成される第3の工程と、
前記開口部を介して、その深さが前記埋め込み酸化膜層の表面、若しくは該酸化膜層を突き抜けて前記SOI基板の基体表面に至るまで掘り込んで複数のトレンチを形成する第4の工程と、
前記トレンチ内に一導電型となる高濃度不純物を導入して該トレンチ間に形成された凸状ブロックの横方向に高不純物濃度の一導電型層を形成する第5の工程と、
少なくともアノード電極側となる各トレンチの少なくとも内壁に、バリアメタル層を形成する第6の工程と、
前記凸状ブロックの頂面及び各トレンチ内部を含めて前記SOI基板の一方の主面側全面に一連の電極メタル層を形成する第7の工程と、
前記電極メタル層をパターンニングして所定の形状のアノード電極及びカソード電極を形成する第8の工程と、
を含むことを特徴とするものである。
【0021】
【作用】
第1の発明では、デバイスの電流がシリコン基板の主表面に対して縦方向ではなく、トレンチの底面及び側面に形成されたアノード電極から、同じくトレンチの底面及び側面に形成されたカソード電極に向かって、SBD界面→n↑−層→n↑+層と横方向に流れる。その場合にシリコンバルク中の電界強度を、凸状ブロックの中段よりも、その上部及び下部ではさらに下げることができるので、Resurf効果に類似する効果が得られ、SBD界面の電界強度をより小さくすることができる。
【0022】
第2の発明では、第1の発明のSBDにおける補助電極の電位を3通りのモードのいずかで動作させる。かかる場合、シリコンバルク中の電位分布及び電界強度分布がそれぞれ異なり、それらを考慮して特定回路・用途に応じた最適な素子の使用が可能となる。
【0025】
第3の発明では、SOI基板の同一平面上に形成されアノード電極パターンとカソード電極パターンの途中の箇所を切断・除去することにより複数の素子に分離若しくは複数の素子の接続回路を形成できるようにした。このため、例えば複数の個別SBD、あるいはアノードコモンのSBD接続回路等が容易に得られる。
【0026】
第4の発明では、SOI基板の同一平面上にアノード電極パターン及びカソード電極パターンが形成される。このため、そのパターン上に半田バンプ電極を形成することができ、容易にフリップ・チップ搭載型とすることができる。
【0027】
第5の発明では、市販のSOI基板を使用し、途中の製造工程に、前記SOI基板内の埋め込み酸化膜層の表面、若しくは該酸化膜層を突き抜けて前記SOI基板の基体表面に至るまで掘り込んで複数のトレンチを形成する工程を含め、第1の発明のSBDを形成できるようにした。このため、それぞれの特徴を有する素子を殆ど共通の製造工程で安価に製作することができる。
【0028】
【実施例】
以下に、本発明の第1の実施例を、図を参照して説明する。
本発明では、最近実用化されてきているSOI基板(Silicon on Insulator)をスタート素材に、SBDを横型配置とし、かつ、トレンチ構造とすることを特徴としている。また、その具体的素子形状・寸法の最適化を図り、例えば逆耐圧定格電圧(VR)が30V程度の低耐圧応用向けSBDを実現している。
【0029】
図1に、本発明の第1の実施例に係るSBDの構造の断面図を、また、図2にそのアノード電極及びカソード電極部分の平面図を示す。図1において、符号21はSOI基板である。このSOI基板21は、基体が低不純物濃度の一導電型、例えばN↑−型を有し、このSOI基板21上に、埋め込み酸化膜(Burried Oxide、以下、BOXと略記する。)層22を介して同じく低不純物濃度の一導電型層、例えばn↑−層23が積層されている。
【0030】
また、前記SOI基板21上の前記n↑−層23を前記埋め込み酸化膜層22の表面に至るまで掘り込んで形成した複数のトレンチ(溝)24を有する。このトレンチ24の互いに対向する内壁に高不純物濃度の一導電型層、例えばn↑+層25が形成されている。さらに、隣接するトレンチ24,24間に形成され、かつ、n↑−層23とn↑+層25が横方向に形成された凸状ブロック26を有し、この凸状ブロック26の頂面26AにSiO2等から成る酸化膜27が形成されている。これはデバイスを外部からの水分、あるいは汚染から守るためである。
【0031】
前記トレンチ24のうち、少なくともアノード電極側となるトレンチ24Aの内壁、底面及びトレンチ開口部の前記酸化膜27の端部にオーバラップするようにバリアメタル層28が形成されている。また、このバリアメタル層28上にはアノード電極29が形成され、前記凸状ブロック26を介して隣接されたトレンチ24B内にはカソード電極30が形成されている。なお、カソード電極30の下部にはバリアメタル層28が形成されていてもいなくても良い。さらに、SOI基板21の他方の主面側(図示、下側)には補助電極31(以下、Sub電極と記す。)が形成されている。
【0032】
上記のように構成の第1の実施例のデバイスは、該デバイスに流れる電流がウェーハ主表面に対して縦方向ではなく、トレンチ24の底面及び側面に形成されたアノード(A)電極29から同じくトレンチ24の底面及び側面に形成されたカソード(K)電極30に向かって次のような経路を経て流れる。
【0033】
すなわち、A電極29→SBD界面32→n↑−層23→n↑+層25のシリコンバルク中→K電極30と横方向に、図1の矢印の向きと経路に沿って電流が流れる。
n↑−層23及びn↑+層25のシリコンバルク体は、図4(A)の平面図に示すように、長方形の櫛歯状のブロック形状の角型SBDチップ33である。
なお、図4(B)は、この第1の実施例におけるSBDの等価回路図である。
【0034】
上記図1において、前述したように凸状ブロック26の一方の側面にはバリアメタル層28を介してアノード電極29が長方形のブロック形状を以って接続されている。凸状ブロック26のもう一方の側面にはn↑+層に良好なオーミック接触するカソード電極30が接続されている。
なお、トレンチ24の内部は、この図では埋まっていないように図示したが、図1の破線HLで示したように電極メタルで埋まっていても良い。
【0035】
以上の長方形の各ブロックは、図4(A)に示すように互いに入り組んだ櫛歯状の形状をしており、アノード電極29とカソード電極30のフィンガ29F,30Fとが交互に配置されている。
なお、各ブロックの最終端及びボンディング・パッドからの分岐開始点の端部側面も、頂面と同じ酸化膜(SiO2)等で覆われている。
【0036】
上記の活性領域部(シリコンバルク、電極及び絶縁膜)は、SOIのN↑−基体が全体を支えており、その裏面はSub電極31が接続されている。
裏面のN↑+層は、凸状ブロック26中のn↑+拡散を行なう際に同時に形成することも可能であるが、これは後述のSub電極31の電位を固定するか、フローティングするかによって、有っても無くても良い。このため、図1ではN↑+層を図示していない。
【0037】
次に、上記本発明のデバイスを製作する場合のプロセスの概要を、図7〜図14を参照して説明する。まず、図7の第1の工程で、N↑−型シリコン基板(Nd=1×10↑14 1/cm↑3)上に約1μm厚の埋め込み酸化膜(BOX)層22があり、さらにその上に12μm厚でかつρ=0.49Ω・cmのn↑−層23を有するSOI基板21を使用する。このSOI基板21は、上下のn↑−・N↑−ウェーハが各々のBOX面同士を対向配置させ、高温熱処理炉中で貼り合わせられ、合体させた後に、n↑−側(当初のBOX面の反対面)のみを研磨し、12μmの厚さに仕上げるものであるが、現在では比較的安価であるので市販のものを使用する。
【0038】
次に、図8に示すように、第2の工程で上記SOI基板21が高温(1000〜1100℃)の酸化炉中に投入され、その表面に酸化膜27が形成される。
続いて、図9の第3の工程において、例えば4μm幅のトレンチ部24aが開口され、シリコンバルク部となる8μm幅が残される。
次の第4の工程においては、図10に示すように、トレンチ24が、周知のドライ・エッチング技術を駆使してその深さ12μmの埋め込み酸化膜(BOX)層22に達するまで掘り込まれる。
【0039】
上記トレンチ24側面のシリコンがドライ・エッチされた面は、エッチングの際に傷んでいる結晶表面となっているので、凹凸が激しく、良好なSBD界面あるいはオーミック接触界面(カソード電極側)となり得ない。
したがって、その凹凸に荒れたシリコンの表面に犠牲酸化が行なわれ、場合によっては複数回、付けては剥し、剥しては付ける酸化工程を繰り返して図10に示した第4の工程を終える。
【0040】
図11の第5の工程においては、カソード領域となるブロック端面及び頂面の一部が開口される。続いてn↑+型の不純物(リン又は砒素)が拡散ドープ、CVDドープ、あるいはイオン注入により導入された後に、深さ(幅)Wn↑+(図1参照)=5μmとなるまで、ドライブインされ、いわゆる引き伸ばし拡散を行なわれn↑+層25が形成される。
【0041】
続いて、図12の第6の工程においては、上記図11の第5の工程でn↑+型不純物が引き伸ばし拡散される際に形成された膜をも含めて、必要部となる図示のような頂面のみを残すようにして、バリアメタル層28の形成部が開口される。この時に用いた、例えばフォトレジスト材等を残したまま、バリアメタル材(Ti、Mo等)が蒸着あるいはスパッタにより付着される。
なお、この工程ではトレンチ24の側面へのバリアメタル材の付着工程となるので、その蒸着膜厚の制御は、ビームにより多方向から均一に照射されるように注意して行なわれる。
【0042】
続いて、上記第6の工程で、レジスト材等の保護膜が剥離され、洗浄工程を経て、次の電極メタル積層工程に移る。なお、この場合はカソード電極側にバリアメタルを付けないことを前提に、上記レジスト膜等を残したが、カソード電極側のn↑+25層側は高濃度(Cs≒1×10↑19 1/cm↑3)となっているので、SBD接合が形成されることはなく、完全なオーミック接触が得られるので、上記レジスト膜はバリアメタル層形成の前に剥して除去しても良い。
【0043】
図13の第7の工程においては、電極メタル39が全面に積層され、続く図14に示した第8の工程において、この電極メタル39がアノード電極29とカソード電極30を形成すべくパターンニングされる。また、裏面側のSub電極31が使用目的に応じて蒸着形成される。これは必要があれば形成されるものであり、その場合にこの電極には主電流は流れない。
すなわち、電位の固定のみであり、また、デバイスを組み立てる際のダイボンド工程手法等に依存している。
さらに、最終保護膜(図示せず)で、デバイスの全面を覆い、ボンディング・バッドを開口して本発明のデバイスが完成する。
【0044】
次に、本発明の第2の実施例につき、図3を参照して説明する。なお、前記第1の実施例と同一部分には同一符号が付してある。また、この実施例と第1の実施例に示したデバイスにおける構造上の相違は、次の通りである。
▲1▼埋め込み酸化膜層22がトレンチ24の底に残されているか、あるいは残されていないかの相違。
▲2▼N↑−基板の濃度がNd≒10↑14(1/cm↑3)であるか、あるいはNd=10↑10(1/cm↑3)の真性半導体により近いかどうかの相違。
【0045】
したがって、上記プロセス・フローの概略説明でも述べたように、両者の製造工程の差は、図10に示した第4の工程において、トレンチ24の深さを埋め込み酸化膜(BOX)層22に達した時点で停止するか、あるいは、さらにその下側のN↑−シリコン基体に達した時点で停止するかの違いとなる。ただし、Sub電極31への電位の与え方は、第1の実施例の構造では、後述するSub電極フローティング時、カソード電極固定時、及びアノード電極固定時の3通りであるが、この実施例の構造では、Sub電極フローティング時のみの電位の与え方である点でも異なっている。
【0046】
次に、本発明の更に他の実施例について説明する。この第3の実施例では図1に示した基本形に変え、図5に示したアノード・コモン型及び図6に示した2素子1チップ型の構造を提供するものである。なお、図5(A)は、アノード・コモン型の電極パターンを示す平面図、図5(B)は、その等価回路図であり、図6(A)は、2素子1チップ型の電極パターンを示す平面図、図6(B)は、その等価回路図である。
【0047】
本発明の素子構造は、前述したように櫛歯状に長方形のブロックが入り組み、アノード電極29とカソード電極30のフィンガ29F,30Fが交互に対向配置されている。このため、ボンディング・パッド領域を、例えば図5(A)のように、アノード電極29側を共通として相対的に広く形成し、また、カソード電極30を30A(K1),30B(K2)と2つ設け、かつ、長方形のブロックの一部が直角に折れ曲がる形状に形成することにより、図5(B)の等価回路図に示すようなアノード・コモン型のSBDが極めて容易に形成できることを特徴としている。
【0048】
上記の場合、電極メタル39のマスクパターンまで(第7の製造工程まで(図13参照))は、共通としてデバイスを製作しておき、図示のK1電極付近にカット部38を設けるか、設けないかによってアノード・コモン型と標準型の両方のデバイスが簡単に得られることになる。上記のような考え方に基づいて図6には、アノード電極29も29A(A1),29B(A2)の2つの電極に分割した場合を示した。
【0049】
上記の構造の場合も、アノード電極29の略中央部にカット部38を設けたか、設けないかによって2素子1チップ型とアノード・コモン型の両方を、電極メタル・パターン・マスクのみを変更することで、容易に製作することができる。上記の考え方をさらに展開すると、上記アノード・コモン型、2素子1チップ型に限らず、センタータップ型、リバース極性接続センタータップ型、シリーズ接続型SBD等、種々の等価回路を容易に実現することができる。また、図15(A),(B)に示すように、他の部品、例えばICチップ36との接続・組み合わせにより4ビット、8ビット回路等の回路が形成でき、その応用の幅を略無制限に展開・拡大させることができる。なお、図15(A)は、1つのSBDチップ33を4つのICチップIC1,IC2,IC3,IC4に接続して4ビット回路を実現した例を示し、図15(B)は複数のSBDチップ33を並列接続として1つのMOS FET若しくはIGBTチップ37を駆動させる例を示した。
【0050】
次に、本発明の更に他の実施例につき、図16及び図17を参照して説明する。
この第4の実施例では、本発明における電極形成上のフレキシブル性を展開し、横型トレンチ構造のSBDでは、アノード電極(A)、カソード電極(K)がチップの主表面に配置されているので、当該チップのボンディング・パッド上に半田バンプ電極34A,34B,34C及び35A,35B,35C等を形成することが極めて容易に実現できる。
なお、図17は図16のZ−Z線に沿う断面図である。
【0051】
上記図16及び図17に示した横型トレンチ構造のSBDは、図7〜図14の製造工程を経て完成した素子に、僅かな工程を付加することによってフリップ・チップ搭載の要求に応えることができるようにしたものである。
すなわち、▲1▼チップ表面を外部からの汚染等に対して保護すること及び半田バンプ電極間の短絡防止を目的として、ポリイミド剤等の表面皮膜をチップ表面に形成する工程を追加すること、及び▲2▼図示のように半田バンプによるアノード電極(A1〜A3)、カソード電極(K1〜K3)を形成する工程を追加することである。
【0052】
次に、上述した本発明の横型トレンチ構造SBDにつき、シミュレーションした結果について述べる。
ここで選択したデバイスの各部の寸法(ディメンジョン)、不純物濃度、内部電位分布と、その時の電界分布及び電界強度、Resurf効果の発生度合い、Sub電極の固定電位の違いによるデバイス内部での変化、図3に示した第2の実施例のデバイスについて特に期待されるSIPOS類似効果等について考察し、本発明のデバイスが持つ種々の優れた特徴を以下に明らかにする。
【0053】
図18は、本発明の第1の実施例で述べたデバイス(図1参照)のシミュレーション領域と、逆耐圧定格電圧(VR)=50Vをアノード(A)−カソード(K)間に印加した時の電位分布図である。なお、この場合、Sub電極の電位はフローティング状態になっている。図において、横方向の寸法(ディメンジョン)は、左側のアノード電極29となるトレンチ24の横幅の半分が2μmであり、この2μmの位置にSBD界面32がある。横方向寸法x=2μm〜5μmの間のシリコンバルク層はn↑−層23で、横方向寸法x=5μm〜10μmの間のシリコンバルク層はn↑+層25である。その先のx=横寸法10μm〜12μmの間は、カソード電極30となるトレンチ24の横幅の半分(2μm)に相当する領域である。
【0054】
同じく図18において、縦方向の寸法は、y=−1.0μm〜−0.5μm(0.5μm厚)の間が、バリアメタル及び電極メタル層であり、y=−0.5μm〜0μm(0.5μm厚)の間が、シリコンバルク上の表面を覆う酸化膜(SiO2)27である。
【0055】
また、y=0μm〜12μmの間は、シリコンバルク層であるが、この12μmのシリコンバルク厚、すなわち、トレンチ24の深さは、シリコンバルク層の横幅8μmと各トレンチ24の幅4μmとのアスペクト比が十分考慮された寸法であり、しかも、現在のプロセス技術を持ってすれば大した困難を伴うことなく、幅4μm、深さ12μmのトレンチ24のドライ・エッチングが遂行できる寸法を選択していることは言うまでもない。
【0056】
つまり、この寸法の組み合わせであれば、図19に模式的に示した寸法関係図を参照すると明らかなように、Xp=12μm、Yp=12μmとなっているので、活性領域同士で比較すれば、従来例として示した図34のSBDと同一の面積効率が得られていることになる。
ただし、本発明においては、図34中のW1に相当する領域が不要となっているので、チップ全体としてみれば、例えば1mm□チップの場合、約40%をこの領域として消費されてしまっているので、その分は、図19のXp=12μm、Yp=12μmの寸法関係であったとしても、本発明の方が遥かに有効な面積利用効率であるという点で勝っている。
【0057】
したがって、8μm幅のシリコンバルク及び4μm幅のトレンチ24の横寸法を一定に保つと仮定すれば、トレンチ24の深さYp=12μmが深くなればなる程、有効利用面積効率がさらに向上することになる。
しかしながら、ドライ・エッチングの制御性や、その後のプロセスの安定性等を考慮すると、Yp.max≒24μm程度、すなわち、本発明の第1の実施例の2倍程度が限界となると考えられる。
【0058】
次に、図18、図19の横方向寸法のうち、n↑−層23の3μmに着目すると、これは逆耐圧定格電圧VR=30V系素子に必要な図34に示した従来型SBDのWepi(エピタキシャル層の厚さ)に相当する値である。また、n↑+層25の幅の5μmに関しては、図34の従来型のSBDにおけるN↑+シリコン基板1の厚さが150μm〜350μm程度であったことと比べて2桁近くも小さな値であるが、これはn↑+型不純物の導入に要する熱処理の温度・処理時間や、上記のXp/Yp比の面積効率等を考慮した上で、本発明では上記の5μmを選定した。
【0059】
次に、図19のトレンチ24の横幅4μmに関しては、フォトリソグラフィの加工精度、ドライ・エッチングの制御性、アノード電極29、カソード電極30のメタル厚等を総合的に検討した上で、その値を選定した。
【0060】
図18のシリコンバルク下の埋め込み酸化膜層22(y=12μm〜13μmの間)についても若干言及する。すなわち、これはSOI基板21を安定的に張り合わせ及び研磨して生産する工程上の理由から、また、どの程度の電位分負担、電界負担をSiO2膜(BOX)中に負担させるかの考慮を要する素子であるかによってその厚さが決定される。
本発明のデバイスにおいては、VR=30V程度の低耐圧デバイスであることから、埋め込み酸化膜層22の厚さが1μm程度もあれば十分であることが実証されている。
また、シリコンバルク表面を覆う頂面側のSiO2膜から成る酸化膜27の厚さに関しても、デバイス特性の安定性や、プロセス上の制約条件等を考慮し、0.5μm厚を採用している。
【0061】
以上より考察すると、本発明のSBD構造においては、より高耐圧なデバイスであればある程、n↑−層23の幅3μmに相当する部分の寸法がより厚くなる必要があることが分かる。しかしながら、一方、面積効率からすると、Xp/Yp≒1程度は確保したいとの必要性から、また、n↑+層25の幅(厚)は、素子の安定動作、製作の容易性等の観点からも少なくとも2μm〜3μm以上を確保したいとの要求を総合的に勘案して上記実施例のような寸法を採用している。したがって、本発明のデバイスは、(せいぜい最大でも)VR=50〜60V定格程度までのデバイスにおいて、より有効な構造となると考えられる。
【0062】
また、後述するように、トレンチ24の深さをあまり深くすると、シリコンバルクの上側及び下側にあるSiO2膜界面でのResurf類似の電界緩和効果が、その及ぶ範囲に限度があることにも起因して、顕著に現れないということもある。
そこで、上述したようなデバイスのディメンジョン設定には総合的な考慮がなされ、かつ、決定がなされる必要がある。
【0063】
再び図18に戻って説明を続ける。図において、SBD界面32付近の電位分布形状に注目すると、シリコンバルクの表面及び下部においては、深さの中央部に比べて電位線VLの間隔が広がっていることが分かる。上側、すなわち、表面側の電位線VL間隔の広がりは、負にバイアスされたアノード電極(A)29の電位を受け、SBD側部界面から素子表面上にまで延在されたアノード電極29と表面の酸化膜27とによって形成されるフィールド・プレート構造のために、そのような電位線分布をとる。
【0064】
すなわち、素子表面に延在したアノード電極29下部の酸化膜27中と、該アノード電極29端下部では電位線VLが密集し、高電界を形成するので、その分、より右の方向に押出され上記のような結果となっている。酸化膜27中での電界は高くなる一方で、シリコンバルク表面では、図示のように電位線VL間隔は、シリコンバルク中段部よりも広がることになる。そして、その結果、図20に示したように、SBD界面32付近(x=0.1μmのところ)での図18におけるYo−Y’oラインに沿う縦方向の電界強度が、中段部の3×10↑5(V/cm)に比べ、2.2×10↑5(V/cm)程度にまで下がる。つまり、緩和されることが分かる。
【0065】
また、シリコンバルクにおける下部の埋め込み酸化膜(BOX)層22付近において、図18の場合、SOI基板21のN↑−支持基板(Nd=1×10↑14(1/cm↑3))の電位がフローティング、すなわち、アノード電極29とカソード電極30の電位を受け、シリコンバルク及び埋め込み酸化膜(BOX)層22を介してその電位が伝わったままの電位分布状態にあるので、電位線VLが図示のように分布することになる。その結果、シリコンバルク下部側の埋め込み酸化膜(BOX)層22付近においても図20中に示すような電界緩和が見られ、2.7×10↑5(V/cm)程度に下がることが分かる。
【0066】
続いて、図21を用いて、本発明のSBDの他の応用について述べる。この場合の電位分布は、SOI基板21のN↑−支持基板の電位がカソード電極30の電位に固定されているので、アノード電極29側トレンチ24下部では全ての電位線VLが、埋め込み酸化膜(BOX)層22中に閉じ込められ支持基板側には広がらないので、図示のようになる。そして、SBD界面から少し右側のシリコンバルク下部の埋め込み酸化膜(BOX)層22中では、該シリコンバルク中にも図示のような電位線VLが広がっている、換言すれば空乏層が広がっているので、このシリコンバルク中の電位線VLと前記のトレンチ24下部における埋め込み酸化膜(BOX)層22内の電位線VLがつながるために図示のような埋め込み酸化膜(BOX)層22内での曲がり方を示すようになる。
【0067】
上記の結果、図22におけるSBD界面付近のYo−Y’o線沿いの電界が示すように、シリコンバルク下部の埋め込み酸化膜(BOX)層22に近い部分では、該埋め込み酸化膜(BOX)層22中とシリコンバルク中の狭められた電位分布の影響とが相俟って、シリコンバルク中段部の電界の3.0×10↑5(V/cm)よりも高い3.4×10↑5(V/cm)程度の電界強度となる。
【0068】
シリコンバルクの表面側においては、殆ど前述の図18及び図20と略同様の分布をとるので、その電界強度も略同様の2.2×10↑5(V/cm)程度なる。上記のような応用にあたっては、SBD界面32で、かつ、埋め込み酸化膜(BOX)層22に極めて近い界面においてブレークダウンが起こる可能性がある。ただし、この場合は、VR=50Vを印加してもなおかつ、後述する従来のSBDおけるP型ガードリング3の外側コーナ部で発生しているブレークダウン時の電界強度Emax=3.84×10↑5(V/cm)には至っていないことが分かる。
【0069】
すなわち、従来のSBDでのガードリング構造での最大電界よりも相当に低い電界強度となっている。
なお、従来のSBDの印加電圧はVR=30Vとしてある。
さて、応用回路の要求にもよるが、支持基板の電位をK電位固定で用いることは、回路をグランド電位に固定するような、例えばノイズ鎮圧の効果等において必要となるであろう、そのような要求がデバイス内部の電界を局所的に高くすることを避けるよりも、より重要視される場合には、本発明のデバイスによる図21に示す使い方が推奨される。
【0070】
続いて、図23を用いて、本発明のSBDのさらに他の応用について説明する。この場合は、SOI基板21のN↑−支持基板がアノード電極29電位に固定されているので、シリコンバルク下部にあるBOX層22内で電位線VLが図示のように閉じ込められる結果、全ての電位線VLが、右側のトレンチ24下部の埋め込み酸化膜(BOX)層22内に集まる。その影響を受けて、SBD界面に近いシリコンバルク底部においては電位線VLがより広がるように分布する。その結果、SBD界面のYo−Y’o線沿いの電界強度分布を図24中に示すが、さらにこの部分の電界強度が下がり2.43×10↑5(V/cm)程度にまで緩和されることになる。
【0071】
ただし、この場合もシリコンバルクの表面側においては、電位線VLの分布が特に変化することはないので、その電界強度は2.2×10↑5(V/cm)となる。
ところで、最近の進んだSOI基板21の製造技術をもってしても、BOX層22の近辺での可動イオンやBOX層22中の固定電荷の問題は完全に払拭できる訳ではない。そして、これらの問題はデバイス中の電界を下げれば下げるほど、より安全な方向になると考えられる。したがって、デバイスのより安全で、かつ、信頼性に富んだ使い方という点では図23の応用が良い。SBDの界面の電界が最も下がるという点でも上記の使用方法は魅力がある。さらに、図21の場合に指摘されたブレークダウンの発生箇所の問題についても、おそらく定格電圧範囲内の印加電圧であれば、BOX層近辺でのブレークダウンは決して起こることのない構造になると考えられるし、逆電圧耐量やESD耐量試験においても、より有効な特性を得られるであろうことが予想できる。
【0072】
続いて、図25に、本発明の第2の実施例に係るデバイスについて、かつ、そのデバイスのN↑−支持基板がフローティング電位となっている場合のシミュレーションによる電位分布の結果を示した。図18〜図24まで示した第1の実施例の構造とは、トレンチ24の底にあったBOX層22がとり除かれ、アノード電極29及びカソード電極30が直接SOI基板21のN↑−支持基板と接している点が異なっている。
【0073】
さらに、本構造のSBDにおいては、SOI基板21のN↑−支持基板の不純物濃度が、Nd≒10↑10(1/cm↑3)により近いという、真性半導体濃度に類似した濃度となっている点である。上記のような構造においては、SOI基板21のN↑−支持基板中の高抵抗Rを介して電位線VLがより均等になるように分布される結果、SOI基板21のN↑−支持基板中の電位分布に引かれて、BOX層22内の電位分布が、同様なフローティング電位としていた図18のものと比較して、シリコンバルク右端にかけて目一杯引き伸ばされるようになっている。
【0074】
しかしながら、シリコンバルク中の電位線VLの広がりは、図23よりは、より狭く、第1の実施例の構造のフローティング(図18参照)よりは、より広がるという結果となり、図26に示すようにSBD界面付近のYo−Y’o線に沿う縦方向電界も2.68×10↑5(V/cm)になる。
【0075】
図25の使用例は、従来技術のSBDを初め、多くの高耐圧ダイオードにおいて、その結果が証明されているSIPOS(Semi Insulating Poly Silicon)膜を用いたパッシベーション構造に類似した効果を、SOI基板21のN↑−支持基板に持たせるという点にその特徴がある。すなわち、上記のようなSIPOS構造と類似な電位分布を得ることができる結果、デバイス内部の電位分布がより均一化され、局所的な高電界を招くことがないので、デバイスの長期使用や、予期せぬ高電圧の印加時等において、より安全かつ信頼性が高くなると言える。
【0076】
以上の結果を前提として、図18〜図23に示した本発明のデバイスに関する種々の効果のうち、シリコンバルク中で、かつ、表面の酸化膜27直下及び底のBOX層22界面における横方向の電界強度について、更なる比較と考察を行なう。
【0077】
図27は、シリコンバルク中段、図18のX−X’線での不純物濃度分布(不純物濃度分布線IL)と電界強度分布及び表面SiO2(0.1μm深さ)の界面での電界強度分布を示している。すなわち、同じ(x=2μm)SBD界面であっても前記シリコンバルク中段の電界強度が3.0×10↑5(V/cm)程度であるのに対し、前記表面SiO2界面の電界強度は、2.5×10↑5(V/cm)程度と約17%、中段部よりも表面側の方が緩和されていることが観察される。
【0078】
図28は、BOX層22界面(y=11.9μm深さ)での電界強度の比較を行なった。電界強度の高い順に、▲1▼図21に示した第1の実施例の構造におけるK電極固定時の電位;3.6×10↑5(V/cm)、▲2▼図18に示した第1の実施例の構造におけるSub電極フローティング時の電位;2.8×10↑5(V/cm)、▲3▼図25に示した第2の実施例の構造におけるフローティング時の電位;2.7×10↑5(V/cm)、▲4▼図23に示した第1の実施例の構造におけるA電極固定時の電位;2.45×10↑5(V/cm)となっている。なお、図中、ILは不純物濃度分布線である。
【0079】
さて、図34に示した従来技術のSBDついても比較のためのシミュレーションを行なったので、次にこれを示す。図29は、そのシミュレーション領域を表している。従来のSBDのチップ左端からその耐圧維持領域、ガードリング領域を経て、SBD領域に至る横方向寸法0μm〜50μmの範囲を示している。
縦方向は、SBD界面を0μm起点とし、−1.0μm〜−0.4μm間がフィルド・プレート構造のアノード電極6を、−0.4μmから0μmまでの間が絶縁膜8となっている。
【0080】
0μm〜1μmまでの深さのシリコンバルク層(n↑−・エピタキシャル層)のx=30μm〜40μmの範囲に耐圧向上用のP型ガードリング3となるP型領域がある。また、y=0μm〜3.8μmまでの間がn↑−エピタキシャル層2である。さらに、y=3.8μm〜8μmの間はN↑+シリコン基板1である。実際のウェーハでは、周知のようにこの部分が150μm〜350μm程度あるが、種々の計算や表示等の関係でその一部のみを取り出している。
【0081】
次に、これらの縦方向の不純物濃度分布;x=49μmの位置での縦方向の不純物濃度分布については、図30中の破線L1で、また、P型ガードリング3を含む部分であるx=35μmの位置での縦方向の不純物濃度分布については、図31中の実線L2で示してある。なお、n↑−エピタキシャル層2の不純物濃度は、ρ=0.49Ω・cm(Nd=1.02×10↑16(1/cm↑3))であり、本発明のSBDと同等であるが、n↑−エピタキシャル層2の厚みは3.8μmであるので、本発明のそれよりも0.8μm厚くなっている。その理由は、耐圧計算において、パンチ・スルーが起こることによるSBD界面の電界上昇分を予めキャンセルしておきたいからである。
【0082】
上記従来のSBDに、逆耐圧定格電圧VR=30Vを印加した時のx=49μmにおけるSBD界面にかかる縦方向の電界強度分布が、前述したn↑−・N↑+縦方向濃度分布と共に、図30中の実線F1で示されている。これによれば、SBD領域のSBD界面での電界強度は、3.0×10↑5(V/cm)となっていて、これは図27に示した本発明のSBDにおけるX−X’線沿いの電界強度と同等である。つまり、SBD界面の電界強度そのものは、n↑−エピタキシャル層2の厚さが3.0μmであっても、3.8μmであっても、その比抵抗ρ(=0.49Ω・cm)が同じである限りは、同じ値になることが分かる。
【0083】
さて、この従来のSBDに逆耐圧定格電圧VR=30Vが印加された時、図29中のP型ガードリング3外側コーナ部付近の斜線を施したA部が最大電界強度となり、その次に、P型ガードリング3内側コーナ部付近の斜線を施したB部の電界強度が高くなることが良く知られている。当該部分(y=0.8μmの深さ)を含めた横方向の電界強度が図32中の実線F2で示されており、最も高いA部;3.84×10↑5(V/cm)、次に高いB部;3.39×10↑5(V/cm)が図示のようになっている。
【0084】
これらの値は、SBD界面での3.0×10↑5(V/cm)に比べて相当高く、また、3.84×10↑5(V/cm)のA部では、最早、局所的に素子がブレークダウンを起こしていると考えられる。これはデバイス全体としての逆耐圧波形を示すことにもなる。
【0085】
SBD界面の横方向電界(y=0.1μm)についても再確認した。これは図33に実線F3示してあるが、P型ガードリング3とその外側の耐圧維持用のn↑−エピタキシャル層2とで形成されるPN接合表面において、2.95×10↑5(V/cm)、また、P型ガードリング3よりもやや内側のx≒45μmにおけるSBD領域表面の電界強度が2.91×10↑5(V/cm)となっている。このため、前述の図30に示した縦方向のSBD界面の電界強度が3.0×10↑5(V/cm)であったこととの整合性が略取れていることになる。
【0086】
以上より、逆耐圧定格電圧VR=30V印加時で、従来構造でのSBDの電界強度についてまとめると、次のことが言える。
▲1▼最大電界強度が3.84×10↑5(V/cm)も高くなる場所が存在している(図32参照)。
▲2▼SBD界面については、電界強度が3.0×10↑5(V/cm)となり(図30参照)、これは本発明のSBDのシリコンバルク中段部X−X’線沿いの電界に等しい(図27参照)。
上記のことは、本発明のSBDにおける電界強度が、シリコンバルク表面とSiO2との界面及びシリコンバルク底面とBOXとの界面において、3.0×10↑5(V/cm)を決して超えて運転されることがないことが証明されたことを意味し、これは本発明の優れた特徴の1つが裏付けられたことになる。
【0087】
なお、本発明の上記実施例においては、逆耐圧定格電圧VR=30VのSBDを想定し、トレンチ幅;4μm、シリコンバルク幅;8μm、トレンチ深さ;12μmの寸法で説明したが、勿論、この寸法に限定するものではなく、本発明思想を展開して更にグレード・アップした種々の素子が実現できることは言うまでもない。
【0088】
【発明の効果】
以上、説明したように本発明の横型トレンチ構造SBDは、概略次のような効果を奏する。
▲1▼市販の高コストではない比較的安価なSOI−シリコン基板を用いることができる。
▲2▼シリコンバルク中の電界強度が中段部のX−X’線沿いよりも、上部及び下部では、更に下げることができるので、Resurf効果に類似した効果が得られ、SBD界面の電界強度をより小さくすることが可能である。
また、N↑−層基体のSub電極の電位を第1の実施例の構造及び第2の実施例の構造の各々において自由に選択することができるので、用途や応用回路に適した効果を期待できる。
▲3▼従来のSBDのように耐圧維持領域を必要としないので、その部分が活性領域として使用できる。
また、トレンチの深さを更に深くすることで、活性領域内そのものの面積効率を更に向上できる可能性がある。
ただし、この場合、得られるResurf効果に類似した効果については、トレンチを深くすれば、その効果がより薄れるので、面積効果を採るか、Resurf効果(電界低減効果)を採るかのトレード・オフの関係を考慮する必要がある。
▲4▼フリップ・チップ搭載が可能となるのみならず、種々の等価回路の素子を1つのチップから何種類も、しかも電極パターンを変更するのみで簡単できる。
▲5▼n↑+層を5μm程度と極めて薄くできるので、この部分に加わる寄生抵抗が従来のSBDに比べて激減する。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す横型トレンチ構造を有するSBDの断面図である。
【図2】上記SBDの電極部分を示す平面図である。
【図3】本発明の第2の実施例を示す横型トレンチ構造を有する他のSBDの断面図である。
【図4】上記第1及び第2の実施例に共通して適用できる標準型のアノード電極及びカソード電極パターンを示し、(A)はその平面図、(B)はその等価回路図である。
【図5】上記第1及び第2の実施例に共通して適用できるアノード・コンモン型の電極パターンを示し、(A)はその平面図、(B)はその等価回路図である。
【図6】上記第1及び第2の実施例に共通して適用できる2素子1チップ型の電極パターンを示し、(A)はその平面図、(B)はその等価回路図である。
【図7】本発明の横型トレンチ構造を有するSBDを製作する場合の製造工程を示す第1工程の説明図である。
【図8】同じく上記製造工程を示す第2工程の説明図である。
【図9】同じく上記製造工程を示す第3工程の説明図である。
【図10】同じく上記製造工程を示す第4工程の説明図である。
【図11】同じく上記製造工程を示す第5工程の説明図である。
【図12】同じく上記製造工程を示す第6工程の説明図である。
【図13】同じく上記製造工程を示す第7工程の説明図である。
【図14】同じく上記製造工程を示す第8工程の説明図である。
【図15】本発明のSBDチップと他の部品とを組み合わせた応用例を示し、(A)は1チップのSBDとICチップとを組み合わせた例であり、(B)はnチップのSBDとMOS FET又はIGBTチップとを組み合わせた例である。
【図16】本発明の構造を利用してフリップ・チップ搭載に便利なように半田バンプ電極を形成する例を示す平面図である。
【図17】図16のZ−Z線に沿う断面図である。
【図18】第1の実施例の構造を有し、かつ、Sub電極フローティング時、印加電圧(VR=50V)でシミュレーションした場合の電位分布図である。
【図19】本発明の構造を有するSBDの各部の寸法関係を示す説明図である。
【図20】第1の実施例の構造を有し、かつ、図18のYo−Y’o線に沿い、フローティング電位時、界面から0.1μm深さ、印加電圧(VR=30V)でシミュレーションした場合の電界強度分布図である。
【図21】第1の実施例の構造を有し、かつ、カソード電極固定時、印加電圧(VR=50V)でシミュレーションした場合の電位分布図である。
【図22】第1の実施例の構造を有し、かつ、図18のYo−Y’o線に沿い、カソード電極固定時、界面から0.1μm深さ、印加電圧(VR=30V)でシミュレーションした場合の電界強度分布図である。
【図23】第1の実施例の構造を有し、かつ、アノード電極固定時、印加電圧(VR=50V)でシミュレーションした場合の電位分布図である。
【図24】第1の実施例の構造を有し、かつ、図18のYo−Y’o線に沿い、アノード電極固定時、界面から0.1μm深さ、印加電圧(VR=30V)でシミュレーションした場合の電界強度分布図である。
【図25】第2の実施例の構造を有し、かつ、フローティング電位時、印加電圧(VR=50V)でシミュレーションした場合の電位分布図である。
【図26】第2の実施例の構造を有し、かつ、図18のYo−Y’o線に沿い、フローティング電位時、界面から0.1μm深さ、印加電圧(VR=30V)でシミュレーションした場合の電界強度分布図である。
【図27】第1の実施例の構造を有し、かつ、図18のX−X’線に沿い、および表面(y=0.1μm)でのフローティング電位時、印加電圧(VR=30V)でシミュレーションした場合の不純物濃度及び電界強度を示す分布図である。
【図28】第1の実施例の構造を有し、かつ、図18のX−X’線に沿い、フローティング電位時、印加電圧(VR=30V)、BOX界面から0.1μm上側のシリコンバルク中でシミュレーションした場合の不純物濃度及び電界強度を示す分布図である。
【図29】従来のSBD構造のシミュレーション領域を示す説明図である。
【図30】従来の構造を有し、かつ、図29におけるx=49μmの位置での縦方向の不純物濃度及び電界強度を示す分布図である。
【図31】従来の構造を有し、かつ、図29におけるx=35μmの位置での縦方向の不純物濃度分布図である。
【図32】従来の構造を有し、かつ、SBDの表面から0.8μm深さでの横方向の電界強度分布図である。
【図33】従来の構造を有し、かつ、SBDの表面から0.1μm深さでの横方向の電界強度分布図である。
【図34】従来の縦型構造を有するSBDの断面図である。
【図35】従来の誘電体分離構造を有する集積化SBDの断面図である。
【図36】上記従来の誘電体分離構造を有する集積化SBDを90°回転させた状態の断面図である。
【符号の説明】
1 N↑+シリコン基板
2 n↑−エピタキシャル層
3 P型ガードリング
4 チャネルストッパ層
5 バリアメタル
6 アノード電極
7 カソード電極
8 絶縁膜
9 空乏層
10 P↑−/N↑−型Si(シリコン)基板
11 誘電体分離用SiO2膜
12A,12B 単位素子
13 空乏層
21 SOI基板
22 埋め込み酸化膜(BOX)層
23 n↑−層
24 トレンチ
25 n↑+層
26 凸状ブロック
27 酸化膜
28 バリアメタル層
29 アノード電極
30 カソード電極
31 補助(Sub)電極
32 SBD界面
33 SBDチップ
34A,34B,34C,35A,35B,35C 半田バンプ電極
36 ICチップ
37 MOS FET/IGBTチップ
38 カット部
39 電極メタル
VR 逆耐圧定格電圧
VL 電位線
IL 不純物濃度分布線
R 高抵抗
Claims (5)
- 低不純物濃度の一導電型を有する半導体基板上に、埋め込み酸化膜層を介して同じく低不純物濃度の一導電型層が積層されたSOI基板と、
該SOI基板上の前記一導電型層を前記埋め込み酸化膜層の表面に至るまで掘り込んで形成した複数のトレンチと、
前記トレンチの対向する内壁に形成した高不純物濃度の一導電型層と、
隣接する前記トレンチ間に形成され、かつ、低不純分濃度の一導電型層と高不純物濃度の一導電型層が横方向に形成された凸状ブロックと、
該凸状ブロックの頂面に形成した酸化膜層と、
前記トレンチのうち、少なくともアノード電極側となるトレンチの内壁、底面及びトレンチ開口部の前記酸化膜端部にオーバラップするように形成したバリアメタル層と、
該バリアメタル層上に形成したアノード電極と、
前記凸状ブロックを介して隣接されたトレンチ内に形成されたカソード電極と、
前記SOI基板の他方の主面側に形成された補助電極と、
を有することを特徴とする横型トレンチ構造を有するショットキー・バリア・ダイオード。 - 前記補助電極の電位を、前記アノード電極及びカソード電極の電位を受けるフローティングモード、前記カソード電極電位に固定したモード、及び前記アノード電極電位に固定したモードの3通りのモードで動作させることを特徴とする請求項1に記載の横型トレンチ構造を有するショットキー・バリア・ダイオード。
- アノード電極パターンとカソード電極パターンが、前記SOI基板の同一平面上に形成され、該電極パターンの途中の箇所を切断・除去することにより複数の素子に分離若しくは複数の素子の接続回路を形成するようにしたことを特徴とする請求項1又は2に記載の横型トレンチ構造を有するショットキー・バリア・ダイオード。
- 前記SOI基板の同一平面に形成された前記アノード電極パターン及びカソード電極パターン上に、半田バンプ電極を形成し、フリップ・チップ搭載型としたことを特徴とする請求項3に記載の横型トレンチ構造を有するショットキー・バリア・ダイオード。
- 低不純物濃度の一導電型を有する半導体基板上に、埋め込み酸化膜層を介して同じく低不純物濃度の一導電型層が積層されたSOI基板を準備する第1の工程と、
前記SOI基板の前記一導電型層の表面に酸化膜を形成する第2の工程と、
前記酸化膜にトレンチを形成するための複数の開口部が選択的に形成される第3の工程と、
前記開口部を介して、その深さが前記埋め込み酸化膜層の表面、若しくは該酸化膜層を突き抜けて前記SOI基板の基体表面に至るまで掘り込んで複数のトレンチを形成する第4の工程と、
前記トレンチ内に一導電型となる高濃度不純物を導入して、該トレンチ間に形成された凸状ブロックの横方向に高不純物濃度の一導電型層を形成する第5の工程と、
少なくともアノード電極側となる各トレンチの少なくとも内壁に、バリアメタル層を形成する第6の工程と、
前記凸状ブロックの頂面及び各トレンチ内部を含めて前記SOI基板の一方の主面側全面に一連の電極メタル層を形成する第7の工程と、
前記電極メタル層をパターンニングして所定の形状のアノード電極及びカソード電極を形成する第8の工程と、
を含むことを特徴とする横型トレンチ構造を有するショットキー・バリア・ダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002207630A JP4326762B2 (ja) | 2002-07-17 | 2002-07-17 | 横型トレンチ構造を有するショットキー・バリア・ダイオード及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002207630A JP4326762B2 (ja) | 2002-07-17 | 2002-07-17 | 横型トレンチ構造を有するショットキー・バリア・ダイオード及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004055627A JP2004055627A (ja) | 2004-02-19 |
JP4326762B2 true JP4326762B2 (ja) | 2009-09-09 |
Family
ID=31931990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002207630A Expired - Fee Related JP4326762B2 (ja) | 2002-07-17 | 2002-07-17 | 横型トレンチ構造を有するショットキー・バリア・ダイオード及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4326762B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103545381A (zh) * | 2012-07-17 | 2014-01-29 | 朱江 | 一种水平结构沟槽肖特基半导体装置及其制备方法 |
US9859370B2 (en) | 2010-07-14 | 2018-01-02 | Rohm Co., Ltd. | Schottky barrier diode |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8441030B2 (en) | 2004-09-30 | 2013-05-14 | International Rectifier Corporation | III-nitride multi-channel heterojunction interdigitated rectifier |
JP2007273640A (ja) * | 2006-03-30 | 2007-10-18 | Sanken Electric Co Ltd | 半導体装置 |
JP5046083B2 (ja) * | 2006-08-24 | 2012-10-10 | 独立行政法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
JP5621198B2 (ja) * | 2009-03-04 | 2014-11-05 | 日産自動車株式会社 | 半導体装置 |
KR101556929B1 (ko) | 2009-03-23 | 2015-10-02 | 삼성전자주식회사 | 다이오드 구조체 및 이를 포함하는 저항성 메모리 소자 |
KR20150048360A (ko) * | 2013-10-28 | 2015-05-07 | 코닝정밀소재 주식회사 | 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드 |
WO2024024097A1 (ja) * | 2022-07-29 | 2024-02-01 | 三菱電機株式会社 | Dc/dcコンバータ |
-
2002
- 2002-07-17 JP JP2002207630A patent/JP4326762B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9859370B2 (en) | 2010-07-14 | 2018-01-02 | Rohm Co., Ltd. | Schottky barrier diode |
US10186578B2 (en) | 2010-07-14 | 2019-01-22 | Rohm Co., Ltd. | Schottky barrier diode |
US10559658B2 (en) | 2010-07-14 | 2020-02-11 | Rohm Co., Ltd. | Schottky barrier diode |
CN103545381A (zh) * | 2012-07-17 | 2014-01-29 | 朱江 | 一种水平结构沟槽肖特基半导体装置及其制备方法 |
CN103545381B (zh) * | 2012-07-17 | 2016-12-21 | 朱江 | 一种水平结构沟槽肖特基半导体装置及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2004055627A (ja) | 2004-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9576841B2 (en) | Semiconductor device and manufacturing method | |
US9698216B2 (en) | Semiconductor device having a breakdown voltage holding region | |
JP5515922B2 (ja) | 半導体装置 | |
JP4874516B2 (ja) | トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ | |
CN106469751B (zh) | 半导体器件及其制作方法 | |
TWI430432B (zh) | 具有防靜電結構之功率半導體元件及其製作方法 | |
KR20180062379A (ko) | 반도체 장치, rc-igbt 및 반도체 장치의 제조 방법 | |
US11652167B2 (en) | Semiconductor device having junction termination structure and method of formation | |
JP4326762B2 (ja) | 横型トレンチ構造を有するショットキー・バリア・ダイオード及びその製造方法 | |
JP4872141B2 (ja) | パワーmosトランジスタ | |
JP2019140169A (ja) | 炭化珪素半導体装置 | |
JP2003332588A (ja) | 半導体素子 | |
CN109148558B (zh) | 超结器件及其制造方法 | |
CN115295548B (zh) | 反相器及其制备方法 | |
CN113675092B (zh) | 沟槽型功率器件的制造方法 | |
US20230111142A1 (en) | Semiconductor device and method of manufacturing the same | |
CN109148556B (zh) | 超结器件及其制造方法 | |
JP2023162780A (ja) | 半導体装置 | |
TW202431648A (zh) | 超接面半導體裝置及其製造方法 | |
TW202429719A (zh) | 半導體裝置及電力轉換裝置 | |
JP2023139378A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP4825688B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090518 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4326762 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150619 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |