JPH0898523A - Dc−dcコンバータ - Google Patents

Dc−dcコンバータ

Info

Publication number
JPH0898523A
JPH0898523A JP25124494A JP25124494A JPH0898523A JP H0898523 A JPH0898523 A JP H0898523A JP 25124494 A JP25124494 A JP 25124494A JP 25124494 A JP25124494 A JP 25124494A JP H0898523 A JPH0898523 A JP H0898523A
Authority
JP
Japan
Prior art keywords
period
output
voltage
main switch
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25124494A
Other languages
English (en)
Inventor
Koichi Tanaka
孝一 田中
Satoshi Otsu
智 大津
Seiichi Muroyama
誠一 室山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP25124494A priority Critical patent/JPH0898523A/ja
Publication of JPH0898523A publication Critical patent/JPH0898523A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【目的】 電力変換効率を向上させる。 【構成】 1石フォワード形DC−DCコンバータに
おいて、フライホイール用素子としてMOSトランジス
タ40を使用し、該MOSトランジスタ40を、主スイ
ッチ用MOSトランジスタ10のオフ期間のうち、チョ
ークコイル60に流れる電流が正の期間TB の間のみオ
ン駆動させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、MOSFET(以下M
OSトランジスタと呼ぶ)を用いた同期整流回路を有す
るDC−DCコンバータに関するものである。
【0002】
【従来の技術】スイッチングタイプの直流出力電源にお
いては、スイッチ用素子により直流入力から交流に変換
された電力を直流に再度変換するための整流用素子とし
て、ダイオードが用いられてきたが、近年、電源の低損
失化の観点から、低電圧出力電源用の整流用素子とし
て、順方向電圧降下が低いMOSトランジスタが広く用
いられるようになってきた。
【0003】(第1従来例:1石フォワード形DC−D
Cコンバータ)図16は同期整流回路を用いた従来の1
石フォワード形のDC−DCコンバータの構成を示すブ
ロック図である。10は主スイッチ用MOSトランジス
タ、20はトランス、21はそのトランス20の一次巻
線、22はその1次巻線21と同一極性となるよう巻か
れた2次巻線、30は整流用MOSトランジスタ、40
はフライホイール用MOSトランジスタ、50はフライ
ホイール用ダイオード、60はチョークコイル、70は
平滑用コンデンサ、80は主スイッチ用MOSトランジ
スタ10を周期的にオン/オフ制御するための制御回
路、90は直流入力電源、100はインバータである。
【0004】また、150は出力電圧を設定するための
基準電圧源、120は主スイッチ用MOSトランジスタ
10をオン/オフするパルスのパルス幅(デューティ
比)を決定するための比較器、160はそのパルス幅を
作成するための三角波を発生する三角波発生器、130
は得られた出力電圧と基準電圧源150の電圧を比較し
て次段の比較器120の反転入力端子(−)に入力させ
る電圧を決定するための誤差増幅器である。
【0005】図17は図16の1石フォワードコンバー
タの動作波形図である。制御回路80の出力パルスが高
電圧レベル(以下、「HIGH」とよぶ)になると、主
スイッチ用のMOSトランジスタ10がオンし、トラン
ス20の1次巻線21に入力電源90の電圧が印加さ
れ、2次巻線22にはそのトランス20の1次巻線21
と2次巻線22の巻数比で決まる電圧が発生する。この
結果、整流用のMOSトランジスタ30はそのゲート・
ソース間に2次巻線22の電圧が印加されオンする。こ
のとき、フライホイール用のMOSトランジスタ40は
そのゲート・ソース間にインバータ100により制御回
路80の出力パルス(HIGH)が反転された低電圧レ
ベル(以下、「LOW」とよぶ)が印加するのでオフす
る。
【0006】次に、制御回路80の出力パルスがLOW
になると、MOSトランジスタ10がオフし、トランス
20の巻線にはそのMOSトランジスタ10の出力容量
やトランス20の浮遊容量等とトランス20の励磁イン
ダクタンスの共振による電圧が発生する。このとき、フ
ライホイール用のダイオード50およびMOSトランジ
スタ40のボディダイオード(ソースからドレインに電
流を流す方向に形成される寄生ダイオード)は、チョー
クコイル60に流れていた電流を流し続けるためにオン
する。さらに、インバータ100の出力(HIGH)に
よりMOSトランジスタ30はオフするため、電流はM
OSトランジスタ40はチャンネルにも流れる。
【0007】次に、制御回路80の出力パルスがHIG
Hになると、MOSトランジスタ10がオンし、MOS
トランジスタ30もオンし、MOSトランジスタ40は
オフとなって、上記動作が繰り返される。
【0008】この制御回路80では出力電圧(コンデン
サ70の電圧)が低いと誤差増幅器130の出力電圧が
低くなり、比較器120において三角波をカットするレ
ベルが低くなって、その比較器120からデューティの
大きなパルスが出力し、主スイッチ用のMOSトランジ
スタ10の導通時間を長くするように制御する結果、出
力電圧を高い方向に変化させる。出力電圧が高いときは
反対の動作となる。
【0009】この第1従来例の1石フォワードコンバー
タでは、軽負荷になり出力電流が小さくなると、チョー
クコイル60に流れる電流が下がり、図17の点線で示
すように、その電流が0以下になる(逆流する)期間が
発生する。
【0010】(第2従来例:フライバック形DC−DC
コンバータ)図18は同期整流回路を用いたフライバッ
ク形のDC−DCコンバータの構成を示すブロック図で
ある。前述の図16に示した1石フォワードコンバータ
を構成する部分と同一の機能を有する部分には同一の符
号を付した。25はトランスで、その1次巻線26と2
次巻線27は極性が反対になるよう巻かれている。35
は整流用ダイオードでこれに並列に整流用MOSトラン
ジスタ30が接続されている。そして、このMOSトラ
ンジスタ30はインバータ100の出力で制御されるよ
うになっている。
【0011】図19は図18のフライバックコンバータ
の動作波形図である。制御回路80の出力パルスがHI
GHになるとMOSトランジスタ10がオンし、トラン
ス25の1次巻線26に入力電源90の電圧が印加さ
れ、2次巻線27に1次巻線26との巻数比で決まる電
圧が発生する。このとき、MOSトランジスタ30はそ
のゲート・ソース間にインバータ100の出力(LO
W)が印加されるのでオフとなる。
【0012】次に、制御回路80の出力パルスがLOW
になると、MOSトランジスタ10がオフし、トランス
25の2次巻線27にフライバック電圧が発生する。こ
のとき、整流用ダイオード35およびMOSトランジス
タ30のボディダイオードは、トランス25に蓄えられ
たエネルギーを放出するために導通する。さらに、MO
Sトランジスタ30はインバータ100の出力(HIG
H)によりオンするため、電流はそのMOSトランジス
タ30のチャンネルにも流れる。
【0013】次に、制御回路80の出力パルスがHIG
Hになると、MOSトランジスタ30はオフとなり、上
記動作が繰り返される。制御回路80の動作は図16に
示した1石フォワードコンバータにおける場合と同じで
ある。
【0014】この第1従来例のフライバークコンバータ
でも、軽負荷になり出力電流が小さくなると、チョーク
コイル60に流れる電流が下がり、図19の点線で示す
ように、その電流が0以下になる(逆流する)期間が発
生する。
【0015】(第3従来例:降圧チョッパ形DC−DC
コンバータ)図20は同期整流回路を用いた降圧チョッ
パ形のDC−DCコンバータの構成を示すブロック図で
ある。前述の図16に示した1石フォワードコンバータ
を構成する部分と同一の機能を有する部分には同一の符
号を付した。ここでは、トランス、整流用のダイオー
ド、整流用のMOSトランジスタはない。主スイッチ用
のMOSトランジスタ10がチョッパ素子として機能す
る。
【0016】図21は図20の降圧チョッパの動作波形
図である。制御回路80の出力パルスがHIGHになる
とMOSトランジスタ10がオンし、チョークコイル6
0に入力電圧と出力電圧の差電圧が印加され、負荷に電
流が供給される。このとき、フライホイール用のMOS
トランジスタ40はそのゲート・ソース間にインバータ
100の出力(LOW)が印加されるのでオフとなる。
【0017】次に、制御回路80の出力パルスがLOW
になると、MOSトランジスタ10がオフする。このと
き、フライホイール用ダイオード50およびMOSトラ
ンジスタ40のボディダイオードは、チョークコイル6
0に流れていた電流を流し続けるために導通する。さら
に、MOSトランジスタ40はインバータ100の出力
(HIGH)によりオンするため、電流はそのMOSト
ランジスタ40のチャンネルにも流れる。
【0018】次に、制御回路80の出力パルスがHIG
Hになると、MOSトランジスタ40はオフ、MOSト
ランジスタ10がオンとなり、上記動作が繰り返され
る。制御回路80の動作は図16に示した1石フォワー
ドコンバータにおける場合と同じである。
【0019】この第3従来例の降圧チョッパでも、軽負
荷になり出力電流が小さくなると、チョークコイル60
に流れる電流が下がり、図21の点線で示すように、そ
の電流が0以下になる(逆流する)期間が発生する。
【0020】(第4従来例:昇降圧チョッパ形DC−D
Cコンバータ)図22は同期整流回路を用いた昇降圧チ
ョッパ形のDC−DCコンバータの構成を示すブロック
図である。前述の図20に示した降圧チョッパを構成す
る部分と同一の機能を有する部分には同一の符号を付し
た。ここでは、チョークコイル60が入力電源90、主
スイッチ用MOSトランジスタ10とでループを形成す
るよう接続されている。また、整流用ダイオード35と
整流用のMOSトランジスタ30の並列回路が、チョー
クコイル60とコンデンサ70とでループを形成するよ
う接続されている。このMOSトランジスタ30のゲー
トにインバータ100の出力が接続されている。
【0021】図23は図22の昇降圧チョッパの動作波
形図である。制御回路80の出力パルスがHIGHにな
るとMOSトランジスタ10がオンし、チョークコイル
60には入力電圧が印加されそのチョークコイル60に
エネルギーが蓄えられる。このとき、MOSトランジス
タ30はそのゲート・ソース間にインバータ100の出
力(LOW)が印加されるのでオフとなる。
【0022】次に、制御回路80の出力パルスがLOW
になると、MOSトランジスタ10がオフする。このと
き、整流用ダイオード35およびMOSトランジスタ3
0のボディダイオードは、チョークコイル60に流れて
いた電流を流し続けるために導通する。さらにMOSト
ランジスタ30はインバータ100の出力(HIGH)
によりオンするため、電流はそのMOSトランジスタ3
0のチャンネルにも流れる。
【0023】次に、制御回路80の出力パルスがHIG
Hになると、MOSトランジスタ30はオフ、MOSト
ランジスタ10がオンとなり、上記動作が繰り返され
る。制御回路80の動作は図16に示した1石フォワー
ドコンバータにおける場合と同じである。
【0024】この第4従来例の昇降圧チョッパでも、軽
負荷になり出力電流が小さくなると、チョークコイル6
0に流れる電流が下がり、図23の点線で示すように、
その電流が0以下になる(逆流する)期間が発生する。
【0025】(第5従来例:昇圧チョッパ形DC−DC
コンバータ)図24は同期整流回路を用いた昇圧チョッ
パ形のDC−DCコンバータの構成を示すブロック図で
ある。前述の図22に示した昇降圧チョッパを構成する
部分と同一の機能を有する部分には同一の符号を付し
た。ここでは、整流用ダイオート35とMOSトランジ
スタ30との並列回路が、主スイッチ用MOSトランジ
スタ10とコンデンサ70とでループを形成するように
接続されている。
【0026】図25は図24の昇圧チョッパの動作波形
図である。制御回路80の出力パルスがHIGHになる
とMOSトランジスタ10がオンし、チョークコイル6
0には入力電圧が印加されそのチョークコイル60にエ
ネルギーが蓄えられる。このとき、MOSトランジスタ
30はそのゲート・ソース間にインバータ100の出力
(LOW)が印加されるのでオフとなる。
【0027】次に、制御回路80の出力パルスがLOW
になると、MOSトランジスタ10がオフする。このと
き、整流用ダイオード35およびMOSトランジスタ3
0のボディダイオードは、チョークコイル60に流れて
いた電流を流し続けるために導通する。さらにMOSト
ランジスタ30はインバータ100の出力(HIGH)
によりオンするため、電流はそのMOSトランジスタ3
0のチャンネルにも流れる。
【0028】次に、制御回路80の出力パルスがHIG
Hになると、MOSトランジスタ30はオフ、MOSト
ランジスタ10がオンとなり、上記動作が繰り返され
る。制御回路80の動作は図16に示した1石フォワー
ドコンバータにおける場合と同じである。
【0029】この第5従来例の昇圧チョッパでも、軽負
荷になり出力電流が小さくなると、チョークコイル60
に流れる電流が下がり、図25の点線で示すように、そ
の電流が0以下になる(逆流する)期間が発生する。
【0030】
【発明が解決しようとする課題】
(第1の課題)上記した第1の従来例である1石フォワ
ードコンバータ(図16)においては、チョークコイル
60を流れる電流が不連続となる期間においても、その
MOSトランジスタ40をインバータ100によって駆
動している。このため、チョークコイル60の電流が0
以下になっている期間において、コンデンサ70に蓄え
られたエネルギー(電荷)が、コンデンサ70→チョー
クコイル60→MOSトランジスタ40→コンデンサ7
0の経路で逆流し、この経路での損失により効率の低下
を招いていた。そこで、このような問題が発生する軽負
荷時には、フライホイール用のMOSトランジスタ40
を駆動せず、ダイオード50のみでフラホイール動作を
させる必要から、このダイオード50を設ける必要があ
った。
【0031】(第2の課題)上記した第2の従来例であ
るフライバックコンバータ(図18)においては、2次
巻線27を流れる電流が不連続となる期間においても、
整流用MOSトランジスタ30をインバータ100によ
って駆動している。このため、2次巻線27の電流が0
以下になっている期間において、コンデンサ70に蓄え
られたエネルギー(電荷)が、コンデンサ70→2次巻
線27→MOSトランジスタ30→コンデンサ70の経
路で逆流し、この経路での損失により効率の低下を招い
ていた。そこで、このような問題が発生する軽負荷時に
は、整流用用のMOSトランジスタ30を駆動せず、ダ
イオード35のみで整流動作をさせる必要から、このダ
イオード35を設ける必要があった。
【0032】(第3の課題)上記した第3の従来例であ
る降圧チョッパ(図20)においては、チョークコイル
60を流れる電流がその電流が不連続となる期間におい
ても、フライホイール用MOSトランジスタ40をイン
バータ100によって駆動している。このため、チョー
クコイル60の電流が0以下になっている期間におい
て、コンデンサ70に蓄えられたエネルギー(電荷)
が、コンデンサ70→チョークコイル60→MOSトラ
ンジスタ40→コンデンサ70の経路で逆流し、この経
路での損失により効率の低下を招いていた。そこで、こ
のような問題が発生する軽負荷時には、フライホイール
用のMOSトランジスタ40を駆動せず、ダイオード5
0のみでフライホイール動作をさせる必要から、このダ
イオード50を設ける必要があった。
【0033】(第4の課題)上記した第4の従来例であ
る昇降圧チョッパ(図22)においては、チョークコイ
ル60を流れる電流が不連続となる期間においても、整
流用のMOSトランジスタ30をインバータ100によ
って駆動している。このため、チョークコイル60の電
流が0以下になっている期間において、コンデンサ70
に蓄えられたエネルギー(電荷)が、コンデンサ70→
チョークコイル60→MOSトランジスタ30→コンデ
ンサ70の経路で逆流し、この経路での損失により効率
の低下を招いていた。そこで、このような問題が発生す
る軽負荷時には、整流用のMOSトランジスタ30を駆
動せず、ダイオード35のみでフライホイール動作をさ
せる必要から、このダイオード35を設ける必要があっ
た。
【0034】(第5の課題)上記した第5の従来例であ
る昇圧チョッパ(図24)においては、チョークコイル
60を流れる電流が不連続となる期間においても、整流
用のMOSトランジスタ30を駆動している。このた
め、チョークコイル60の電流が0以下になっている期
間において、コンデンサ70に蓄えられたエネルギー
(電荷)が、コンデンサ70→チョークコイル60→M
OSトランジスタ30→コンデンサ70の経路で逆流
し、この経路での損失により効率の低下を招いていた。
そこで、このような問題が発生する軽負荷時には、整流
用のMOSトランジスタ30を駆動せず、ダイオード3
5のみでフライホイール動作をさせる必要から、このダ
イオード35を設ける必要があった。
【0035】以上のように、コンデンサ70、チョーク
コイル60又はトランスの2次巻線、およびインバータ
100で駆動されるMOSトランジスタ30(又は4
0)により構成される閉ループにおいて、そのMOSト
ランジスタ30(又は40)を主スイッチ用のMOSト
ランジスタ10がオフになっている全期間がオンになる
ように駆動すると、チョークコイル60又はトランスの
2次巻線を流れる逆流電流が発生し、損失が発生するの
で、それらMOSトランジスタに並列にダイオードを接
続する必要があった。このダイオードは、通常動作には
MOSトランジスタが制御されて導通するので必要ない
ものである。
【0036】本発明の目的は、このような損失が発生し
ないようにし、整流素子/フライホイール素子としての
並列接続ダイオードが不要となったDC−DCコンバー
タを提供することである。
【0037】
【課題を解決するための手段】第1の発明は、入力電源
が接続される第1の巻線および第2の巻線を有するトラ
ンス、該第1の巻線に接続された主スイッチ用素子、上
記第2の巻線に接続された整流用素子、該整流用素子の
出力側接続されたコンデンサとチョークコイルからなる
出力フィルタ回路、および上記整流用素子と上記出力フ
ィルタ回路の間に接続されたフライホイール用素子を具
備し、上記フライホイール用素子としてMOSトランジ
スタを使用し、出力電圧を検出して上記主スイッチ用素
子を周期的にオン/オフ制御するフォワード形のDC−
DCコンバータにおいて、 期間TB を、 TB =(n・Vin−VDa−Vo )・(D/f)/(Vo
+VDb) (但し、Dは上記主スイッチ用素子のデューティ比、f
は上記スイッチ用素子のスイッチング周波数、nは上記
第1、第2の巻線の巻数比、Vinは入力電圧、Vo は出
力電圧、VDaは上記入力電源から上記チョークコイルに
至る経路の第1の電圧降下、VDbは上記フライホイール
用素子での第2の電圧降下)で得て、上記期間TB の間
だけ、上記主スイッチ用素子のオフ時点から上記フライ
ホイール用素子をオンさせるように構成した。
【0038】第1の発明では、上記入力電圧、上記出力
電圧、出力電圧設定値と上記出力電圧との誤差信号、上
記主スイッチ用素子のスイッチング周波数を決める信号
を入力し、上記巻数比、上記第1、第2の電圧降下を内
部設定して、上記期間TB を演算する演算回路と、該演
算回路の出力と上記主スイッチ用素子のオフ期間を示す
信号との論理積をとり、その出力を上記フライホイール
素子の駆動信号とする論理回路とを具備させることがで
きる。
【0039】第2の発明は、入力電源が接続される第1
の巻線および第2の巻線を有するトランス、該第1の巻
線に接続された主スイッチ用素子、上記第2の巻線に接
続された整流用素子、および該整流用素子の出力側に接
続された出力フィルタとしてのコンデンサを具備し、上
記整流用素子としてMOSトランジスタを使用し、出力
電圧を検出して上記主スイッチ用素子を周期的にオン/
オフ制御するフライバック形のDC−DCコンバータに
おいて、期間TB を、 TB =(Vin−VDa)n2 ・(D/f)/(Vo
Db) (但し、Dは上記主スイッチ用素子のデューティ比、f
は上記スイッチ用素子のスイッチング周波数、nは上記
第1、第2の巻線の巻数比、Vinは入力電圧、Vo は出
力電圧、VDaは上記入力電源から上記第1の巻線に至る
経路の第1の電圧降下、VDbは上記整流用素子での第2
の電圧降下)で得て、上記期間TB の間だけ、上記主ス
イッチ用素子のオフ時点から上記整流用素子をオンさせ
るように構成した。
【0040】第2の発明では、上記入力電圧、上記出力
電圧、出力電圧設定値と上記出力電圧との誤差信号、上
記主スイッチ用素子のスイッチング周波数を決める信号
を入力し、上記巻数比、上記第1、第2の電圧降下を内
部設定して、上記期間TB を演算する演算回路と、該演
算回路の出力と上記主スイッチ用素子のオフ期間を示す
信号との論理積をとり、その出力を上記整流用素子の駆
動信号とする論理回路とを具備させることができる。
【0041】第3の発明は、入力電源が接続される主ス
イッチ用素子、チョークコイルとコンデンサからなる出
力フィルタ回路、および上記主スイッチ用素子と上記出
力フィルタ回路との間に接続されたフライホイール用素
子を具備し、上記フライホイール用素子としてMOSト
ランジスタを使用し、出力電圧を検出して上記主スイッ
チ用素子を周期的にオン/オフ制御する降圧チョッパ形
のDC−DCコンバータにおいて、期間TB を、 TB =(Vin−VDa−Vo )・(D/f)/(Vo +V
Db) (但し、Dは上記主スイッチ用素子のデューティ比、f
は上記スイッチ用素子のスイッチング周波数、Vinは入
力電圧、Vo は出力電圧、VDaは上記入力電源から上記
チョークコイルに至る経路の第1の電圧降下、VDbは上
記フライホイール用素子での第2の電圧降下)で得、上
記期間TB の間だけ、上記主スイッチ用素子のオフ時点
から上記フライホイール用素子をオンさせるように構成
した。
【0042】第3の発明では、上記入力電圧、上記出力
電圧、出力電圧設定値と上記出力電圧との誤差信号、上
記主スイッチ用素子のスイッチング周波数を決める信号
を入力し、上記第1、第2の電圧降下を内部設定して、
上記期間TB を演算する演算回路と、該演算回路の出力
と上記主スイッチ用素子のオフ期間を示す信号との論理
積をとり、その出力を上記フライホイール用素子の駆動
信号とする論理回路とを具備させることができる。
【0043】第4の発明は、入力電源が接続される主ス
イッチ用素子、該主スイッチと上記入力電源とを含むル
ープが形成されるように接続されるチョークコイル、出
力フィルタとして働くコンデンサ、該コンデンサと上記
チョークコイルを含むループが形成されるように接続さ
れる整流用素子を具備し、上記整流用素子としてMOS
トランジスタを使用し、出力電圧を検出して上記主スイ
ッチ用素子を周期的にオン/オフ制御する昇降圧チョッ
パ形のDC−DCコンバータにおいて、 期間TB を、 TB =(Vin−VDa)・(D/f)/(Vo +VDb) (但し、Dは上記主スイッチ用素子のデューティ比、f
は上記スイッチ用素子のスイッチング周波数、Vinは入
力電圧、Vo は出力電圧、VDaは上記入力電源から上記
チョークコイルに至る経路の第1の電圧降下、VDbは上
記整流用素子での第2の電圧降下)で得て、上記期間T
B の間だけ、上記主スイッチ用素子のオフ時点から上記
整流用素子をオンさせるように構成した。
【0044】第4の発明では、上記入力電圧、上記出力
電圧、出力電圧設定値と出力電圧との誤差信号、上記主
スイッチ用素子のスイッチング周波数を決める信号を入
力し、上記第1、第2の電圧降下を内部設定して、上記
期間TB を演算する演算回路と、該演算回路の出力と上
記主スイッチ用素子のオフ期間を示す信号との論理積を
とり、その出力を上記整流用素子の駆動信号とする論理
回路とを具備させることができる。
【0045】第5の発明は、入力電源が接続される主ス
イッチ用素子、該主スイッチと上記入力電源とを含むル
ープが形成されるように接続されるチョークコイル、出
力フィルタとして働くコンデンサ、該コンデンサと上記
主スイッチ用素子を含むループが形成されるように接続
される整流用素子を具備し、上記整流用素子としてMO
Sトランジスタを使用し、出力電圧を検出して上記主ス
イッチ用素子を周期的にオン/オフ制御する昇圧チョッ
パ形のDC−DCコンバータにおいて、 期間TB を、 TB =(Vin−VDa)・(D/f)/(Vo −Vin+V
Db) (但し、Dは上記主スイッチ用素子のデューティ比、f
は上記スイッチ用素子のスイッチング周波数、Vinは入
力電圧、Vo は出力電圧、VDaは上記入力電源から上記
チョークコイルに至る経路の第1の電圧降下、VDbは上
記整流用素子での第2の電圧降下)で得て、上記期間T
B の間だけ、上記主スイッチ用素子のオフ時点から上記
整流用素子をオンさせるように構成した。
【0046】第5の発明では、上記入力電圧、上記出力
電圧、出力電圧設定値と出力電圧との誤差信号、上記主
スイッチ用素子のスイッチング周波数を決める信号を入
力し、上記第1、第2の電圧降下を内部設定して、上記
期間TB を演算する演算回路と、該演算回路の出力と上
記主スイッチ用素子のオフ期間を示す信号との論理積を
とり、その出力を上記整流用素子の駆動信号とする論理
回路とを具備させることができる。
【0047】
【作用】第1の発明では、主スイッチ用素子がオフして
いる期間において、チョークコイルの電流が0となる時
点からフライホイール用の素子がオフするので、不連続
期間での損失は発生しない。
【0048】第2の発明では、主スイッチ用素子がオフ
している期間において、第2の巻線の電流が0となる時
点から整流用の素子がオフするので、不連続期間での損
失は発生しない。
【0049】第3の発明では、主スイッチ用素子がオフ
している期間において、チョークコイルの電流が0とな
る時点からフライホイール用の素子がオフするので、不
連続期間での損失は発生しない。
【0050】第4の発明では、主スイッチ用素子がオフ
している期間において、チョークコイルの電流が0とな
る時点から整流用素子がオフするので、不連続期間での
損失は発生しない。
【0051】第5の発明でも、主スイッチ用素子がオフ
している期間において、チョークコイルの電流が0とな
る時点から整流用素子がオフするので、不連続期間での
損失は発生しない。
【0052】
【実施例】
(第1実施例:1石フォワードコンバータ)図16の1
石フォワード形のDC−DCコンバータにおいて、軽負
荷時はチョークコイル60の電流が0以下になるので、
フライホイール用MOSトランジスタ40を駆動してい
なかった。しかし、チョークコイル60の電流が0以下
になる不連続期間が判明すれば、MOSトランジスタ1
0がオフしている期間内において、その不連続期間はフ
ライホイール用MOSトランジスタ40を駆動しないよ
うにして逆流による損失を防止するとともに、MOSト
ランジスタ40の低い順方向電圧降下のみ(タ゛イオー
ド50よりかなり低い)を利用して損失を低減させるこ
とができ、またフライホイール用ダイオード50を回路
から外すこともできる。
【0053】図26に、不連続期間の動作波形を示す。
これは、図16の回路において、負荷が軽くなり、比較
器120の出力パルスのパルス幅が狭くなって、チョー
クコイル60の電流が不連続(0又は0以下になるこ
と)となった場合を説明する波形図である。ここで、T
A は主スイッチ用MOSトランジスタ10のオン期間、
B はダイオード50の導通期間である。
【0054】期間TA におけるチョークコイル60の電
流の傾きΔIA は、次の(1)式で示される。 ΔIA =(n・Vin−VDa−Vo )/L ・・・(1) この(1)式において、nはトランス20の1次巻線2
1の巻数n1 と2次巻線22の巻数n2 の比でありn=
2 /n1 、Vinは入力電源90の電圧(入力電圧)、
Daは入力電源90からチョークコイル60までの電圧
降下、Vo は出力電圧、Lはチョークコイル60の励磁
インダクタンスである。
【0055】また、期間TB におけるチョークコイル6
0の電流の傾きΔIB は、次の(2)式で示される。 ΔIB =(Vo +VDb)/L ・・・(2) ここで、VDbはダイオード50(つまりMOSトランジ
スタ40)の電圧降下である。電流の傾きΔIA とΔI
B とは次の(3)式で示す関係がある。 ΔIA ・TA =ΔIB ・TB ・・・(3) さらに、期間TA は次の(4)式で表される。 TA =D/f ・・・(4) ここで、DはMOSトランジスタ10のオン/オフのデ
ューティ比、fはスイッチング周波数である。
【0056】よって、期間TB は式(1)〜(4)よ
り、次の式(5)のようになる。 TB =[(n・Vin−VDa−Vo )/L]・[D/f]/ [(Vo +VDb)/L] =(n・Vin−VDa−Vo )/(D/f)/(Vo +VDb) ・・・(5) 以上から、フライホイール用のMOSトランジスタ40
を主スイッチ用のMOSトランジスタ10がオフの期間
のうち、式(5)で示される期間のみオンさせることよ
り、チョークコイル60において電流を逆方向に流すこ
となく、前記MOSトランジスタ40の低い順方向電圧
降下を利用して、損失を低減し、高効率な同期整流回路
を実現できる。よって、フライホイール用ダイオード5
0を削除できる。
【0057】図1は上記原理を利用した1石フォワード
コンバータの構成を示すブロック図である。前述の図1
6におけるものと同一のものには同一の符号を付した。
350は上記した式(5)で得られる期間TB を演算す
る演算回路であり、内部に巻数比n=n2 /n1 の値、
電圧降下分のデータVDa、VDbを保持し、ここに入力電
圧Vin、出力電圧Vo 、D/fを入力して式(5)の演
算を行ない、期間TBを出力する。また、この演算回路
350には、主スイッチ用のMOSトランジスタ10と
同期をとるために三角波発生器160の出力信号(周波
数fの信号)が取り込まれている。270は演算回路3
50の出力と主スイッチ用MOSトランジスタ10のオ
フ期間の論理積をとるアンド回路である。このアンド回
路270において、インバータ100からフライホイー
ル用MOSトランジスタ40を導通させる信号(HIG
H)が出力していても、演算回路350の出力がHIG
Hとなる期間のみ、そのMOSトランジスタ40が導通
される。
【0058】図2は図1の演算回路350を具体化した
1石フォワードコンバータの構成を示すブロック図であ
る。300は入力電圧によってトランス20の2次側に
発生する電圧(n・Vin)から電圧降下分VDaを誤差増
幅器200により差し引く演算部、310は演算部30
0の出力から出力Vo を誤差増幅器210により差し引
く演算部であり、これら両演算部300、310から演
算部340が構成されている。320は誤差増幅器22
0により三角波発生器160の出力である三角波のピー
ク電圧Vpから誤差増幅器130の出力電圧VD を差し
引く演算部であり、ここでデューティ比に相当する電圧
信号が得られる。330は誤差増幅器230により出力
電圧Vo にダイオード50の電圧降下分VDb(逆極性で
印加している)を加算する演算を行なう演算部である。
240は演算部320の出力と演算部340の出力の乗
算を行ない、これに対して演算部330の出力の除算を
行なう乗除演算部である。この乗除演算部240とし
て、例えばアナログデバイス社の商品名AD538を使
用することができる。250はこの乗除演算部240の
出力と三角波発生器160の出力三角波との比較を行な
う比較器である。
【0059】図3は図2に示した1石フォワードコンバ
ータの動作を説明するための波形図である。入力電圧V
inと出力電圧Vo と主スイッチ用MOSトランジスタ1
0のデューティ比を決めている誤差増幅器130の出力
電圧VD を検出するとともに、電圧降下分VDa、VDb
三角波発生器160の出力である三角波のピーク電圧V
pをもちいて、(5)式の演算を行ない、その結果の乗
除演算部240の出力と三角波発生器160の出力三角
波とを比較器250で比較することにより、主スイッチ
用MOSトランジスタ10のオフ期間におけるチョーク
コイル60に流れる電流が正である期間を求める。この
比較器250の出力と主スイッチ用MOSトランジスタ
10のオフ期間であるインバータ100の出力(HIG
H)とをアンド回路270に入力させて、その論理積を
とる。以上により、フライホイール用MOSトランジス
タ40のゲート信号を得る。
【0060】チョークコイル60を流れる電流が連続期
間になると、比較器250の出力パルスのオン期間(H
IGH)がインバータ100の出力パルスのオン期間
(HIGH)より長くなる場合(誤差による)がある
が、アンド回路270によって、図3に点線で示すよう
に、MOSトランジスタ40の駆動パルスがMOSトラ
ンジスタ10のオフ期間と一致する。
【0061】このように、フライホイール用としてMO
Sトランジスタ40を用いたとき、ダイオードを用いた
場合と同様に、逆方向に電流を流すことなく、高効率を
実現することができる。図16で図示していたフライホ
イール用ダイオード50は不要となる。
【0062】なお、ここではフライホイール用の素子と
してMOSトランジスタ40で説明しているが、他の電
圧駆動形素子、例えばIGBT等を使用しても同様な効
果を得ることができる。また、1石フォワードコンバー
タで説明しているが、2石フォワードコンバータ等のよ
うに、チョークコイルをトランスの2次側に有する回路
形式におけるフライホイール素子に対しても、同様な効
果が得られる。
【0063】(第2実施例:フライバックコンバータ)
図18のフライバックコンバータにおいて、軽負荷時に
は、2次巻線27の電流が0以下になるので、整流用M
OSトランジスタ30を駆動していなかった。しかし、
2次巻線27の電流が0以下になる不連続期間が判明す
れば、MOSトランジスタ10のオフしている期間にお
いて、その不連続期間は整流用MOSトランジスタ30
を駆動しないようにして逆流による損失を防止するとと
もに、そのMOSトランジスタ30の低い順方向電圧降
下のみ(ダイオード35よりかなり低い)を利用して損
失を低減することができ、また整流用ダイオード35を
回路から外すことができる。
【0064】図27に、前記不連続期間の動作波形を示
す。これは、図18の回路において、負荷が軽くなり、
比較器120の出力パルスのパルス幅が狭くなってチョ
ークコイル60の電流が不連続となった場合を説明する
波形図である。TA はMOSトランジスタ10のオン期
間、TB はダイオード35の導通期間である。
【0065】期間TA における1次巻線26の電流の傾
きΔIA は、次の(6)式で示される。 ΔIA =(Vin−VDa)/L1 ・・・(6) この(6)式中、L1 は1次巻線の励磁インダクタン
ス、Vinは入力電源90の電圧、VDaは入力電源90か
ら1次巻線26までの電圧降下、Vo は出力電圧であ
る。
【0066】また、期間TB におけるダイオード35の
電流の傾きΔIB は、次の(7)式で示される。 ΔIB =(Vo +VDb)/L2 ・・・(7) ここで、VDbはダイオード35(つまりMOSトランジ
スタ30)の電圧降下、L2 は2次巻線27の励磁イン
ダクタンスである。電流の傾きΔIA とΔIB とは次の
(8)式で示す関係がある。 ΔIA ・TA =ΔIB ・TB ・・・(8) さらに、期間TA は次の(9)式で表される。 TA =D/f ・・・(9) ここで、DはMOSトランジスタ10のオン/オフのデ
ューティ比、fはスイッチング周波数である。
【0067】よって、期間TB は式(6)〜(9)よ
り、次の(10)式のようになる。 TB =[(Vin−VDa)/L1 ]・[D/f]/[(Vo +VDb)/L2 ] ・・(10) また、n=(n2 /n1 )(ただし、n2 は2次巻線2
7の巻数、n1 は1次巻線26の巻数)とすると、イン
ダクタンスL1 、L2 は次(11)式に示す関係があ
る。 n2 ・L1 =L2 ・・(11)
【0068】以上より、(10)式は次の(12)式と
なる。 TB =(Vin−VDa)n2 ・(D/f)/(Vo +VDb) ・・(12) 以上のことから、整流用のMOSトランジスタ30を主
スイッチ用のMOSトランジスタ10がオフの期間のう
ち、式(12)で示される期間のみオンさせることよ
り、2次巻線27において電流を逆方向に流すことな
く、前記MOSトランジスタ30の低い順方向電圧降下
を利用して、損失を低減し、高効率な同期整流回路を実
現でき、整流用ダイオード35を回路から外すことがで
きる。
【0069】図4は上記原理を利用したフライバックコ
ンバータの構成を示すブロック図である。前述の図18
におけるものと同一のものには同一の符号を付した。3
60は上記した式(12)で得られる期間TB を演算す
る演算回路であり、内部に電圧降下分のデータVDa、V
Dbを保持し、入力電圧Vin、出力電圧Vo 、D/fを入
力して式(12)の演算を行ない、期間TB を出力す
る。また、この演算回路360には、主スイッチ用のM
OSトランジスタ10と同期をとるために三角波発生器
160の出力信号(周波数fの信号)が取り込まれてい
る。270は演算回路350の出力と主スイッチ用MO
Sトランジスタ10のオフ期間の論理積をとるアンド回
路である。このアンド回路270によって、インバータ
100から整流用MOSトランジスタ30を導通させる
信号(HIGH)が出力していても、演算回路360の
出力がHIGHとなる期間のみ、その整流用MOSトラ
ンジスタ30が導通される。
【0070】図5は図4の演算回路360を具体化した
フライバックコンバータの構成を示すブロック図であ
る。301は入力電圧Vinから電圧降下分VDaを誤差増
幅器200により差し引く演算部である。341は演算
部300を含み、この演算部300の出力をn2 (0<
n<1)倍する抵抗分割部を有する演算部である。他の
320、330、240、250は図2における同一符
号の演算部、比較器と同じである。
【0071】図6は図5に示したフライバックコンバー
タの動作を説明するための波形図である。入力電圧Vin
と出力電圧Vo と主スイッチ用MOSトランジスタ10
のデューティ比を決めている誤差増幅器130の出力電
圧VD を検出するとともに、電圧降下分VDa、VDbと三
角波発生器160の出力である三角波のピーク電圧Vp
をもちいて、(12)式の演算を行ない、その結果の演
算部240の出力と三角波発生器160の出力三角波と
を比較器250で比較することにより、主スイッチ用M
OSトランジスタ10のオフ期間における2次巻線27
に流れる電流が正である期間を求める。この比較器25
0の出力と主スイッチ用MOSトランジスタ10のオフ
期間であるインバータ100の出力(HIGH)とをア
ンド回路270に入力させて、その論理積をとる。以上
により、整流用MOSトランジスタ30のゲート信号を
得る。
【0072】2次巻線27を流れる電流が連続期間にな
ると、比較器250の出力パルスのオン期間(HIG
H)がインバータ100の出力パルスのオン期間(HI
GH)より長くなる場合(誤差による)があるが、アン
ド回路270によって、図6に点線で示すように、MO
Sトランジスタ30の駆動パルスがMOSトランジスタ
10のオフ期間と一致する。
【0073】このように、整流用としてMOSトランジ
スタ30を用いたとき、ダイオードを用いた場合と同様
に、逆方向に電流を流すことなく、高効率を実現するこ
とができる。図18で図示していた整流用ダイオード3
5は不要となる。
【0074】(第3実施例:降圧チョッパ)図20の降
圧チョッパにおいて、軽負荷時にはチョークコイル60
の電流が0以下になるので、フライホイール用MOSト
ランジスタ40を駆動していなかった。しかし、チョー
クコイル60の電流が0以下になる不連続期間が判明す
れば、主スイッチ用MOSトランジスタ10がオフして
いる期間内において、その不連続期間はフライホイール
用MOSトランジスタ40を駆動しないようにして逆流
による損失を防止するとともに、そのMOSトランジス
タ40の低い順方向電圧降下のみを利用して損失を低減
することができ、フライホイール用ダイオード50を回
路から外すことができる。
【0075】図28に、前記不連続期間の動作波形を示
す。これは、図20の回路において、負荷が軽くなり、
比較器120の出力パルスのパルス幅が狭くなって、チ
ョークコイル60の電流が不連続となった場合を説明す
る波形図である。TA はMOSトランジスタ10のオン
期間、TB はダイオード50の導通期間である。
【0076】期間TA におけるチョークコイル60の電
流の傾きΔIA は、次の(13)式で示される。 ΔIA =(Vin−VDa−Vo )/L ・・(13) この(13)式中、Lはチョークコイル60の励磁イン
ダクタンス、Vinは入力電源90の電圧、VDaは入力電
源90からチョークコイル60までの電圧降下、Vo
出力電圧である。
【0077】また、期間TB におけるダイオード50の
電流の傾きΔIB は、次の(14)式で示される。 ΔIB =(Vo +VDb)/L ・・(14) ここで、VDbはダイオード50(つまりMOSトランジ
スタ40)の電圧降下である。電流の傾きΔIA とΔI
B とは次の(15)式で示す関係がある。 ΔIA ・TA =ΔIB ・TB ・・(15) さらに、期間TA は次の(16)式で表される。 TA =D/f ・・(16) ここで、DはMOSトランジスタ10のデューティ比、
fはスイッチング周波数である。
【0078】よって、期間TB は上記の式(13)〜
(16)より、次の(17)式のようになる。 TB =[(Vin−VDa−Vo )/L]・[D/f]/ [(Vo +VDb)/L] =(Vin−VDa−Vo )・(D/f)/(Vo +VDb) ・・(17) 以上のことから、フライホイール用のMOSトランジス
タ40を主スイッチ用のMOSトランジスタ10がオフ
の期間のうち、式(17)で示される期間のみオンさせ
ることより、チョークコイル60において電流を逆方向
に流すことなく、前記MOSトランジスタ40の低い順
方向電圧降下を利用して、損失を低減し、高効率な同期
整流回路を実現できる。よって、フライホイール用ダイ
オード50を削除できる。
【0079】図7は上記原理を利用した降圧チョッパの
構成を示すブロック図である。前述の図20におけるも
のと同一のものには同一の符号を付した。370は上記
した式(17)で得られる期間TB を演算する演算回路
であり、内部に電圧降下分のデータVDa、VDbを保持
し、入力電圧Vin、出力電圧Vo 、D/fを入力して式
(17)の演算を行ない、期間TB を出力する。また、
この演算回路370には、主スイッチ用のMOSトラン
ジスタ10と同期をとるために三角波発生器160の出
力信号が取り込まれている。270は演算回路350の
出力と主スイッチ用MOSトランジスタ10のオフ期間
の論理積をとるアンド回路である。このアンド回路27
0によって、インバータ100から整流用MOSトラン
ジスタ30を導通させる信号(HIGH)が出力してい
ても、演算回路360の出力がHIGHとなる期間の
み、その整流用MOSトランジスタ30が導通される。
【0080】図8は図7の演算回路370を具体化した
降圧チョッパの構成を示すブロック図である。342は
図5で説明した演算部301と図2で説明した演算部3
10からなる演算部である。他の320、330、24
0、250は図2における同一符号の演算部、比較器と
同じである。
【0081】図9は図8に示した降圧チョッパの動作を
説明するための波形図である。入力電圧Vinと出力電圧
o と主スイッチ用MOSトランジスタ10のデューテ
ィ比を決めている誤差増幅器130の出力電圧VD を検
出するとともに、電圧降下分VDa、VDbと三角波発生器
160の出力である三角波のピーク電圧Vpをもちい
て、(17)式の演算を行ない、その結果の演算部24
0の出力と三角波発生器160の出力三角波とを比較器
250で比較することにより、主スイッチ用MOSトラ
ンジスタ10のオフ期間におけるチョークコイル60に
流れる電流が正である期間を求める。この比較器250
の出力と主スイッチ用MOSトランジスタ10のオフ期
間であるインバータ100の出力(HIGH)とをアン
ド回路270に入力させて、その論理積をとる。以上に
より、整流用MOSトランジスタ30のゲート信号を得
る。
【0082】チョークコイル60を流れる電流が連続期
間になると、比較器250の出力パルスのオン期間(H
IGH)がインバータ100の出力パルスのオン期間
(HIGH)より長くなる場合(誤差による)がある
が、アンド回路270によって、図9に点線で示すよう
に、MOSトランジスタ40の駆動パルスがMOSトラ
ンジスタ10のオフ期間と一致する。
【0083】このように、フライホイール用としてMO
Sトランジスタ40を用いたとき、ダイオードを用いた
場合と同様に、逆方向に電流を流すことなく、高効率を
実現することができる。図20で図示していたフライホ
イール用ダイオード50は不要となる。
【0084】(第4実施例:昇降圧チョッパ)図22の
昇降圧チョッパにおいて、軽負荷時はチョークコイル6
0の電流が0以下になるので、整流用MOSトランジス
タ30を駆動していなかった。しかし、チョークコイル
60の電流が0以下になる不連続期間が判明すれば、主
スイッチ用MOSトランジスタ10のオフしている期間
内において、その不連続期間は整流用MOSトランジス
タ30を駆動しないようにして逆流による損失を防止す
るとともに、そのMOSトランジスタ30の低い順方向
電圧降下のみを利用して損失を低減することができ、ま
た整流用ダイオード35を回路から外すことができる。
【0085】図29に、前記不連続期間の動作波形を示
す。これは、図22の回路において、負荷が軽くなり、
比較器120の出力パルスのパルス幅が狭くなって、チ
ョークコイル60の電流が不連続となった場合を説明す
る波形図である。TA はMOSトランジスタ10のオン
期間、TB はダイオード35の導通期間である。
【0086】期間TA におけるチョークコイル60の電
流の傾きΔIA は、次の(18)式で示される。 ΔIA =(Vin−VDa)/L ・・(18) この(18)式中、Lはチョークコイル60の励磁イン
ダクタンス、Vinは入力電源90の電圧、VDaは入力電
源90からチョークコイル60までの電圧降下、Vo
出力電圧である。また、期間TB におけるダイオード3
5の電流の傾きΔIB は、次の(19)式で示される。 ΔIB =(Vo +VDb)/L ・・(19) ここで、VDbはダイオード35(つまりMOSトランジ
スタ30)の電圧降下である。
【0087】電流の傾きΔIA とΔIB とは次の(2
0)式で示す関係がある。 ΔIA ・TA =ΔIB ・TB ・・(20) さらに、期間TA は次の(21)式で表される。 TA =D/f ・・(21) ここで、DはMOSトランジスタ10のデューティ比、
fはスイッチング周波数である。
【0088】よって、期間TB は上記の式(18)〜
(21)より、次の(22)式のようになる。 TB =[(Vin−VDa)/L]・[D/f]/[(Vo +VDb)/L] =(Vin−VDa)・(D/f)/(Vo +VDb) ・・(22) 以上のことから、整流用のMOSトランジスタ30を主
スイッチ用のMOSトランジスタ10がオフの期間のう
ち、式(22)で示される期間のみオンさせることよ
り、チョークコイル60において電流を逆方向に流すこ
となく、前記MOSトランジスタ30の低い順方向電圧
降下を利用して、損失を低減し、高効率な同期整流回路
を実現できる。よって、整流用ダイオード35を削除で
きる。
【0089】図10は上記原理を利用した昇降圧チョッ
パの構成を示すブロック図である。前述の図22におけ
るものと同一のものには同一の符号を付した。380は
上記した式(22)で得られる期間TB を演算する演算
回路であり、内部に電圧降下分のデータVDa、VDbを保
持し、入力電圧Vin、出力電圧Vo 、D/fを入力して
式(22)の演算を行ない、これらにより期間TB を出
力する。また、この演算回路380には、主スイッチ用
のMOSトランジスタ10と同期をとるために三角波発
生器160の出力信号が取り込まれている。270は演
算回路350の出力と主スイッチ用MOSトランジスタ
10のオフ期間の論理積をとるアンド回路である。この
アンド回路270によって、インバータ100から整流
用MOSトランジスタ30を導通させる信号(HIG
H)が出力していても、演算回路360の出力がHIG
Hとなる期間のみ、その整流用MOSトランジスタ30
が導通される。
【0090】図11は図10の演算回路380を具体化
した昇降圧チョッパの構成を示すブロック図である。3
01、320、330、240、250は図2における
同一符号の演算部、比較器と同じである。
【0091】図12は図11に示した昇降圧チョッパの
動作を説明するための波形図である。入力電圧Vinと出
力電圧Vo と主スイッチ用MOSトランジスタ10のデ
ューティ比を決めている誤差増幅器130の出力電圧V
D を検出するとともに、電圧降下分VDa、VDbと三角波
発生器160の出力である三角波のピーク電圧Vpをも
ちいて、(22)式の演算を行ない、その結果の演算部
240の出力と三角波発生器160の出力三角波とを比
較器250で比較することにより、主スイッチ用MOS
トランジスタ10のオフ期間におけるチョークコイル6
0に流れる電流が正である期間を求める。この比較器2
50の出力と主スイッチ用MOSトランジスタ10のオ
フ期間であるインバータ100の出力(HIGH)とを
アンド回路270に入力させて、その論理積をとる。以
上により、整流用MOSトランジスタ30のゲート信号
を得る。
【0092】チョークコイル60を流れる電流が連続期
間になると、比較器250の出力パルスのオン期間(H
IGH)がインバータ100の出力パルスのオン期間
(HIGH)より長くなる場合(誤差による)がある
が、アンド回路270によって、図12に点線で示すよ
うに、MOSトランジスタ30の駆動パルスがMOSト
ランジスタ10のオフ期間と一致する。
【0093】このように、整流用としてMOSトランジ
スタ30を用いたとき、ダイオードを用いた場合と同様
に、逆方向に電流を流すことなく、高効率を実現するこ
とができる。図22で図示していた整流用ダイオード3
5は不要となる。
【0094】(第5実施例:昇圧チョッパ)図24の昇
圧チョッパにおいて、軽負荷時は、チョークコイル60
の電流が0以下になるので、整流用MOSトランジスタ
30を駆動していなかった。しかし、チョークコイル6
0の電流が0以下になる不連続期間が判明すれば、MO
Sトランジスタ10がオフしている期間内において、そ
の不連続期間は整流用MOSトランジスタ30を駆動し
ないようにして逆流による損失を防止するとともに、そ
のMOSトランジスタ30の低い順方向電圧降下のみを
利用して損失を低減することができ、整流用ダイオード
35を回路から外すことができる。
【0095】図30に、前記不連続期間の動作波形を示
す。これは、図24の回路において、負荷が軽くなり、
比較器120の出力パルスのパルス幅が狭くなって、チ
ョークコイル60の電流が不連続となった場合を説明す
る波形図である。TA はMOSトランジスタ10のオン
期間、TB はダイオード35の導通期間である。
【0096】期間TA におけるチョークコイル60の電
流の傾きΔIA は、次の(23)式で示される。 ΔIA =(Vin−VDa)/L ・・(23) この(23)式中、Lはチョークコイル60の励磁イン
ダクタンス、Vinは入力電源90の電圧、VDaは入力電
源90からチョークコイル60までの電圧降下、Vo
出力電圧である。また、期間TB におけるダイオード3
5の電流の傾きΔIB は、次の(24)式で示される。 ΔIB =(Vo −Vin+VDb)/L ・・(24) ここで、VDbはダイオード35(つまりMOSトランジ
スタ30)の電圧降下である。
【0097】電流の傾きΔIA とΔIB とは次の(2
5)式で示す関係がある。 ΔIA ・TA =ΔIB ・TB ・・(25) さらに、期間TA は次の(26)式で表される。 TA =D/f ・・(26) ここで、DはMOSトランジスタ10のデューティ比、
fはスイッチング周波数である。
【0098】よって、期間TB は前記の式(23)〜
(26)より、次の(27)式のようになる。 TB =[(Vin−VDa)/L]・[D/f]/ [(Vo −Vin+VDb)/L] =(Vin−VDa)・(D/f)/(Vo −Vin+VDb) ・・(27) 以上のことから、整流用のMOSトランジスタ30を主
スイッチ用のMOSトランジスタ10がオフの期間のう
ち、式(27)で示される期間のみオンさせることよ
り、チョークコイル60において電流を逆方向に流すこ
となく、前記MOSトランジスタ30の低い順方向電圧
降下を利用して、損失を低減し、高効率な同期整流回路
を実現できる。
【0099】図13は上記原理を利用した昇圧チョッパ
の構成を示すブロック図である。前述の図24における
ものと同一のものには同一の符号を付した。390は上
記した式(27)で得られる期間TB を演算する演算回
路であり、内部に電圧降下分のデータVDa、VDbを保持
し、入力電圧Vin、出力電圧Vo 、時間D/fを入力し
て式(27)の演算を行ない、これらにより期間TB
出力する。また、この演算回路390には、主スイッチ
用のMOSトランジスタ10と同期をとるために三角波
発生器160の出力信号が取り込まれている。270は
演算回路350の出力と主スイッチ用MOSトランジス
タ10のオフ期間の論理積をとるアンド回路である。こ
のアンド回路270によって、インバータ100から整
流用MOSトランジスタ30を導通させる信号(HIG
H)が出力していても、演算回路360の出力がHIG
Hとなる期間のみ、その整流用MOSトランジスタ30
が導通される。
【0100】図11は図10の演算回路380を具体化
した昇降圧チョッパの構成を示すブロック図である。3
32は演算部331と330(図2に示したものと同
じ)からなる演算部である。前者の演算部331は演算
部330によって出力電圧Voとダイオード35の電圧
降下分VDbを加算した出力から、入力電圧Vinを誤差増
幅器235で差し引く演算部である。他の301、32
0、330、240、250は図2における同一符号の
演算部、比較器と同じである。
【0101】図15は図14に示した昇圧チョッパの動
作を説明するための波形図である。入力電圧Vinと出力
電圧Vo と主スイッチ用MOSトランジスタ10のデュ
ーティ比を決めている誤差増幅器130の出力電圧VD
を検出するとともに、電圧降下分VDa、VDbと三角波発
生器160の出力である三角波のピーク電圧Vpをもち
いて、(27)式の演算を行ない、その結果の演算部2
40の出力と三角波発生器160の出力三角波とを比較
器250で比較することにより、主スイッチ用MOSト
ランジスタ10のオフ期間におけるチョークコイル60
に流れる電流が正である期間を求める。この比較器25
0の出力と主スイッチ用MOSトランジスタ10のオフ
期間であるインバータ100の出力(HIGH)とをア
ンド回路270に入力させて、その論理積をとる。以上
により、整流用MOSトランジスタ30のゲート信号を
得る。
【0102】チョークコイル60を流れる電流が連続期
間になると、比較器250の出力パルスのオン期間(H
IGH)がインバータ100の出力パルスのオン期間
(HIGH)より長くなる場合(誤差による)がある
が、アンド回路270によって、図15に点線で示すよ
うに、MOSトランジスタ30の駆動パルスがMOSト
ランジスタ10のオフ期間と一致する。
【0103】このように、整流用用としてMOSトラン
ジスタ30を用いたとき、ダイオードを用いた場合と同
様に、逆方向に電流を流すことなく、高効率を実現する
ことができる。図24で図示していた整流用ダイオード
35は不要となる。
【0104】なお、以上の各実施例において、電圧
Da、VDb(各実施例によって定義が異なる場合があ
る)は固定として演算回路350、360、370、3
80、390の内部に設定したが、これを直接検出して
取り込むこともでき、また負荷電流に依存する場合に
は、その負荷電流に応じて補正させるように構成するこ
ともできる。
【0105】
【発明の効果】以上から本発明によれば、次のような効
果がある。フォワード形DC−DCコンバータにおいて
は、演算で得た期間TB の間だけ主スイッチ用素子のオ
フ時点からフライホイール用MOSトランジスタをオン
させ、その後はオフさせるので、チョークコイルによる
逆流は発生しない。したがって、出力電流に拘らず同期
整流を行なうことができ、電力変換効率の低下を防止す
ることができるとともに、フライホイール用のダイオー
ドが不要となる。また、この期間TB を示す信号と主ス
イッチ用素子のオフ期間を示す信号との論理積を示す信
号によりフライホイール用MOSトランジスタを駆動さ
せることより、期間TB を示す信号に誤差がある場合の
不都合を防止できる。
【0106】フライバック形DC−DCコンバータにお
いては、演算で得た期間TB の間だけ主スイッチ用素子
のオフ時点から整流用MOSトランジスタをオンさせ、
その後はオフさせるので、トランスの2次巻線による逆
流は発生しない。したがって、出力電流に拘らず同期整
流を行なうことができ、電力変換効率の低下を防止する
ことができるとともに、整流用のダイオードが不要とな
る。また、この期間TB を示す信号と主スイッチ用素子
のオフ期間を示す信号との論理積を示す信号により整流
用MOSトランジスタを駆動させることより、期間TB
を示す信号に誤差がある場合の不都合を防止できる。
【0107】降圧チョッパ形DC−DCコンバータにお
いては、演算で得た期間TB の間だけ主スイッチ用素子
のオフ時点からフライホイール用MOSトランジスタを
オンさせ、その後はオフさせるので、チョークコイルに
よる逆流は発生しない。したがって、出力電流に拘らず
同期整流を行なうことができ、電力変換効率の低下を防
止することができるとともに、フライホイール用のダイ
オードが不要となる。また、この期間TB を示す信号と
主スイッチ用素子のオフ期間を示す信号との論理積を示
す信号によりフライホイール用MOSトランジスタを駆
動させることより、期間TB を示す信号に誤差がある場
合の不都合を防止できる。
【0108】昇降圧チョッパ形DC−DCコンバータに
おいては、演算で得た期間TB の間だけ主スイッチ用素
子のオフ時点から整流用MOSトランジスタをオンさ
せ、その後はオフさせるので、チョークコイルによる逆
流は発生しない。したがって、出力電流に拘らず同期整
流を行なうことができ、電力変換効率の低下を防止する
ことができるとともに、整流用のダイオードが不要とな
る。また、この期間TBを示す信号と主スイッチ用素子
のオフ期間を示す信号との論理積を示す信号により整流
用MOSトランジスタを駆動させることより、期間TB
を示す信号に誤差がある場合の不都合を防止できる。
【0109】昇圧チョッパ形DC−DCコンバータにお
いても、演算で得た期間TB の間だけ主スイッチ用素子
のオフ時点から整流用MOSトランジスタをオンさせ、
その後はオフさせるので、チョークコイルによる逆流は
発生しない。したがって、出力電流に拘らず同期整流を
行なうことができ、電力変換効率の低下を防止すること
ができるとともに、整流用のダイオードが不要となる。
また、この期間TB を示す信号と主スイッチ用素子のオ
フ期間を示す信号との論理積を示す信号により整流用M
OSトランジスタを駆動させることより、期間TB を示
す信号に誤差がある場合の不都合を防止できる。
【図面の簡単な説明】
【図1】 本発明の第1実施例の1石フォワード形DC
−DCコンバータの構成を示すブロック図である。
【図2】 第1実施例のコンバータの演算回路350を
具体化した構成を示す回路図である。
【図3】 図2に示したコンバータの動作波形図であ
る。
【図4】 本発明の第2実施例のフライバック形DC−
DCコンバータの構成を示すブロック図である。
【図5】 第2実施例のコンバータの演算回路360を
具体化した構成を示す回路図である。
【図6】 図5に示したコンバータの動作波形図であ
る。
【図7】 本発明の第3実施例の降圧チョッパ形DC−
DCコンバータの構成を示すブロック図である。
【図8】 第3実施例のコンバータの演算回路370を
具体化した構成を示す回路図である。
【図9】 図8に示したコンバータの動作波形図であ
る。
【図10】 本発明の第4実施例の昇降圧チョッパ形D
C−DCコンバータの構成を示すブロック図である。
【図11】 第4実施例のコンバータの演算回路380
を具体化した構成を示す回路図である。
【図12】 図12に示したコンバータの動作波形図で
ある。
【図13】 本発明の第5実施例の昇圧チョッパ形DC
−DCコンバータの構成を示すブロック図である。
【図14】 第5実施例のコンバータの演算回路390
を具体化した構成を示す回路図である。
【図15】 図14に示したコンバータの動作波形図で
ある。
【図16】 従来の1石フォワード形DC−DCコンバ
ータの構成を示すブロック図である。
【図17】 図16のコンバータの動作波形図である。
【図18】 従来のフライバック形DC−DCコンバー
タの構成を示すブロック図である。
【図19】 図18のコンバータの動作波形図である。
【図20】 従来の降圧チョッパ形DC−DCコンバー
タの構成を示すブロック図である。
【図21】 図20のコンバータの動作波形図である。
【図22】 従来の昇降圧チョッパ形DC−DCコンバ
ータの構成を示すブロック図である。
【図23】 図22のコンバータの動作波形図である。
【図24】 従来の昇圧チョッパ形DC−DCコンバー
タの構成を示すブロック図である。
【図25】 図24のコンバータの動作波形図である。
【図26】 図1に示した従来の1石フォワード形DC
−DCコンバータの不連続期間を説明するための動作波
形図である。
【図27】 図3に示した従来のフライバック形DC−
DCコンバータの不連続期間を説明するための動作波形
図である。
【図28】 図5に示した従来の降圧チョッパ形DC−
DCコンバータの不連続期間を説明するための動作波形
図である。
【図29】 図7に示した従来の昇降圧チョッパ形DC
−DCコンバータの不連続期間を説明するための動作波
形図である。
【図30】 図9に示した従来の昇圧チョッパ形DC−
DCコンバータの不連続期間を説明するための動作波形
図である。
【符号の説明】
10:主スイッチ用のMOSトランジスタ、20:トラ
ンス、21:1次巻線、22:2次巻線、25:トラン
ス、26:1次巻線、27:2次巻線、30:整流用の
MOSトランジスタ、35:整流用のダイオード、4
0:フライホイール用のMOSトランジスタ、50:フ
ライホイール用のダイオード、60:チョークコイル、
70:コンデンサ、90:入力電源、100:インバー
タ、80:制御回路、120:比較器、130:誤差増
幅器、150:出力電圧設定用基準電圧源、160:三
角波発生器、350、360、370、380、39
0:期間TB を演算するための演算回路、300、30
1、305、310、320、330、331、33
2、340、341、342、345:演算部、20
0、210、220、230、235:誤差増幅器、2
40:乗除算器、270:アンド回路。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】入力電源が接続される第1の巻線および第
    2の巻線を有するトランス、該第1の巻線に接続された
    主スイッチ用素子、上記第2の巻線に接続された整流用
    素子、該整流用素子の出力側接続されたコンデンサとチ
    ョークコイルからなる出力フィルタ回路、および上記整
    流用素子と上記出力フィルタ回路の間に接続されたフラ
    イホイール用素子を具備し、上記フライホイール用素子
    としてMOSトランジスタを使用し、出力電圧を検出し
    て上記主スイッチ用素子を周期的にオン/オフ制御する
    フォワード形のDC−DCコンバータにおいて、 期間TB を、 TB =(n・Vin−VDa−Vo )・(D/f)/(Vo
    +VDb) (但し、Dは上記主スイッチ用素子のデューティ比、f
    は上記スイッチ用素子のスイッチング周波数、nは上記
    第1、第2の巻線の巻数比、Vinは入力電圧、Vo は出
    力電圧、VDaは上記入力電源から上記チョークコイルに
    至る経路の第1の電圧降下、VDbは上記フライホイール
    用素子での第2の電圧降下)で得て、上記期間TB の間
    だけ、上記主スイッチ用素子のオフ時点から上記フライ
    ホイール用素子をオンさせるようにしたことを特徴とす
    るDC−DCコンバータ。
  2. 【請求項2】上記入力電圧、上記出力電圧、出力電圧設
    定値と上記出力電圧との誤差信号、上記主スイッチ用素
    子のスイッチング周波数を決める信号を入力し、上記巻
    数比、上記第1、第2の電圧降下を内部設定して、上記
    期間TB を演算する演算回路と、 該演算回路の出力と上記主スイッチ用素子のオフ期間を
    示す信号との論理積をとり、その出力を上記フライホイ
    ール素子の駆動信号とする論理回路と、 を具備することを請求項1記載のDC−DCコンバー
    タ。
  3. 【請求項3】入力電源が接続される第1の巻線および第
    2の巻線を有するトランス、該第1の巻線に接続された
    主スイッチ用素子、上記第2の巻線に接続された整流用
    素子、および該整流用素子の出力側に接続された出力フ
    ィルタとしてのコンデンサを具備し、上記整流用素子と
    してMOSトランジスタを使用し、出力電圧を検出して
    上記主スイッチ用素子を周期的にオン/オフ制御するフ
    ライバック形のDC−DCコンバータにおいて、 期間TB を、 TB =(Vin−VDa)n2 ・(D/f)/(Vo
    Db) (但し、Dは上記主スイッチ用素子のデューティ比、f
    は上記スイッチ用素子のスイッチング周波数、nは上記
    第1、第2の巻線の巻数比、Vinは入力電圧、Vo は出
    力電圧、VDaは上記入力電源から上記第1の巻線に至る
    経路の第1の電圧降下、VDbは上記整流用素子での第2
    の電圧降下)で得て、上記期間TB の間だけ、上記主ス
    イッチ用素子のオフ時点から上記整流用素子をオンさせ
    るようにしたことを特徴とするDC−DCコンバータ。
  4. 【請求項4】上記入力電圧、上記出力電圧、出力電圧設
    定値と上記出力電圧との誤差信号、上記主スイッチ用素
    子のスイッチング周波数を決める信号を入力し、上記巻
    数比、上記第1、第2の電圧降下を内部設定して、上記
    期間TB を演算する演算回路と、 該演算回路の出力と上記主スイッチ用素子のオフ期間を
    示す信号との論理積をとり、その出力を上記整流用素子
    の駆動信号とする論理回路と、 を具備することを請求項3記載のDC−DCコンバー
    タ。
  5. 【請求項5】入力電源が接続される主スイッチ用素子、
    チョークコイルとコンデンサからなる出力フィルタ回
    路、および上記主スイッチ用素子と上記出力フィルタ回
    路との間に接続されたフライホイール用素子を具備し、
    上記フライホイール用素子としてMOSトランジスタを
    使用し、出力電圧を検出して上記主スイッチ用素子を周
    期的にオン/オフ制御する降圧チョッパ形のDC−DC
    コンバータにおいて、 期間TB を、 TB =(Vin−VDa−Vo )・(D/f)/(Vo +V
    Db) (但し、Dは上記主スイッチ用素子のデューティ比、f
    は上記スイッチ用素子のスイッチング周波数、Vinは入
    力電圧、Vo は出力電圧、VDaは上記入力電源から上記
    チョークコイルに至る経路の第1の電圧降下、VDbは上
    記フライホイール用素子での第2の電圧降下)で得て、
    上記期間TB の間だけ、上記主スイッチ用素子のオフ時
    点から上記フライホイール用素子をオンさせるようにし
    たことを特徴とするDC−DCコンバータ。
  6. 【請求項6】上記入力電圧、上記出力電圧、出力電圧設
    定値と上記出力電圧との誤差信号、上記主スイッチ用素
    子のスイッチング周波数を決める信号を入力し、上記第
    1、第2の電圧降下を内部設定して、上記期間TB を演
    算する演算回路と、 該演算回路の出力と上記主スイッチ用素子のオフ期間を
    示す信号との論理積をとり、その出力を上記フライホイ
    ール用素子の駆動信号とする論理回路と、 を具備することを請求項5記載のDC−DCコンバー
    タ。
  7. 【請求項7】入力電源が接続される主スイッチ用素子、
    該主スイッチと上記入力電源とを含むループが形成され
    るように接続されるチョークコイル、出力フィルタとし
    て働くコンデンサ、該コンデンサと上記チョークコイル
    を含むループが形成されるように接続される整流用素子
    を具備し、上記整流用素子としてMOSトランジスタを
    使用し、出力電圧を検出して上記主スイッチ用素子を周
    期的にオン/オフ制御する昇降圧チョッパ形のDC−D
    Cコンバータにおいて、 期間TB を、 TB =(Vin−VDa)・(D/f)/(Vo +VDb) (但し、Dは上記主スイッチ用素子のデューティ比、f
    は上記スイッチ用素子のスイッチング周波数、Vinは入
    力電圧、Vo は出力電圧、VDaは上記入力電源から上記
    チョークコイルに至る経路の第1の電圧降下、VDbは上
    記整流用素子での第2の電圧降下)で得て、上記期間T
    B の間だけ、上記主スイッチ用素子のオフ時点から上記
    整流用素子をオンさせるようにしたことを特徴とするD
    C−DCコンバータ。
  8. 【請求項8】上記入力電圧、上記出力電圧、出力電圧設
    定値と出力電圧との誤差信号、上記主スイッチ用素子の
    スイッチング周波数を決める信号を入力し、上記第1、
    第2の電圧降下を内部設定して、上記期間TB を演算す
    る演算回路と、 該演算回路の出力と上記主スイッチ用素子のオフ期間を
    示す信号との論理積をとり、その出力を上記整流用素子
    の駆動信号とする論理回路と、 を具備することを請求項7記載のDC−DCコンバー
    タ。
  9. 【請求項9】入力電源が接続される主スイッチ用素子、
    該主スイッチと上記入力電源とを含むループが形成され
    るように接続されるチョークコイル、出力フィルタとし
    て働くコンデンサ、該コンデンサと上記主スイッチ用素
    子を含むループが形成されるように接続される整流用素
    子を具備し、上記整流用素子としてMOSトランジスタ
    を使用し、出力電圧を検出して上記主スイッチ用素子を
    周期的にオン/オフ制御する昇圧チョッパ形のDC−D
    Cコンバータにおいて、 期間TB を、 TB =(Vin−VDa)・(D/f)/(Vo −Vin+V
    Db) (但し、Dは上記主スイッチ用素子のデューティ比、f
    は上記スイッチ用素子のスイッチング周波数、Vinは入
    力電圧、Vo は出力電圧、VDaは上記入力電源から上記
    チョークコイルに至る経路の第1の電圧降下、VDbは上
    記整流用素子での第2の電圧降下)で得て、上記期間T
    B の間だけ、上記主スイッチ用素子のオフ時点から上記
    整流用素子をオンさせるようにしたことを特徴とするD
    C−DCコンバータ。
  10. 【請求項10】上記入力電圧、上記出力電圧、出力電圧
    設定値と出力電圧との誤差信号、上記主スイッチ用素子
    のスイッチング周波数を決める信号を入力し、上記第
    1、第2の電圧降下を内部設定して、上記期間TB を演
    算する演算回路と、 該演算回路の出力と上記主スイッチ用素子のオフ期間を
    示す信号との論理積をとり、その出力を上記整流用素子
    の駆動信号とする論理回路と、 を具備することを請求項9記載のDC−DCコンバー
    タ。
JP25124494A 1994-09-20 1994-09-20 Dc−dcコンバータ Withdrawn JPH0898523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25124494A JPH0898523A (ja) 1994-09-20 1994-09-20 Dc−dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25124494A JPH0898523A (ja) 1994-09-20 1994-09-20 Dc−dcコンバータ

Publications (1)

Publication Number Publication Date
JPH0898523A true JPH0898523A (ja) 1996-04-12

Family

ID=17219882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25124494A Withdrawn JPH0898523A (ja) 1994-09-20 1994-09-20 Dc−dcコンバータ

Country Status (1)

Country Link
JP (1) JPH0898523A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997044884A1 (fr) * 1996-05-21 1997-11-27 Hitachi, Ltd. Circuit d'alimentation a decoupage
JPH11235022A (ja) * 1998-02-10 1999-08-27 Sharp Corp 同期整流回路
JP2003244943A (ja) * 2002-02-13 2003-08-29 Honda Motor Co Ltd 電源装置の昇圧装置
JP2006042536A (ja) * 2004-07-28 2006-02-09 Toyota Central Res & Dev Lab Inc Dc/dcコンバータの制御システム
JP2007181338A (ja) * 2005-12-28 2007-07-12 Honda Motor Co Ltd 昇圧装置
JP2007300799A (ja) * 2002-09-18 2007-11-15 Toyota Motor Corp 電圧変換装置、電圧変換方法、電圧変換の制御をコンピュータに実行させるためのプログラムを記録したコンピュータ読取り可能な記録媒体
JP2007318909A (ja) * 2006-05-25 2007-12-06 Nec Computertechno Ltd スイッチング電源及びその電源制御部
JP2013090432A (ja) * 2011-10-18 2013-05-13 Fuji Electric Co Ltd フォワード形直流−直流変換装置
US8665613B2 (en) 2005-03-11 2014-03-04 Nxp B.V. Switched mode power converter and method of operation thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997044884A1 (fr) * 1996-05-21 1997-11-27 Hitachi, Ltd. Circuit d'alimentation a decoupage
JPH11235022A (ja) * 1998-02-10 1999-08-27 Sharp Corp 同期整流回路
JP2003244943A (ja) * 2002-02-13 2003-08-29 Honda Motor Co Ltd 電源装置の昇圧装置
JP2007300799A (ja) * 2002-09-18 2007-11-15 Toyota Motor Corp 電圧変換装置、電圧変換方法、電圧変換の制御をコンピュータに実行させるためのプログラムを記録したコンピュータ読取り可能な記録媒体
JP2006042536A (ja) * 2004-07-28 2006-02-09 Toyota Central Res & Dev Lab Inc Dc/dcコンバータの制御システム
JP4545508B2 (ja) * 2004-07-28 2010-09-15 株式会社豊田中央研究所 Dc/dcコンバータの制御システム
US8665613B2 (en) 2005-03-11 2014-03-04 Nxp B.V. Switched mode power converter and method of operation thereof
JP2007181338A (ja) * 2005-12-28 2007-07-12 Honda Motor Co Ltd 昇圧装置
JP2007318909A (ja) * 2006-05-25 2007-12-06 Nec Computertechno Ltd スイッチング電源及びその電源制御部
JP2013090432A (ja) * 2011-10-18 2013-05-13 Fuji Electric Co Ltd フォワード形直流−直流変換装置
US9276482B2 (en) 2011-10-18 2016-03-01 Fuji Electric Co., Ltd. Forward type DC-DC converter

Similar Documents

Publication Publication Date Title
EP3537585B1 (en) Switched-capacitor converter with interleaved half bridges
US8212539B2 (en) Interleaved converter
US7110265B2 (en) Non-isolated DC-DC converters with direct primary to load current
JP5914989B2 (ja) スイッチング電源装置
US7272020B2 (en) Isolated, current-fed, pulse width modulation, DC-DC converter
JP3164838B2 (ja) スイッチング回路及びそれを用いた変換装置、力率改善電源装置
US8866450B2 (en) Electronic device and method for DC-DC conversion
US8242758B2 (en) Converter and driving method thereof
JPH05316721A (ja) 並列制御型dc/dcコンバータ
JP3829753B2 (ja) Dc−dcコンバータ
US20110038180A1 (en) Resonant power converter with half bridge and full bridge operations and method for control thereof
WO2005025043A1 (ja) 同期整流型dc−dcコンバータ
JP2003189602A (ja) Dc−dcコンバータおよびそれを用いた電子装置
JPH11235022A (ja) 同期整流回路
US6535407B1 (en) DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit
JP5849599B2 (ja) フォワード形直流−直流変換装置
JP4252269B2 (ja) 多出力dc−dcコンバータ
JP3528920B2 (ja) スイッチング電源装置
JPH0898523A (ja) Dc−dcコンバータ
JPH06103984B2 (ja) 昇降圧チョッパ装置
JPH08130871A (ja) Dc−dcコンバータ
JP2001309646A (ja) スイッチング電源装置
JP3493256B2 (ja) スイッチング電源
JP2004173381A (ja) スイッチング電源装置
JPS6232707B2 (ja)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011120