JP2007318909A - スイッチング電源及びその電源制御部 - Google Patents

スイッチング電源及びその電源制御部 Download PDF

Info

Publication number
JP2007318909A
JP2007318909A JP2006145474A JP2006145474A JP2007318909A JP 2007318909 A JP2007318909 A JP 2007318909A JP 2006145474 A JP2006145474 A JP 2006145474A JP 2006145474 A JP2006145474 A JP 2006145474A JP 2007318909 A JP2007318909 A JP 2007318909A
Authority
JP
Japan
Prior art keywords
power supply
voltage
switching power
pair
synchronous rectification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006145474A
Other languages
English (en)
Inventor
Tsutomu Ando
勉 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2006145474A priority Critical patent/JP2007318909A/ja
Publication of JP2007318909A publication Critical patent/JP2007318909A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】 簡易な構成でありながら、同期整流スイッチング素子に流れ込む逆電流を防止することができるスイッチング電源を提供する。
【解決手段】 出力電圧と第1の基準電圧Vref1との差に基づく電圧を生成するアンプ11の出力と第2の基準電圧Vref2とを比較するコンパレータ17と、コンパレータの出力と同期整流スイッチング素子56へ供給される反転パルス信号との論理積を求めるアンド回路18とを設ける。負荷電流が所定の電流値を下回るとコンパレータの出力がローに反転し、アンド回路が反転パルス信号を阻止する。
【選択図】 図1

Description

本発明は、スイッチング電源に関し、特に、同期整流スイッチング素子を備えたスイッチング電源及びその電源制御部に関する。
従来の同期整流スイッチング素子を備えたスイッチング電源の一例を図5に示す。
図示のスイッチング電源は、トランス51と、トランス51の一次巻線に印加する電圧を制御する主スイッチング素子52と、トランス51の一次巻線に電圧を印加する直流電源53に並列に接続される入力コンデンサ54と、トランス51の二次巻線に生じた電圧を整流する一対の同期整流スイッチング素子55,56と、負荷57に供給される出力電圧を平滑化するチョークコイル58及び出力コンデンサ59と、電源制御部60とを有している。
電源制御部60は、出力電圧と基準電圧Vrefとの差に応じたフィードバック電圧を生成するアンプ61と、アンプ61の出力と内部生成した三角波とに基づいて主スイッチング素子52と同期整流スイッチング素子55,56とを制御するためのパルス信号を生成するパルス幅制御部62とを有している。
次に、このスイッチング電源の動作について説明する。
まず、主スイッチング素子52は、直流電源53の直流電圧を高周波の矩形波電圧に変換してトランス51の一次巻線に印加する。トランス51は、一次巻線に印加された高周波の矩形波電圧を降圧し、降圧された高周波の矩形波電圧を二次巻線側に発生させる。同期整流スイッチング素子55,56は、トランス51の二次巻線に生じた降圧された矩形波電圧を整流する。チョークコイル58及び出力コンデンサ59は、同期整流スイッチング素子55,56により整流された電圧を平滑化し、出力電圧として負荷57へ供給する。アンプ61は、出力電圧と基準電圧Vrefとを比較し、その差に応じたフィードバック電圧を生成する。パルス幅制御部62は、フィードバック電圧と内部生成した三角波とを比較し、フィードバック電圧に応じたパルス幅のパルス信号及びそれを反転した反転パルス信号を生成する。パルス幅制御部62は、生成したパルス信号を主スイッチング素子52及び同期整流スイッチング素子55に供給し、反転パルス信号を同期整流スイッチング素子56へ供給する。主スイッチング素子52は、パルス幅制御部62からのパルス信号に応じて、上述したように直流電源53の直流電圧を高周波の矩形波電圧に変換する。また、同期整流スイッチング素子55,56は、それぞれパルス幅制御部62からのパルス信号と反転パルス信号とに応じてオン/オフし、トランス51の二次巻線に生じる矩形波電圧を整流する。
さて、この種のスイッチング電源は、大電流を取り出したり、信頼性を向上させたりする目的で、同一構成の他のスイッチング電源と並列接続して用いられることがある。そのような場合に、各スイッチング電源の出力電圧に差があると、出力電圧の高いスイッチング電源から出力電圧の低いスイッチング電源へと電流(逆電流)が流れ込むことになる。このとき、出力電圧が他のスイッチング電源よりも高いスイッチング電源は、定格値以上の負荷電流を出力し、その結果、出力電圧が他のスイッチング電源よりも低いスイッチング電源の同期整流スイッチング素子56に過大な電流が流れることになる。
他のスイッチング電源から流れ込む電流による悪影響を防止することができる従来のスイッチング電源としては、同期整流スイッチング素子を流れる電流を検出するカレントトランスと、このカレントトランスが他のスイッチング電源からの逆電流を検出したときに同期整流スイッチング素子をオフにする整流スイッチング素子停止回路とを備えたものがある(例えば、特許文献1参照。)。
特開2002−84756号公報
上述したように、従来のスイッチング電源には、並列接続運転したときに他のスイッチング電源からの電流が流れ込む恐れがある。そして、このような逆電流による悪影響を、カレントトランスを用いて防止するようにしたものが既に提案されている。
しかしながら、従来のカレントトランスを用いて逆電流の悪影響を防止するスイッチング電源は、フライホイール側同期整流素子(図5の同期整流スイッチング素子56に相当)を有しておらず、そのような素子をに流れる逆電流を防止することができないという問題点がある。
また、カレントトランス及び整流スイッチング素子停止回路を用いて逆電流による影響を阻止する構成は、現実に発生した逆電流を検出するものであって、逆電流の発生を防止(予防)することができないという問題点がある。
さらに、カレントトランス及び整流スイッチング素子停止回路を用いる構成は、複雑で部品点数が多いという問題点もある。そして、この問題は、大電流を取り出すようにスイッチング電源を構成する場合に特に大きくなる。
本願発明は、簡易な構成でありながら、(フライホイール側)同期整流スイッチング素子に流れ込む逆電流を防止することができるスイッチング電源及びその電源制御部を提供することを目的とする。
なお、特開2004-21356号公報には、コンパレーター及びアンド回路を用いて同期整流スイッチング素子への制御信号を阻止する構成が示されているが、これらの回路はソフトスタートと呼ばれる動作を実現するためのものであって、逆流電流の発生を防止するものではない。つまり、同公報に記載されたコンパレータ13−1,13−2は、スタート/ストップ信号に基づいて動作するものであって、出力電圧とは無関係に動作するよう構成されている。したがって、同公報は、本願発明の目的及びそれを達成するための手段について、何ら開示するものでも示唆するものもない。
本発明の第1の要旨は、一対の同期整流用スイッチング素子を備えたスイッチング電源において、出力電圧が所定の電圧を上回ったときに前記一対の同期整流スイッチング素子の一方を停止させるための停止制御部を備えていることを特徴とする。
具体的には、前記停止制御部は、前記出力電圧に基づいて生成された比較用電圧と前記所定の電圧に基づいて定められた基準電圧とを比較するコンパレーターと、該コンパレーターの出力と前記一対の同期整流スイッチング素子の一方の動作を制御するための駆動制御信号との論理積を求め、当該論理積を前記一対の同期整流スイッチング素子の一方へ前記駆動制御信号に代えて供給するアンド回路と、を有することを特徴としている。
また、本発明の第2の要旨は、トランスと、一対の同期整流スイッチング素子と、を備えたスイッチング電源に用いられる電源制御部において、前記トランスの一次側に流れる電流に基づく検出電圧と、前記スイッチング電源の出力電圧とに基づいて、前記一対の同期整流スイッチング素子を制御するための一対のパルス信号を発生するパルス信号発生部と、前記出力電圧が所定の電圧を上回ったときに前記一対のパルス信号の一方を阻止する停止制御部と、を備えていることを特徴とする。
本発明によれば、出力電圧が所定の電圧を上回った場合に、(フリーホイール側)同期整流スイッチング素子をオフさせるようにしたことで、負荷側からスイッチング電源へと流れる逆電流を防止できる。これにより、複数のスイッチング電源を並列接続運転する場合の信頼性を向上させることができる。
また、本発明によれば、簡易な構成で、負荷側からスイッチング電源へと流れる逆電流を防止することができる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
図1に本発明の一実施の形態に係るスイッチング電源100の構成を示す。図1において、スイッチング電源100は、同一構成の他のスイッチング電源110とともに負荷57に接続されている。負荷57は、例えば、情報処理機器であって、スイッチング電源100,110は、その電源装置として用いられている。
図1のスイッチング電源100は、図5に示す従来のスイッチング電源の構成と比べると、電源制御部60が、電源制御部10に置き換えられている点で異なっている。
電源制御部10は、スイッチング電源100の出力電圧と第1の基準電圧Vref1との差に応じたフィードバック電圧(比較用電圧)を生成するアンプ11と、トランス51の一次巻線に流れる電流を検出し、検出した電流に応じた検出電圧を出力する電流検出器12と、アンプ11の出力電圧と電流検出器からの検出電圧との差電圧を分圧する一対の抵抗器13,14と、抵抗器13,14により分圧された分圧電圧と内部生成した三角波とに基づいて主スイッチング素子52と同期整流スイッチング素子55,56とを制御するためのパルス信号及び反転パルス信号を生成するパルス幅制御部15と、アンプ11の出力電圧と第2の基準電圧Vref2とに基づいてパルス幅制御部15から同期整流スイッチング素子56へ出力される反転パルス信号を阻止する停止制御部16とを有している。
停止制御部16は、アンプ11の出力電圧と第2の基準電圧Vref2とを比較するコンパレーター17と、コンパレータの出力とパルス幅制御部15からの反転パルス信号との論理積を求め、求めた論理積を同期整流スイッチング素子56へ供給するアンド回路18とを有している。
次に、スイッチング電源100の動作について説明する。
スイッチング素子52は、直流電源53からの直流電圧を高周波の矩形波電圧に変換して、トランス51の一次巻線に印加する。トランス51は、一次巻線に印加された高周波の矩形波電圧を降圧し、二次巻線に降圧された高周波の矩形波電圧を出現させる。同期整流スイッチング素子55,56は、交互にオン・オフするようスイッチング制御され、降圧された高周波の矩形波電圧を全波整流する。チョークコイル58及び出力コンデンサ59は、整流された電圧を平滑化し出力電圧として負荷57へ供給する。
電源制御部10は、出力電圧が予め定められた値となるように、主スイッチング素子52を制御し、同期整流スイッチング素子55,56を制御する。
詳述すると、アンプ11は、スイッチング電源100の出力電圧と第1の基準電圧12とを比較し、その差に応じた電圧を出力する。一対の抵抗器13,14は、電流検出器12からの検出電圧とアンプ11の出力電圧との差電圧を分圧する。パルス幅制御部15は、一対の抵抗器13,14により生成された分圧電圧と、内部生成した三角波とに基づいて所定周期のパルス信号及びそれを反転し他反転パルス信号を生成する。パルスの幅は、分圧電圧に応じて変化する。
パルス幅制御部15からのパルス信号は、主スイッチング素子52及び同期整流スイッチング素子55を駆動制御するためにこれらスイッチング素子52,55へ出力される。反転パルス信号は、同期整流スイッチング素子56を駆動制御するため、アンド回路18を介して同期整流スイッチング素子56へ出力される。
アンプ11の出力電圧は、また、コンパレーター17に供給される。コンパレーター17は、第2の基準電圧Vref2とアンプ11の出力電圧とを比較し、アンプ11の出力電圧が第2の基準電圧よりも低くなったとき、その出力をローからハイへ反転させる。アンド回路18は、コンパレーター17の出力がハイレベルに反転すると、パルス幅制御部15から同期整流スイッチング素子56へと出力される反転パルス信号を阻止する。
スイッチング電源100が単独で動作している場合、チョークコイル58に流れる電流ILは、図2に実線で示すようなものとなり、その平均値は負荷電流Ioと等しくなる。
一方、複数のスイッチング電源100,110が並列接続運転されているとき、スイッチング電源100の負荷電流は、他のスイッチング電源110との関係で低下する場合がある。図2から理解されるように、負荷電流がIo’以下になると、チョークコイルに流れる電流が負(逆向き)になる期間が発生する。
そこで、本実施の形態では、負荷電流がIo’になったときに同期整流スイッチング56が停止するように、第2の基準電圧Vref2を設定することで、チョークコイル58に流れる逆電流を防止することができる。つまり、負荷電流がスイッチング電源100側に流れ込むことを防止できる。
本実施の形態では、アンプ11の出力電圧は、負荷電流と比例関係にある。そこで、図3に示すように、アンプ11の出力電圧が第2の基準電圧Vref2と等しいとき、負荷電流がIo’となるように、第2の基準電圧Vref2を設定する。これにより、負荷電流がIo’となったときに、コンパレーター13の出力がハイに反転し、アンド回路18の出力がローレベルとなる。その結果、同期整流用スイッチング素子56が停止する。
こうして、本実施の形態では、負荷電流が所定の電流値を下回ったとき(即ち、出力電圧が所定の電圧を上回ったとき)に、同期整流用スイッチング素子56を停止させて、他のスイッチング電源からの電流の流入を防止することができる。
同期整流スイッチング素子55がオンのとき、同期整流スイッチ素子56はオフしており、トランス51の二次巻線には起電力が生じているので、他のスイッチング電源110の出力電圧が高い場合でも、大きな逆電流は生じない。また、同期整流スイッチング素子55がオフのとき、他のスイッチング電源110の出力電圧が高い場合には、上述のように、同期整流スイッチ素子56が停止した状態では、チョークコイル58からスイッチング素子55,56へと流れる電流は発生しない。
このようにして本実施の形態では、負荷電流値が規定値より小さくなった場合に、同期整流スイッチング素子56の動作を停止させることにより、並列運転時に負荷側からスイッチング電源100側に流れ込む電流を抑えることができ、その信頼性を向上させることができる。
次に、図4を参照して、本発明の他の実施の形態について説明する。
図4のスイッチング電源400は、電源制御部10と異なる回路構成の電源制御部40を有している点で図1のスイッチング電源100と異なっている。
図4において電源制御部40は、アンプ11、電流検出器12及び停止制御部16に加え、電流検出器12からの検出電圧とアンプ11の出力電圧とを比較するコンパレーター41と、コンパレーター41の出力とクロック信号42とに応じてパルス信号及びそれを反転した反転パルス信号を出力するフリップフロップ43とを有している。
以下、電源制御部40の動作について説明する。
まず、アンプ11は、スイッチング電源400の出力電圧と第1の基準電圧Vref1とを比較し、その差に応じた電圧を出力する。コンパレーター41は、アンプ11の出力電圧と電流検出器12からの検出電圧とを比較する。コンパレーター41は、フリップフロップ43のリセット端子に接続されている。また、フリップフロップ43のセット端子には、クロック信号42が供給される。フリップフロップ43は、クロック信号42とコンパレーター41の出力とに応じてパルス信号及び反転パルス信号を出力する。フリップフロップ43からのパルス信号は、主スイッチング素子52及び同期整流スイッチング素子55に供給され、反転パルス信号は、アンド回路18を介して同期整流スイッチング素子56に供給される。
本実施の形態においても、出力電圧が所定の電圧を上回った場合、即ち、負荷電流が所定の電流値を下回った場合、コンパレーター17及びアンド回路18の働きにより、フリップフロップ43から同期整流回路56へ供給される反転パルス信号が阻止される。これにより、同期整流スイッチング素子56の動作が停止し、スイッチング電源100と同様の効果を得ることができる。
本発明の一実施の形態に係るスイッチング電源の構成を示す回路図である。 チョークコイルに流れる電流と負荷電流との関係を説明するためのグラフである。 負荷電流とアンプ出力との関係を示すグラフである。 本発明の他の実施の形態に係るスイッチング電源の構成を示す回路図である。 従来のスイッチング電源の構成を示す回路図である。
符号の説明
100,110 スイッチング電源
10 電源制御部
11 アンプ
12 電流検出器
13,14 抵抗器
15 パルス幅制御部
16 停止制御部
17 コンパレーター
18 アンド回路
400 スイッチング電源
40 電源制御部
41 コンパレーター
42 クロック信号
43 力とクロック信号
51 トランス
52 主スイッチング素子
53 直流電源
54 入力コンデンサ
55,56 同期整流スイッチング素子
57 負荷
58 チョークコイル
59 出力コンデンサ
60 電源制御部
61 アンプ
62 パルス幅制御部

Claims (7)

  1. 一対の同期整流用スイッチング素子を備えたスイッチング電源において、
    出力電圧が所定の電圧を上回ったときに前記一対の同期整流スイッチング素子の一方を停止させるための停止制御部を備えていることを特徴とするスイッチング電源。
  2. 請求項1に記載されたスイッチング電源において、
    トランスを備え、
    前記一対の同期整流スイッチング素子の一方は、前記トランスの二次巻線の一端に接続された他方の同期整流スイッチング素子と前記トランスの二次巻線の他端との間に接続されていることを特徴とするスイッチング電源。
  3. 請求項1又は2に記載されたスイッチング電源において、
    前記停止制御部が、
    前記出力電圧に基づいて生成された比較用電圧と前記所定の電圧に基づいて定められた基準電圧とを比較するコンパレーターと、
    該コンパレーターの出力と前記一対の同期整流スイッチング素子の一方の動作を制御するための駆動制御信号との論理積を求め、当該論理積を前記一対の同期整流スイッチング素子の一方へ前記駆動制御信号に代えて供給するアンド回路と、
    を有することを特徴とするスイッチング電源。
  4. トランスと、一対の同期整流スイッチング素子と、を備えたスイッチング電源に用いられる電源制御部において、
    前記トランスの一次側に流れる電流に基づく検出電圧と、前記スイッチング電源の出力電圧とに基づいて、前記一対の同期整流スイッチング素子を制御するための一対のパルス信号を発生するパルス信号発生部と、
    前記出力電圧が所定の電圧を上回ったときに前記一対のパルス信号の一方を阻止する停止制御部と、
    を備えていることを特徴とするスイッチング電源に用いられる電源制御部。
  5. 請求項4に記載されたスイッチング電源に用いられる電源制御部において、
    前記パルス信号発生部が、
    前記出力電圧と第1の基準電圧との差に基づいて比較用電圧を生成するアンプと、
    前記検出電圧と前記比較用電圧との差電圧を分圧する一対の抵抗器と、
    該一対の抵抗器により分圧された分圧電圧と内部発生した三角波とに基づいて、前記一対のパルス信号を発生するパルス幅制御部と、
    を備えていることを特徴とするスイッチング電源に用いられる電源制御部。
  6. 請求項4に記載されたスイッチング電源に用いられる電源制御部において、
    前記パルス信号発生部が、
    前記出力電圧と第1の基準電圧との差に基づいて比較用電圧を生成するアンプと、
    前記検出電圧と前記比較用電圧とを比較するコンパレーターと、
    該コンパレーターの出力とクロックパルスとに基づいて前記一対のパルス信号を発生するフリップフロップと、
    を備えていることを特徴とするスイッチング電源に用いられる電源制御部。
  7. 請求項4,5又は6に記載されたスイッチング電源に用いられる電源制御部において、
    前記停止制御部が、
    前記比較用電圧と前記所定の電圧に基づき定められた第2の基準電圧とを比較するコンパレーターと、
    該コンパレーターの出力と前記一対のパルス信号の一方との論理積を求めるアンド回路と、
    を有することを特徴とするスイッチング電源に用いられる電源制御部。
JP2006145474A 2006-05-25 2006-05-25 スイッチング電源及びその電源制御部 Pending JP2007318909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006145474A JP2007318909A (ja) 2006-05-25 2006-05-25 スイッチング電源及びその電源制御部

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006145474A JP2007318909A (ja) 2006-05-25 2006-05-25 スイッチング電源及びその電源制御部

Publications (1)

Publication Number Publication Date
JP2007318909A true JP2007318909A (ja) 2007-12-06

Family

ID=38852246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006145474A Pending JP2007318909A (ja) 2006-05-25 2006-05-25 スイッチング電源及びその電源制御部

Country Status (1)

Country Link
JP (1) JP2007318909A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012144163A1 (ja) * 2011-04-20 2012-10-26 ルネサスエレクトロニクス株式会社 Dcdcコンバータ及びその制御方法
JP2012235663A (ja) * 2011-05-09 2012-11-29 Fujitsu Telecom Networks Ltd 同期整流型コンバータ、その試験システムおよびその試験方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312866A (ja) * 1994-05-17 1995-11-28 Cosel Usa Inc スイッチングレギュレータ
JPH0898523A (ja) * 1994-09-20 1996-04-12 Nippon Telegr & Teleph Corp <Ntt> Dc−dcコンバータ
JP2002335675A (ja) * 2001-05-10 2002-11-22 Fujitsu Ltd 同期整流回路
JP2003134815A (ja) * 2001-08-10 2003-05-09 Murata Mfg Co Ltd 絶縁型スイッチング電源装置
JP2003274658A (ja) * 2002-03-18 2003-09-26 Shindengen Electric Mfg Co Ltd Dc−dcコンバータ
JP2004201436A (ja) * 2002-12-19 2004-07-15 Fujitsu Access Ltd Dc−dcコンバータにおける出力電流の逆流抑制回路、dc−dcコンバータの自励発振時保護回路、及びdc−dcコンバータの自励発振保護回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312866A (ja) * 1994-05-17 1995-11-28 Cosel Usa Inc スイッチングレギュレータ
JPH0898523A (ja) * 1994-09-20 1996-04-12 Nippon Telegr & Teleph Corp <Ntt> Dc−dcコンバータ
JP2002335675A (ja) * 2001-05-10 2002-11-22 Fujitsu Ltd 同期整流回路
JP2003134815A (ja) * 2001-08-10 2003-05-09 Murata Mfg Co Ltd 絶縁型スイッチング電源装置
JP2003274658A (ja) * 2002-03-18 2003-09-26 Shindengen Electric Mfg Co Ltd Dc−dcコンバータ
JP2004201436A (ja) * 2002-12-19 2004-07-15 Fujitsu Access Ltd Dc−dcコンバータにおける出力電流の逆流抑制回路、dc−dcコンバータの自励発振時保護回路、及びdc−dcコンバータの自励発振保護回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012144163A1 (ja) * 2011-04-20 2012-10-26 ルネサスエレクトロニクス株式会社 Dcdcコンバータ及びその制御方法
JP5651234B2 (ja) * 2011-04-20 2015-01-07 ルネサスエレクトロニクス株式会社 Dcdcコンバータ及びその制御方法
US9209695B2 (en) 2011-04-20 2015-12-08 Renesas Electronics Corporation DC-DC converter and control method for the same
JP2012235663A (ja) * 2011-05-09 2012-11-29 Fujitsu Telecom Networks Ltd 同期整流型コンバータ、その試験システムおよびその試験方法

Similar Documents

Publication Publication Date Title
JP5343393B2 (ja) スイッチング電源制御用半導体装置
JP5343341B2 (ja) スイッチング電源装置
US9893546B2 (en) Direct current power supply circuit
JP5799537B2 (ja) スイッチング電源装置の制御回路及びスイッチング電源装置
JP6053234B2 (ja) 電源装置、電源装置の制御方法
JP2012060714A (ja) 集積回路
JP2004248488A (ja) モーター電源供給装置
JP2010063327A (ja) スイッチング電源装置
WO2018042937A1 (ja) スイッチング電源装置および半導体装置
JP4678429B2 (ja) スイッチング電源システム
US9882495B2 (en) Switching power supply with internal power supply circuit
JP2007174890A (ja) スイッチング電源装置とそれに使用される半導体装置
JP5106484B2 (ja) 可変電源装置とモータ駆動制御装置とそれらの保護回路動作方法
JP2006087235A (ja) 力率改善回路及び力率改善回路の制御回路
JP5254876B2 (ja) 力率改善型スイッチング電源装置
JP5310000B2 (ja) 電力変換装置
JP5008425B2 (ja) 停電検出回路を備えた電源装置
JP6829957B2 (ja) 絶縁型のdc/dcコンバータならびにその一次側コントローラ、制御方法、それを用いた電源アダプタおよび電子機器
JP2007318909A (ja) スイッチング電源及びその電源制御部
JP5080898B2 (ja) 電子機器及び電子機器の制御方法
JP2004129493A (ja) スパーク防止機能付き電源供給装置及び方法
JP2011062042A (ja) スイッチング制御回路およびスイッチング電源回路
JP2011062041A (ja) スイッチング制御回路およびスイッチング電源回路
JP2006050800A (ja) 直流−直流変換装置の変圧器偏磁検出装置
JP2739814B2 (ja) 欠相検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110831

A131 Notification of reasons for refusal

Effective date: 20110907

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

A02 Decision of refusal

Effective date: 20120208

Free format text: JAPANESE INTERMEDIATE CODE: A02