JP2001186756A - 昇圧コンバータ - Google Patents
昇圧コンバータInfo
- Publication number
- JP2001186756A JP2001186756A JP36582299A JP36582299A JP2001186756A JP 2001186756 A JP2001186756 A JP 2001186756A JP 36582299 A JP36582299 A JP 36582299A JP 36582299 A JP36582299 A JP 36582299A JP 2001186756 A JP2001186756 A JP 2001186756A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- boost converter
- auxiliary
- main
- switching means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【構成】 この昇圧コンバータ１０は、第１のチョーク
２０、主スイッチング素子２４および第１の整流ダイオ
ード２６を含む主昇圧コンバータ回路２８と、この主昇
圧コンバータ回路２８に付加され、かつ第２のチョーク
３０、補助スイッチング素子３４および第２の整流ダイ
オード３６を含む補助昇圧コンバータ回路３８とを備
え、補助スイッチング素子３４のオン期間を決める遅延
時間ＴＤを主昇圧コンバータ回路２８の入力電流Ｉｉお
よび出力電圧Ｖｏに基づいてコンピュータ４４により計
算することで、例えば太陽光発電等による直流入力電源
１２を昇圧して出力電圧とし、この出力電圧を負荷１８
に供給するものである。 【効果】 出力（Ｐ＝Ｉｉｎ×Ｖｏｕｔ）に応じて、補
助スイッチング素子３４のオン期間を変化させること
で、損失部分となる時間を少なくし、出力が変化しても
高効率で変換ができる。
２０、主スイッチング素子２４および第１の整流ダイオ
ード２６を含む主昇圧コンバータ回路２８と、この主昇
圧コンバータ回路２８に付加され、かつ第２のチョーク
３０、補助スイッチング素子３４および第２の整流ダイ
オード３６を含む補助昇圧コンバータ回路３８とを備
え、補助スイッチング素子３４のオン期間を決める遅延
時間ＴＤを主昇圧コンバータ回路２８の入力電流Ｉｉお
よび出力電圧Ｖｏに基づいてコンピュータ４４により計
算することで、例えば太陽光発電等による直流入力電源
１２を昇圧して出力電圧とし、この出力電圧を負荷１８
に供給するものである。 【効果】 出力（Ｐ＝Ｉｉｎ×Ｖｏｕｔ）に応じて、補
助スイッチング素子３４のオン期間を変化させること
で、損失部分となる時間を少なくし、出力が変化しても
高効率で変換ができる。
Description
【０００１】
【産業上の利用分野】この発明は昇圧コンバータに関
し、特にたとえば入力電圧より高い出力電圧を負荷に供
給し、入力電流高周波歪対策のための力率改善コンバー
タとして使用される昇圧コンバータに関する。
し、特にたとえば入力電圧より高い出力電圧を負荷に供
給し、入力電流高周波歪対策のための力率改善コンバー
タとして使用される昇圧コンバータに関する。
【０００２】
【従来の技術】従来の昇圧コンバータとしては、例え
ば、米国特許第５,４１８,７０４号明細書および図面に
開示される様に、第１のチョーク、主スイッチング素子
および第１のダイオードを含む主昇圧コンバータに、第
２のチョーク、補助スイッチング素子および第２のダイ
オードを含む補助昇圧コンバータを付加接続して構成さ
れている。そして、この補助スイッチング素子を設ける
ことにより、効率を上げることが提案されている。
ば、米国特許第５,４１８,７０４号明細書および図面に
開示される様に、第１のチョーク、主スイッチング素子
および第１のダイオードを含む主昇圧コンバータに、第
２のチョーク、補助スイッチング素子および第２のダイ
オードを含む補助昇圧コンバータを付加接続して構成さ
れている。そして、この補助スイッチング素子を設ける
ことにより、効率を上げることが提案されている。
【０００３】
【発明が解決しようとする課題】しかし、上述の昇圧コ
ンバータにおいては、補助スイッチング素子の駆動時間
が一定で、固定されたタイミングでオンされている。そ
のために、出力の大小に依存して、効率が良くなる場合
と逆に悪くなる場合とがあり、結果的に効率アップの効
果が充分ではなかった。
ンバータにおいては、補助スイッチング素子の駆動時間
が一定で、固定されたタイミングでオンされている。そ
のために、出力の大小に依存して、効率が良くなる場合
と逆に悪くなる場合とがあり、結果的に効率アップの効
果が充分ではなかった。
【０００４】それゆえに、この発明の主たる目的は、簡
単な回路構成により、ノイズ発生を極力抑制して変換効
率の良い昇圧コンバータを提供することである。
単な回路構成により、ノイズ発生を極力抑制して変換効
率の良い昇圧コンバータを提供することである。
【０００５】
【課題を解決するための手段】この発明は、第１のチョ
ーク、主スイッチング手段および第１のダイオードを含
む主昇圧コンバータ回路と、この主昇圧コンバータ回路
に付加され、かつ第２のチョーク、補助スイッチング手
段および第２のダイオードを含む補助昇圧コンバータ回
路とを備え、補助スイッチング手段のオン期間を主昇圧
コンバータ回路の入力電流に応じて変える、昇圧コンバ
ータである。
ーク、主スイッチング手段および第１のダイオードを含
む主昇圧コンバータ回路と、この主昇圧コンバータ回路
に付加され、かつ第２のチョーク、補助スイッチング手
段および第２のダイオードを含む補助昇圧コンバータ回
路とを備え、補助スイッチング手段のオン期間を主昇圧
コンバータ回路の入力電流に応じて変える、昇圧コンバ
ータである。
【０００６】
【作用】入力電流に応じて、補助スイッチング手段のオ
ン期間（駆動時間）を変化させることで、損失部分とな
る時間を少なくし、出力が変化しても高効率の変換が可
能となる。
ン期間（駆動時間）を変化させることで、損失部分とな
る時間を少なくし、出力が変化しても高効率の変換が可
能となる。
【０００７】
【発明の効果】この発明によれば、全ての出力帯域（高
出力〜低出力を含む）において、昇圧コンバータの変換
効率を向上させることができるものである。
出力〜低出力を含む）において、昇圧コンバータの変換
効率を向上させることができるものである。
【０００８】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明により一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明により一層明らかとなろう。
【０００９】
【実施例】図１に基づいてこの発明の一実施例を説明す
ると、昇圧コンバータ１０は、例えば、入力コンデンサ
１４を接続した太陽光発電電池等の入力直流電源１２の
入力電圧を昇圧し、出力コンデンサ１６を接続した負荷
１８に昇圧された出力電圧を供給するものである。
ると、昇圧コンバータ１０は、例えば、入力コンデンサ
１４を接続した太陽光発電電池等の入力直流電源１２の
入力電圧を昇圧し、出力コンデンサ１６を接続した負荷
１８に昇圧された出力電圧を供給するものである。
【００１０】この昇圧コンバータ１０は、第１のチョー
ク２０、ダイオード２２を逆並列接続したゲート端子２
４ａを有する主スイッチング素子２４および第１の整流
ダイオード２６を含む主昇圧コンバータ回路２８と、こ
の主昇圧コンバータ回路２８に付加され、かつ第２のチ
ョーク３０、ダイオード３２を逆並列接続したゲート端
子３４ａを有する補助スイッチング素子３４および第２
の整流ダイオード３６を含む補助昇圧コンバータ回路３
８とを備え、さらに第２のチョーク３０には逆流防止ダ
イオード４０を接続すると共に、第２のチョーク３０、
逆流防止ダイオード４０および補助スイッチング素子３
４との直列回路に、第２のチョーク３０と共振動作する
共振コンデンサ４２が並列に接続されている。
ク２０、ダイオード２２を逆並列接続したゲート端子２
４ａを有する主スイッチング素子２４および第１の整流
ダイオード２６を含む主昇圧コンバータ回路２８と、こ
の主昇圧コンバータ回路２８に付加され、かつ第２のチ
ョーク３０、ダイオード３２を逆並列接続したゲート端
子３４ａを有する補助スイッチング素子３４および第２
の整流ダイオード３６を含む補助昇圧コンバータ回路３
８とを備え、さらに第２のチョーク３０には逆流防止ダ
イオード４０を接続すると共に、第２のチョーク３０、
逆流防止ダイオード４０および補助スイッチング素子３
４との直列回路に、第２のチョーク３０と共振動作する
共振コンデンサ４２が並列に接続されている。
【００１１】主スイッチング素子２４および補助スイッ
チング素子３４はコンピュータ４４により駆動制御され
るもので、このコンピュータ４４は、主回路上の出力電
圧Ｖｏを検出してＰＷＭ信号を発生させるＰＷＭ信号発
生回路４６、ホール素子を使用した電流検出器４８で検
出される主昇圧コンバータ回路２８の入力電流Ｉｉと出
力電圧Ｖｏを入力として遅延時間を算出する遅延時間算
出回路５０、およびＰＷＭ信号と遅延時間信号とを入力
として、主スイッチング素子２４がオンする前に補助ス
イッチング素子３４がオンするようなゲート信号を作成
し、各素子２４、３４のゲート端子２４ａ、３４ａに夫
々のゲート信号を付与して駆動制御を行うゲート信号発
生回路５２とを含む。
チング素子３４はコンピュータ４４により駆動制御され
るもので、このコンピュータ４４は、主回路上の出力電
圧Ｖｏを検出してＰＷＭ信号を発生させるＰＷＭ信号発
生回路４６、ホール素子を使用した電流検出器４８で検
出される主昇圧コンバータ回路２８の入力電流Ｉｉと出
力電圧Ｖｏを入力として遅延時間を算出する遅延時間算
出回路５０、およびＰＷＭ信号と遅延時間信号とを入力
として、主スイッチング素子２４がオンする前に補助ス
イッチング素子３４がオンするようなゲート信号を作成
し、各素子２４、３４のゲート端子２４ａ、３４ａに夫
々のゲート信号を付与して駆動制御を行うゲート信号発
生回路５２とを含む。
【００１２】次に、図２に示す動作波形を参照して、昇
圧コンバータ１０の動作を説明する。但し、Ｓ：主スイ
ッチゲート信号、Ｓ１：補助スイッチゲート信号、Ｖｄ
ｓ：主スイッチ電圧、Ｉｓ：主スイッチ電流、ＩＬｒ：
第２のチョーク電流の各波形を示している。そして、主
スイッチ電圧Ｖｄｓがゼロの時に主スイッチ電流Ｉｓが
オン、オフ信号を与えゼロ電圧スイッチングを実現して
いる。 （１）Ｔ０−Ｔ１の期間 Ｔ０で補助スイッチング素子３４をターンオンすると、
このスイッチング素子３４の導通により第２のチョーク
３０に流れる電流が増加し、Ｔ１の時点で入力電流Ｉｉ
に達する。そして、Ｔ０−Ｔ１の時間Ｔ０１は、数１で
表されるように出力に応じて変わる。
圧コンバータ１０の動作を説明する。但し、Ｓ：主スイ
ッチゲート信号、Ｓ１：補助スイッチゲート信号、Ｖｄ
ｓ：主スイッチ電圧、Ｉｓ：主スイッチ電流、ＩＬｒ：
第２のチョーク電流の各波形を示している。そして、主
スイッチ電圧Ｖｄｓがゼロの時に主スイッチ電流Ｉｓが
オン、オフ信号を与えゼロ電圧スイッチングを実現して
いる。 （１）Ｔ０−Ｔ１の期間 Ｔ０で補助スイッチング素子３４をターンオンすると、
このスイッチング素子３４の導通により第２のチョーク
３０に流れる電流が増加し、Ｔ１の時点で入力電流Ｉｉ
に達する。そして、Ｔ０−Ｔ１の時間Ｔ０１は、数１で
表されるように出力に応じて変わる。
【００１３】
【数１】Ｔ０１＝（Ｉｉ・Ｌｒ）／Ｖｏ 但し、Ｌｒは第２のチョーク３０のインダクタンス値で
ある。 （２）Ｔ１−Ｔ２の期間 Ｔ１で第１の整流ダイオード２６がオフし、第２のチョ
ーク３０と共振コンデンサ４２において共振動作が開始
する。主スイッチング素子２４にはダイオード２２が逆
並列に接続されているため共振動作は共振コンデンサ４
２の電圧（Ｖｄｓ）がゼロの時点（Ｔ２）で完了する。
この時の共振時間Ｔ１２は、次式の数２で表されるよう
に固定されている。
ある。 （２）Ｔ１−Ｔ２の期間 Ｔ１で第１の整流ダイオード２６がオフし、第２のチョ
ーク３０と共振コンデンサ４２において共振動作が開始
する。主スイッチング素子２４にはダイオード２２が逆
並列に接続されているため共振動作は共振コンデンサ４
２の電圧（Ｖｄｓ）がゼロの時点（Ｔ２）で完了する。
この時の共振時間Ｔ１２は、次式の数２で表されるよう
に固定されている。
【００１４】
【数２】
【００１５】但し、Ｃｒは共振コンデンサ４２のコンダ
クタンス値である。 （３）Ｔ２−Ｔ３の期間 Ｔ２−Ｔ３間は共振動作が完了し、主スイッチング素子
２４に逆並列接続されたダイオード２２が導通している
期間である。この間は主スイッチ電圧Ｖｄｓがゼロであ
り、Ｔ３で主スイッチング素子２４をターンオンするこ
とによりゼロ電圧スイッチングが実現できる。また、補
助スイッチング素子３４はターンオフされる。この期間
は、損失部分となるので短い方がよい。 （４）Ｔ３−Ｔ４の期間 Ｔ３で補助スイッチング素子３４はターンオフし、補助
スイッチ電圧は第２の整流ダイオード３６が導通するま
で出力電圧Ｖｏとなる。この期間に主スイッチング素子
２４はターンオンする。そして、第２のチョーク３０の
電流（エネルギー）ＩＬｒは第２の整流ダイオード３６
を通して放出され、Ｔ４でゼロになり、第２の整流ダイ
オード３６はＴ４でターンオフする。 （５）Ｔ４−Ｔ５の期間 回路はこの間、ＰＷＭ昇圧チョッパ動作を行い、第１の
チョークを充電する。 （６）Ｔ５−Ｔ６の期間 Ｔ５で主スイッチング素子２４はターンオフする。主ス
イッチ電圧Ｖｄｓは共振コンデンサ４２によってゼロ電
圧から上昇し、第１の整流ダイオード２６がターンオン
するＴ６で出力電圧Ｖｏに達する。 （７）Ｔ６−Ｔ０の期間 回路はこの間、ＰＷＭ昇圧チョッパ動作を行い、第１の
チョーク２０の電流（エネルギー）を出力側へ放出す
る。そして、Ｔ０で補助スイッチング素子３４はターン
オンし以後上述のサイクルを繰り返す。
クタンス値である。 （３）Ｔ２−Ｔ３の期間 Ｔ２−Ｔ３間は共振動作が完了し、主スイッチング素子
２４に逆並列接続されたダイオード２２が導通している
期間である。この間は主スイッチ電圧Ｖｄｓがゼロであ
り、Ｔ３で主スイッチング素子２４をターンオンするこ
とによりゼロ電圧スイッチングが実現できる。また、補
助スイッチング素子３４はターンオフされる。この期間
は、損失部分となるので短い方がよい。 （４）Ｔ３−Ｔ４の期間 Ｔ３で補助スイッチング素子３４はターンオフし、補助
スイッチ電圧は第２の整流ダイオード３６が導通するま
で出力電圧Ｖｏとなる。この期間に主スイッチング素子
２４はターンオンする。そして、第２のチョーク３０の
電流（エネルギー）ＩＬｒは第２の整流ダイオード３６
を通して放出され、Ｔ４でゼロになり、第２の整流ダイ
オード３６はＴ４でターンオフする。 （５）Ｔ４−Ｔ５の期間 回路はこの間、ＰＷＭ昇圧チョッパ動作を行い、第１の
チョークを充電する。 （６）Ｔ５−Ｔ６の期間 Ｔ５で主スイッチング素子２４はターンオフする。主ス
イッチ電圧Ｖｄｓは共振コンデンサ４２によってゼロ電
圧から上昇し、第１の整流ダイオード２６がターンオン
するＴ６で出力電圧Ｖｏに達する。 （７）Ｔ６−Ｔ０の期間 回路はこの間、ＰＷＭ昇圧チョッパ動作を行い、第１の
チョーク２０の電流（エネルギー）を出力側へ放出す
る。そして、Ｔ０で補助スイッチング素子３４はターン
オンし以後上述のサイクルを繰り返す。
【００１６】ところで、従来は、低出力時から出力定格
まで共振条件を満たすように、補助スイッチング素子３
４のオン期間（駆動時間）を固定させていたので、低出
力時においてＴ０−Ｔ１の期間が短くなり、損失となる
Ｔ２−Ｔ３の期間が長くなるというような現象が起こ
り、その結果変換効率が低くなっていた。
まで共振条件を満たすように、補助スイッチング素子３
４のオン期間（駆動時間）を固定させていたので、低出
力時においてＴ０−Ｔ１の期間が短くなり、損失となる
Ｔ２−Ｔ３の期間が長くなるというような現象が起こ
り、その結果変換効率が低くなっていた。
【００１７】そこで、この発明においては、出力に応じ
て補助スイッチング素子３４の駆動時間を変化させるこ
とで、損失部分となる時間を少なくし、出力が変化して
も高効率変換ができるようにするものである。
て補助スイッチング素子３４の駆動時間を変化させるこ
とで、損失部分となる時間を少なくし、出力が変化して
も高効率変換ができるようにするものである。
【００１８】このような高効率変換を実現するには、損
失部分の期間Ｔ２−Ｔ３を理論的にゼロにするとよい。
そのためには、補助スイッチング素子３４のオン期間
（駆動時間）をＴＤ（Ｔ０−Ｔ２）にあわせるとよい。
このＴＤは、上述の数１および数２より明らかなよう
に、次式の数３で表される。
失部分の期間Ｔ２−Ｔ３を理論的にゼロにするとよい。
そのためには、補助スイッチング素子３４のオン期間
（駆動時間）をＴＤ（Ｔ０−Ｔ２）にあわせるとよい。
このＴＤは、上述の数１および数２より明らかなよう
に、次式の数３で表される。
【００１９】
【数３】
【００２０】特に、第１項の入力電流Ｉｉは出力と正比
例の関係にあるため、出力が変化するとオン期間もそれ
に伴い変化する。従って、入力電流Ｉｉを検出し、ＴＤ
を計算することで、補助スイッチング素子３４のオン期
間（駆動時間）が決定できる。
例の関係にあるため、出力が変化するとオン期間もそれ
に伴い変化する。従って、入力電流Ｉｉを検出し、ＴＤ
を計算することで、補助スイッチング素子３４のオン期
間（駆動時間）が決定できる。
【００２１】この実施例においては、補助スイッチング
素子３４のゲート端子３４ａに付与されるゲート信号
を、低出力時では短く、高出力時では長く設定すること
で効率アップを実現した。
素子３４のゲート端子３４ａに付与されるゲート信号
を、低出力時では短く、高出力時では長く設定すること
で効率アップを実現した。
【００２２】図３にこれを具体化するためのゲート信号
発生回路５２の一例が示されている。この回路５２は、
図の通り、ＰＷＭ信号を入力として受けかつ遅延時間信
号ＴＳを付与される遅延回路５４と、それぞれがＰＷＭ
信号を一方入力に受ける第１および第２のＡＮＤ回路５
６および５８と、ＡＮＤ回路５６の出力を受けてＡＮＤ
回路５８の他方入力に与えるＮＯＴ回路６０とを含む。
ＡＮＤ回路５６の他方入力には遅延回路５４の出力、す
なわち遅延時間ＴＤだけ遅延されたＰＷＭ信号が与えら
れる。また、遅延時間信号ＴＳは、先に説明した計算
式、数３により決定される。
発生回路５２の一例が示されている。この回路５２は、
図の通り、ＰＷＭ信号を入力として受けかつ遅延時間信
号ＴＳを付与される遅延回路５４と、それぞれがＰＷＭ
信号を一方入力に受ける第１および第２のＡＮＤ回路５
６および５８と、ＡＮＤ回路５６の出力を受けてＡＮＤ
回路５８の他方入力に与えるＮＯＴ回路６０とを含む。
ＡＮＤ回路５６の他方入力には遅延回路５４の出力、す
なわち遅延時間ＴＤだけ遅延されたＰＷＭ信号が与えら
れる。また、遅延時間信号ＴＳは、先に説明した計算
式、数３により決定される。
【００２３】このゲート信号発生回路５２の動作を図４
に示される各部（Ａ〜Ｅ）の波形を参照して説明する。
に示される各部（Ａ〜Ｅ）の波形を参照して説明する。
【００２４】先ず、遅延回路５４には出力電圧Ｖｏを入
力信号とする力ＰＷＭ信号発生回路４６からのＰＷＭ信
号（Ａの波形）が入力されると共に入力電流Ｉｉと出力
電圧Ｖｏとに基づいて遅延時間算出回路５０で算出され
た遅延時間信号ＴＳが付与されるので、遅延回路５４の
出力波形は遅延時間ＴＤだけ遅れてＢの波形が第１のＡ
ＮＤ回路５６に入力信号として入力される。また、この
ＡＮＤ回路５６にはＰＷＭ信号（Ａの波形）も入力され
ているので、両信号が一致している期間だけＣの波形と
して出力されることになる。この出力信号は昇圧コンバ
ータ１０の主スイッチング素子２４のゲート端子２４ａ
にゲート信号（図２のＳに該当）として印加されると共
にＮＯＴ回路６０に入力信号として付与される。ＮＯＴ
回路６０からは入力信号の波形を反転した出力信号（Ｄ
の波形）が出力され、この出力信号は第２のＡＮＤ回路
５８にＰＷＭ信号と共に入力される。そして、第２のＡ
ＮＤ回路５８からは先に説明した遅延時間ＴＤに相当す
る幅の出力信号が出力されて昇圧コンバータ１０の補助
スイッチング素子３４のゲート端子３４ａにゲート信号
（図２のＳ１に該当）として印加される。
力信号とする力ＰＷＭ信号発生回路４６からのＰＷＭ信
号（Ａの波形）が入力されると共に入力電流Ｉｉと出力
電圧Ｖｏとに基づいて遅延時間算出回路５０で算出され
た遅延時間信号ＴＳが付与されるので、遅延回路５４の
出力波形は遅延時間ＴＤだけ遅れてＢの波形が第１のＡ
ＮＤ回路５６に入力信号として入力される。また、この
ＡＮＤ回路５６にはＰＷＭ信号（Ａの波形）も入力され
ているので、両信号が一致している期間だけＣの波形と
して出力されることになる。この出力信号は昇圧コンバ
ータ１０の主スイッチング素子２４のゲート端子２４ａ
にゲート信号（図２のＳに該当）として印加されると共
にＮＯＴ回路６０に入力信号として付与される。ＮＯＴ
回路６０からは入力信号の波形を反転した出力信号（Ｄ
の波形）が出力され、この出力信号は第２のＡＮＤ回路
５８にＰＷＭ信号と共に入力される。そして、第２のＡ
ＮＤ回路５８からは先に説明した遅延時間ＴＤに相当す
る幅の出力信号が出力されて昇圧コンバータ１０の補助
スイッチング素子３４のゲート端子３４ａにゲート信号
（図２のＳ１に該当）として印加される。
【００２５】その結果、先にも説明したように、主スイ
ッチング素子２４がオンする前に補助スイッチング素子
３４がオンすることになり、しかも補助スイッチング素
子３４のオン期間は、低出力時には短く、高出力時には
長くなるので、昇圧変換に伴う損失部分は少なくなる。
ッチング素子２４がオンする前に補助スイッチング素子
３４がオンすることになり、しかも補助スイッチング素
子３４のオン期間は、低出力時には短く、高出力時には
長くなるので、昇圧変換に伴う損失部分は少なくなる。
【図１】この発明の一実施例による昇圧コンバータの回
路構成図である。
路構成図である。
【図２】図１における各部の動作波形図である。
【図３】図１におけるゲート信号発生回路の一例を示す
構成図である。
構成図である。
【図４】図３における各部の動作波形図である。
１０ …昇圧コンバータ ２４ …主スイッチング素子（主スイッチング手段） ２８ …主昇圧コンバータ回路 ３４ …補助スイッチング素子（補助スイッチング手
段） ３８ …補助昇圧コンバータ回路 ４４ …コンピュータ ４６ …ＰＷＭ信号発生回路 ４８ …電流検出器 ５０ …遅延時間算出回路 ５２ …ゲート信号発生回路 ５４ …遅延回路 ５６、５８ …第１および第２のＡＮＤ回路 ６０ …ＮＯＴ回路
段） ３８ …補助昇圧コンバータ回路 ４４ …コンピュータ ４６ …ＰＷＭ信号発生回路 ４８ …電流検出器 ５０ …遅延時間算出回路 ５２ …ゲート信号発生回路 ５４ …遅延回路 ５６、５８ …第１および第２のＡＮＤ回路 ６０ …ＮＯＴ回路
Claims (4)
- 【請求項１】第１のチョーク、主スイッチング手段およ
び第１のダイオードを含む主昇圧コンバータ回路と、 前記主昇圧コンバータ回路に付加され、かつ第２のチョ
ーク、補助スイッチング手段および第２のダイオードを
含む補助昇圧コンバータ回路とを備え、 前記補助スイッチング手段のオン期間を前記主昇圧コン
バータ回路の入力電流に応じて変える、昇圧コンバー
タ。 - 【請求項２】前記補助スイッチング手段にオン信号を与
えるための遅延回路、および前記入力電流に基づいて前
記遅延回路における遅延時間を計算する計算手段をさら
に備える、請求項１記載の昇圧コンバータ。 - 【請求項３】前記計算手段は前記遅延時間をさらに出力
電圧に基づいて計算する、請求項２記載の昇圧コンバー
タ。 - 【請求項４】第１のチョーク、主スイッチング手段およ
び第１のダイオードを含む主昇圧コンバータ回路、 前記主昇圧コンバータ回路に付加され、かつ第２のチョ
ーク、補助スイッチング手段および第２のダイオードを
含む補助昇圧コンバータ回路、 前記第１のチョークを流れる入力電流を検出する電流検
出器、 前記電流検出器で検出された入力電流に応じて遅延時間
を算出する遅延時間算出回路、 前記主スイッチング手段及び補助スイッチング手段を駆
動制御するためのＰＷＭ信号を発生するＰＷＭ信号発生
回路、および前記遅延時間算出回路で算出された遅延時
間及び前記ＰＷＭ信号発生回路で発生したＰＷＭ信号に
応じて前記主スイッチング手段及び前記補助スイッチン
グ手段に夫々ゲート信号を付与するゲート信号発生回路
とを備え、 前記ゲート信号発生回路は、前記補助スイッチング手段
のオン期間を前記電流検出器で検出される入力電流に応
じて変える、昇圧コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36582299A JP2001186756A (ja) | 1999-12-24 | 1999-12-24 | 昇圧コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36582299A JP2001186756A (ja) | 1999-12-24 | 1999-12-24 | 昇圧コンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001186756A true JP2001186756A (ja) | 2001-07-06 |
Family
ID=18485204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36582299A Pending JP2001186756A (ja) | 1999-12-24 | 1999-12-24 | 昇圧コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001186756A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007215393A (ja) * | 2006-02-09 | 2007-08-23 | Linear Technol Corp | フォトフラッシュ充電器における入力電流を低減するシステムと方法 |
| JP2010124612A (ja) * | 2008-11-20 | 2010-06-03 | Daihen Corp | 電力変換装置及びその制御方法 |
| JP2017123710A (ja) * | 2016-01-05 | 2017-07-13 | 田淵電機株式会社 | 非絶縁型昇圧スイッチング電源装置 |
-
1999
- 1999-12-24 JP JP36582299A patent/JP2001186756A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007215393A (ja) * | 2006-02-09 | 2007-08-23 | Linear Technol Corp | フォトフラッシュ充電器における入力電流を低減するシステムと方法 |
| JP2010124612A (ja) * | 2008-11-20 | 2010-06-03 | Daihen Corp | 電力変換装置及びその制御方法 |
| JP2017123710A (ja) * | 2016-01-05 | 2017-07-13 | 田淵電機株式会社 | 非絶縁型昇圧スイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3164838B2 (ja) | スイッチング回路及びそれを用いた変換装置、力率改善電源装置 | |
| JP2961897B2 (ja) | スイッチング電源装置 | |
| JP5914989B2 (ja) | スイッチング電源装置 | |
| US7990127B2 (en) | Method and apparatus for AC to DC power conversion with reduced harmonic current | |
| WO2001084699A1 (fr) | Dispositif de conversion de puissance | |
| JP6012822B1 (ja) | 電力変換装置 | |
| JP5849599B2 (ja) | フォワード形直流−直流変換装置 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| CN102170227B (zh) | 一种自适应功率管调节电路及方法 | |
| JP2818641B2 (ja) | スイッチング電源 | |
| JPH06276078A (ja) | スイッチ回路 | |
| JPH08130871A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0898523A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001186756A (ja) | 昇圧コンバータ | |
| JPH07131984A (ja) | 直流電源装置 | |
| JP3394574B2 (ja) | 単相高力率コンバータ | |
| JP2002112555A (ja) | インバータ装置 | |
| JP3214687B2 (ja) | 降圧形高力率コンバータ | |
| JP2002044937A (ja) | 同期整流回路 | |
| JPH08168240A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH10164832A (ja) | 直流昇降圧装置 | |
| JP2004153990A (ja) | 力率改善コンバータ | |
| JP3205881B2 (ja) | 直流−直流変換装置 | |
| JP3493256B2 (ja) | スイッチング電源 | |
| JP2002078327A (ja) | 昇圧変換回路での逆回復電流制限回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A02 | Decision of refusal |
Effective date: 20051213 Free format text: JAPANESE INTERMEDIATE CODE: A02 |