JP5962717B2 - Dc−dcコンバータ - Google Patents

Dc−dcコンバータ Download PDF

Info

Publication number
JP5962717B2
JP5962717B2 JP2014153427A JP2014153427A JP5962717B2 JP 5962717 B2 JP5962717 B2 JP 5962717B2 JP 2014153427 A JP2014153427 A JP 2014153427A JP 2014153427 A JP2014153427 A JP 2014153427A JP 5962717 B2 JP5962717 B2 JP 5962717B2
Authority
JP
Japan
Prior art keywords
switching
mode
leg
converter
switching elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014153427A
Other languages
English (en)
Other versions
JP2014200173A (ja
Inventor
智行 畠山
智行 畠山
尊衛 嶋田
尊衛 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2014153427A priority Critical patent/JP5962717B2/ja
Publication of JP2014200173A publication Critical patent/JP2014200173A/ja
Application granted granted Critical
Publication of JP5962717B2 publication Critical patent/JP5962717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/60Other road transportation technologies with climate change mitigation effect
    • Y02T10/70Energy storage systems for electromobility, e.g. batteries

Description

本発明は、絶縁機能を有するDC−DCコンバータに関する。
従来知られているDC−DCコンバータは、スイッチング回路によって直流電力を交流電力に変換し、変圧器を用いてこれを変圧し、整流回路によってこれを直流電力に変換して出力する装置である。扱う電力が大きい場合には、フルブリッジ回路が用いられることが一般的である。このフルブリッジ回路では、二対の直列接続されたスイッチング素子の上アーム側のスイッチング素子と下アーム側のスイッチング素子が交互に駆動する。つまり、上アーム側のスイッチング素子と下アーム側のスイッチング素子とが、相互に逆のオン・オフ駆動を行う。しかし、スイッチング素子のターンオン・ターンオフ時にハードスイッチングとなって大きなスイッチング損失が発生し、効率が悪かった。
そこで、スイッチング損失を低減し効率の改善を図ったDC−DCコンバータが特許文献1に開示されている。このDC−DCコンバータは、フルブリッジ回路を構成する一方の直列接続されたスイッチング素子のオン・オフ駆動と、他方の直列接続されたスイッチング素子のオン・オフ駆動との位相をずらして行う。これによりゼロ電圧スイッチングが可能となり、スイッチング損失の低減を図ることができるというものである。この制御方式をフェーズシフト方式という。
また、特許文献2には共振型の回路において、負荷が軽くなった時にフルブリッジ回路の1組のスイッチの片方を継続オン、片方を継続オフすることによって、効率向上と出力リプルの低減を図ることが開示されている。
特開2003−47245号公報 特開2003−324956号公報
フェーズシフト方式のフルブリッジ回路は負荷への電力供給量が多い時にはゼロ電圧スイッチングが可能であるが、負荷への電力供給量が少ない時には、回路を流れる電流が少なく、スイッチング素子の寄生容量の充放電に要する時間が長くなる。この充放電が不十分なままスイッチング素子がターンオンすると、ハードスイッチングとなり、スイッチング損失が増大して効率が低下する問題があった。
また、フェーズシフト方式のフルブリッジ回路ではスイッチング素子の寄生容量の充放電を利用しているのに対し、共振型の回路は周波数制御であり、動作原理がそもそも異なるため、解決すべき課題が共通であっても、共振型の回路に適用できる技術をフェーズシフト方式の回路に適用することはできない。
本発明の目的は、負荷への電力供給量に関わらず高効率なDC−DCコンバータを提供することである。
また、本発明の目的は、負荷への電力供給量に関わらず、負荷への高効率な電力供給を可能とする車両を提供することである。
上記目的を達成するために本発明にかかるDC−DCコンバータは、1次巻線と2次巻線とを磁気結合させたトランスと、直流端子間に直流電源が接続され、かつ交流端子間に前記1次巻線が接続されたスイッチング回路と、前記直流端子間に接続された第1の平滑コンデンサと、前記2次巻線から入力した電力を整流して直流負荷に供給する整流回路と、前記直流負荷に並列接続された第2の平滑コンデンサとを備え、前記スイッチング回路は、第1,第2の逆並列ダイオードがそれぞれ並列接続された第1,第2のスイッチング素子を備え、前記第1,第2のスイッチング素子のそれぞれと並列にコンデンサ成分を有するものであって、前記第1,第2のスイッチング素子をオフ状態とするモードを有し、前記モードでは、前記第2の逆並列ダイオードの順方向に電流が流れるように構成され、その後、前記第2のスイッチング素子がオフ状態のまま前記第2の逆並列ダイオードの逆方向に逆回復電流が流れ、前記逆回復電流が前記直流端子の正極から前記第2の逆並列ダイオードと前記1次巻線とを介して前記直流端子の負極へ流れるように構成される。
また本発明に掛かる車両は、本発明のDC−DCコンバータを搭載したことを特徴とする。
本発明によれば、負荷への電力供給量に関わらず高効率なDC−DCコンバータを提供することができる。
また、本発明によれば、負荷への電力供給量に関わらず、負荷への高効率な電力供給を可能とする車両を提供することができる。
本発明の実施例1によるDC−DCコンバータの回路構成図。 実施例1の動作モードの切り替えを説明する図。 実施例1の所定値Pthの決定方法を説明する図。 実施例1の2つの所定値Pth1,2による動作モードの切り替えを説明する図。 実施例1の軽負荷モードM2における動作を説明する電圧・電流波形図。 図5に示す期間(a)における軽負荷モードM2における動作(モードa)を説明する回路図。 図5に示す期間(b)における軽負荷モードM2における動作(モードb)を説明する回路図。 図5に示す期間(c)における軽負荷モードM2における動作(モードc)を説明する回路図。 図5に示す期間(d)における軽負荷モードM2における動作(モードd)を説明する回路図。 図5に示す期間(e)における軽負荷モードM2における動作(モードe)を説明する回路図。 図5に示す期間(f)における軽負荷モードM2における動作(モードf)を説明する回路図。 図5に示す期間(g)における軽負荷モードM2における動作(モードg)を説明する回路図。 図5に示す期間(h)における軽負荷モードM2における動作(モードh)を説明する回路図。 実施例1の軽負荷モードM2における別の動作を説明する電圧波形図。 本発明の実施例2によるDC−DCコンバータの回路構成図。 本発明の実施例3によるDC−DCコンバータの回路構成図。 従来の電気自動車の電源システムの概要構成図。 本発明の実施例4による電気自動車の電源システムの概要構成図。
本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下の説明において、オン状態のスイッチング素子の電圧またはそのスイッチング素子と並列に接続された逆並列ダイオードの順方向降下電圧と同等程度かそれ以下の電圧をゼロ電圧と呼称し、スイッチング素子に印加された電圧がゼロ電圧の状態でこのスイッチング素子のオンとオフを切り替えてスイッチング損失を低減することをゼロ電圧スイッチング又はソフトスイッチングと呼称する。
図1は、本発明の実施例1によるDC−DCコンバータ1の回路構成図である。このDC−DCコンバータ1は、直流電源V1の電圧を変圧して電力を負荷R1に供給する。なお、直流電源V1は力率改善回路などの他のコンバータの出力と置き換えても良い。
図1において、フルブリッジ回路2の直流端子A−A′間には、直流電源V1と平滑コンデンサC1が接続されている。整流回路7の直流端子B−B′間には平滑コンデンサC2と負荷R1が接続されている。フルブリッジ回路2の交流端子C−C′間には1次巻線N1が接続され、整流回路7の交流端子D−D′間には2次巻線N2が接続される。この1次巻線N1と2次巻線N2とはトランス6によって磁気結合されている。フルブリッジ回路2は、第1,第2のスイッチング素子S1,S2を直列接続した第1のスイッチングレッグ3と、第3,第4のスイッチング素子S3,S4を直列接続した第2のスイッチングレッグ4とで構成される。
スイッチング素子S1〜S4には、それぞれ逆並列ダイオードDS1〜DS4が接続されている。ここで、これらのスイッチング素子としてMOSFETを用いた場合には、逆並列ダイオードとしてMOSFETのボディダイオードを利用することができる。またスイッチング素子S1〜S4は寄生容量CS1〜CS4を有している。このとき、コンデンサとしてスイッチング素子S1〜S4に並列にスナバコンデンサを接続してもよい。図1では一例としてスイッチング素子S1,S2はMOSFET、スイッチング素子S3,S4はIGBTとしている。フルブリッジ回路2の交流端子間と1次巻線N1との間にリアクトルLrが直列に挿入される。ここで、リアクトルLrにはトランス6の漏れインダクタンスを利用してもよい。
整流回路7は2つの平滑リアクトルL1,L2と、2つのダイオードD1,D2で構成されている。2次巻線N2の一端に平滑リアクトルL1の一端とダイオードD2のカソードが接続され、2次巻線N2の他端に平滑リアクトルL2の一端とダイオードD1のカソードが接続されている。平滑リアクトルL1,L2の他端は平滑コンデンサC2の一端に、ダイオードD1,D2のアノードは平滑コンデンサC2の他端に接続される。ここで、ダイオードD1,D2のかわりにスイッチング素子を用いることもできる。この場合、同期整流方式を採用することにより、DC−DCコンバータ1の効率をさらに高めることができる。
本発明のDC−DCコンバータ1は、負荷R1への電力供給量に応じて、スイッチング素子の動作モードを切り替えることが特徴である。図2を用いて、動作モードの切り替えについて説明する。
図2は動作モードの切り替えを説明する図である。出力電力Poutは電流センサ8で検出した出力電流と、電圧センサ9で検出した出力電圧との積である。Pthは動作モードを切り替えるために設けた所定値である。出力電力Poutが所定値Pth以上の場合は、制御手段5は第1のモードである重負荷モードM1としてスイッチング素子S1〜S4を駆動する。この際フェーズシフト方式によってスイッチング素子S1〜S4を駆動すると、ゼロ電圧スイッチングが可能である。出力電力Poutが所定値Pth以下になると、第2のモードである軽負荷モードM2へ移行する。制御手段5はスイッチング素子S3,S4をオフ状態で停止させ、スイッチング素子S1,S2のみ駆動する。制御手段5はスイッチング素子S1,S2の駆動周波数を制御することで、出力電力を制御する。なお同図において、グラフの下段にスイッチング素子S1〜S4を駆動する駆動信号を記載しているが、High側がON信号、Low側がOFF信号を表している。
図3は、所定値Pthの決定方法を説明する図である。点線で示したPloss−Pout直線は、重負荷モードM1で動作させたときの各出力電力Poutにおける損失を、実線で示したPloss−Pout直線は、軽負荷モードM2で動作させたときの各出力電力Poutにおける損失を示すものである。このように、出力電力Poutの大きさにより、損失Plossが小さい動作モードM1,M2を選択するように、所定値Pthを決めればよい。理論的には点線と実線の交点をPthとすることで最も効率が良くなることになる。もちろん、所定値Pthは任意に設定できるようにしてもよい。
ここで、出力電力Poutが所定値Pthと同程度の大きさのときに、重負荷モードM1と軽負荷モードM2との間で頻繁に切り替わる場合がある。このような場合には、図4に示すように重負荷モードM1から軽負荷モードM2へ切り替える所定値Pth1と、軽負荷モードM2から重負荷モードM1へ切り替える所定値Pth2とをそれぞれ定めることにより解決できる場合がある。所定値Pth1とPth2の差は本技術を適用する製品によって効率と切り替え頻度の兼ね合いから選択決定するのがよい。
次に、図5から図13を用いてDC−DCコンバータ1の軽負荷モードM2における回路動作を説明する。重負荷モードM1の回路動作は、従来のフェーズシフト方式を適用できるので省略する。図5はDC−DCコンバータ1の軽負荷モードM2における動作を説明する電圧・電流波形図である。まず図5における電圧波形を説明する。S1駆動信号〜S4駆動信号はそれぞれ制御手段5がスイッチング素子S1〜S4へ出力する駆動信号波形を表している。同図においてもスイッチング素子S1〜S4は、スイッチング素子S1〜S4へ出力する駆動信号波形がHighとなったときにONされ、LowとなったときにOFFされるものである。T1電圧は1次巻線N1の一端側のノードT1の電圧の電圧波形を、T2電圧は1次巻線N1の他端側のノードT2の電圧の電圧波形を表し、T1−T2間電圧はT1電圧からT2電圧を差し引いた電圧波形を表す。次に図5における電流波形を説明する。
S1電流,S2電流はそれぞれスイッチング素子S1,S2のドレイン−ソース間電流を表す。CS1電流〜CS4電流はそれぞれ寄生容量CS1〜CS4を流れる電流波形を表す。CS1電流〜CS4電流は、それぞれ寄生容量CS1〜CS4において、スイッチング素子のドレインに接続されている寄生容量の一端から、スイッチング素子のソースに接続されている寄生容量の他端へと流れる方向を正とし、正電流を充電電流、負電流を放電電流と呼称する。DS1電流〜DS4電流はそれぞれ逆並列ダイオードDS1〜DS4を流れる電流波形を表す。DS1電流〜DS4電流は、それぞれ逆並列ダイオードDS1〜DS4において、アノードからカソードへ流れる方向を正としている。なお、図5において各点線で区切った期間(a)〜(h)は以下で説明する(モードa)〜(モードh)とそれぞれ対応している。軽負荷モードM2では(モードa)〜(モードh)全てのモードにわたって、スイッチング素子S3,S4の駆動信号はオフとなっている。
(モードa)
図6は図5に示す期間(a)における軽負荷モードM2における動作(モードa)を説明する回路図である。スイッチング素子S1をターンオンする。スイッチング素子S1の両端電圧は逆並列ダイオードDS1が導通していたことによりゼロ電圧となっており、スイッチング素子S1はゼロ電圧スイッチングとなる。その後リアクトルLrを流れる電流がゼロに達すると、逆並列ダイオードDS4に逆回復するまでの電流である逆回復電流が流れ、リアクトルLrを流れる電流は、正の方向に増大していく。その後、逆並列ダイオードDS4が逆回復すると、スイッチング素子S1を通る電流は寄生容量CS4の充電電流と寄生容量CS3の放電電流となる。
(モードb)
図7は図5に示す期間(b)における軽負荷モードM2における動作(モードb)を説明する回路図である。寄生容量CS3の放電によって、逆並列ダイオードDS3の両端電圧は減少し、ゼロ電圧を交差すると逆並列ダイオードDS3は導通する。逆並列ダイオードDS3が導通すると、寄生容量CS3の放電電流と、寄生容量CS4の充電電流は流れなくなる。逆並列ダイオードDS3を流れた電流はスイッチング素子S1とリアクトルLr、1次巻線N1を通って逆並列ダイオードDS3へと戻る。この経路を流れる電流は徐々に増加していく。
(モードc)
図8は図5に示す期間(c)における軽負荷モードM2における動作(モードc)を説明する回路図である。スイッチング素子S1をターンオフする。逆並列ダイオードDS3を流れる電流は寄生容量CS1への充電電流と、寄生容量CS2の放電電流となる。寄生容量CS2の放電により、ノードT1の電圧は減少するが、ノードT2の電圧は逆並列ダイオードDS3が導通しているため直流電圧V1よりも高い電圧を維持する。これによってノードT1−ノードT2間の電圧は負の方向へ拡大していく。
(モードd)
図9は図5に示す期間(d)における軽負荷モードM2における動作(モードd)を説明する回路図である。寄生容量CS2の放電によって、逆並列ダイオードDS2の両端電圧は減少し、ゼロ電圧を交差すると逆並列ダイオードDS2は導通する。逆並列ダイオードDS2が導通すると、寄生容量CS2の放電電流と、寄生容量CS1の充電電流は流れなくなる。逆並列ダイオードDS2を流れた電流はリアクトルLr,1次巻線N1を通り、逆並列ダイオードDS3を通って逆並列ダイオードDS2へと戻る。この経路を流れる電流は徐々に減少していく。
(モードe)
図10は図5に示す期間(e)における軽負荷モードM2における動作(モードe)を説明する回路図である。スイッチング素子S2をターンオンする。スイッチング素子S2の両端電圧は逆並列ダイオードDS2が導通していたことによりゼロ電圧となっており、スイッチング素子S2はゼロ電圧スイッチングとなる。その後リアクトルLrを流れる電流がゼロに達すると、逆並列ダイオードDS3に逆回復するまでの電流である逆回復電流が流れ、リアクトルLrを流れる電流は、負の方向に増大していく。その後、逆並列ダイオードDS3が逆回復すると、スイッチング素子S2を通る電流は寄生容量CS3の充電電流と寄生容量CS4の放電電流となる。ノードT2の電圧は寄生容量CS4の放電により減少するが、ノードT1の電圧はスイッチング素子S2が導通していることによりゼロ電圧を維持している。これによってノードT1−ノードT2間の電圧はゼロに近づいていく。
(モードf)
図11は図5に示す期間(f)における軽負荷モードM2における動作(モードf)を説明する回路図である。寄生容量CS4の放電によって、逆並列ダイオードDS4の両端電圧は減少し、ゼロ電圧を交差すると逆並列ダイオードDS4は導通する。逆並列ダイオードDS4が導通すると、寄生容量CS4の放電電流と、寄生容量CS3の充電電流は流れなくなる。逆並列ダイオードDS4を流れた電流は1次巻線N1,リアクトルLrを通り、スイッチング素子S2を通って逆並列ダイオードDS4へと戻る。この経路を流れる電流は徐々に増加していく。
(モードg)
図12は図5に示す期間(g)における軽負荷モードM2における動作(モードg)を説明する回路図である。スイッチング素子S2をターンオフする。スイッチング素子S2を流れていた電流は、寄生容量CS1の放電電流と寄生容量CS2の充電電流となる。ノードT1の電圧は寄生容量CS2の充電により上昇するが、ノードT2の電圧は逆並列ダイオードD4が導通していることによりゼロ電圧を維持している。これによってノードT1−ノードT2間の電圧は正方向へ上昇する。
(モードh)
図13は図5に示す期間(h)における軽負荷モードM2における動作(モードh)を説明する回路図である。寄生容量CS1の放電によって、逆並列ダイオードDS1の両端電圧は減少し、ゼロ電圧を交差すると逆並列ダイオードDS1は導通する。逆並列ダイオードDS1が導通すると、寄生容量CS1の放電電流と、寄生容量CS2の充電電流は流れなくなる。逆並列ダイオードDS1を流れた電流は逆並列ダイオードDS4と1次巻線N1、リアクトルLrを通り、逆並列ダイオードDS1へと戻る。この経路を流れる電流は徐々に減少していく。
以後、(モードa)に戻り、前述した(モードa)〜(モードh)の動作を繰り返すこととなる。
なお、(モードa)〜(モードh)において平滑リアクトルL1,L2を流れる電流が逆流しているモードがあるが、リアクトルの値を大きくすること、巻線N1,N2の巻数比を変更することなどによって回避することもできる。
スイッチング素子S1,S2の駆動周波数を制御することによって、出力電力を制御できるのは、ノードT1−ノードT2間に電圧を生じている時間を変化させていることによる。つまり駆動周波数を上げると、1周期あたりのノードT1−ノードT2間電圧の実効値が増大し、出力電力を上げることができる。逆に駆動周波数を下げれば出力電力も下がる。駆動周波数を上げずに出力電力を増加するためには、寄生容量の大きいスイッチング素子をスイッチング素子S3,S4に採用すればトランス両端に電圧が生じる時間を延ばせるのでよい。また、スイッチング素子S3,S4に並列にスナバコンデンサを接続してもよい。これは(モードa),(モードe)においてスナバコンデンサの充放電時間が追加されるため、ノードT1−ノードT2間に電圧が現れている時間が延びることによる。駆動周波数を上げずに出力電力を上げる別の方法として、逆回復特性の遅いダイオードを逆並列ダイオードDS3,DS4に採用することもできる。(モードd),(モードh)において、ノードT1−ノードT2間の電圧は逆並列ダイオードDS3,DS4の逆回復が終了するまで維持される。そのため出力電力を上げることができる。
スイッチング素子S1,S2として、スイッチング特性の速いスイッチング素子を用いることで、効率が上がることがある。一般的にMOSFETはスイッチング特性が速く、スイッチング損失が小さい。またIGBTは、オン抵抗が小さく、導通損失が小さい。例えば、スイッチング素子S1,S2としてMOSFET、スイッチング素子S3,S4にIGBTを用いる。これにより重負荷モードM1での導通損失を抑制しつつ、軽負荷モードM2でのスイッチング損失も低減することができる。
逆にスイッチング素子S1,S2にIGBT、スイッチング素子S3,S4にMOSFETを用いると出力電力を上げることができる。一般的にMOSFETのボディダイオードは逆回復特性が遅い。逆並列ダイオードDS3,DS4にMOSFETのボディダイオードを利用すれば、(モードe),(モードa)において、ノードT1−ノードT2間の電圧は逆並列ダイオードDS3,DS4の逆回復が終了するまで維持される。そのため出力電力を上げることができる。なお、スイッチング素子S1,S2にMOSFET、スイッチング素子S3,S4にIGBTを用いた場合においても、図14に示すようにスイッチング素子S1,S2をオフ状態で停止させ、スイッチング素子S3,S4のみ駆動させれば、スイッチング素子S1,S2にIGBT、スイッチング素子S3,S4にMOSFETを用いる構成のDC−DCコンバータと同様の効果が得られることは明白である。また逆に、スイッチング素子S1,S2にIGBT、スイッチング素子S3,S4にMOSFETを用いた場合においても、図14に示すようにスイッチング素子S1,S2をオフ状態で停止させ、スイッチング素子S3,S4のみ駆動させれば、スイッチング素子S1,S2にMOSFET、スイッチング素子S3、S4にIGBTを用いる構成のDC−DCコンバータと同様の効果が得られることは明白である。
上述したとおり、本発明のDC−DCコンバータ1は軽負荷時においてもゼロ電圧スイッチングを実現しやすくなることが特徴である。しかし負荷への電力供給量がほぼゼロに等しいとみなせるような時には、寄生容量CS1〜CS4の充放電に必要な電流を確保することができず、スイッチング素子S1,S2はハードスイッチングとなる場合がある。しかし、この時スイッチング素子S1,S2の駆動周波数は重負荷モードM1時の駆動周波数に比べて低い。そのため、負荷への電力供給量がほぼゼロに等しいとみなせるような時でも、軽負荷モードM2は重負荷モードM1よりも効率が高く、本発明は有効と言える。
また、前述の特許文献2では、フェーズシフト方式とは動作原理が異なる共振型の回路である。そのため、共振型の回路では共振を安定動作させるため周波数範囲を制限しなければならず、入力電圧範囲,出力電圧の可変範囲に制限が多いのに加えて、共振型の回路は周波数制御であり、出力を絞るためには共振周波数から離す必要があるが、リプルの増大や素子を駆動するための電力も必要となるため、高効率化が難しい。
これに対しフェーズシフト方式の回路では、スイッチング素子のオン−オフに加えて、それらスイッチング素子に並列に接続されたダイオードの導通や寄生容量への充放電を利用して動作を行うものである。そして効率を改善するためには、スイッチング素子がオン−オフする際にゼロ電圧スイッチング或いはそれにいかに近いスイッチングを実現するかが重要である。そのため、寄生容量への充放電を制御することが重要である。
従来、負荷が軽くなった軽負荷時においては、十分な電流が回路内に流れないため、スイッチの出力容量が十分に充放電されずハードスイッチングになることで効率の悪化を招いていた。しかし、本実施例では、軽負荷モードにおいてフルブリッジ回路の、直列接続した1組のスイッチング素子で構成された一方のスイッチングレッグの動作を停止させることでこの点を解消している。このような状態で回路に流れる電流の状態を確認したところ、理由はまだ不明であるが、従来制御と比べて、軽負荷時にスイッチの出力容量を充放電するための電流が増えているのが確認された。これにより、負荷が軽くなった軽負荷時においても、スイッチの出力容量の充放電が促され、ソフトスイッチングが可能となっている。
即ち本実施例によれば、スイッチは従来の制御方法と比べて、より低い電圧でターンオンすることが可能となり、スイッチング損失は減少する。また、本実施例によれば従来の制御方法に比べ、周波数が低いためより出力を絞りやすく、また、一方のスイッチングレッグを構成する直列接続した1組のスイッチング素子の動作を停止させるので、これらのスイッチでの駆動損失も抑えられるため、より効率の向上を図ることができる。
図15は本発明の実施例2によるDC−DCコンバータ101の回路構成図である。図1と同一部分には同一符号を付し、その説明を省略する。整流回路7は平滑リアクトルL11と、2つのダイオードD1,D2から構成される。平滑リアクトルL11の一端はダイオードD1,D2のカソードと接続され、平滑リアクトルL11の他端は平滑コンデンサC2の一端に接続される。2つの2次巻線N21,N22は一端が互いに接続されており、その接続点は平滑コンデンサC2の他端に接続される。2次巻線N21,N22の他端はそれぞれN21がダイオードD1のアノードに、N22がダイオードD2のアノードに接続される。これにより実施例1に比べて平滑リアクトルを削減することができるため部品点数を削減することができ、コストをさげることができる。またダイオードD1,D2のかわりにスイッチング素子を使用し、同期整流方式を用いることでさらなる高効率化を図ることができる。
図16は本発明の実施例3によるDC−DCコンバータ102の回路構成図である。図1と同一部分には同一符号を付し、その説明を省略する。整流回路7は平滑リアクトルL12と、ダイオードD1,D2を直列接続したダイオードレッグ10と、ダイオードD3,D4を直列接続し、かつダイオードレッグ10に並列に接続されたダイオードレッグ11で構成される。平滑リアクトルL12の一端はダイオードレッグ10の一端と接続され、平滑リアクトルL12の他端は平滑コンデンサC2の一端と、ダイオードレッグ10の他端は平滑コンデンサC2の他端と接続される。ダイオードD1,D2の接続点と、ダイオードD3,D4の接続点は2次巻線N2の両端に接続されている。これにより逆耐電圧の小さいダイオードを使用することができる。このような構成は出力電圧が大きい時に使用すると好適である。またダイオードD1〜D4のかわりにスイッチング素子を使用し、同期整流方式を用いることでさらなる高効率化を図ることができる。
図17は従来の電気自動車31の電源システムの概要構成図である。充電器32は交流電源51からの交流電力をAC−DCコンバータ52によって直流電力に変換し、DC−DCコンバータ53は直流電力をバッテリ41の充電に必要な電圧に変圧して電力を供給する。一方DC−DCコンバータ55はバッテリ41の電圧よりも低い電圧であるバッテリ42の電圧を変圧して負荷56へ電力を供給している。負荷56への電力供給量が多い場合には、DC−DCコンバータ54によってバッテリ41の電力をDC−DCコンバータ55とバッテリ42に供給する。しかし交流電源51からバッテリ41を充電している場合など負荷56への電力供給量が少ない場合には、DC−DCコンバータ54の電力変換効率が低下する問題があった。そのため充電器32はDC−DCコンバータ57を有し、AC−DCコンバータ52からの電力をDC−DCコンバータ54を介さずにDC−DCコンバータ57からDC−DCコンバータ55とバッテリ42へ電力を供給していた。
図18は本発明の実施例4によるDC−DCコンバータ1を採用した電気自動車131の電源システムの概要構成図である。図17と同一部分には同一符号を付し、その説明を省略する。図17におけるDC−DCコンバータ54にかわり、前述の実施例1で説明したDC−DCコンバータ1を採用することで、負荷56への電力供給量が少ない場合においても、DC−DCコンバータ1は高効率に電力を供給することができる。これにより、充電器132は図17におけるDC−DCコンバータ57が不要となり、部品点数の削減が可能となり、大きくコストダウンを図りながら、高効率で電力供給を行うことができる。
自動車131において、交流電源51から充電器132によってバッテリ41を充電しているときは、DC−DCコンバータ1のスイッチング素子S1,S2の駆動周波数は重負荷モードM1時の駆動周波数に比べて低くなる場合が多い。即ち、夜間など車自体は使用していない時間にバッテリ41を充電している状態である。このようなときは、必要最低限の非常に小さな負荷56となっている。そのため、負荷への電力供給量がほぼゼロに等しいとみなせるような時でも、軽負荷モードM2は重負荷モードM1よりも効率が高く
、本実施例で説明したDC−DCコンバータを電気自動車に利用することは非常に有効と言える。なお、本実施例では実施例1で説明したDC−DCコンバータを自動車131に適用した例を説明したが、実施例2や実施例3で説明したDC−DCコンバータを自動車131に適用しても同様に有効である。
さらに、以上のことを纏めると、以下の構成が特徴的として挙げられる。
構成1として、第1,第2のスイッチング素子を直列接続した第1のスイッチングレッグと、第3,第4のスイッチング素子を直列接続して前記第1のスイッチングレッグに並列接続された第2のスイッチングレッグとで構成し、前記第1のスイッチングレッグの両端間及び前記第2のスイッチングレッグの両端間を直流端子間とし、前記第1,第2のスイッチング素子の直列接続点と前記第3,第4のスイッチング素子の直列接続点との間を交流端子間としたフルブリッジ回路と、平滑リアクトルを有する整流回路と、直流電源に並列接続され、かつ前記フルブリッジ回路の直流端子間に接続された第1の平滑コンデンサと、負荷に並列接続され、かつ前記整流回路の直流端子間に接続された第2の平滑コンデンサと、前記フルブリッジ回路の交流端子間に接続された1次巻線と、前記整流回路の交流端子間に接続された2次巻線と、前記1次巻線と前記2次巻線とを磁気結合するトランスと、前記フルブリッジ回路を制御する制御手段とを備え、前記第1,第2,第3,第4のスイッチング素子はそれぞれ、スイッチと前記スイッチに並列に接続された逆並列ダイオードと前記スイッチ及び前記逆並列ダイオードに並列に接続されたコンデンサと、から構成され、前記フルブリッジ回路の交流端子間と前記1次巻線との間に直列に挿入されたリアクトル成分を有したDC−DCコンバータにおいて、前記負荷への電力供給量が所定値以上時には、前記制御手段は前記第1,第2,第3,第4のスイッチング素子を駆動させる第1のモードを実行し、前記負荷への電力供給量が前記所定値以下の時には、前記制御手段は前記第1のスイッチングレッグ又は第2のスイッチングレッグを構成する一方側のスイッチングレッグの1組のスイッチング素子をオフ状態で停止させ、前記第1のスイッチングレッグ又は第2のスイッチングレッグを構成する他方側のスイッチングレッグの1組のスイッチング素子を駆動させる第2のモードを実行することを特徴とするDC−DCコンバータ。
構成2として、構成1において、前記制御手段は、前記第1のモード実行時には前記第1,第2,第3,第4のスイッチング素子をフェーズシフト方式で駆動し、前記第2のモード実行時には駆動する側の前記スイッチングレッグの1組のスイッチング素子を周波数制御方式で駆動することを特徴とするDC−DCコンバータ。
構成3として、構成1において、前記第2のモード実行時に駆動する側の前記スイッチングレッグの1組のスイッチング素子が有する前記コンデンサは、前記第2のモード実行時に停止される側の前記スイッチングレッグの1組のスイッチング素子が有する前記コンデンサよりも、容量が大きいことを特徴とするDC−DCコンバータ。
構成4として、構成1において、前記第2のモード実行時に停止される側の前記スイッチングレッグの1組のスイッチング素子には、それぞれスナバコンデンサが並列に接続されていることを特徴とするDC−DCコンバータ。
構成5として、構成1において、前記第2のモード実行時に停止される側の前記スイッチングレッグの1組のスイッチング素子が有する前記逆並列ダイオードは、前記第2のモード実行時に駆動する側の前記スイッチングレッグの1組のスイッチング素子が有する前記逆並列ダイオードよりも、逆回復特性が遅いことを特徴とするDC−DCコンバータ。
構成6として、構成1において、前記第2のモード実行時に駆動する側の前記スイッチングレッグの1組のスイッチング素子は、前記第2のモード実行時に停止される側の前記スイッチングレッグの1組のスイッチング素子よりも、スイッチング特性が速いことを特徴とするDC−DCコンバータ。
構成7として、構成1において、前記第2のモード実行時に駆動する側の前記スイッチングレッグの1組のスイッチング素子はMOSFET、前記第2のモード実行時に停止される側の前記スイッチングレッグの1組のスイッチング素子はIGBTとしたことを特徴とするDC−DCコンバータ。
構成8として、構成1において、前記第2のモード実行時に駆動する側の前記スイッチングレッグの1組のスイッチング素子はIGBT、前記第2のモード実行時に停止される側の前記スイッチングレッグの1組のスイッチング素子はMOSFETとしたことを特徴とするDC−DCコンバータ。
構成9として、構成1において、前記所定値は、第1の所定値と、前記第1の所定値より大きい第2の所定値を有し、前記制御手段は、前記負荷への電力供給量が前記第1の所定値以下の場合には第2のモードに切り替えるようにし、前記負荷への電力供給量が前記第2の所定値以上の場合には第1のモードに切り替えるようにしたことを特徴とするDCDCコンバータ。
構成10つぉいて、構成1において、前記整流回路は、第1の平滑リアクトルの一端と第2の平滑リアクトルの一端との接続体と、第1のダイオードの一端と第2のダイオードの一端との接続体とを備え、前記第1のダイオードの他端に前記第1の平滑リアクトルの他端を接続し、前記第2のダイオードの他端に前記第2の平滑リアクトルの他端を接続し、前記第1のダイオードの他端と前記第2のダイオードの他端との間を交流端子間とし、前記第1,第2の平滑リアクトルの接続点と前記第1,第2のダイオードの接続点との間を直流端子間としたことを特徴とするDC−DCコンバータ。
構成11として、構成1において、前記整流回路は、第1の平滑リアクトルの一端と第2の平滑リアクトルの一端との接続体と、第1の整流回路側スイッチング素子の一端と第2の整流回路側スイッチング素子の一端との接続体とを備え、前記第1の整流回路側スイッチング素子の他端に前記第1の平滑リアクトルの他端を接続し、前記第2の整流回路側スイッチング素子の他端に前記第2の平滑リアクトルの他端を接続し、前記第1の整流回路側スイッチング素子の他端と前記第2の整流回路側スイッチング素子の他端との間を交流端子間とし、前記第1,第2の平滑リアクトルの接続点と前記第1,第2の整流回路側スイッチング素子の接続点との間を直流端子間としたことを特徴とするDC−DCコンバータ。
構成12として、構成1において、前記2次巻線は、第1の2次巻線の一端と第2の2次巻線の一端との接続体を備え、前記整流回路は、平滑リアクトルと、第1,第2のダイオードとを備え、前記第1の2次巻線の他端に前記第1のダイオードの一端を接続し、前記第2の2次巻線の他端に前記第2のダイオードの一端を接続し、前記第1のダイオードの他端と前記第2のダイオードの他端とを前記平滑リアクトルの一端に接続し、前記第1,第2の2次巻線の接続点と、前記平滑リアクトルの他端との間を直流端子間とし、第1のダイオードの一端と第2のダイオードの一端との間を交流端子間としたことを特徴とするDC−DCコンバータ。
構成13として、構成1において、前記2次巻線は、第1の2次巻線の一端と第2の2次巻線の一端との接続体を備え、前記整流回路は、平滑リアクトルと、第1,第2の整流回路側スイッチング素子とを備え、前記第1の2次巻線の他端に前記第1の整流回路側スイッチング素子の一端を接続し、前記第2の2次巻線の他端に前記第2の整流回路側スイッチング素子の一端を接続し、前記第1の整流回路側スイッチング素子の他端と前記第2の整流回路側スイッチング素子の他端とを前記平滑リアクトルの一端に接続し、前記第1,第2の2次巻線の接続点と、前記平滑リアクトルの他端との間を直流端子間とし、第1の整流回路側スイッチング素子の一端と第2の整流回路側スイッチング素子の一端との間を交流端子間としたことを特徴とするDC−DCコンバータ。
構成14として、構成1において、前記整流回路は、平滑リアクトルと、第1,第2のダイオードを直列接続した第1のダイオードレッグと、第3,第4のダイオードを直列接続し、かつ前記第1のダイオードレッグに並列接続された第2のダイオードレッグと、を備え、前記第1のダイオードレッグの一端に前記平滑リアクトルの一端を接続し、前記平滑リアクトルの他端と前記第1のダイオードレッグの他端との間を直流端子間とし、前記第1,第2のダイオードの直列接続点と前記第3,第4のダイオードの直列接続点との間を交流端子間としたことを特徴とするDC−DCコンバータ。
構成15として、構成1において、前記整流回路は、平滑リアクトルと、第1,第2の整流回路側スイッチング素子を直列接続した第1の整流回路側スイッチングレッグと、第3,第4の整流回路側スイッチング素子を直列接続し、かつ前記第1の整流回路側スイッチングレッグに並列接続された第2の整流回路側スイッチングレッグと、を備え、前記第1の整流回路側スイッチングレッグの一端に前記平滑リアクトルの一端を接続し、前記平滑リアクトルの他端と前記第1の整流回路側スイッチングレッグの他端との間を直流端子間とし、前記第1,第2の整流回路側スイッチング素子の直列接続点と前記第3,第4の整流回路側スイッチング素子の直列接続点との間を交流端子間としたことを特徴とするDC−DCコンバータ。
構成16として、構成1〜15に記載のDC−DCコンバータを搭載したことを特徴とする車両。
構成17として、構成16において、前記DC−DCコンバータは、前記車両の走行中は前記第1のモードで動作し、前記車両の充電中は前記第2のモードで動作するようにしたことを特徴とする車両。

1,53〜55,57,101,102 DC−DCコンバータ
2 フルブリッジ回路
3,4 スイッチングレッグ
5 制御手段
6 トランス
7 整流回路
8 電流センサ
9 電圧センサ
10,11 ダイオードレッグ
31 電気自動車
32 充電器
41,42 バッテリ
51 交流電源
52 AC−DCコンバータ
56,R1 負荷
131 電気自動車
132 充電器
V1 直流電源
C1,C2 平滑コンデンサ
L1,L2,L11,L12 平滑リアクトル
Lr リアクトル
N1,N2 巻線
S1〜S4 スイッチング素子
DS1〜DS4 逆並列ダイオード
CS1〜CS4 寄生容量
M1 重負荷モード
M2 軽負荷モード
Pout 出力電力
Pth,Pth1,Pth2 所定値
D1〜D4 ダイオード
T1,T2 ノード

Claims (12)

  1. 1次巻線と2次巻線とを磁気結合させたトランスと、直流端子間に直流電源が接続され、かつ交流端子間に前記1次巻線が接続されたスイッチング回路と、前記直流端子間に接続された第1の平滑コンデンサと、前記2次巻線から入力した電力を整流して直流負荷に供給する整流回路と、前記直流負荷に並列接続された第2の平滑コンデンサとを備えたDC−DCコンバータにおいて、前記スイッチング回路は、第1,第2の逆並列ダイオードがそれぞれ並列接続された第1,第2のスイッチング素子を備え、前記第1,第2のスイッチング素子のそれぞれと並列にコンデンサ成分を有するものであって、前記第1,第2のスイッチング素子をオフ状態とするモードを有し、前記モードでは、前記第2の逆並列ダイオードの順方向に電流が流れるように構成され、その後、前記第2のスイッチング素子がオフ状態のまま前記第2の逆並列ダイオードの逆方向に逆回復電流が流れ、前記逆回復電流が前記直流端子の正極から前記第2の逆並列ダイオードと前記1次巻線とを介して前記直流端子の負極へ流れるように構成されることを特徴とするDC−DCコンバータ。
  2. 請求項1のDCーDCコンバータにおいて、
    前記第1,第2のスイッチング素子を含んで第1のスイッチングレッグと第2のスイッチングレッグを構成し、前記第1のスイッチングレッグはスイッチング素子を直列に接続して構成し、前記第2のスイッチングレッグはスイッチング素子を直列に接続して構成するものであり、
    前記第1のスイッチングレッグの両端間及び前記第2のスイッチングレッグの両端間を直流端子間とし、
    前記第1のスイッチングレッグの直列接続点と前記第2のスイッチングレッグの直列接続点との間を交流端子間としたフルブリッジ回路とを備え
    ことを特徴とするDCーDCコンバータ。
  3. 請求項2のDCーDCコンバータにおいて、
    前記フルブリッジ回路を制御する制御手段とを備え、
    前記直流端子間の電力供給量が所定値以上時には、前記制御手段は前記第1のスイッチングレッグと前記第2のスイッチングレッグのスイッチング素子を駆動させる第1のモードを実行し、
    前記直流端子間の電力供給量が前記所定値以下の時には、前記制御手段は前記第1のスイッチングレッグ又は第2のスイッチングレッグを構成する一方側のスイッチングレッグの1組のスイッチング素子をオフ状態で停止させ、
    前記第1のスイッチングレッグ又は第2のスイッチングレッグを構成する他方側のスイッチングレッグの1組のスイッチング素子を駆動させる第2のモードを実行することを特徴とするDCーDCコンバータ。
  4. 請求項3のDCーDCコンバータにおいて、
    前記第2のモードは、スイッチング周波数を高く設定することで出力電力を増加させることを特徴とするDC−DCコンバータ。
  5. 請求項4のDCーDCコンバータにおいて
    前記制御手段は、前記第1のモード実行時には前記各々のスイッチング素子をフェーズシフト方式で駆動し、前記第2のモード実行時には駆動する側の前記スイッチングレッグの1組のスイッチング素子を周波数制御方式で駆動することを特徴とするDC−DCコンバータ。
  6. 請求項4のDCーDCコンバータにおいて
    前記第2のモード実行時に停止される側の前記スイッチングレッグの1組のスイッチング素子は前記コンデンサを備え、
    前記第2のモード実行時に駆動する側の前記スイッチングレッグの1組のスイッチング素子が有する前記コンデンサよりも、容量が大きいことを特徴とするDC−DCコンバータ。
  7. 請求項4のDCーDCコンバータにおいて
    前記第2のモード実行時に停止される側の前記スイッチングレッグの1組のスイッチング素子には、それぞれスナバコンデンサが並列に接続されていることを特徴とするDC−DCコンバータ。
  8. 請求項4のDCーDCコンバータにおいて
    前記第2のモード実行時に駆動する側の前記スイッチングレッグの1組のスイッチング素子は、前記第2のモード実行時に停止される側の前記スイッチングレッグの1組のスイッチング素子よりも、スイッチング特性が速いことを特徴とするDC−DCコンバータ。
  9. 請求項4のDCーDCコンバータにおいて
    前記第2のモード実行時に駆動する側の前記スイッチングレッグの1組のスイッチング素子はMOSFET、前記第2のモード実行時に停止される側の前記スイッチングレッグの1組のスイッチング素子はIGBTとしたことを特徴とするDC−DCコンバータ。
  10. 請求項4のDCーDCコンバータにおいて
    前記第2のモード実行時に駆動する側の前記スイッチングレッグの1組のスイッチング素子はIGBT、前記第2のモード実行時に停止される側の前記スイッチングレッグの1組のスイッチング素子はMOSFETとしたことを特徴とするDC−DCコンバータ。
  11. 請求項4のDCーDCコンバータにおいて
    前記スイッチング素子としてMOSFET素子を設け、
    前記ダイオードはMOSFET素子のボディダイオードであることを特徴とするDC−DCコンバータ。
  12. 請求項1のDCーDCコンバータにおいて、
    前記逆回復電流が,前記直流端子の正極から前記第2の逆並列ダイオードと前記1次巻線とオン状態の第1のスイッチング素子を介して前記直流端子の負極へ流れるように構成されることを特徴とするDC−DCコンバータ。
JP2014153427A 2014-07-29 2014-07-29 Dc−dcコンバータ Active JP5962717B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014153427A JP5962717B2 (ja) 2014-07-29 2014-07-29 Dc−dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014153427A JP5962717B2 (ja) 2014-07-29 2014-07-29 Dc−dcコンバータ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012521172A Division JP5590124B2 (ja) 2010-06-25 2010-06-25 Dc−dcコンバータ

Publications (2)

Publication Number Publication Date
JP2014200173A JP2014200173A (ja) 2014-10-23
JP5962717B2 true JP5962717B2 (ja) 2016-08-03

Family

ID=52356763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014153427A Active JP5962717B2 (ja) 2014-07-29 2014-07-29 Dc−dcコンバータ

Country Status (1)

Country Link
JP (1) JP5962717B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002238257A (ja) * 2001-02-06 2002-08-23 Toshiba Corp 共振型dc−dcコンバータの制御方法
JP2003047245A (ja) * 2001-07-31 2003-02-14 Toshiba Corp 電気車用電源装置
JP3753978B2 (ja) * 2001-12-10 2006-03-08 株式会社東芝 Dc−dcコンバータ制御方法
JP4378400B2 (ja) * 2007-08-28 2009-12-02 日立コンピュータ機器株式会社 双方向dc−dcコンバータ及び双方向dc−dcコンバータの制御方法

Also Published As

Publication number Publication date
JP2014200173A (ja) 2014-10-23

Similar Documents

Publication Publication Date Title
JP5590124B2 (ja) Dc−dcコンバータ
JP5575235B2 (ja) 電力変換装置
JP5530401B2 (ja) 電源装置
US9431917B2 (en) Switching power supply including a rectifier circuit having switching elements, and electric power converter
JP2012213260A (ja) スイッチング電源装置
US20080037290A1 (en) Ac-dc converter and method for driving for ac-dc converter
EP2523338A1 (en) Ac-dc converter and method of controlling same
WO2018061286A1 (ja) 電力変換装置
JP2015181329A (ja) 電力変換装置
JPWO2014155604A1 (ja) Dc/dcコンバータ
KR101654490B1 (ko) 컨버터 및 쌍방향 컨버터
JP6033649B2 (ja) Dc−dcコンバータ
JP2014054121A (ja) スイッチング電源装置
JP2014171313A (ja) Dc/dcコンバータ
JP6467524B2 (ja) 電力変換装置および鉄道車両
JP6458235B2 (ja) スイッチング電源装置
JP2010172146A (ja) スイッチング電源および電源制御用半導体集積回路
JP5962717B2 (ja) Dc−dcコンバータ
JP4635584B2 (ja) スイッチング電源装置
JP7100847B2 (ja) 電力変換装置の制御装置
JP2014075944A (ja) 双方向コンバータ
JP6234651B1 (ja) 電力変換装置
JP2012191759A (ja) 直流−直流変換装置
JPWO2020053615A1 (ja) 電力変換装置および電力変換装置の制御方法
JP2016105666A (ja) 電力変換装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160613

R151 Written notification of patent or utility model registration

Ref document number: 5962717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151