JP5734672B2 - 半導体電力変換装置 - Google Patents

半導体電力変換装置 Download PDF

Info

Publication number
JP5734672B2
JP5734672B2 JP2011003662A JP2011003662A JP5734672B2 JP 5734672 B2 JP5734672 B2 JP 5734672B2 JP 2011003662 A JP2011003662 A JP 2011003662A JP 2011003662 A JP2011003662 A JP 2011003662A JP 5734672 B2 JP5734672 B2 JP 5734672B2
Authority
JP
Japan
Prior art keywords
inv
voltage
phase
output
inverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011003662A
Other languages
English (en)
Other versions
JP2012147559A (ja
Inventor
隆太 長谷川
隆太 長谷川
中沢　洋介
洋介 中沢
尚隆 飯尾
尚隆 飯尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011003662A priority Critical patent/JP5734672B2/ja
Priority to EP12733970.3A priority patent/EP2665173A1/en
Priority to CN201280004996.2A priority patent/CN103314517B/zh
Priority to US13/979,540 priority patent/US20140085954A1/en
Priority to PCT/JP2012/000063 priority patent/WO2012096151A1/ja
Publication of JP2012147559A publication Critical patent/JP2012147559A/ja
Application granted granted Critical
Publication of JP5734672B2 publication Critical patent/JP5734672B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/497—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode sinusoidal output voltages being obtained by combination of several voltages being out of phase
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck

Description

本発明の実施形態は、直流電力を交流電力に変換する逆変換装置を複数直列接続した半導体電力変換装置に関する。
大電力を出力する半導体電力変換装置は高電圧を変換する必要があるため、耐電圧を確保する必要がある。従来においては、耐電圧を確保するために、変換器とトランスとを直列多重化する方法が用いられてきた。変換器とトランスとを直列接続して多重化することにより、正弦波に近い階段状の電圧波形を生成することができ、高調波を低減する効果も得られる。
従来の三相多重インバータ装置は、三相ハーフブリッジ回路を直列接続した構成が一般的である（例えば非特許文献１）。もしくは単相フルブリッジインバータを直列接続した回路を３つ用意し、三相負荷の入力にそれぞれ接続して三相としたものもある（例えば非特許文献２）。
「パワーエレクトロニクス回路」第１版、オーム社、２０００年１１月３０日、ｐ．１５３、ｐｐ.１６１〜１７１ 「パワーエレクトロニクス入門」第４版、オーム社、２００６年９月１０日、ｐ．１８３
しかし、従来の直列多重回路を交流負荷の駆動に用いる場合、出力電圧が完全な正弦波ではないため高調波が発生する。出力電圧をＰＷＭ（Pulse Width Modulation）波形にしてスイッチング周波数を上げれば高調波を低減できるが、高耐圧のスイッチング素子はスイッチング損失が大きく、スイッチング周波数には上限がある。このため、出力段に大きなフィルタを設置する必要があり、装置が大型化する。
本発明の実施形態は、運転周波数にかかわらず高調波の少ない電圧を出力でき損失を低減した小型の半導体電力変換装置を提供する。
本発明の実施形態によれば、入力直流電圧Ｖ ＤＣ が同じ電圧であるｎ（ｎは自然数）個の互いに絶縁された３レベルの電圧を出力する逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと、前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎの入力直流電圧ＶＤＣの２分の１あるいは３分の１の電圧ＶＤＣＳを入力直流電圧として前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと絶縁された３レベルの電圧を出力する逆変換装置ＩＮＶＵＳとを有し、前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと前記逆変換装置ＩＮＶ ＵＳ とを直列従属接続し、前記逆変換装置ＩＮＶ Ｕ１ 〜ＩＮＶ Ｕｎ は交流電力の交流電力の１周期あたり１パルス電圧を出力し、単相Ｕ相のＵ相出力交流電圧指令値Ｖ Ｕ ＊ が前記直流電圧Ｖ ＤＣ ×ｍ／２（ｍはｎ以下の整数）に達するときに前記逆変換装置ＩＮＶ Ｕ１ 〜ＩＮＶ Ｕｎ のＩＮＶ Ｕｍ が電圧を出力し、前記Ｕ相出力交流電圧指令値Ｖ Ｕ ＊ と前記逆変換装置ＩＮＶ Ｕ１ 〜ＩＮＶ Ｕｎ の出力電圧との差電圧を前記逆変換装置ＩＮＶ ＵＳ がパルス幅変調して出力し、最大ＶＤＣ×ｎ＋ＶＤＣＳを出力する。
本発明の実施形態に係る半導体電力変換装置を三相交流負荷を駆動するインバータとして適用した構成図。 本発明の実施形態に係る単相の半導体電力変換装置を構成する各々のインバータＩＮＶの一例を示す回路構成図。 本発明の実施例１におけるＵ相の半導体電力変換装置のＵ相電圧指令値ＶＵＤ＊の各段階に対するインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧波形図。 本発明の実施例１におけるＵ相の半導体電力変換装置のインバータＩＮＶＵＳのスイッチング素子のタイミングチャート。 本発明の実施例１におけるＵ相の半導体電力変換装置のＵ相電圧指令値ＶＵＤ＊の各段階に対するインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧とＩＮＶＵＳの充放電電荷量との波形図。 本発明の実施形態に係る実施例２の単相の半導体電力変換装置を構成する各々のインバータＩＮＶの一例を示す回路構成図。 本発明の実施形態に係る実施例２で出力電圧が−ＶＤＣ／２または＋ＶＤＣ／２のときに中性点電位変動を抑制するインバータＩＮＶのスイッチングパターンの選択方法を示すフローチャート。 本発明の実施例２におけるＵ相の半導体電力変換装置のＵ相電圧指令値ＶＵＤ＊の各段階に対するインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧波形図。 本発明の実施例２における三角波ｃａｒＵＡ１が最大値１で最小値０．５の場合のスイッチング素子のタイミングチャート。 本発明の実施例２における三角波ｃａｒＵＡ２が最大値０．５で最小値０の場合のスイッチング素子のタイミングチャート。 本発明の実施例２における三角波ｃａｒＵＢ１が最大値０．０で最小値−０．５の場合のスイッチング素子のタイミングチャート。 本発明の実施例２における三角波ｃａｒＵＢ２が最大値−０．５で最小値−１．０のスイッチング素子のタイミングチャート。
（実施例１）
図１は本発明の実施形態に係る半導体電力変換装置を三相交流負荷を駆動するインバータとして適用した構成図である。三相交流Ｕ、Ｖ、Ｗに対応して、単相の半導体電力変換装置１１Ｕ、１１Ｖ、１１Ｗがそれぞれ設けられている。
Ｕ相の半導体電力変換装置１１Ｕは、１個の低電圧のインバータＩＮＶＵＳとｎ個の高電圧のインバータＩＮＶＵ１〜ＩＮＶＵＮとからなり、インバータＩＮＶＵＳは直流電圧ＶＤＣＵＳを入力とし、ＩＮＶＵ１〜ＩＮＶＵＮは直流電圧ＶＤＣＵ１〜ＶＤＣＵＮを入力とする。直流電圧ＶＤＣＵ１〜ＶＤＣＵＮは全て同じ電圧とし、直流電圧ＶＤＣＵＳは直流電圧ＶＤＣＵ１〜ＶＤＣＵＮの１／２または１／３とする。インバータＩＮＶＵ１〜ＩＮＶＵＮとＩＮＶＵＳとは出力を従属接続する。
図１ではインバータＩＮＶＵ１を最下段とし、インバータＩＮＶＵＳを最上段として従属接続している場合を示しているが、接続の順番はこれに限るものではなく、構成のし易さに応じて自由に変えてよい。この構成により、直流電圧ＶＤＣＵＳ、ＶＤＣＵ１〜ＶＤＣＵＮが、それぞれ交流電圧ＶＡＣＵＳ、ＶＡＣＵ１〜ＶＡＣＵｎに変換され、Ｕ相の半導体電力変換装置１１Ｕは、それぞれの電圧を加算した交流電圧ＶＡＣＵを出力する。
また、直流電圧ＶＤＣＵＳ、ＶＤＣＵ１〜ＶＤＣＵＮにおいて、有効電力を供給する場合は直流電圧ＶＤＣＵ１〜ＶＤＣＵＮの少なくとも１つは有効電力を供給できる直流電圧源であり、他の直流電圧源はコンデンサとしてもよい。系統連系する際の電圧調整装置として使用する場合は無効電力の供給のみでよく、全ての直流電圧源をコンデンサで構成することができる。このとき、直流電圧ＶＤＣＵＳは直流電圧ＶＤＣＵ１〜ＶＤＣＵＮの１／２または１／３より僅かながら大きい値とする。
Ｖ相の半導体電力変換装置１１Ｖ、Ｗ相の半導体電力変換装置１１Ｗもそれぞれ高電圧のインバータＩＮＶＶ１〜ＩＮＶ Ｖｎ と低電圧のインバータＩＮＶＶＳ、高電圧のインバータＩＮＶＷ１〜ＩＮＶ Ｗｎ と低電圧のインバータＩＮＶＷＳでＵ相と同じように従属接続で構成する。この構成により、Ｖ相では、直流電圧ＶＤＣＶＳ、ＶＤＣＶ１〜ＶＤＣ Ｖｎ が、それぞれ交流電圧ＶＡＣＶＳ、ＶＡＣＶ１〜ＶＡＣＶｎに変換され、Ｖ相の半導体電力変換装置１１Ｖは、それぞれの電圧を加算した交流電圧ＶＡＣＶを出力し、Ｗ相では、直流電圧ＶＤＣＷＳ、ＶＤＣＷ１〜ＶＤＣＷｎが、それぞれ交流電圧ＶＡＣＷＳ、ＶＡＣＷ１〜ＶＡＣＷｎに変換され、Ｗ相の半導体電力変換装置１１Ｗは、それぞれの電圧を加算した交流電圧ＶＡＣＷを出力する。これにより、三相交流負荷のＬＵ、ＬＶ、ＬＷをそれぞれ駆動する。
図２は、本発明の実施形態に係る単相の半導体電力変換装置１１Ｕ、１１Ｖ、１１Ｗを構成する各々のインバータＩＮＶの一例を示す回路構成図である。各々のインバータＩＮＶは、４つのスイッチング素子ＳＡ１、ＳＡ２、ＳＢ１、ＳＢ２と全スイッチング素子にそれぞれ逆並列される還流ダイオードＤＡ１、ＤＡ２、ＤＢ１、ＤＢ２とから成り、スイッチング素子ＳＡ１とスイッチング素子ＳＡ２とを従属接続したレグと、スイッチング素子ＳＢ１とスイッチング素子ＳＢ２を従属接続したレグとの２つのレグで構成されるフルブリッジインバータである。
スイッチング素子ＳＡ１、ＳＡ２で構成したレグは上段のインバータに接続され、スイッチング素子ＳＢ１、ＳＢ２で構成したレグは下段のインバータに接続される。図１のすべてのインバータＩＮＶは、図２に示す構成である。
高電圧のインバータＩＮＶＵ１〜ＩＮＶＵＮ、ＩＮＶＶ１〜ＩＮＶＶＮ、ＩＮＶＷ１〜ＩＮＶＷＮを構成する４つのスイッチング素子はシリコンを用いた半導体デバイスとし、直流電圧や負荷電流に応じてＩＧＢＴやＭＯＳ−ＦＥＴなどを用いる。４つの還流ダイオードもシリコンを用いた半導体デバイスとする。
低電圧のインバータＩＮＶＵＳ、ＩＮＶＶＳ、ＩＮＶＷＳを構成する４つのスイッチング素子はシリコンカーバイドまたはガリウムナイトライドを用いた半導体デバイスとし、直流電圧や負荷電流に応じてＩＧＢＴやＭＯＳ−ＦＥＴなどを用いる。４つの還流ダイオードもシリコンカーバイドまたはガリウムナイトライドを用いた半導体デバイスとする。
次に、このように構成された実施例１の作用を説明する。以下、コンバータ段数ｎ＝２の場合のＵ相インバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳを例として動作を説明する。このときの直流電圧は、インバータＩＮＶＵ１の直流電圧ＶＤＣＵ１とインバータＩＮＶＵ２の直流電圧ＶＤＣＵ２とは等しい直流電圧ＶＤＣとし、インバータＩＮＶＵＳの直流電圧ＶＤＣＵＳはＶＤＣの１／２とする。
インバータＩＮＶＵ１、ＩＮＶＵ２は、図２に示すようにフルブリッジ構成であるため、３レベルの電圧を出力する。つまり、ＶＤＣ、０、＋ＶＤＣの電圧を出力する。いま、インバータＩＮＶＵ１を例として、インバータＩＮＶＵ１を構成するスイッチング素子ＳＵ１Ａ１、ＳＵ１Ａ２、ＳＵ１Ｂ１、ＳＵ１Ｂ２の駆動方法を述べる。図２のスイッチング素子ＳＡ１、ＳＡ２、ＳＢ１、ＳＢ２がスイッチング素子ＳＵ１Ａ１、ＳＵ１Ａ２、ＳＵ１Ｂ１、ＳＵ１Ｂ２にそれぞれ対応している。
インバータＩＮＶＵ１は、スイッチング素子ＳＵ１Ａ１、ＳＵ１Ａ２、ＳＵ１Ｂ１、ＳＵ１Ｂ２のオン／オフによって３レベルの−ＶＤＣ、０、＋ＶＤＣの電圧を出力する。表１にインバータＩＮＶＵ１のスイッチングパターンの一例を示す。
Figure 0005734672
表１は出力電圧を０→＋ＶＤＣ→０→−ＶＤＣ→０と遷移させるときのスイッチング素子のＯＮ／ＯＦＦ状態を示している。例えば、スイッチング素子ＳＵ１Ａ１とスイッチング素子ＳＵ１Ｂ２とがＯＮで、スイッチング素子ＳＵ１Ａ２とスイッチング素子ＳＵ１Ｂ１とがＯＦＦであれば、＋ＶＤＣの電圧を出力する。また、スイッチング素子ＳＵ１Ａ１がＯＮのときスイッチング素子ＳＵ１Ａ２はＯＦＦ、スイッチング素子ＳＵ１＿Ｂ１がＯＮのときスイッチング素子ＳＵ１＿Ｂ２はＯＦＦのように、必ず相補的に動作する。また、出力電圧を変化させるときに４つのスイッチング素子が同時にスイッチングすることはなく、必ずどちらかの上下アームのペアのみがスイッチングする。以上のインバータユニットの動作はインバータユニットＩＮＶＵＳ、ＩＮＶＵ２にも共通する。
次に、インバータＩＮＶＵＳも含めてＵ相の半導体電力変換装置全体の動作を説明する。まず、Ｕ相電圧指令値ＶＵ＊の最大値を２×インバータ段数２＋１＝５とし、アナログ値であるＵ相電圧指令値ＶＵ＊を５段階のデジタル値ＶＵＤ＊に変換する。図３は、Ｕ相の半導体電力変換装置のＵ相電圧指令値ＶＵＤ＊の各段階に対するインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧波形図であり、表２は実施例１におけるインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧タイミングを示す表である。
Figure 0005734672
インバータＩＮＶＵ１、ＩＮＶＵ２は１周期に１パルス出力し、Ｕ相電圧指令値ＶＵＤ＊とインバータＩＮＶＵ１、ＩＮＶＵ２の出力電圧ＶＡＣＵ１、ＶＡＣＵ２との差をインバータＩＮＶＵＳの電圧指令値ＶＵＳ＊として出力する。これによって、インバータＩＮＶＵ１、ＩＮＶＵ２の合計出力電圧（ＶＡＣＵ、＋ＶＡＣＵ２）は階段状の波形となる。また、インバータＩＮＶＵＳはＰＷＭ波形を出力することによって、インバータＩＮＶＵＳの出力電圧ＶＡＣＵＳが電圧指令値ＶＵＳ＊になるように制御するので、Ｕ相の半導体電力変換装置は、Ｕ相電圧指令値ＶＵ＊に対しさらに精度良く一致する電圧を出力できる。
次に、インバータＩＮＶＵＳのＰＷＭ制御法を説明する。インバータＩＮＶＵＳを構成するスイッチング素子は、図２と同様にスイッチング素子ＳＵＳＡ１、ＳＵＳＡ２、ＳＵＳＢ１、ＳＵＳＢ２である。
図４は、本発明の実施例１におけるＵ相の半導体電力変換装置のインバータＩＮＶＵＳのスイッチング素子のタイミングチャートである。図４において、各スイッチング素子の動作状態は、信号波形がHighのときはＯＮ状態、LowのときはＯＦＦ状態を表している。インバータＩＮＶＵＳの電圧指令値ＶＵＳ＊はＵ相電圧指令値ＶＵ＊とインバータＩＮＶＵ１、ＩＮＶＵ２の出力電圧との差であり、連続した値として計算される。インバータＩＮＶＵＳの電圧指令値ＶＵＳ＊は、図３に示すような波形となるが、図４では、説明を簡単にするため直線で示している。
あるキャリア周波数で生成される三角波ｃａｒＵＡと電圧指令値ＶＵＳ＊とが比較され、インバータＩＮＶＵＳの電圧指令値ＶＵＳ＊が三角波ｃａｒＵＡより大きいときはスイッチング素子ＳＵＳＡ１がＯＮし、スイッチング素子ＳＵＳＡ２がＯＦＦする。電圧指令値ＶＵＳ＊が三角波ｃａｒＵＡより小さいときはスイッチング素子ＳＵＳＡ１がＯＦＦし、スイッチング素子ＳＵＳＡ２がＯＮする。
また、三角波ｃａｒＵＡと位相を１８０°ずらした三角波ｃａｒＵＢと電圧指令値ＶＵＳ＊とを比較し、電圧指令値ＶＵＳ＊が三角波ｃａｒＵＢより大きいときはスイッチング素子ＳＵ１Ｂ１がＯＮしスイッチング素子ＳＵ１Ｂ２がＯＦＦする。電圧指令値ＶＵＳ＊が三角波ｃａｒＵＢより小さいときはスイッチング素子ＳＵ１Ｂ１がＯＦＦしスイッチング素子ＳＵ１Ｂ２がオンする。三角波ｃａｒの位相をレグごとに１８０°ずらすことによって、インバータＩＮＶＵＳの出力電圧波形は、図４のＶＡＣＵＳようになり、キャリア周波数の２倍の電圧波形を出力できる。
インバータＩＮＶＵＳをＰＷＭ制御して電圧出力した結果、インバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力を合計した出力電圧波形は正弦波に近くなる。インバータ段数が２段の場合、インバータＩＮＶＵ１、ＩＮＶＵ２のみの正のレベル数２に対し、各レベル間の電圧と最大電圧とをＩＮＶＵＳが出力するので、２×２＋１＝５レベルが正の電圧レベル数となり、負の電圧と０電圧を加えて、５×２＋１＝１１レベルの電圧が出力できる。つまり、インバータｎ段の場合は｛（ｎ×２＋１）×２＋１｝＝４ｎ＋３の電圧レベル数になる。
直流電圧ＶＤＣＵＳ、ＶＤＣＵ１〜ＶＤＣＵＮの一部または全ての直流電圧源がコンデンサで構成される場合、コンデンサの電圧をバランスさせる必要がある。 以下、直流電圧ＶＤＣＵ１、ＶＤＣＵ２の直流電圧源を有効電力供給する電圧源とし、直流電圧ＶＤＣＵＳの直流電圧源をコンデンサとしたとき、コンデンサの電圧をバランスさせる方法について説明する。
まず、図３の方法で電圧出力した場合について述べる。出力電圧と出力電流の向きによってコンデンサ電荷の充電、放電が決まる。出力電圧と出力電流を乗算した結果の極性が正であるときは、コンデンサ電荷が放電され、コンデンサ電圧が低下する。出力電圧と出力電流を乗算した結果の極性が負であるときは、コンデンサ電荷が充電され、コンデンサ電圧が上昇する。
負荷の力率が１であるとき、電流と電圧の位相は一致しているので、充放電電荷は図５のＱＵＳの波形で表わされる。波形ＱＵＳにおいて、ゼロより大きい正の面積が放電電荷量であり、ゼロより小さい負の面積が充電電荷量である。電圧をバランスさせるためには、充電電荷量と放電電荷量を一致させる必要があるが、図３の方法で電圧出力した場合、放電電荷量が充電電荷量を上回り、直流電圧ＶＤＣＵＳが低下する。
このとき、インバータＩＮＶＵ１が電圧をゼロにする時間ｔ３を遅らせ、インバータＩＮＶＵ２が電圧を出力する時間ｔ２を早めれば、直流電圧ＶＤＣＵＳのコンデンサへの充電電荷量が増加し、放電電荷量と充電電荷量を一致させることができる。
なお、インバータＩＮＶＵ１、ＩＮＶＵ２の電圧出力のタイミングを変えるため、電圧指令値ＶＵ＊とンバータＩＮＶＵ１、ＩＮＶＵ２の合計出力電圧（ＶＡＣＵ、＋ＶＡＣＵ２）の差が直流電圧ＶＤＣＵ１、ＶＤＣＵ２の１／２より大きくなる期間がある。このため、直流電圧ＶＤＣＵＳの直流電圧は直流電圧ＶＤＣＵ１、ＶＤＣＵ２の１／２より僅かながら大きい値とする必要がある。
以上の動作により、直流電圧ＶＤＣＵＳを一定に保つことができる。
以上、Ｕ相のインバータＩＮＶＵＳを例として動作方法を述べたが、Ｖ相、Ｗ相のインバータＩＮＶVＳ、ＩＮＶWＳもそれぞれの電圧指令値ＶＶ＊、ＶＷ＊に従ってＵ相インバータと同様に電圧を出力することになる。
このように、単相の半導体電力変換装置１１の各インバータＩＮＶＵＳ、ＩＮＶＵ１、ＩＮＶＵ２の動作により、出力電圧のレベル数が増大し高調波の小さい階段波形が得られる。同じ大きさの直流電圧を有するフルブリッジインバータが３段の場合には、出力電圧のレベル数はインバータ段数３×２＋１＝７レベルであるのに対し、本発明の実施例１のインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの３段構成では１１レベル出力でき高調波を低減できる。
さらに、電圧の高いインバータＩＮＶＵ１〜ＩＮＶＵＮは出力電圧が１周期のうちに１パルス電圧を出力するため、スイッチング回数が最小限で済み、スイッチングに伴う損失を抑制できる。直流電圧がインバータＶＤＣＵ１〜ＶＤＣＵＮに対し１／２と低いインバータＩＮＶＵＳは、素子耐圧の低いスイッチング素子で構成できる。ＰＷＭ制御などで高周波のスイッチングを行ったとしても、インバータ全体から見た損失は小さい。このように、複数の高電圧インバータＶＤＣＵ１〜ＶＤＣＵＮと１つの低電圧インバータＩＮＶＵＳとを組み合わせることによって、高調波が小さくかつ損失の小さい半導体電力変換装置が得られる。
加えて、インバータＩＮＶＵＳのスイッチング素子をスイッチング損失の小さいシリコンカーバイドやガリウムナイトライドを用いた半導体デバイスで構成することによって、電力損失のさらなる低減が可能である。つまり、スイッチング周波数を増大してさらに高調波を低減することもできる。シリコンカーバイドやガリウムナイトライド素子は高価であるが、使用する数はインバータＩＮＶＵＳのみに限定されるため全体の半導体素子数に比べて少なく、全体コストの上昇を抑えられる。
また、これらの単相の半導体電力変換装置をそれぞれ三相ＵＶＷに適用し、半導体電力変換装置Ｕ、Ｖ、Ｗで三相交流電力の一相分をそれぞれ出力するように構成できる。これにより、三相の半導体電力変換装置が得られる。
（実施例２）
次に、本発明の実施形態に係る半導体電力変換装置の実施例２について説明する。図６は、本発明の実施形態に係る実施例２の単相の半導体電力変換装置を構成する各々のインバータＩＮＶの一例を示す回路構成図である。この実施例２は、図２に示した実施例１に対し、スイッチング素子ＳＡ１、ＳＡ２、ＳＢ１、ＳＢ２に加え、スイッチング素子ＳＡ３、ＳＡ４、ＳＢ３、ＳＢ４を追加して設け、コンデンサＣＰ、ＣＮ及びクランプダイオードＤＡ５、ＤＡ６、ＤＢ５、ＤＢ６を追加して設けたものである。実施例１と同一要素には同一の符号を付し、重複する説明は省略する。
図６において、インバータＩＮＶは、２つのコンデンサＣＰ、ＣＮ、８つのスイッチング素子ＳＡ１、ＳＡ２、ＳＡ３、ＳＡ４、ＳＢ１、ＳＢ２、ＳＢ３、ＳＢ４、これらスイッチング素子ＳＡ１、ＳＡ２、ＳＡ３、ＳＡ４、ＳＢ１、ＳＢ２、ＳＢ３、ＳＢ４にそれぞれ逆並列される８つの還流ダイオードＤＡ１、ＤＡ２、ＤＡ３、ＤＡ４、ＤＢ１、ＤＢ２、ＤＢ３、ＤＢ４と、さらにコンデンサＣＰ、ＣＮで作られる中性点に接続する４つのクランプダイオードＤＡ５、ＤＡ６、ＤＢ５、ＤＢ６で構成される。スイッチング素子ＳＡ１、ＳＡ２、ＳＡ３、ＳＡ４およびスイッチング素子ＳＢ１、ＳＢ２、ＳＢ３、ＳＢ４をそれぞれ従属接続する。これにより、２つのレグを構成するＮＰＣフルブリッジインバータとしている。図１のすべてのインバータＩＮＶは、図２に示したインバータ構成である。
図１において、三相交流負荷のＬＵ、ＬＶ、ＬＷをそれぞれ駆動するインバータの構成を述べる。インバータＩＮＶＵＳは直流電圧ＶＤＣＵＳを入力とし、ＩＮＶＵ１〜ＩＮＶＵＮは直流電圧ＶＤＣＵ１〜ＶＤＣＵＮを入力とする。直流電圧ＶＤＣＵ１〜ＶＤＣＵＮは全て同じ電圧とし、直流電圧ＶＤＣＵＳは直流電圧ＶＤＣＵ１〜ＶＤＣＵＮの１／４とし、インバータＩＮＶＵ１〜ＩＮＶＵＮとＩＮＶＵＳは出力を従属接続する。Ｖ相、Ｗ相もそれぞれインバータＩＮＶＶ１〜ＩＮＶＶＮとＩＮＶＶＳ、ＩＮＶＷ１〜ＩＮＶＷＮとＩＮＶＷＳとでＵ相と同じように従属接続で構成する。この構成により、直流電圧ＶＤＣＵＳ、ＶＤＣＵ１〜ＶＤＣＵＮが電圧ＶＡＣＵＳ、ＶＡＣＵ１〜ＶＡＣＵｎに変換され、それぞれの電圧を加算した交流電圧ＶＡＣＵを出力する。
次に、実施例２の半導体電力変換装置の動作を説明する。以下、コンバータ段数ｎ＝２の場合のＵ相インバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳを例として動作方法を述べる。このときの直流電圧は、インバータＩＮＶＵＳの直流電圧ＶＤＣＵＳがインバータＩＮＶＵ１、ＩＮＶＵ２の直流電圧ＶＤＣＵ１〜ＶＤＣＵＮの１／４である。
インバータＩＮＶＵ１、ＩＮＶＵ２はフルブリッジ構成であるため、直流電圧をＶＤＣとすると、５レベルの電圧を出力する。すなわち、−ＶＤＣ、−ＶＤＣ／２、０、＋ＶＤＣ／２、＋ＶＤＣの電圧を出力する。
次に、インバータＩＮＶＵ１を例として、構成されるスイッチング素子ＳＵ１Ａ１、ＳＵ１Ａ２、ＳＵ１Ａ３、ＳＵ１Ａ４、ＳＵ１Ｂ１、ＳＵ１Ｂ２、ＳＵ１Ｂ３、ＳＵ１Ｂ４の駆動方法を述べる。なお、図６のスイッチング素子ＳＡ１がＳＵ１Ａ１に、スイッチング素子ＳＡ２がＳＵ１Ａ２に、スイッチング素子ＳＡ３がＳＵ１Ａ３に、スイッチング素子ＳＡ４がＳＵ１Ａ４に、スイッチング素子ＳＢ１がＳＵ１Ｂ１に、スイッチング素子ＳＢ２がＳＵ１Ｂ２に、スイッチング素子ＳＢ３がＳＵ１Ｂ３に、スイッチング素子ＳＢ４がＳＵ１Ｂ４にそれぞれ対応している。
インバータＩＮＶＵ１はスイッチング素子ＳＵ１Ａ１、ＳＵ１Ａ２、ＳＵ１Ａ３、ＳＵ１Ａ４、ＳＵ１Ｂ１、ＳＵ１Ｂ２、ＳＵ１Ｂ３、ＳＵ１Ｂ４のオン／オフによって、５レベルの電圧を出力する。すなわち、−ＶＤＣ、−ＶＤＣ／２、０、＋ＶＤＣ／２、＋ＶＤＣの電圧を出力する。表３は実施例２におけるインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧タイミングを示す表である。
Figure 0005734672
表３では、出力電圧ごとに決定されるスイッチング素子のＯＮ／ＯＦＦ状態を示しており、スイッチング素子のＯＮ／ＯＦＦ状態は９通りのスイッチングパターンから成る。また、スイッチング素子ＳＵ１Ａ１がＯＮのときはスイッチング素子ＳＵ１Ａ３はＯＦＦ、スイッチング素子ＳＵ１Ａ４がＯＮのときはスイッチング素子ＳＵ１Ａ２はＯＦＦ、スイッチング素子ＳＵ１Ｂ１がＯＮのときはスイッチング素子ＳＵ１Ｂ３はＯＦＦ、スイッチング素子ＳＵ１Ｂ４がＯＮのときはスイッチング素子ＳＵ１Ｂ２はＯＦＦのように必ず相補的に動作する。そして、０電圧の出力パターンは３通り、＋ＶＤＣおよび−ＶＤＣの出力パターンは２通りずつあり冗長性がある。
この冗長性を利用し、ＮＰＣインバータの中性点電位変動を抑制するようにスイッチングパターンを決定する。中性点電位が変動するのは、２つのレグの片方のみが中性点に接続されているときであり、出力電圧が−ＶＤＣ／２、＋ＶＤＣ／２のときである。中性点電位が変動する方向は接続されているレグと出力電流Ｉｏｕｔの方向で決定される。
出力電圧が−ＶＤＣ、＋ＶＤＣのときは中性点に電流が流入せず、スイッチングパターンは一意に決定される。
出力電圧が０のときはスイッチングパターン（１）〜（３）の３通りスイッチングパターンがあるが、１組のスイッチング素子のＯＮ／ＯＦＦで電圧が移行できるように、スイッチングパターン（１）を常に選択する。例えば出力電圧を０から＋ＶＤＣ／２へ変化させたいとき、スイッチングパターン（１）からスイッチングパターン（４）へはスイッチング素子ＳＵ１Ａ１とスイッチング素子ＳＵ１Ａ３との１組のみのスイッチングで移行できるが、スイッチングパターン（３）からスイッチングパターン（４）へはスイッチング素子ＳＵ１Ａ１とスイッチング素子ＳＵ１Ａ３、スイッチング素子ＳＵ１Ａ２とスイッチング素子ＳＵ１Ａ４、スイッチング素子ＳＵ１Ｂ２とスイッチング素子ＳＵ１Ｂ４の３組のスイッチングが必要となる。このように、スイッチングパターン（１）からスイッチングパターン（４）、（５）、（７）、（８）へは１組のスイッチング素子のＯＮ／ＯＦＦで移行でき、スイッチングの回数を最低限にできる。
図７は、本発明の実施形態に係る実施例２で出力電圧が−ＶＤＣ／２または＋ＶＤＣ／２のときに中性点電位変動を抑制するインバータＩＮＶのスイッチングパターンの選択方法を示すフローチャートである。
ここで、コンデンサＣＰの電位をＶＰ、コンデンサＣＮの電位をＶＮとし、出力電流Ｉｏｕｔがインバータから負荷に向かう方向を正方向とする。例えば、電位ＶＰが電位ＶＮより大きく、電流方向が正のときを考える。このとき、コンデンサＣＮに充電する方向に電流を流せば電位ＶＮが上昇し、中性点電位変動が抑制される。
コンデンサＣＰの電位ＶＰがコンデンサＣＮの電位ＶＮより大きいか否かを判定し（Ｓ１）、コンデンサＣＰの電位ＶＰがコンデンサＣＮの電位ＶＮより大きいときは、出力電流Ｉｏｕｔがインバータから負荷に向かう方向か否かを判定し（Ｓ２）、出力電流Ｉｏｕｔがインバータから負荷に向かう方向であるとき、電圧−ＶＤＣ／２を出力したいときはスイッチングパターン（７）を選択し、電圧＋ＶＤＣ／２を出力したいときはスイッチングパターン（４）を選択する（Ｓ３）。これにより、電位ＶＮが上昇する方向に電流が流れ、中性点電位変動が抑制される。
ステップＳ２の判定で、出力電流Ｉｏｕｔがインバータから負荷に向かう方向でないとき、電圧−ＶＤＣ／２を出力したいときはスイッチングパターン（８）を選択し、電圧＋ＶＤＣ／２を出力したいときはスイッチングパターン（５）を選択する（Ｓ４）。これにより、電位ＶＮが上昇する方向に電流が流れ、中性点電位変動が抑制される。
ステップＳ１の判定で、コンデンサＣＰの電位ＶＰがコンデンサＣＮの電位ＶＮより大きくないときは、出力電流Ｉｏｕｔがインバータから負荷に向かう方向か否かを判定し（Ｓ５）、出力電流Ｉｏｕｔがインバータから負荷に向かう方向であるとき、電圧−ＶＤＣ／２を出力したいときはスイッチングパターン（８）を選択し、電圧＋ＶＤＣ／２を出力したいときはスイッチングパターン（５）を選択する（Ｓ６）。これにより、電位ＶＮが下降する方向に電流が流れ、中性点電位変動が抑制される。
ステップＳ５の判定で、出力電流Ｉｏｕｔがインバータから負荷に向かう方向でないとき、電圧−ＶＤＣ／２を出力したいときはスイッチングパターン（７）を選択し、電圧＋ＶＤＣ／２を出力したいときはスイッチングパターン（４）を選択する（Ｓ７）。これにより、電位ＶＮが下降する方向に電流が流れ、中性点電位変動が抑制される。
このように、電位ＶＰ、電位ＶＮの大小と出力電流Ｉｏｕｔの方向に従ってスイッチングパターンを決定する。以上のインバータユニットの動作はインバータＩＮＶＵ１、ＩＮＶＵ２に共通する。
次に、インバータユニットＩＮＶＳも含めてＵ相インバータ全体の動作を説明する。まず、Ｕ相電圧指令値ＶＵ＊の最大値を８×インバータ段数２＋２＝１８とし、アナログ値であるＵ相電圧指令値ＶＵ＊を１８段階のデジタル値ＶＵＤ＊に変換する。
図８は、Ｕ相の半導体電力変換装置のＵ相電圧指令値ＶＵＤ＊の各段階に対するインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧波形であり、表４は、実施例２におけるインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧タイミングを示す表である。
Figure 0005734672
インバータＩＮＶＵ１、ＩＮＶＵ２は１周期に１パルス出力し、Ｕ相電圧指令値ＶＵＤ＊とインバータＩＮＶＵ１、ＩＮＶＵ２の出力電圧ＶＡＣＵ１、ＶＡＣＵ２との差をインバータＩＮＶＵＳの電圧指令値ＶＵＳ＊として出力する。これによって、インバータＩＮＶＵ１、ＩＮＶＵ２の合計出力電圧（ＶＡＣＵ、＋ＶＡＣＵ２）は階段状の波形となる。また、インバータＩＮＶＵＳがＰＷＭ波形を出力することによって、Ｕ相の半導体電力変換装置は、Ｕ相電圧指令値ＶＵ＊に対しさらに精度良く一致する電圧を出力できる。
次に、インバータＩＮＶＵＳのＰＷＭ制御法を説明する。インバータＩＮＶＵＳを構成するスイッチング素子は、図６のように、スイッチング素子ＳＵＳＡ１、ＳＵＳＡ２、ＳＵＳＡ３、ＳＵＳＡ４、ＳＵＳＢ１、ＳＵＳＢ２、ＳＵＳＢ３、ＳＵＳＢ４である。
あるキャリア周波数で生成される４つの三角波ｃａｒＵＡ１、ｃａｒＵＡ２、ｃａｒＵＢ１、ｃａｒＵＢ２と電圧指令値ＶＵＳ＊とを比較し、スイッチング素子ＳＵＳＡ１、ＳＵＳＡ２、ＳＵＳＡ３、ＳＵＳＡ４、ＳＵＳＢ１、ＳＵＳＢ２、ＳＵＳＢ３、ＳＵＳＢ４のスイッチングパターンを決定する。電圧指令値ＶＵＳ＊の最大値を１．０、最小値を−１．０とすると、三角波ｃａｒＵＡ１は最大値１で最小値０．５、三角波ｃａｒＵＡ２は最大値０．５で最小値０、三角波ｃａｒＵＢ１は最大値０．０で最小値−０．５、三角波ｃａｒＵＢ２は最大値−０．５で最小値−１．０の４つの領域に分担される。
図９乃至図１２は、本発明の実施例２におけるＵ相の半導体電力変換装置のインバータＩＮＶＵＳのスイッチング素子のタイミングチャートであり、図９は三角波ｃａｒＵＡ１が最大値１で最小値０．５の場合のタイミングチャート、図１０は三角波ｃａｒＵＡ２が最大値０．５で最小値０の場合のタイミングチャート、図１１は三角波ｃａｒＵＢ１が最大値０．０で最小値−０．５の場合のタイミングチャート、図１１は三角波ｃａｒＵＢ２が最大値−０．５で最小値−１．０のタイミングチャートである。
図９乃至図１２において、各スイッチング素子の動作状態は、信号波形がHighのときはＯＮ状態、LowのときはＯＦＦ状態を表している。また、インバータＩＮＶＵＳの電圧指令値ＶＵＳ＊はＵ相電圧指令値ＶＵ＊とインバータＩＮＶＵ１、ＩＮＶＵ２の出力電圧との差であり、連続した値として計算される。インバータＩＮＶＵＳの電圧指令値ＶＵＳ＊は、図８に示すような波形となるが、図９乃至図１２では、説明を簡単にするため直線で示している。
図９において、電圧指令値ＶＵＳ＊が０．５〜１．０の間にあるときのスイッチング素子ＳＵＳＡ１、ＳＵＳＡ３の動作状態を示しており、信号波形がHighのときはＯＮ状態、LowのときはＯＦＦ状態を表している。インバータＩＮＶＵＳの電圧指令値ＶＵＳ＊が三角波ｃａｒＵＡ１より大きいときはスイッチング素子ＳＵＳＡ１がＯＮし、スイッチング素子ＳＵＳＡ３がＯＦＦする。電圧指令値ＶＵＳ＊が三角波ｃａｒＵＡ１より小さいときはスイッチング素子ＳＵＳＡ１がＯＦＦし、スイッチング素子ＳＵＳ＿Ａ３がＯＮする。
図１０において、電圧指令値ＶＵＳ＊が０〜０．５の間にあるときのスイッチング素子ＳＵＳ＿Ａ４、ＳＵＳＡ２の動作状態を示しており、信号波形がHighのときはＯＮ状態、LowのときはＯＦＦ状態を表している。インバータＩＮＶＵＳ電圧指令値ＶＵＳ＊が三角波ｃａｒＵＡ２より大きいときはスイッチング素子ＳＵＳＡ４がＯＮし、スイッチング素子ＳＵＳＡ２がＯＦＦする。電圧指令値ＶＵＳ＊が三角波ｃａｒＵＡ２より小さいときはスイッチング素子ＳＵＳＡ４がＯＦＦし、スイッチング素子ＳＵＳＡ２がＯＮする。
図１１において、電圧指令値ＶＵＳ＊が−０．５〜０の間にあるときのスイッチング素子ＳＵＳＢ３、ＳＵＳＢ１の動作状態を示しており、信号波形がHighのときはＯＮ状態、LowのときはＯＦＦ状態を表している。インバータＩＮＶＵＳ電圧指令値ＶＵＳ＊が三角波ｃａｒＵＢ１より大きいときはスイッチング素子ＳＵＳＢ３がＯＮし、スイッチング素子ＳＵＳＢ１がＯＦＦする。電圧指令値ＶＵＳ＊が三角波ｃａｒＵＢ１より小さいときはスイッチング素子ＳＵＳＢ３がＯＦＦし、スイッチング素子ＳＵＳＢ１がＯＮする。
図１２において、電圧指令値ＶＵＳ＊が−１．０〜−０．５の間にあるときのスイッチング素子ＳＵＳB２、ＳＵＳB４の動作状態を示しており、信号波形がHighのときはＯＮ状態、LowのときはＯＦＦ状態を表している。
インバータＩＮＶＵＳ電圧指令値ＶＵＳ＊が三角波ｃａｒＵＢ２より大きいときはスイッチング素子ＳＵＳＢ２がＯＮし、スイッチング素子ＳＵＳＢ４がＯＦＦする。電圧指令値ＶＵＳ＊が三角波ｃａｒＵＢ２より小さいときはスイッチング素子ＳＵＳＢ２がＯＦＦし、スイッチング素子ＳＵＳＢ４がＯＮする。
このように、インバータＩＮＶＵＳをＰＷＭ制御して電圧出力した結果、インバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの出力電圧波形は、正弦波に近い波形となる。
インバータ段数２段の場合、インバータＩＮＶＵ１、ＩＮＶＵ２のみの正のレベル数４に対し、各レベル間の電圧と最大電圧をＩＮＶＵＳが出力するので、４×４＋２＝１８レベルが正の電圧レベル数となり、負の電圧と０電圧を加えて、１８×２＋１＝３７レベルの電圧が出力できる。つまり、インバータｎ段の場合は｛（ｎ×２×４＋２）×２＋１｝＝１６ｎ＋５の電圧レベル数になる。
以上の説明では、Ｕ相の半導体電力変換装置を例として動作方法を述べたが、Ｖ相、Ｗ相の半導体電力変換装置もそれぞれの電圧指令値ＶＶ＊、ＶＷ＊に従ってＵ相の半導体電力変換装置と同様に正弦波に近い電圧を出力する。
このように、実施例２によれば、出力電圧のレベル数が増大し、高調波の小さい階段波形が得られる。同じ大きさの直流電圧を有するフルブリッジＮＰＣインバータが３段の場合には、出力電圧のレベル数はインバータ段数３×４＋１＝１３レベルであるのに対し、実施例２のインバータＩＮＶＵ１、ＩＮＶＵ２、ＩＮＶＵＳの３段構成では３７レベル出力でき、高調波を低減できる。
さらに、電圧の高いインバータＶＤＣＵ１〜ＶＤＣＵＮは出力電圧が１周期のうちに１パルス電圧を出力するため、スイッチング回数が最小限で済み、スイッチングに伴う損失を抑制できる。電圧がインバータＶＤＣＵ１〜ＶＤＣＵＮに対し１／４と低いインバータＶＤＣＵＳは、素子耐圧の低いスイッチング素子で構成できる。ＰＷＭ制御などで高周波のスイッチングを行ったとしても、インバータ全体から見た損失は小さい。
このように、複数の高電圧インバータと１つの低電圧インバータを組み合わせることによって、高調波が小さく、かつ損失の小さいインバータが得られる。
また、これらの単相の半導体電力変換装置をそれぞれ三相ＵＶＷに適用し、半導体電力変換装置Ｕ、Ｖ、Ｗで三相交流電力の一相分をそれぞれ出力するように構成できる。これにより、三相の半導体電力変換装置が得られる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…単相の半導体電力変換装置、ＩＮＶ…インバータ、Ｓ…スイッチング素子、Ｃ…コンデンサ

Claims (9)

  1. 直流電力を単相の交流電力に変換する逆変換装置を複数直列接続した単相の半導体電力変換装置において、
    入力直流電圧Ｖ ＤＣ が同じ電圧であるｎ（ｎは自然数）個の互いに絶縁された３レベルの電圧を出力する逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと、
    前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎの入力直流電圧ＶＤＣの２分の１あるいは３分の１の電圧ＶＤＣＳを入力直流電圧として前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと絶縁された３レベルの電圧を出力する逆変換装置ＩＮＶＵＳとを有し、
    前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと前記逆変換装置ＩＮＶ ＵＳ とを直列従属接続し、
    前記逆変換装置ＩＮＶ Ｕ１ 〜ＩＮＶ Ｕｎ は交流電力の交流電力の１周期あたり１パルス電圧を出力し、
    単相Ｕ相のＵ相出力交流電圧指令値Ｖ Ｕ ＊ が前記直流電圧Ｖ ＤＣ ×ｍ／２（ｍはｎ以下の整数）に達するときに前記逆変換装置ＩＮＶ Ｕ１ 〜ＩＮＶ Ｕｎ のＩＮＶ Ｕｍ が電圧を出力し、前記Ｕ相出力交流電圧指令値Ｖ Ｕ ＊ と前記逆変換装置ＩＮＶ Ｕ１ 〜ＩＮＶ Ｕｎ の出力電圧との差電圧を前記逆変換装置ＩＮＶ ＵＳ がパルス幅変調して出力し、
    最大ＶＤＣ×ｎ＋ＶＤＣＳを出力することを特徴とする半導体電力変換装置。
  2. 直流電力を単相の交流電力に変換する逆変換装置を複数直列接続した単相の半導体電力変換装置において、
    入力直流電圧Ｖ ＤＣ が同じ電圧であるｎ（ｎは自然数）個の互いに絶縁された３レベルの電圧を出力する逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと、
    前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎの入力直流電圧ＶＤＣのｋ（ｋは４以上の自然数）分の１の電圧ＶＤＣＳを入力直流電圧として前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと絶縁された３レベルの電圧を出力するｌ（ｌは２以上の自然数）台の逆変換装置ＩＮＶＵＳとを有し、
    前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと前記逆変換装置ＩＮＶ ＵＳ とを直列従属接続し、
    前記逆変換装置ＩＮＶ Ｕ１ 〜ＩＮＶ Ｕｎ が交流電力の交流電力の１周期あたり１パルス電圧を出力し、
    単相Ｕ相のＵ相出力交流電圧指令値Ｖ Ｕ ＊ が前記直流電圧Ｖ ＤＣ ×ｍ／２（ｍはｎ以下の整数）に達するときに前記逆変換装置ＩＮＶ Ｕ１ 〜ＩＮＶ Ｕｎ のＩＮＶ Ｕｍ が電圧を出力し、前記Ｕ相出力交流電圧指令値Ｖ Ｕ ＊ と前記逆変換装置ＩＮＶ Ｕ１ 〜ＩＮＶ Ｕｎ の出力電圧との差電圧を前記逆変換装置ＩＮＶ ＵＳ がパルス幅変調して出力し、
    最大ＶＤＣ×ｎ＋ＶＤＣＳ×ｋを出力することを特徴とする半導体電力変換装置。
  3. 前記逆変換装置ＩＮＶＵＳの台数ｋ＝２のとき、前記入力直流電圧ＶＤＣＳを前記入力直流電圧ＶＤＣのｌ＝４分の１とすることを特徴とする請求項２記載の半導体電力変換装置。
  4. 前記交流電力を三相ＵＶＷとし、請求項１または２の単相の半導体電力変換装置と同一の構成で互いに絶縁された半導体電力変換装置Ｕ、Ｖ、Ｗを有し、前記半導体電力変換装置Ｕ、Ｖ、Ｗで前記三相交流電力の一相分をそれぞれ出力することを特徴とする半導体電力変換装置。
  5. 直流電力を単相の交流電力に変換する逆変換装置を複数直列接続した単相の半導体電力変換装置において、
    入力直流電圧Ｖ ＤＣ が同じ電圧であるｎ（ｎは自然数）個の互いに絶縁された５レベルの電圧を出力する逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと、
    前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎの入力直流電圧ＶＤＣの４分の１の電圧ＶＤＣＳを入力直流電圧として前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと絶縁された５レベルの電圧を出力する逆変換装置ＩＮＶＵＳとを有し、
    前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎと前記逆変換装置ＩＮＶ ＵＳ を直列従属接続し、
    前記逆変換装置ＩＮＶ Ｕ１ 〜ＩＮＶ Ｕｎ が交流電力の１周期あたり１パルス電圧を出力し、
    単相Ｕ相のＵ相出力交流電圧指令値Ｖ Ｕ ＊ が前記直流電圧Ｖ ＤＣ ×ｍ／２（ｍは前記ｎ以下の整数）に達するときに前記逆変換装置ＩＮＶ Ｕ１ 〜ＩＮＶ Ｕｎ のＩＮＶ Ｕｍ が電圧を出力し、前記Ｕ相出力交流電圧指令値Ｖ Ｕ ＊ と前記逆変換装置ＩＮＶ Ｕ１ 〜ＩＮＶ Ｕｎ の出力電圧との差電圧を前記逆変換装置ＩＮＶ ＵＳ がパルス幅変調して出力し、
    最大ＶＤＣ×ｎ＋ＶＤＣＳを出力することを特徴とする半導体電力変換装置。
  6. 前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎを中性点クランプした逆変換装置とし、中性点電位変動の方向と出力電流の方向に従い、前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎのスイッチングパターンを決定することを特徴とする請求項５記載の半導体電力変換装置。
  7. 前記交流電力を三相Ｕ、Ｖ、Ｗとし、請求項６の単相の半導体電力変換装置と同一の構成で互いに絶縁された半導体電力変換装置Ｕ、Ｖ、Ｗを有し、前記半導体電力変換装置Ｕ，Ｖ，Ｗで前記三相交流電力の一相分をそれぞれ出力することを特徴とする半導体電力変換装置。
  8. 前記直流電圧ＶＤＣ、ＶＤＣＳをコンデンサとし、コンデンサ電圧がバランスするように前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎのパルス幅、および前記逆変換装置ＩＮＶＵＳの出力電圧を制御することを特徴とする請求項１、２、６、７記載の半導体電力変換装置。
  9. 前記逆変換装置ＩＮＶＵ１〜ＩＮＶＵｎを構成するスイッチング素子をシリコンを用いた半導体デバイスとし、前記逆変換装置ＩＮＶＵＳを構成するスイッチング素子をシリコンカーバイドまたはガリウムナイトライドを用いた半導体デバイスとすることを特徴とする請求項１、２、６、７、８記載の半導体電力変換装置。
JP2011003662A 2011-01-12 2011-01-12 半導体電力変換装置 Expired - Fee Related JP5734672B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011003662A JP5734672B2 (ja) 2011-01-12 2011-01-12 半導体電力変換装置
EP12733970.3A EP2665173A1 (en) 2011-01-12 2012-01-06 Semiconductor power conversion device
CN201280004996.2A CN103314517B (zh) 2011-01-12 2012-01-06 半导体电力变换装置
US13/979,540 US20140085954A1 (en) 2011-01-12 2012-01-06 Semiconductor power conversion device
PCT/JP2012/000063 WO2012096151A1 (ja) 2011-01-12 2012-01-06 半導体電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011003662A JP5734672B2 (ja) 2011-01-12 2011-01-12 半導体電力変換装置

Publications (2)

Publication Number Publication Date
JP2012147559A JP2012147559A (ja) 2012-08-02
JP5734672B2 true JP5734672B2 (ja) 2015-06-17

Family

ID=46507060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011003662A Expired - Fee Related JP5734672B2 (ja) 2011-01-12 2011-01-12 半導体電力変換装置

Country Status (5)

Country Link
US (1) US20140085954A1 (ja)
EP (1) EP2665173A1 (ja)
JP (1) JP5734672B2 (ja)
CN (1) CN103314517B (ja)
WO (1) WO2012096151A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6139111B2 (ja) * 2012-11-15 2017-05-31 株式会社東芝 無効電力補償装置
CN105027411B (zh) * 2013-03-08 2017-09-05 株式会社东芝 车辆用电力变换装置
KR101380079B1 (ko) 2013-05-28 2014-04-01 연세대학교 산학협력단 멀티레벨 컨버터의 제어방법
EP3093976B1 (en) * 2014-01-06 2019-04-17 Toshiba Mitsubishi-Electric Industrial Systems Corporation Electric power conversion system
CN103856091B (zh) * 2014-03-18 2016-06-08 电子科技大学 基于t型apf的混合级联多电平变流器拓扑及控制方法
WO2015149866A1 (en) * 2014-04-04 2015-10-08 Abb Technology Ltd A multi-level power converter and a method for controlling a multi-level power converter
KR101666712B1 (ko) 2014-05-13 2016-10-14 엘에스산전 주식회사 모듈형 멀티레벨 컨버터
US9762134B2 (en) 2014-09-08 2017-09-12 Infineon Technologies Austria Ag Multi-cell power conversion method and multi-cell power converter
US9929662B2 (en) 2014-09-08 2018-03-27 Infineon Technologies Austria Ag Alternating average power in a multi-cell power converter
US9584034B2 (en) 2014-09-08 2017-02-28 Infineon Technologies Austria Ag Power converter circuit and method with asymmetrical half bridge
US9837921B2 (en) * 2014-09-08 2017-12-05 Infineon Technologies Austria Ag Multi-cell power conversion method and multi-cell power converter
JP6426462B2 (ja) * 2014-12-24 2018-11-21 株式会社東芝 電力変換装置およびその制御方法
KR20160109137A (ko) * 2015-03-10 2016-09-21 엘에스산전 주식회사 인버터 시스템
JP6490562B2 (ja) * 2015-10-29 2019-03-27 株式会社東芝 電力変換装置およびその制御方法
WO2017124107A1 (en) * 2016-01-14 2017-07-20 Jabil Circuit, Inc. Low voltage, low frequency, multi level power converter
US10683906B2 (en) * 2016-12-01 2020-06-16 Beijingwest Industries Co., Ltd. Hydraulic damper with a compression stop
CN108566072A (zh) 2016-12-16 2018-09-21 台达电子企业管理（上海）有限公司 模块化电源系统
CN108206643A (zh) * 2016-12-16 2018-06-26 台达电子企业管理（上海）有限公司 功率单元及使用该功率单元的电力电子变换装置
JP7168189B2 (ja) * 2018-03-29 2022-11-09 国立大学法人東北大学 電力変換装置、発電システム、負荷システム及び送配電システム
CN112292804A (zh) * 2018-04-30 2021-01-29 通用电气公司 具有带有碳化硅mosfet的逆变器块的功率转换器的控制方法
WO2021050912A1 (en) 2019-09-13 2021-03-18 Milwaukee Electric Tool Corporation Power converters with wide bandgap semiconductors
CN113437879B (zh) * 2021-07-13 2022-08-09 湖南大学 一种直流变换器及其控制方法
JP7329719B1 (ja) 2022-08-02 2023-08-18 三菱電機株式会社 電力変換装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731970A (en) * 1989-12-22 1998-03-24 Hitachi, Ltd. Power conversion device and semiconductor module suitable for use in the device
JPH1189242A (ja) * 1997-09-08 1999-03-30 Yaskawa Electric Corp 電力変換装置
JP3773808B2 (ja) * 2000-09-12 2006-05-10 東芝三菱電機産業システム株式会社 電力変換装置
DE10217889A1 (de) * 2002-04-22 2003-11-13 Siemens Ag Stromversorgung mit einem Direktumrichter
CN101945511B (zh) * 2002-06-26 2012-05-16 三井造船株式会社 感应加热方法
JP4352787B2 (ja) * 2003-07-10 2009-10-28 三菱電機株式会社 電力変換装置
JP4487199B2 (ja) * 2005-05-27 2010-06-23 Ｔｄｋ株式会社 スイッチング電源装置
JP4811917B2 (ja) * 2005-12-27 2011-11-09 三菱電機株式会社 電力変換装置
JP5260957B2 (ja) * 2007-12-28 2013-08-14 三菱電機株式会社 電力変換装置
CN101978588B (zh) * 2008-03-19 2013-07-17 三菱电机株式会社 电力变换装置
WO2010086929A1 (ja) * 2009-01-29 2010-08-05 三菱電機株式会社 電力変換装置
JP2012029428A (ja) * 2010-07-22 2012-02-09 Fuji Electric Co Ltd 電力変換装置
JP5592236B2 (ja) * 2010-11-01 2014-09-17 株式会社日立製作所 電力変換装置
KR101415158B1 (ko) * 2010-12-03 2014-07-11 미쯔이 죠센 가부시키가이샤 유도 가열 장치, 유도 가열 방법 및 프로그램
CN104038085B (zh) * 2013-03-08 2016-07-06 台达电子工业股份有限公司 三电平变流器

Also Published As

Publication number Publication date
EP2665173A1 (en) 2013-11-20
JP2012147559A (ja) 2012-08-02
CN103314517A (zh) 2013-09-18
CN103314517B (zh) 2016-03-23
WO2012096151A1 (ja) 2012-07-19
US20140085954A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
JP5734672B2 (ja) 半導体電力変換装置
RU2693573C1 (ru) Бестрансформаторный многоуровневый преобразователь среднего напряжения и способ для управления бестрансформаторным многоуровневым преобразователем среднего напряжения
JP5457449B2 (ja) 電力変換装置
JP6123219B2 (ja) マルチレベル電力変換器
US9325252B2 (en) Multilevel converter systems and sinusoidal pulse width modulation methods
JP5803683B2 (ja) マルチレベル電力変換回路
CN104779813A (zh) 具有减小的共模电压的多电平转换器系统和方法
BR102014011275A2 (pt) Conversor de energia multinível, e, sistema de conversão de energia
JP2013255308A (ja) 半導体電力変換装置
US11784583B2 (en) Cascaded pulse width modulation converter control
JP5710387B2 (ja) 電力変換装置
Sajadian et al. Three-phase DC-AC converter with five-level four-switch characteristic
JP5843052B2 (ja) インバータ装置
JP5724486B2 (ja) マルチレベル電力変換器
CN111133668A (zh) 逆变器系统
CN104518702B (zh) 具有旋转的级联 h 桥逆变器电平移位脉宽调制
KR101312589B1 (ko) 멀티레벨 인버터 및 그 인버터의 구동 방법
KR101287444B1 (ko) 멀티레벨 인버터 및 그 인버터의 구동 방법
JP2014161148A (ja) マルチレベル電力変換回路の制御方式
JP2013258863A (ja) マルチレベル電力変換器
Rajesh et al. Seven-level packed U-cell (PUC) converter with natural balancing of capacitor voltages
JP4448294B2 (ja) 電力変換装置
JP5938739B2 (ja) 電力変換装置
CN117730476A (zh) 具有多种运行模式的基于单元的多电平转换器和相关联的控制方法
JP2019088056A (ja) 電力変換器および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150415

LAPS Cancellation because of no payment of annual fees