JP4487199B2 - スイッチング電源装置 - Google Patents

Description

本発明は、直流入力電圧をスイッチングして得られるスイッチング出力を電力変換トランスの出力巻線に取り出すように構成されたスイッチング電源装置に関する。

従来より、スイッチング電源装置として種々のタイプのものが提案され、実用に供されている。その多くは、電力変換トランスの入力巻線に接続されたスイッチ回路のスイッチング動作により直流入力電圧をスイッチングし、スイッチング出力を電力変換トランスの出力巻線に取り出す方式である。このようなスイッチ回路のスイッチング動作に伴い、出力巻線に現れる電圧は、整流回路によって整流された後、平滑回路によって直流に変換されて出力される。

この種のスイッチング電源装置では、上記整流回路内において電力伝送ラインに直列に、出力整流ダイオードなどの出力整流素子が接続される。したがって、この出力整流ダイオードでの損失を低減させることは、スイッチング電源装置の効率を向上させる上で、極めて有効である。

出力整流ダイオードでの損失を低減させるには、順方向電圧降下の小さいダイオードを使用すればよい。ところが、順方向電圧降下の低いダイオードは逆方向耐電圧も低い。このため、出力整流ダイオードとして、順方向電圧降下の低いダイオードを使用する場合には、特に、逆方向電圧を抑制する必要がある。

この種のスイッチング電源装置において、逆方向電圧として最も考慮しなければならないのは、スイッチ回路のオン・オフ動作に伴う、寄生要素に起因したサージ（スパイク）電圧である。サージ電圧は出力整流ダイオードに対して、逆方向電圧として印加される。このようなサージ電圧を抑制する手段として、従来より、いわゆるスナバ回路が知られている。

例えば、本出願人は特許文献１において、ＬＣ共振を利用したスナバ回路を提案している。このスナバ回路によればＬＣ共振を利用することで、上記サージ電圧を所定の電圧以下まで抑止することができる。

特許第３４００４４３号公報

ここで、上記所定の電圧、すなわち抑止されるサージ電圧の最大値（ピーク値）は、同文献の段落［００６２］〜［００６５］に記載されているように、４×Ｖin／ｎ（Ｖin；直流入力電圧、ｎ；電力変換トランスの１次側巻線と２次側巻線との比）である。また、この値は整流回路がセンタタップ型の場合のものであり、整流回路がフルブリッジ型の場合にはその回路構成から、この値の半分、すなわち２×Ｖin／ｎとなる。このように、上記特許文献１のスナバ回路によれば、サージ電圧をある程度抑止することが可能であるが、その最大値を抑制することについては、まだ改善の余地があった。

本発明はかかる問題点に鑑みてなされたもので、その目的は、出力整流素子に印加されるサージ電圧をより効果的に抑制することが可能なスイッチング電源装置を提供することにある。

本発明の第１のスイッチング電源装置は、４つの第１スイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の第１ブリッジ回路と、これら第１スイッチング素子に対してそれぞれ並列接続された第１容量素子と、第１ブリッジ回路にＨブリッジ接続され、第１容量素子と共に第１共振回路を構成する第１インダクタと、上記入力交流電圧を変圧して出力交流電圧を生成する第１トランスと、第１トランスの２次側に設けられると共に複数の第１整流素子を含んで構成され、これら複数の第１整流素子によって出力交流電圧を整流することにより直流出力電圧を生成する整流回路と、互いに直列接続された状態で第１ブリッジ回路に並列接続され、第１スイッチング素子のうち互いに直列接続された一対のスイッチング素子と共に第２ブリッジ回路を構成する一対の第２容量素子と、この第２ブリッジ回路にＨブリッジ接続され、第２容量素子と共に第２共振回路を構成する第２インダクタと、第２ブリッジ回路からの入力電圧を変圧して出力電圧を生成し、この出力電圧を前記整流回路へ供給する第２トランスと、第１ブリッジ回路および第２ブリッジ回路をそれぞれ駆動する駆動回路とを備えたものである。

本発明の第１のスイッチング電源装置では、第１ブリッジ回路へ入力された直流入力電圧から入力交流電圧が生成され、さらにこの入力交流電圧が第１トランスによって変圧されることで、出力交流電圧が生成される。そしてこの出力交流電圧が整流回路内の第１整流素子によって整流され、直流出力電圧として出力される。また、第１容量素子と第１インダクタとが、そして第２容量素子と第２インダクタとが、それぞれ協働してＬＣ直列共振回路として機能することで、第１および第２の共振動作がなされる。ここで、上記第１整流素子においてサージ電圧が発生する際には、この第１の共振動作によって蓄積されたサージ電圧を増幅する方向の電流と、第２の共振動作によって蓄積されたサージ電圧を抑止する方向の電流とが、一定期間つり合うようになる。言い換えると、上記第２ブリッジ回路から整流回路内へ、サージ電圧を抑制する方向のエネルギー（サージ電圧抑止エネルギー）が注入される。したがって、第１整流素子に加わる逆電圧が一定期間、直流入力電圧と第１トランスの１次側および２次側巻線とから定まる本来印加されるべき電圧値よりも低くなり、サージ電圧の上昇が抑制される。なお、第１スイッチング素子のうち互いに直列接続された一対のスイッチング素子は、第２ブリッジ回路における一対のスイッチング素子としても兼用されていることから、使用するスイッチング素子数が少なくなり、回路構成が簡素化する。

本発明の第２のスイッチング電源装置は、４つの第１スイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の第１ブリッジ回路と、第１スイッチング素子に対してそれぞれ並列接続された第１容量素子と、第１ブリッジ回路にＨブリッジ接続され、第１容量素子と共に第１共振回路を構成する第１インダクタと、入力交流電圧を変圧して出力交流電圧を生成する第１トランスと、第１トランスの２次側に設けられると共に複数の第１整流素子を含んで構成され、これら複数の第１整流素子によって前記出力交流電圧を整流することにより直流出力電圧を生成する整流回路と、互いに直列接続された一対の第２スイッチング素子と互いに直列接続された一対の第２容量素子とを含んで構成されると共に、第１ブリッジ回路に並列接続された第２ブリッジ回路と、第２ブリッジ回路にＨブリッジ接続され、第２容量素子と共に第２共振回路を構成する第２インダクタと、第２ブリッジ回路からの入力電圧を変圧して出力電圧を生成し、この出力電圧を整流回路へ供給する第２トランスと、第１ブリッジ回路および第２ブリッジ回路をそれぞれ駆動する駆動回路とを備えたものである。
この第２のスイッチング電源装置は、上記第１のスイッチング電源装置とは異なり、スイッチング素子を兼用することなく、第１のブリッジ回路と第２ブリッジ回路とを互いに独立して構成したものである。但し、上記の第１および第２の共振動作が行われる点や、第２ブリッジ回路から整流回路内へサージ電圧を抑制する方向のエネルギーが注入される点を含めて、基本動作は上記第１のスイッチング電源装置の場合と同様である。
本発明の第１および第２のスイッチング電源装置では、上記第２ブリッジ回路が、一対の第２容量素子にそれぞれ並列接続された第３スイッチング素子をさらに有するようにすると共に、第１トランスの１次側巻線と２次側巻線との巻き数比が、第２トランスの１次側巻線と２次側巻線との巻き数比とで異なるようにし、上記駆動回路が、直流入力電圧の大きさに応じて第１ブリッジ回路と第２ブリッジ回路とを選択的に動作させるように構成することが可能である。このように構成した場合、第２ブリッジ回路においてもスイッチング動作を行うことが可能となると共に、第１ブリッジ回路から行う場合とは異なる電圧変換比率で直流出力電圧を供給することができる。したがって、入力電圧の大きさに応じてこれらが選択的に動作することで、目標の出力電圧を供給可能な入力電圧の範囲が、より広がる。なお、この場合において、上記第３スイッチング素子を電界効果型トランジスタにより構成し、上記第２容量素子を、この電界効果型トランジスタの寄生容量により構成するようにしてもよい。このように構成した場合、使用する素子数が少なくなり、回路構成が簡素化する。

本発明の第１および第２のスイッチング電源装置では、上記第２ブリッジ回路が、一対の第２容量素子の少なくとも一方と並列に逆極性接続された第２整流素子をさらに有するようにするのが好ましい。このように構成した場合、上記サージ電圧が発生する際のリンギング動作が抑制される。なお、この場合において、上記第２ブリッジ回路が、第１のブリッジ回路と並列接続された電界効果型トランジスタを含むようにし、上記第２整流素子をこの電界効果型トランジスタの寄生ダイオードにより構成すると共に、上記第２容量素子をこの電界効果型トランジスタの寄生容量により構成するようにしてもよい。このように構成した場合、使用する素子数が少なくなり、回路構成が簡素化する。

本発明の第１および第２のスイッチング電源装置では、上記第１のスイッチング素子や上記第１整流素子を電界効果型トランジスタにより構成し、上記第１容量素子や第１整流素子を、この電界効果型トランジスタの寄生容量または寄生ダイオードにより構成するようにしてもよい。

本発明の第１および第２のスイッチング電源装置では、上記整流回路を、２つの第１整流素子を含んで構成されたセンタタップ型のもの、あるいは４つの第１整流素子を含んで構成されたフルブリッジ型のものとすることが可能である。なお、上記サージ電圧の最大値（ピーク値）は、例えばこのセンタタップ型の場合で２×Ｖin／ｎ程度、フルブリッジ型の場合で１×Ｖin／ｎ程度となり、従来よりも低くすることができる。

本発明の第１および第２のスイッチング電源装置では、上記第１トランスおよび第２トランスを単一の磁気素子から構成すると共に、この磁気素子が以下の（Ａ）〜（Ｅ）の構成要素を有し、かつ（Ｆ）〜（Ｋ）の構成内容を満たすようにするのが好ましい。
（Ａ）中足部と、この中足部を共有しつつ中足部と共にループ磁路をそれぞれ構成する複数の外足部とを含んで構成された磁芯
（Ｂ）中足部に巻回され、入力交流電圧または入力電圧の一方の電圧が入力される入力中足コイル
（Ｃ）中足部に巻回され、出力交流電圧または出力電圧の一方の電圧を出力する出力中足コイル
（Ｄ）外足部に巻回され、入力交流電圧または入力電圧の他方の電圧が入力される入力外足コイル
（Ｅ）外足部に巻回され、出力交流電圧または出力電圧の他方の電圧を出力する出力外足コイル
（Ｆ）入力外足コイルが、それぞれ、一のループ磁路の外足部に巻回された第１の入力外足コイル部と、他の一のループ磁路の外足部に巻回された第２の入力外足コイル部とを直列に接続して構成されていること
（Ｇ）出力外足コイルが、それぞれ、一のループ磁路の外足部に巻回された第１の出力外足コイル部と、他の一のループ磁路の外足部に巻回された第２の出力外足コイル部とを直に接続して構成されていること
（Ｈ）第１および第２の入力外足コイル部の巻き方向が同極性方向であると共に、これら第１および第２の入力外足コイル部の巻数が互いに等しいこと
（Ｉ）第１および第２の出力外足コイル部の巻き方向が同極性方向であると共に、これら第１および第２の出力外足コイル部の巻数が互いに等しいこと
（Ｊ）入力外足コイルが、この入力外足コイルを流れる電流によって複数の外足部にそれぞれ生ずる磁束が中足部において互いに相殺し合うような態様で外足部に巻回されていること
（Ｋ）出力外足コイルが、この出力外足コイルを流れる電流によって複数の外足部にそれぞれ生ずる磁束が中足部において互いに相殺し合うような態様で外足部に巻回されていること

このように構成した磁気素子では、外足コイルに流れる電流によって複数の外足部にそれぞれ生ずる磁束が中足部で互いに相殺されるので、外足コイルから中足コイルに電圧が誘起されることは実質的にない。一方、一の外足コイル部と一の外足コイル部が巻回されている一の外足部とを合わせた磁気的性質と、他の外足コイル部と他の外足コイル部が巻回されている他の外足部とを合わせた磁気的性質とが、中足部との関係において互いに同質であることから、中足コイルを流れる電流によって複数の外足部にそれぞれ生ずる磁束も外足部において互いに相殺されるので、中足コイルおよび外足コイルは、共通の磁芯に巻回されているにもかかわらず、互いに影響を及ぼす虞がない。よって、このように第１トランスおよび第２トランスを単一の磁気素子から構成することが可能となる。

本発明の第１および第２のスイッチング電源装置によれば、整流素子に加わるサージ電圧を抑止する方向のエネルギーを整流回路内へ注入するようにしたので、この整流素子に加わる逆電圧を一定期間、本来印加されるべき電圧値よりも低くすることができ、サージ電圧の上昇をより効果的に抑制することが可能となる。

以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。

[第１の実施の形態]
図１は、本発明の第１の実施の形態に係るスイッチング電源装置の構成を表すものである。このスイッチング電源装置は、高圧バッテリ１０から供給される高圧の直流入力電圧Ｖinを、より低い直流出力電圧Ｖoutに変換して、図示しない低圧バッテリに供給して負荷７を駆動するＤＣ−ＤＣコンバータとして機能するものである。なお、本実施の形態に係る電圧変換方法は、本実施の形態に係るスイッチング電源装置によって具現化されるので、以下併せて説明する。

このスイッチング電源装置は、１次側高圧ラインＬ１Ｈと１次側低圧ラインＬ１Ｌとの間に設けられた第１ブリッジ回路１１、第２ブリッジ回路１２および入力平滑コンデンサ２と、第１ブリッジ回路１１にＨブリッジ接続された共振用のインダクタＬ１０と、第２ブリッジ回路１２にＨブリッジ接続された共振用のインダクタＬ２０と、１次側巻線Ｌ１１および２次側巻線Ｌ１２Ａ，Ｌ１２Ｂを有するトランス３１と、１次側巻線Ｌ２１および２次側巻線Ｌ２２Ａ，Ｌ２２Ｂを有するトランス３２とを備えている。１次側高圧ラインＬ１Ｈの入力端子Ｔ１と１次側低圧ラインＬ１Ｌの入力端子Ｔ２との間には、高圧バッテリ１０から出力される直流入力電圧Ｖinが印加されるようになっている。このスイッチング電源装置はまた、トランス３１の２次側に設けられた整流回路４１と、トランス３２の２次側に設けられた整流回路４２と、これら整流回路４１，４２に接続された平滑回路５と、第１ブリッジ回路１１および第２ブリッジ回路１２をそれぞれ駆動する駆動回路６とを備えている。

第１ブリッジ回路１１は、４つのスイッチング素子Ｓ１〜Ｓ４と、これらスイッチング素子Ｓ１〜Ｓ４に対してそれぞれ並列接続されたコンデンサＣ１〜Ｃ４およびダイオードＤ１〜Ｄ４とを有しており、フルブリッジ型の回路構成となっている。具体的には、スイッチング素子Ｓ１，Ｓ２の一端同士が互いに接続されると共に、スイッチング素子Ｓ３，Ｓ４の一端同士が互いに接続されている。また、スイッチング素子Ｓ１，Ｓ３の他端同士が互いに接続されると共にスイッチング素子Ｓ２，Ｓ４の他端同士が互いに接続され、これらの他端同士は、それぞれ入力端子Ｔ１，Ｔ２に接続されている。第１ブリッジ回路１１はこのような構成により、駆動回路６から供給される駆動信号ＳＧ１〜ＳＧ４に応じて、入力端子Ｔ１，Ｔ２間に印加される直流入力電圧Ｖinを入力交流電圧Ｖ１１に変換するようになっている。

第２ブリッジ回路１２は、第１ブリッジ回路１１に並列接続されており、直列接続からなる一対のスイッチング素子Ｓ３，Ｓ４と、これらスイッチング素子Ｓ３，Ｓ４に対してそれぞれ並列接続されたコンデンサＣ３，Ｃ４およびダイオードＤ３，Ｄ４と、直列接続からなる一対のコンデンサＣ５，Ｃ６と、これらコンデンサＣ５，Ｃ６に対してそれぞれ並列接続されたダイオードＤ５，Ｄ６とを有している。つまりこれらのうち、スイッチング素子Ｓ３，Ｓ４、コンデンサＣ３，Ｃ４およびダイオードＤ３，Ｄ４は第１ブリッジ回路１１にも兼用されており、これらブリッジ回路１１，１２は、その一部が共通化された構成となっている。また、コンデンサＣ５，Ｃ６の一端同士は互いに接続点Ｐ３で接続されると共に、コンデンサＣ５の他端はスイッチング素子Ｓ１，Ｓ３の他端同士に接続される一方、コンデンサＣ６の他端はスイッチング素子Ｓ２，Ｓ４の他端同士に接続されている。また、ダイオードＤ５のアノードはコンデンサＣ５の一端に接続されると共にカソードはコンデンサＣ５の他端に接続され、ダイオードＤ６のアノードはコンデンサＣ６の他端に接続されると共にカソードはコンデンサＣ６の一端に接続されている。このような構成により第１ブリッジ回路１１は、後述するように、整流回路４１，４２内の整流ダイオードに加わるサージ電圧を抑止する方向のエネルギー（電流あるいは電圧）を、トランス３２を介してこれら整流回路４１，４２へ注入するようになっている。

なお、これらスイッチング素子としては、例えば電界効果型トランジスタ（ＭＯＳ−ＦＥＴ；Metal Oxide Semiconductor-Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolor Transistor）などのスイッチ素子が用いられる。また、これらスイッチ素子としてＭＯＳ―ＦＥＴを用いた場合には、上記コンデンサＣ１〜Ｃ４およびダイオードＤ１〜Ｄ４をそれぞれ、このＭＯＳ―ＦＥＴの寄生容量または寄生ダイオードから構成することが可能である。また、上記コンデンサＣ５，Ｃ６をそれぞれ、ダイオードＤ５，Ｄ６の接合容量で構成することも可能である。このように構成した場合、スイッチ素子とは別個にこれらコンデンサＣ１〜Ｃ６およびダイオードＤ１〜Ｄ４を設ける必要がなくなり、回路構成を簡素化することができる。

入力平滑コンデンサ２は、入力端子Ｔ１，Ｔ２から入力された直流入力電圧Ｖinを平滑化するためのものであると共に、後述するように、インダクタＬ１０，Ｌ２０と共にＬＣ直列共振回路を構成するようになっている。

インダクタＬ１０は、その一端が接続点Ｐ１に接続され、その他端がトランス３１の１次側巻線Ｌ１１の一端と接続点Ｐ４で接続されている。このインダクタＬ１０は、第１ブリッジ回路１１内のコンデンサＣ１〜Ｃ４と共にＬＣ直列共振回路（第１共振回路）を構成し、この第１共振回路による共振特性を利用することで、後述するように、スイッチング素子Ｓ１〜Ｓ４における短絡損失を抑制すると共に、整流回路４１，４２内の整流ダイオードに加わるサージ電圧を増幅する方向のエネルギー（電流あるいは電圧）を、トランス３１を介してこれら整流回路４１，４２へ供給するようになっている。なお、このインダクタＬ１０の代わりに、もしくはインダクタＬ１０に加えて、トランス３１における１次側巻線Ｌ１１のリーケージインダクタンス（図示せず）を用いるようにしてもよい。

一方、インダクタＬ２０は、その一端が接続点Ｐ２に接続され、その他端がトランス３２の１次側巻線Ｌ２１の一端と接続点Ｐ５で接続されている。このインダクタＬ２０は、第２ブリッジ回路１２内のコンデンサＣ５，Ｃ６と共にＬＣ直列共振回路（第２共振回路）を構成し、この第２共振回路による共振特性を利用することで、上記した整流回路４１，４２内の整流ダイオードに加わるサージ電圧を抑止する方向のエネルギーを、整流回路４１，４２へ供給するようになっている。なお、インダクタＬ１０と同様に、このインダクタＬ２０の代わりに、もしくはインダクタＬ２０に加えて、トランス３２における１次側巻線Ｌ２１のリーケージインダクタンス（図示せず）を用いるようにしてもよい。

トランス３１の一対の２次側巻線Ｌ１２Ａ，Ｌ１２Ｂの一端同士はセンタタップＣＴ１で互いに接続され、このセンタタップＣＴ１は、出力ラインＬＯ上を整流回路４２および平滑回路５を介して出力端子Ｔ３に導かれている。つまり、後述する整流回路４１はセンタタップ型のものである。このトランス３１は、第１ブリッジ回路１１によって生成された入力交流電圧Ｖ１１を降圧し、一対の２次側巻線Ｌ１２Ａ，Ｌ１２Ｂの各端部から、互いに１８０度位相が異なる出力交流電圧を出力するようになっている。なお、この場合の降圧の度合いは、１次側巻線Ｌ１１と２次側巻線Ｌ１２Ａ，Ｌ１２Ｂとの巻数比によって定まる。

一方、トランス３２の一対の２次側巻線Ｌ２２Ａ，Ｌ２２Ｂの一端同士はセンタタップＣＴ２で互いに接続され、このセンタタップＣＴ２は、出力ラインＬＯ上を平滑回路５を介して出力端子Ｔ３に導かれている。つまり、後述する整流回路４２もセンタタップ型のものである。このトランス３２は、第２ブリッジ回路１２からの入力電圧Ｖ１２を降圧し、一対の２次側巻線Ｌ２２Ａ，Ｌ２２Ｂの各端部から互いに１８０度位相が異なる出力電圧を、整流回路４１，４２へ供給するようになっている。なお、この場合の降圧の度合いも、１次側巻線Ｌ２１と２次側巻線Ｌ２２Ａ，Ｌ２２Ｂとの巻数比によって定まる。

整流回路４１は、一対の整流ダイオード４１Ａ，４１Ｂからなる単相全波整流型のものである。整流ダイオード４１Ａのカソードはトランス３１の２次側巻線Ｌ１２Ａの他端に接続され、整流ダイオード４１Ｂのカソードはトランス３１の２次側巻線Ｌ１２Ｂの他端に接続されている。また、これら整流ダイオード４１Ａ，４１Ｂのアノード同士は互いに接続され、接地ラインＬＧに接続されている。つまり、この整流回路４１はセンタタップ型のアノードコモン接続の構成となっており、トランス３１からの出力交流電圧の各半波期間を、それぞれ整流ダイオード４１Ａ，４１Ｂによって個別に整流して直流電圧を得るようになっている。

一方、整流回路４２は、出力ラインＬＯおよび接地ラインＬＧ上において、整流回路４１と平滑回路５との間に設けられており、一対の整流ダイオード４２Ａ，４２Ｂからなる単相全波整流型のものである。整流ダイオード４２Ａのカソードはトランス３２の２次側巻線Ｌ２２Ａの他端に接続され、整流ダイオード４２Ｂのカソードはトランス３２の２次側巻線Ｌ２２Ｂの他端に接続されている。また、これら整流ダイオード４２Ａ，４２Ｂのアノード同士は互いに接続され、接地ラインＬＧに接続されている。つまり、この整流回路４１はセンタタップ型のアノードコモン接続の構成となっており、トランス３２からの出力電圧の各半波期間を、それぞれ整流ダイオード４２Ａ，４２Ｂによって個別に整流して直流電圧を得るようになっている。

なお、これら整流ダイオード４１Ａ，４１Ｂ，４２Ａ，４２Ｂをそれぞれ、ＭＯＳ―ＦＥＴの寄生ダイオードから構成するようにしてもよい。また、このように整流ダイオード４１Ａ，４１Ｂ，４２Ａ，４２ＢをそれぞれＭＯＳ―ＦＥＴの寄生ダイオードから構成するようにした場合、これらＭＯＳ−ＦＥＴの寄生ダイオードが導通する期間と同期して、ＭＯＳ−ＦＥＴ自身もオン状態とすることが好ましい。より少ない電圧降下で整流することができるからである。

平滑回路５は、チョークコイルＬ５１と出力平滑コンデンサ５２とを含んで構成されて
いる。チョークコイルＬ５１は、出力ラインＬＯに挿入配置されており、その一端はセンタタップＣＴ１，ＣＴ２に接続され、その他端は出力ラインＬＯの出力端子Ｔ３に接続されている。平滑コンデンサ７２は、出力ラインＬＯ（具体的には、チョークコイルＬ５１の他端）と接地ラインＬＧとの間に接続されている。接地ラインＬＧの端部には、出力端子Ｔ４が設けられている。このような構成により平滑回路５では、整流回路４１で整流された直流電圧を平滑化して直流出力電圧Ｖoutを生成し、これを出力端子Ｔ３，Ｔ４から低圧バッテリ（図示せず）に給電するようになっている。

駆動回路６は、第１ブリッジ回路１１および第２ブリッジ回路１２内のスイッチング素子Ｓ１〜Ｓ４を駆動するためのものである。具体的には、スイッチング素子Ｓ１〜Ｓ４に対してそれぞれ駆動信号ＳＧ１〜ＳＧ４を供給し、これらスイッチング素子Ｓ１〜Ｓ４をオン・オフ制御するようになっている。また、この駆動回路６は、後述するようにこれらスイッチング素子Ｓ１〜Ｓ４に対してスイッチング位相制御を行い、スイッチング位相差を適切に設定することで、直流出力電圧Ｖoutを安定化させるようになっている。

ここで、第１ブリッジ回路１１は本発明における「第１ブリッジ回路」および「ブリッジ回路」の一具体例に対応し、第２ブリッジ回路１２は本発明における「第２ブリッジ回路」および「サージ電圧抑止回路」の一具体例に対応する。また、スイッチング素子Ｓ１〜Ｓ４は本発明における「第１スイッチング素子」の一具体例に対応する。また、コンデンサＣ１〜Ｃ４は本発明における「第１容量素子」の一具体例に対応し、コンデンサＣ５，Ｃ６は本発明における「第２容量素子」の一具体例に対応する。また、ダイオードＤ５，Ｄ６は本発明における「第２整流素子」の一具体例に対応する。また、トランス３１は本発明における「第１トランス」および「トランス」の一具体例に対応し、トランス３２は本発明における「第２トランス」の一具体例に対応する。また、インダクタＬ１０は本発明における「第１インダクタ」の一具体例に対応し、インダクタＬ２０は本発明における「第２インダクタ」の一具体例に対応する。また、整流回路４１は本発明における「整流回路」の一具体例に対応し、整流ダイオード４１Ａ，４１Ｂは本発明における「第１整流素子」の一具体例に対応する。

次に、以上のような構成のスイッチング電源装置の動作について説明する。まず、スイッチング電源装置の基本動作について説明する。

ブリッジ回路１１は、高圧バッテリ１０から入力端子Ｔ１，Ｔ２を介して供給される直流入力電圧Ｖinをスイッチングして入力交流電圧Ｖ１１を生成し、これをトランス３１の１次側巻線Ｌ１１に供給する。トランス３１の２次側巻線Ｌ１２Ａ，Ｌ１２Ｂからは、変圧（ここでは、降圧）された出力交流電圧が取り出される。

整流回路４１は、この出力交流電圧を整流ダイオード４１Ａ，４１Ｂによって整流する。これにより、センタタップＣＴ１（出力ラインＬＯ）と整流ダイオード４１Ａ，４１Ｂの接続点（接地ラインＬＧ）との間に整流出力が発生する。

平滑回路５は、このセンタタップＣＴ１と整流ダイオード４１Ａ，４１Ｂのとの間に生じる整流出力を平滑化し、出力端子Ｔ３，Ｔ４から直流出力電圧Ｖoutを出力する。そしてこの直流出力電圧Ｖoutが図示しない低圧バッテリに給電されると共に、負荷７が駆動される。

次に、図２〜図１０を参照して、本実施の形態の主な特徴である、整流回路４１，４２内の整流ダイオード４１Ａ，４１Ｂ，４２Ａ，４２Ｂに加わるサージ電圧を抑止する動作について詳細に説明する。

ここで、図２は、図１のスイッチング電源装置における各部の電圧波形をタイミング波形図（タイミングｔ０〜ｔ１１）で表したものであり、図中の（Ａ）〜（Ｄ）は駆動信号ＳＧ１〜ＳＧ４の電圧波形を、（Ｅ）〜（Ｇ）は接続点Ｐ１〜Ｐ３の電位ＶＰ１〜ＶＰ３を、（Ｈ）はインダクタＬ２０の両端間の電圧Ｖ２０を、（Ｉ），（Ｊ）はトランス３２の１次側巻線Ｌ２１の両端間の電圧Ｖ２１および両端間を流れる電流Ｉ２１を、（Ｋ）〜（Ｎ）は整流ダイオード４１Ａ，４１Ｂ，４２Ａ，４２Ｂのアノード・カソード間に加わる逆電圧Ｖ４１Ａ，Ｖ４１Ｂ，Ｖ４２Ａ，Ｖ４２Ｂを、それぞれ表している。なお、各電圧の方向は図１に矢印で示したとおりであり、「−」から「＋」の方向を正方向としている。また、各電流の方向も、図１に矢印で示したとおりである。

また、図３〜図９は、図２の各タイミング（タイミングｔ０〜ｔ１１）におけるスイッチング電源装置の動作状態を表したものであり、図１０は、図２で示したタイミング以降（タイミングｔ１１（ｔ２０）〜ｔ３１（ｔ０））の各部の電圧波形を表したものである。なお、図２および図１０でそれぞれ示したタイミングは、それぞれスイッチング電源装置の動作の半周期分のものを表しており、これらの動作を合わせて一周期分の動作となっている。

まず、図２〜図９を参照して、最初の半周期分の動作について説明する。

スイッチング素子Ｓ１〜Ｓ４の駆動信号ＳＧ１〜ＳＧ４（図２（Ａ）〜（Ｄ））についてみると、これらのスイッチング素子は、２つのスイッチング素子対に区分されることが分かる。具体的には、スイッチング素子Ｓ１，Ｓ２はいずれも時間軸上における固定タイミングでオンするように制御され、「固定側スイッチング素子」と称される。また、スイッチング素子Ｓ３，Ｓ４はいずれも時間軸上における可変タイミングでオンするように制御され、「シフト側スイッチング素子」と称される。

また、これらスイッチング素子Ｓ１〜Ｓ４は、スイッチング動作のいかなる状態においても、直流入力電圧Ｖinが印加された入力端子Ｔ１，Ｔ２が電気的に短絡されない組み合わせおよびタイミングで駆動される。具体的には、スイッチング素子Ｓ３，４（固定側スイッチング素子）は、同時にオンとなることはなく、また、スイッチング素子Ｓ１，Ｓ２（シフト側スイッチング素子）も、同時にオンとなることはない。これらが同時にオンとなるのを回避するためにとられる時間的間隔は、デッドタイムＴｄと称される（図２）。

また、スイッチング素子Ｓ１，Ｓ４は同時にオンとなる期間を有し、この同時にオンとなる期間において、トランス３１の１次側巻線Ｌ１１が励磁される。そしてこれらスイッチング素子Ｓ１，Ｓ４は、スイッチング素子Ｓ１（固定側スイッチング素子）を基準としてスイッチング位相差φをなすように動作する（図２）。また同様に、スイッチング素子Ｓ２，Ｓ３は同時にオンとなる期間を有し、この同時にオンとなる期間において、トランス３１の１次側巻線Ｌ１１が、上記の場合とは逆方向に励磁される。そしてこれらスイッチング素子Ｓ２，Ｓ３は、スイッチング素子Ｓ２（固定側スイッチング素子）を基準としてスイッチング位相差φをなすように動作する。さらに、スイッチング素子Ｓ１とスイッチング素子Ｓ４とのスイッチング位相差φ、およびスイッチング素子Ｓ２とスイッチング素子Ｓ３とのスイッチング位相差φがそれぞれ制御されると、スイッチング素子Ｓ１およびスイッチング素子Ｓ４が同時にオンになっている時間、ならびにスイッチング素子Ｓ２およびスイッチング素子Ｓ３が同時にオンになっている時間がそれぞれ変化する。これにより、トランス３１の１次側巻線Ｌ１１に印加される入力交流電圧Ｖ１１のデューティ比が変化し、直流出力電圧Ｖoutが安定化されるようになっている。

まず、図３に示したタイミングｔ０〜ｔ１の期間では、スイッチング素子Ｓ１，Ｓ４がオン状態となっており（図２（Ａ），（Ｄ））、スイッチング素子Ｓ２，Ｓ３はオフ状態となっている（図２（Ｂ），（Ｃ））。また、接続点Ｐ１の電位ＶＰ１＝Ｖin（図２（Ｅ））である一方、接続点Ｐ２の電位ＶＰ２＝接続点Ｐ３の電位ＶＰ３＝０Ｖ（図２（Ｆ），（Ｇ））であることから、トランス３１の１次側巻線Ｌ１１の両端には負方向の電圧Ｖ１１が発生する一方、トランス３２の１次側巻線Ｌ２１の両端間の電圧Ｖ２１＝インダクタＬ２０の両端間の電圧Ｖ２０＝０Ｖ（図２（Ｉ），（Ｈ））、１次側巻線Ｌ２１の両端間を流れる電流Ｉ２１＝０Ａとなっている（図２（Ｊ））。したがって、第１ブリッジ回路１１には図３に示したようなループ電流Ｉａが流れ、インダクタＬ１０が励磁されると共に、トランス３１の１次側から２次側へ電力伝送が行われる。よって、トランス３１の２次側には、整流ダイオード４１ＢおよびチョークコイルＬ５１を介するループ電流Ｉｘ１が流れ、負荷７が駆動される。なお、この期間では、整流ダイオード４１Ｂには順方向電圧が印加され、逆方向電圧Ｖ４１Ｂ＝０Ｖ（図２（Ｌ））となる一方、他の整流ダイオード４１Ａ，４２Ａ，４２Ｂには逆電圧が印加されている（図２（Ｋ），（Ｍ），（Ｎ））。

次に、図４で示したタイミングｔ１〜ｔ２の期間では、タイミングｔ１でスイッチング素子Ｓ４がオフ状態となる（図２（Ｄ））。すると、コンデンサＣ３，Ｃ４とインダクタＬ１０，チョークコイルＬ５１とが協働してＬＣ直列共振回路（第１共振回路）が構成され、第１共振動作が行われる。したがって、図４に示したようなループ電流Ｉｂ，Ｉｃが流れ、コンデンサＣ３が放電される一方、コンデンサＣ４は充電されるので、接続点Ｐ２の電位ＶＰ２が徐々に上昇していき、タイミングｔ２でＶＰ２＝Ｖinとなる（図２（Ｆ））。また、この共振動作によって、トランス３１の２次側にも図４に示したようなループ電流Ｉｘ２が流れ、整流ダイオード４１Ａ，４２Ｂの逆電圧Ｖ４１Ａ，Ｖ４２Ｂが徐々に下降していくと共に、整流ダイオード４２Ａの逆電圧Ｖ４２Ａがタイミングｔ２で０Ｖとなる（図２（Ｋ），（Ｍ），（Ｎ））。

次に、図５で示したタイミングｔ２〜ｔ５の期間では、まず、タイミングｔ２でＶＰ２＝Ｖinとなった後にスイッチング素子Ｓ３がオン状態となることで（図２（Ｃ））ゼロボルトスイッチング（ＺＶＳ；Zero Volt Switching）動作がなされ、その結果、スイッチング素子Ｓ３における短絡損失が抑制される。このとき、第１ブリッジ回路１１には、図５に示したようなループ電流Ｉｆが流れる一方、ＶＰ２＞ＶＰ３となることから、第２ブリッジ回路１２内にはループ電流Ｉｄ，Ｉｅがそれぞれ流れ、これにより、コンデンサＣ５が放電されると共にコンデンサＣ６は充電され、インダクタＬ２０が励磁される。またこのとき、これらコンデンサＣ５，Ｃ６とインダクタＬ２０とが協働してＬＣ直列共振回路（第２共振回路）が構成され、第２共振動作が行われ、接続点Ｐ３の電位ＶＰ３も徐々に上昇していく（図２（Ｇ））。また、これに伴い、インダクタＬ２０の両端間の電圧Ｖ２０およびトランス３２の１次側巻線Ｌ２１の両端間の電圧Ｖ２１も次第に上昇していき（図２（Ｈ），（Ｉ））、トランス３２の２次側巻線Ｌ２２Ａ，Ｌ２２Ｂにも電圧が生じる。なお、この２次側巻線Ｌ２２Ａの両端間の電圧Ｖ２２Ａが出力ラインＬＯの電位ＶＬＯと等しくなったときが、タイミングｔ３に相当する。

次に、タイミングｔ３以降になると、２次側巻線Ｌ２２Ａの両端間の電圧Ｖ２２Ａが、トランス３１の２次側巻線Ｌ１２Ｂの両端間の電圧Ｖ１２Ｂよりも大きくなるので、この２次側巻線Ｌ１２Ｂにも２次側巻線Ｌ２２Ａの両端間の電圧Ｖ２２Ａが印加されるようになる。すると、接続点Ｐ１の電位ＶＰ１よりも接続点Ｐ４の電位ＶＰ４のほうが電位が高くなり、この期間ではＶＰ１＝ＶＰ２＝Ｖinであることから（図２（Ｅ），（Ｆ））、−Ｖ１０＝Ｖ１１，ＶＰ４＜ＶＰ２となり、接続点Ｐ４から接続点Ｐ２へ流れるインダクタＬ１０での電流Ｉ１０を減ずるような方向の電圧Ｖ１０が生ずる。よって、電流Ｉ１０が減少することにより、トランス３１の１次側巻線Ｌ１１での電流Ｉ１１も減少し、２次側巻線Ｌ１２Ｂを流れる電流Ｉｘ２も減少する。ここで、チョークコイルＬ５１は定電流源とみなすことができ、また、このとき整流ダイオード４１Ａ，４２Ｂには逆電圧Ｖ４１Ａ，Ｖ４２Ｂがそれぞれ印加されている（図２（Ｋ），（Ｎ））ので、電流Ｉｘ２の減少に伴って電流Ｉｘ３が増加することとなる。

一方、上記のように接続点Ｐ３の電位ＶＰ３が徐々に上昇していくことから、ＶＰ３と接続点Ｐ２の電位ＶＰ２との電位差が小さくなり、それに伴ってトランス３２の１次側巻線Ｌ２１の両端間の電圧Ｖ２１も低下し（図２（Ｉ））、２次側巻線Ｌ２２Ａの両端間の電圧Ｖ２２Ａおよび出力ラインＬＯの電位ＶＬＯも低下する。ここで、ＶＰ３＝ＶＰ２＝Ｖinとなったときが、タイミングｔ４に相当する（図２（Ｇ））。

次に、タイミングｔ５になると、Ｖ２０＝Ｖ２１＝Ｖ２２Ａ＝ＶＬＯ＝０Ｖとなり（図２（Ｈ），（Ｉ））、また、ダイオードＤ５が導通し、電流Ｉｄ〜Ｉｆは保持される。なお、タイミングｔ４〜ｔ５は、チョークコイルＬ５１からの電流の転流期間となる。

次に、図６に示したようにタイミングｔ５〜ｔ６の期間では、タイミングｔ５でスイッチング素子Ｓ１がオフ状態となる（図２（Ａ））。すると、コンデンサＣ１，Ｃ２とインダクタＬ１０，チョークコイルＬ５１とが協働してＬＣ直列共振回路（第１共振回路）が構成され、第１共振動作が行われる。したがって、図６に示したようなループ電流Ｉｇ，Ｉｈが流れ、コンデンサＣ２が放電される一方、コンデンサＣ１は充電されるので、接続点Ｐ１の電位ＶＰ１が徐々に下降していき、タイミングｔ６でＶＰ１＝０Ｖとなる（図２（Ｅ））。

次に、図７に示したようにタイミングｔ６〜ｔ８の期間では、まず、タイミングｔ６でＶＰ１＝０Ｖとなった後にスイッチング素子Ｓ２がオン状態となることで（図２（Ｂ））ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ２における短絡損失が抑制される。また、第１共振動作によって入力平滑コンデンサ２も充電されるようになっているため、インダクタＬ１０での電流Ｉ１０が減少する。よって、それに伴って２次側巻線Ｌ１２Ｂを流れる電流Ｉｘ２も減少すると共に、２次側巻線Ｌ２２Ａを流れる電流Ｉｘ３が増加する。ここで、このインダクタＬ１０での電流Ｉ１０＝０Ａとなったときがタイミングｔ７に相当し、Ｉｘ２＝Ｉｘ３となる。すると、このときＶＰ１＝０Ｖ，ＶＰ２＝Ｖinであることから（図２（Ｅ），（Ｆ））、タイミングｔ７からインダクタＬ１０での電流の方向が反転し、図７に示したような方向の電流Ｉｉが流れるようになる。また、さらに電流Ｉｘ２が減少して０Ａとなると、トランス３１の１次側巻線Ｌ１１の両端間に接続点Ｐ４の電位ＶＰ４＞接続点Ｐ２の電位ＶＰ２となる方向の電圧が生じ、トランス３１の１次側から２次側へ電力伝送が開始される。このときが、タイミングｔ８に相当する。

次に、図８に示したようにタイミングｔ８〜ｔ１０の期間では、第１ブリッジ回路１１には、図８に示したようなループ電流Ｉｊが流れ、インダクタＬ１０が励磁されると共に、トランス３１の１次側から２次側へ電力伝送が行われている。よって、トランス３１の２次側には、整流ダイオード４１ＡおよびチョークコイルＬ５１を介するループ電流Ｉｘ４が流れ、負荷７が駆動される。また、このタイミングｔ８から整流ダイオード４１Ｂ，４２Ｂに逆電圧Ｖ４１Ｂ，Ｖ４２Ｂが生じはじめる（図２（Ｌ），（Ｎ））。

また、２次側巻線Ｌ１２Ａの両端間の電圧Ｖ１２Ａが増加し、これを流れる電流Ｉｘ４も増加する。すると、この電圧Ｖ１２Ａがトランス３２の２次側巻線Ｌ２２Ｂにも印加されるようになり、接続点Ｐ３の電位ＶＰ３よりも接続点Ｐ５の電位ＶＰ５のほうが電位が高くなり、この期間ではＶＰ２＝ＶＰ３＝Ｖinであることから（図２（Ｆ），（Ｇ））、−Ｖ２０＝Ｖ２１，ＶＰ２＜ＶＰ５となり、接続点Ｐ２から接続点Ｐ５へ流れるインダクタＬ２０での電流Ｉ２０を減ずるような方向の電圧Ｖ１０が生ずる（図２（Ｈ）〜（Ｊ））。よって、この電流Ｉ２０が減少することにより、トランス３２の１次側巻線Ｌ２１での電流Ｉ２１も減少し、２次側巻線Ｌ２２Ａを流れる電流Ｉｘ３も減少する。ここで、チョークコイルＬ５１は定電流源とみなすことができ、また、このとき整流ダイオード４１Ｂ，４２Ｂには逆電圧Ｖ４１Ｂ，Ｖ４２Ｂがそれぞれ印加されている（図２（Ｌ），（Ｎ））ので、電流Ｉｘ３の減少に伴って電流Ｉｘ４が増加することとなる。ここで、インダクタＬ１０，Ｌ２０を流れる電流、すなわち、第１共振動作によって蓄積された逆電圧Ｖ４１Ｂ，Ｖ４２Ｂを増幅する方向の電流と、第２共振動作によって蓄積されたこれらの逆電圧を抑止する方向の電流とが逆位相でつり合ったときが、タイミングｔ９に相当する。

次に、タイミングｔ９〜ｔ１０の期間では、上記のように、第１共振動作によって蓄積された逆電圧Ｖ４１Ｂ，Ｖ４２Ｂを増幅する方向の電流と、第２共振動作によって蓄積されたこれらの逆電圧を抑止する方向の電流とが逆位相でつり合っている。言い換えると、第２ブリッジ回路１２から整流回路４１内へ、サージ電圧を抑制する方向のエネルギーが注入されるようになっている。したがって、整流ダイオード４１Ｂ，４２Ｂには逆電圧Ｖ４１Ｂ，Ｖ４２Ｂが一定期間、直流入力電圧Ｖinとトランス３１の１次側および２次側巻線とから定まる本来印加されるべき電圧値よりも低くなり、サージ電圧の上昇が抑制される。このようにして、図２（Ｌ），（Ｎ）に示したように、逆電圧Ｖ４１Ｂ，Ｖ４２Ｂが段階的に上昇し、サージ電圧の上昇が抑制される。

最後に、図９に示したようにタイミングｔ１０〜ｔ１１の期間では、タイミングｔ１０で電流Ｉｘ３＝０Ａとなり、整流ダイオード４１Ｂ，４２Ｂに印加される逆電圧Ｖ４１Ｂ，Ｖ４２Ｂも、直流入力電圧Ｖinとトランス３１の１次側および２次側巻線とから定まる本来印加されるべき電圧値まで上昇する。

次に、図１０を参照して、図２で示したタイミング以降の半周期分の動作について説明する。

この半周期分の動作も、基本的には図２〜図９で説明した半周期分の動作と同様である。すなわち、タイミングｔ２１でスイッチング素子Ｓ３がオフ状態となると（図１０（Ｃ））、コンデンサＣ３，Ｃ４とインダクタＬ１０，チョークコイルＬ５１とが協働して第１共振回路が構成され、第１共振動作が行われる。そしてコンデンサＣ４が放電される一方、コンデンサＣ３は充電されるので、接続点Ｐ２の電位ＶＰ２が徐々に下降していき、タイミングｔ２２でＶＰ２＝０Ｖとなる（図１０（Ｆ））。また、この共振動作によって、トランス３１の２次側にもループ電流が流れ、整流ダイオード４１Ｂ，４２Ａの逆電圧Ｖ４１Ｂ，Ｖ４２Ａが徐々に下降していくと共に、整流ダイオード４２Ｂの逆電圧Ｖ４２Ｂがタイミングｔ２２で０Ｖとなる（図１０（Ｌ）〜（Ｎ））。

次に、タイミングｔ２２〜ｔ２５の期間では、まず、タイミングｔ２２でＶＰ２＝０Ｖとなった後にスイッチング素子Ｓ４がオン状態となることで（図１０（Ｄ））ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ４における短絡損失が抑制される。このとき、第１ブリッジ回路１１にはループ電流が流れる一方、ＶＰ２＜ＶＰ３となることから、第２ブリッジ回路１２内にもループ電流が流れ、コンデンサＣ５が充電されると共にコンデンサＣ６は放電され、インダクタＬ２０が励磁される。またこのとき、これらコンデンサＣ５，Ｃ６とインダクタＬ２０とが協働して第２共振回路が構成され、第２共振動作が行われることにより、接続点Ｐ３の電位ＶＰ３が徐々に低下していく（図１０（Ｇ））。また、これに伴い、インダクタＬ２０の両端間の電圧Ｖ２０およびトランス３２の１次側巻線Ｌ２１の両端間の電圧Ｖ２１も次第に上昇していき（図１０（Ｈ），（Ｉ））、トランス３２の２次側巻線Ｌ２２Ａ，Ｌ２２Ｂにも電圧が生じる。なお、この２次側巻線Ｌ２２Ｂの両端間の電圧Ｖ２２Ｂが出力ラインＬＯの電位ＶＬＯと等しくなったときが、タイミングｔ２３に相当する。

次に、タイミングｔ２３以降になると、２次側巻線Ｌ２２Ｂの両端間の電圧Ｖ２２Ｂが、トランス３１の２次側巻線Ｌ１２Ｂの両端間の電圧Ｖ１２Ａよりも大きくなるので、この２次側巻線Ｌ１２Ａにも２次側巻線Ｌ２２Ｂの両端間の電圧Ｖ２２Ｂが印加されるようになる。すると、接続点Ｐ１の電位ＶＰ１よりも接続点Ｐ４の電位ＶＰ４のほうが電位が低くなり、この期間ではＶＰ１＝ＶＰ２＝０Ｖであることから（図１０（Ｅ），（Ｆ））、Ｖ１０＝−Ｖ１１，ＶＰ４＞ＶＰ２となり、接続点Ｐ２から接続点Ｐ４へ流れるインダクタＬ１０での電流Ｉ１０を減ずるような方向の電圧Ｖ１０が生ずる。よって、電流Ｉ１０が減少することにより、トランス３１の１次側巻線Ｌ１１での電流Ｉ１１も減少し、２次側巻線Ｌ１２Ｂを流れる電流も減少する。ここで、チョークコイルＬ５１は定電流源とみなすことができ、また、このとき整流ダイオード４１Ｂ，４２Ａには逆電圧Ｖ４１Ｂ，Ｖ４２Ａがそれぞれ印加されている（図１０（Ｌ），（Ｍ））ので、２次側巻線Ｌ１２Ｂを流れる電流の減少に伴って２次側巻線Ｌ２２Ｂを流れる電流が増加することとなる。

一方、上記のように接続点Ｐ３の電位ＶＰ３が徐々に低下していくことから、ＶＰ３と接続点Ｐ２の電位ＶＰ２との電位差が小さくなり、それに伴ってトランス３２の１次側巻線Ｌ２１の両端間の電圧Ｖ２１も低下し（図１０（Ｉ））、２次側巻線Ｌ２２Ｂの両端間の電圧Ｖ２２Ｂおよび出力ラインＬＯの電位ＶＬＯも低下する。ここで、ＶＰ３＝ＶＰ２＝０Ｖとなったときが、タイミングｔ２４に相当する（図１０（Ｇ））。

次に、タイミングｔ２５になると、Ｖ２０＝Ｖ２１＝Ｖ２２Ａ＝ＶＬＯ＝０Ｖとなり（図１０（Ｈ），（Ｉ））、また、ダイオードＤ６が導通し、上記した電流は保持される。なお、タイミングｔ２４〜ｔ２５は、チョークコイルＬ５１からの電流の転流期間となる。

次に、タイミングｔ２５〜ｔ２６の期間では、タイミングｔ２５でスイッチング素子Ｓ２がオフ状態となる（図１０（Ｂ））。すると、コンデンサＣ１，Ｃ２とインダクタＬ１０，チョークコイルＬ５１とが協働して第１共振回路が構成され、第１共振動作が行われる。したがって、第１ブリッジ回路１１にはループ電流が流れ、コンデンサＣ２が充電される一方、コンデンサＣ１は放電される。よって、接続点Ｐ１の電位ＶＰ１が徐々に上昇していき、タイミングｔ２６でＶＰ１＝Ｖinとなる（図１０（Ｅ））。

次に、タイミングｔ２６〜ｔ２８の期間では、まず、タイミングｔ２６でＶＰ１＝Ｖinとなった後にスイッチング素子Ｓ１がオン状態となることで（図１０（Ａ））ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ１における短絡損失が抑制される。また、第１共振動作によって入力平滑コンデンサ２も充電されるようになっているため、インダクタＬ１０での電流Ｉ１０が減少する。よって、それに伴って２次側巻線Ｌ１２Ａを流れる電流も減少すると共に、２次側巻線Ｌ２２Ｂを流れる電流が増加する。ここで、このインダクタＬ１０での電流Ｉ１０＝０Ａとなったときがタイミングｔ２７に相当する。すると、このときＶＰ１＝Ｖin，ＶＰ２＝０Ｖであることから（図１０（Ｅ），（Ｆ））、タイミングｔ２７からインダクタＬ１０での電流の方向が反転する。また、さらに２次側巻線Ｌ１２Ａを流れる電流が減少して０Ａとなると、トランス３１の１次側巻線Ｌ１１の両端間に接続点Ｐ４の電位ＶＰ４＜接続点Ｐ２の電位ＶＰ２となる方向の電圧が生じ、トランス３１の１次側から２次側へ電力伝送が開始される。このときが、タイミングｔ２８に相当する。

次に、タイミングｔ２８〜ｔ３０の期間では、第１ブリッジ回路１１にはループ電流が流れ、インダクタＬ１０が励磁されると共に、トランス３１の１次側から２次側へ電力伝送が行われている。よって、トランス３１の２次側には、整流ダイオード４１ＢおよびチョークコイルＬ５１を介するループ電流が流れ、負荷７が駆動される。また、このタイミングｔ２８から整流ダイオード４１Ｂ，４２Ｂに逆電圧Ｖ４１Ｂ，Ｖ４２Ｂが生じはじめる（図１０（Ｋ），（Ｍ））。

また、２次側巻線Ｌ１２Ｂの両端間の電圧Ｖ１２Ｂが増加し、これを流れる電流も増加する。すると、この電圧Ｖ１２Ｂがトランス３２の２次側巻線Ｌ２２Ａにも印加されるようになり、接続点Ｐ５の電位ＶＰ５よりも接続点Ｐ３の電位ＶＰ３のほうが電位が高くなり、この期間ではＶＰ２＝ＶＰ３＝０Ｖであることから（図１０（Ｆ），（Ｇ））、Ｖ２０＝−Ｖ２１，ＶＰ２＞ＶＰ５となり、接続点Ｐ５から接続点Ｐ２へ流れるインダクタＬ２０での電流Ｉ２０を減ずるような方向の電圧Ｖ１０が生ずる（図１０（Ｈ）〜（Ｊ））。よって、この電流Ｉ２０が減少することにより、トランス３２の１次側巻線Ｌ２１での電流Ｉ２１も減少し、２次側巻線Ｌ２２Ｂを流れる電流も減少する。ここで、チョークコイルＬ５１は定電流源とみなすことができ、また、このとき整流ダイオード４１Ａ，４２Ａには逆電圧Ｖ４１Ａ，Ｖ４２Ａがそれぞれ印加されている（図１０（Ｋ），（Ｍ））ので、２次側巻線Ｌ２２Ｂを流れる電流の減少に伴って２次側巻線Ｌ１２Ｂが増加することとなる。ここで、インダクタＬ１０，Ｌ２０を流れる電流、すなわち、第１共振動作によって蓄積された逆電圧Ｖ４１Ａ，Ｖ４２Ａを増幅する方向の電流と、第２共振動作によって蓄積されたこれらの逆電圧を抑止する方向の電流とが逆位相でつり合ったときが、タイミングｔ２９に相当する。

次に、タイミングｔ２９〜ｔ３０の期間では、上記のように、第１共振動作によって蓄積された逆電圧Ｖ４１Ａ，Ｖ４２Ａを増幅する方向の電流と、第２共振動作によって蓄積されたこれらの逆電圧を抑止する方向の電流とが逆位相でつり合っている。言い換えると、第２ブリッジ回路１２から整流回路４１内へ、サージ電圧を抑制する方向のエネルギーが注入されるようになっている。したがって、整流ダイオード４１Ａ，４２Ａには逆電圧Ｖ４１Ａ，Ｖ４２Ａが一定期間、直流入力電圧Ｖinとトランス３１の１次側および２次側巻線とから定まる本来印加されるべき電圧値よりも低くなり、サージ電圧の上昇が抑制される。このようにして、図１０（Ｋ），（Ｍ）に示したように、逆電圧Ｖ４１Ａ，Ｖ４２Ａが段階的に上昇し、サージ電圧の上昇が抑制される。

最後に、タイミングｔ３０〜ｔ３１（ｔ０）の期間では、タイミングｔ３０で２次側巻線Ｌ２２Ｂを流れる電流＝０Ａとなり、整流ダイオード４１Ａ，４２Ａに印加される逆電圧Ｖ４１Ａ，Ｖ４２Ａも、直流入力電圧Ｖinとトランス３１の１次側および２次側巻線とから定まる本来印加されるべき電圧値まで上昇する。これで、図２のタイミングｔ０と等価な状態となる。

以上のように、本実施の形態では、整流ダイオード４１Ａ，４１Ｂにそれぞれ加わる逆電圧（サージ電圧）Ｖ４１Ａ，Ｖ４１Ｂを抑止する方向のエネルギーを整流回路４１内へ注入するようにしたので、これら整流ダイオード４１Ａ，４１Ｂに加わる逆電圧を一定期間、本来印加されるべき電圧値よりも低くすることができ、サージ電圧の上昇を抑制することが可能となる。よって、この整流素子での損失を低減し、装置の効率を向上させることが可能となる。また、この整流素子での損失を低減することにより、素子での発熱を抑制することも可能となる。また、サージ電圧の上昇を抑制することにより、耐圧の低い整流素子（整流ダイオード）を使用することできるので、部品コストを低減することも可能となる。また、本実施の形態のスイッチング電源装置では、ブリッジ回路１１，１２におけるシフト側スイッチング素子同士が共通化されているので、次に説明する第２の実施の形態の場合と比べて、部品点数を低減することができる。

なお、本実施の形態のスイッチング電源装置では、第２ブリッジ回路１２が、直列接続からなる一対のコンデンサＣ５，Ｃ６と、これらコンデンサＣ５，Ｃ６に対してそれぞれ並列接続されたダイオードＤ５，Ｄ６とを含んで構成されている場合について説明してきたが、例えば図１１に示したように、第２ブリッジ回路１２がダイオードＤ５，Ｄ６を含まないような構成としてもよい。このように構成した場合、ダイオードＤ５，Ｄ６を設けることなく上記効果を得ることができ、回路構成を簡素化することができる。ただし、本実施の形態の場合とは異なり、コンデンサＣ５，Ｃ６に対して、接続点Ｐ３から１次側高圧ラインＬ１Ｈへの方向、あるいは１次側低圧ラインから接続点Ｐ３への方向に流れるようとする電流を、ダイオードＤ５，Ｄ６の経路へ流してやることができないため、図２や図１０における（Ｇ）ＶＰ３，（Ｈ）Ｖ２０，（Ｉ）Ｖ２１，（Ｋ）Ｖ４１Ａ，（Ｌ）Ｖ４１Ｂ，（Ｍ）Ｖ４２Ａ，（Ｋ）Ｖ４２Ｂにおいて、リンギングが発生することとなる。

また、例えば図１２に示したように、図１の構成におけるコンデンサＣ５，Ｃ６および
ダイオードＤ５，Ｄ６に対して、さらにスイッチング素子Ｓ５，Ｓ６（第３スイッチング素子）をそれぞれ並列接続するように構成してもよい。この場合において、これらスイッチング素子をＭＯＳ−ＦＥＴから構成した場合には、コンデンサＣ５，Ｃ６やダイオードＤ５，Ｄ６を、このＭＯＳ−ＦＥＴの寄生容量や寄生ダイオードから構成することが可能となる。よって、スイッチ素子とは別個にコンデンサＣ５，Ｃ６やダイオードＤ５，Ｄ６を設ける必要がなくなり、回路構成を簡素化することができる。

[第２の実施の形態]
次に、本発明の第２の実施の形態について説明する。

上記第１の実施の形態では、ブリッジ回路１１，１２の一部が共通化された構成のスイッチング電源装置について説明したが、本実施の形態では、これらブリッジ回路１１，１２が互いに独立して構成さているスイッチング電源装置について説明する。

図１３は、本実施の形態に係るスイッチング電源装置の構成を表すものである。この図において、図１に示した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。このスイッチング電源装置は、上記のように、互いに独立した構成の２つのブリッジ回路（第１ブリッジ回路１１および第２ブリッジ回路１２）を備えている。なお、その他の部分の構成は、図１の場合と同様である。

具体的には、第１ブリッジ回路１１は、４つのスイッチング素子Ｓ１，Ｓ２，Ｓ３１，
Ｓ４１（第１スイッチング素子）と、これらスイッチング素子Ｓ１，Ｓ２，Ｓ３１，Ｓ４１に対してそれぞれ並列接続されたコンデンサＣ１，Ｃ２，Ｃ３１，Ｃ４１およびダイオードＤ１，Ｄ２，Ｄ３１，Ｄ４１とを有しており、フルブリッジ型の回路構成となっている。

一方、第２ブリッジ回路１２は、第１ブリッジ回路１１に並列接続されており、直列接
続からなる一対のスイッチング素子Ｓ３２，Ｓ４２（第２スイッチング素子）と、これらスイッチング素子Ｓ３２，Ｓ４２に対してそれぞれ並列接続されたコンデンサＣ３２，Ｃ４２およびダイオードＤ３２，Ｄ４２と、直列接続からなる一対のコンデンサＣ５，Ｃ６（第２容量素子）と、これらコンデンサＣ５，Ｃ６に対してそれぞれ並列接続されたダイオードＤ５，Ｄ６とを有している。

このような構成により本実施の形態のスイッチング電源装置では、駆動回路６からの駆動信号ＳＧ１，ＳＧ２，ＳＧ３１，ＳＧ４１，ＳＧ３２，ＳＧ４２によって、第１ブリッジ回路１１内のスイッチング素子Ｓ３１と第２ブリッジ回路１２内のスイッチング素子Ｓ３２とが同一のタイミングでオン・オフ動作すると共に、第１ブリッジ回路１１内のスイッチング素子Ｓ４１と第２ブリッジ回路１２内のスイッチング素子Ｓ４２とが同一のタイミングでオン・オフ動作するように駆動され、その結果、第１の実施の形態（図２〜図１０）と同様の動作となる。すなわち、第２ブリッジ回路１２から整流回路４１内へ、整流ダイオード４１Ａ，４１Ｂのサージ電圧を抑制する方向のエネルギーが注入されることで、これらの整流ダイオードに加わる逆電圧が一定期間、直流入力電圧Ｖinとトランス３１の１次側および２次側巻線とから定まる本来印加されるべき電圧値よりも低くなり、その結果、サージ電圧の上昇が抑制される。

以上のように、本実施の形態のスイッチング電源装置においても、上記第１の実施の形態と同様の効果を得ることができる。すなわち、整流ダイオード４１Ａ，４１Ｂにそれぞれ加わる逆電圧（サージ電圧）Ｖ４１Ａ，Ｖ４１Ｂを抑止する方向のエネルギーを整流回路４１内へ注入するようにしたことにより、これら整流ダイオード４１Ａ，４１Ｂに加わる逆電圧を一定期間、本来印加されるべき電圧値よりも低くすることができ、サージ電圧の上昇を抑制することが可能となる。よって、この整流素子での損失を低減し、装置の効率を向上させることが可能となる。また、この整流素子での損失を低減することにより、素子での発熱を抑制することも可能となる。また、サージ電圧の上昇を抑制することにより、耐圧の低い整流素子（整流ダイオード）を使用することできるので、部品コストを低減することも可能となる。

なお、本実施の形態のスイッチング電源装置においても、スイッチング素子Ｓ３１，Ｓ３２，Ｓ４１，Ｓ４２としてＭＯＳ―ＦＥＴを用いることが可能であり、その場合、コンデンサＣ３１，Ｃ３２，Ｃ４１，Ｃ４２やダイオードＤ３１，Ｄ３２，Ｄ４１，Ｄ４２をこのＭＯＳ−ＦＥＴの寄生容量や寄生ダイオードから構成することができる。

また、本実施の形態のスイッチング電源装置においても、図１１や図１２に示したように、第２ブリッジ回路１２がダイオードＤ５，Ｄ６を含まないような構成としたり、コンデンサＣ５，Ｃ６およびダイオードＤ５，Ｄ６に対して、さらにスイッチング素子Ｓ５，Ｓ６をそれぞれ並列接続するように構成してもよい。このようにスイッチング素子Ｓ５，Ｓ６をさらに並列接続し、第１ブリッジ回路１１と第２ブリッジ回路１２とを同様の回路構成とした場合には、第２ブリッジ回路１２においてもスイッチング動作を行うことが可能となると共に、第１ブリッジ回路１１から行う場合とは異なる電圧変換比率で直流出力電圧Ｖoutを供給することができる。したがって、高圧バッテリ１０からの直流入力電圧Ｖinの大きさに応じてこれらが選択的に動作させることで、目標の直流出力電圧Ｖoutを供給可能な直流入力電圧Ｖinの範囲をより広くすることができる。よって、上記実施の形態における効果に加え、広範な入力電圧範囲を有するスイッチング電源装置を構成することが可能となる。

[第３の実施の形態]
次に、本発明の第３の実施の形態について説明する。

上記第１の実施の形態では、ブリッジ回路１１，１２におけるシフト側スイッチング素子（図１３に示したスイッチング素子Ｓ３１，Ｓ４１，Ｓ３２，Ｓ４２）同士が共通化された構成のスイッチング電源装置について説明したが、本実施の形態では、これらブリッジ回路１１，１２における固定側スイッチング素子同士が共通化された構成のスイッチング電源装置について説明する。

図１４は、本実施の形態に係るスイッチング電源装置の構成を表すものである。この図において、図１に示した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。このスイッチング電源装置は、上記のように、ブリッジ回路１１，１２における固定側スイッチング素子同士が共通化（スイッチング素子Ｓ３，Ｓ４）された構成のブリッジ回路１１，１２を備えている。つまり、図１４に示したスイッチング電源装置では、図１の場合とは逆に、スイッチング素子Ｓ３，Ｓ４が固定側スイッチング素子であり、スイッチング素子Ｓ１，Ｓ２がシフト側スイッチング素子となっている。具体的には、図１４に示したように、スイッチング信号ＳＧ１〜ＳＧ４がそれぞれ、スイッチング素子Ｓ３，Ｓ４，Ｓ１，Ｓ２へ供給されることによって、図１の場合とが固定側スイッチング素子とシフト側スイッチング素子とが互いに入れ替わるように構成されている。なお、その他の部分の構成は、図１の場合と同様である。

図１５は、図１４のスイッチング電源装置における各部の電圧波形をタイミング波形図（タイミングｔ１１〜ｔ２１（ｔ０））で表したものであり、第１の実施の形態（図１のスイッチング電源装置）における図１０に対応するものである。

このように、本実施の形態のスイッチング電源装置では、まず、上記のように図１０に示した電圧波形と比べると、スイッチング信号ＳＧ１，ＳＧ２とスイッチング信号ＳＧ３，ＳＧ４とが互いに入れ替わっていることが分かる（図１５（Ａ）〜（Ｄ））。

また、図１０に示した電圧波形では、１次側巻線Ｌ２１の両端間を電流Ｉ２１が流れている期間がタイミングｔ２１〜ｔ３０となっている（図１０（Ｊ））一方、図１５に示した電圧波形では、タイミングｔ２６〜ｔ３０となっている（図１５（Ｊ））。つまり、本実施の形態のスイッチング電源装置では、図１の場合と比べて１次側巻線Ｌ２１の両端間を電流Ｉ２１が流れる期間が短くなっている。したがって、ブリッジ回路１２におけるダイオードＤ５，Ｄ６を流れる電流の時比率が小さくなり、１周期あたりの平均電流も小さくなるので、これらダイオードＤ５，Ｄ６での導電損失が低減する。なお、図１５（Ｊ）に示した電流Ｉ２１では、図１０（Ｊ）に示した電流Ｉ２１と比べて、電流の正負が反転しているのは、上記のように固定側スイッチング素子とシフト側スイッチング素子とを互いに入れ替えたことにより、電流Ｉ２１の向きが反転したためである。

さらに、図１の場合と比べて１次側巻線Ｌ２１の両端間を電流Ｉ２１が流れる期間が短くなることから、それに伴ってトランス３２の２次側巻線Ｌ２２Ａ，Ｌ２２Ｂおよび整流ダイオード４２Ａ，４２Ｂを電流が流れる期間も短くなる。よって、整流ダイオード４２Ａ，４２Ｂを流れる電流の時比率が小さくなり、１周期あたりの平均電流も小さくなるので、図１の場合と比べてこれら整流ダイオード４２Ａ，４２Ｂにおいても、導電損失が低減することとなる。

以上のように、本実施の形態のスイッチング電源装置では、ブリッジ回路１２におけるダイオードＤ５，Ｄ６や、整流回路４２における整流ダイオード４２Ａ，４２Ｂを流れる電流の時比率を小さくすることにより、これらの素子での導電損失を低減するようにしたので、上記第１の実施の形態における効果に加え、装置の効率をより向上させることが可能となる。また、これらの素子での導電損失を低減させることで、素子での発熱を抑制することも可能となり、さらに部品コストを低減することも可能となる。

なお、本実施の形態のスイッチング電源装置においても、図１１や図１２に示したように、第２ブリッジ回路１２がダイオードＤ５，Ｄ６を含まないような構成としたり、コンデンサＣ５，Ｃ６およびダイオードＤ５，Ｄ６に対して、さらにスイッチング素子Ｓ５，Ｓ６をそれぞれ並列接続するように構成してもよい。

[第４の実施の形態]
次に、本発明の第４の実施の形態について説明する。

上記第１ないし第３の実施の形態では、２つのトランス３１，３２が互いに別個の磁気素子から構成されているスイッチング電源装置について説明したが、本実施の形態では、これらトランス３１，３２が単一の磁気素子から構成されているスイッチング電源装置について説明する。

図１６は、本実施の形態に係るスイッチング電源装置におけるトランス３１，３２、整流回路４１，４２および平滑回路５の部分の構成を表すものである。この図において、図１に示した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。

本実施の形態のスイッチング電源装置では、上記のようにトランス３１，３２が単一の磁気素子８から構成されている。具体的には、この磁気素子８は、磁芯８０と、中足コイルとしてのトランス３１の１次側巻線Ｌ１１および２次側巻線Ｌ１２Ａ，Ｌ１２Ｂと、第１の外足コイルとしてのトランス３２の１次側巻線Ｌ２１１および２次側巻線Ｌ２２Ａ１，Ｌ２２Ｂ１と、第２の外足コイルとしてのトランス３２の１次側巻線Ｌ２１２および２次側巻線Ｌ２２Ａ２，Ｌ２２Ｂ２とを備えている。なお、その他の部分の構成は、図１の場合と同様である。

磁芯８０は、中足部８１と、この中足部８１を共有しつつ中足部８１と共に第１ループ磁路を形成する第１外足部８２Ａと、この中足部８１を共有しつつ中足部８１と共に第２ループ磁路を形成する第２外足部８２Ｂとを有している。なお、これら第１外足部８２Ａおよび第２外足部８２Ｂは、互いに等しい材質、形状および大きさで構成されているものとする。

中足コイル（トランス３１の１次側巻線Ｌ１１および２次側巻線Ｌ１２Ａ，Ｌ１２Ｂ）は、磁芯８０の中足部８１に巻回したものである。また、この中足コイルは、入力中足コイルとしての１次側巻線Ｌ１１と、出力中足コイルとしての２次側巻線Ｌ１２Ａ，Ｌ１２Ｂとから構成されている。このような構成により、この中足コイルはトランス３１として機能するようになっている。

第１の外足コイル（トランス３２の１次側巻線Ｌ２１１および２次側巻線Ｌ２２Ａ１，Ｌ２２Ｂ１）と第２の外足コイル（トランス３２の１次側巻線Ｌ２１２および２次側巻線Ｌ２２Ａ２，Ｌ２２Ｂ２）とは、磁芯８０の第１外足部８２Ａから第２外足部８２Ｂにかけて連続して巻回したものである。また、第１の外足コイルは、第１の入力外足コイルとしての１次側巻線Ｌ２１１と、第１の出力外足コイルとしての２次側巻線Ｌ２２Ａ１，Ｌ２２Ｂ１とから構成され、第２の外足コイルは、第２の入力外足コイルとしての１次側巻線Ｌ２１２と、第２の出力外足コイルとしての２次側巻線Ｌ２２Ａ２，Ｌ２２Ｂ２とから構成されている。このような構成により、これら第１の外足コイルおよび第２の外足コイは、１つのトランス３２として機能するようになっている。

また、これら第１および第２の外足コイルでは、第１の外足コイルが第１ループ磁路８３Ａの第１外足部８２Ａに、第２の外足コイルが第２ループ磁路８３Ｂの第１外足部８２Ａに、それぞれ巻回されている。このとき、これら第１および第２の外足コイルの巻数が互いに等しくなっていると共に、第１の入力外足コイルとしての１次側巻線Ｌ２１１と第２の入力外足コイルとしての１次側巻線Ｌ２１２との巻き方向が互いに同極性で、第１の出力外足コイルとしての２次側巻線Ｌ２２Ａ１，Ｌ２２Ｂ１と、第２の出力外足コイルとしての２次側巻線Ｌ２２Ａ２，Ｌ２２Ｂ２との巻き方向が互いに同極性となっている。なお、同極性とは、これら第１および第２の外足コイルを流れる電流によって第１外足部８２Ａおよび第２外足部８２Ｂにそれぞれ生ずる磁束の方向が、同一であることを意味する。

このように、本実施の形態の磁気素子８では、第１外足部８２Ａおよび第２外足部８２Ｂが互いに等しい材質、形状および大きさで構成され、かつ、第１の外足コイルと第２の外足コイルの巻数や巻き方向が互いに等しいことから、第１の外足コイルとこの第１の外足コイル部が巻回されている第１外足部８２Ａとを合わせた物理的性質（以下、第１の物理的性質と称する）と、第２の外足コイルとこの第２の外足コイル部が巻回されている第２外足部８２Ｂとを合わせた物理的性質（以下、第２の物理的性質と称する）とが、中足コイルとの関係において、互いに同質である。

なお、第１の物理的性質と第２の物理的性質とが、中足コイルとの関係において互いに「同質」となる構成は、上記の構成に限定されるものではなく、第１外足部８２Ａと第２外足部８２Ｂとの材質や形状、大きさなどが互いに相違していてもよい。ただし、そのように構成した場合には、第１の外足コイルおよび第２の外足コイルの巻数をそれぞれ適切に調整する必要がある。

また、第１の物理的性質と第２の物理的性質とが中足コイルとの関係において互いに同質である限り、第１の外足コイルおよび第２の外足コイルの巻き方向が相違する態様、例えば中足コイルの延在方向の中心軸を基準として、第１の外足コイルおよび第２の外足コイルの巻き位置が互いに線対称とならない態様で構成されていてもよい。

これにより、図１７に示したように、第１の外足コイルを流れる電流によって第１外足部８２Ａに生ずる磁束φ１と、第２の外足コイルを流れる電流によって第２外足部８２Ｂに生ずる磁束φ２とは、中足部８１において互いに相殺されるので、これら第１および第２の外足コイルから中足コイルに電圧が誘起されることは実質的にない。一方、中足コイルを流れる電流によって第１外足部８２Ａおよび第２外足部８２Ｂにより構成されるループ磁路にそれぞれ生ずる磁束φ３，φ４もそのループ磁路において互いに相殺されるので、中足コイルから第１の外足コイルまたは第２の外足コイルに電圧が誘起されることも実質的にない。よって、中足コイルおよび外足コイルは、いずれも共通の磁芯８０に巻回されているにもかかわらず、互いに影響を及ぼし合うことはない。よって、このようにトランス３１，３２を単一の磁気素子８から構成することができる。

以上のように、本実施の形態のスイッチング電源装置によれば、トランス３１を構成する中足コイルとトランス３２を構成する外足コイルとが互いに影響を及ぼし合うことがないように構成したので、これらトランス３１，３２を単一の磁気素子８から構成して共通化することが可能となる。よって、磁芯の数や磁芯の占有するスペースを削減することができ、第１の実施の形態における効果に加え、部品点数や専有面積を削減することが可能となる。

なお、本実施の形態のスイッチング電源装置においても、整流ダイオード４１Ａ，４１Ｂ，４２Ａ，４２Ｂを、それぞれＭＯＳ―ＦＥＴの寄生ダイオードから構成するようにしてもよい。

以上、第１〜第４の実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されるものではなく、種々の変形が可能である。

例えば、上記実施の形態では、スイッチング電源装置の回路構成を具体的に挙げて説明したが、回路構成はこれに限定されるものではない。例えば図１８（Ａ），（Ｂ）にそれぞれ示したように、センタタップ型の整流回路４１，４２（図１）に代えて、それらの少なくとも一方を、フルブリッジ型の整流回路４３，４４とするように構成してもよい。具体的には、図１のトランス３１，３２の代わりに、１つの２次側巻線Ｌ１２，Ｌ２２を有するトランス３３，３４をそれぞれ設け、これらトランス３３，３４の２次側に、それぞれ４つの整流ダイオード４３Ａ〜４３Ｄまたは整流ダイオード４４Ａ〜４４Ｄからなるフルブリッジ型の整流回路４３，４４を設けるようにする。このように構成した場合でも、上記実施の形態と同様の効果を得ることができる。なお、これら整流ダイオード４３Ａ〜４３Ｄ，４４Ａ〜４４Ｄも、整流ダイオード４１Ａ，４１Ｂ，４２Ａ，４２Ｂの場合と同様に、それぞれＭＯＳ―ＦＥＴの寄生ダイオードから構成することも可能である。

本発明の第１の実施の形態に係るスイッチング電源装置の構成を表す回路図である。 図１のスイッチング電源装置の動作を説明するためのタイミング波形図である。 図１のスイッチング電源装置の動作を説明するための回路図である。 図３に続くスイッチング電源装置の動作を説明するための回路図である。 図４に続くスイッチング電源装置の動作を説明するための回路図である。 図５に続くスイッチング電源装置の動作を説明するための回路図である。 図６に続くスイッチング電源装置の動作を説明するための回路図である。 図７に続くスイッチング電源装置の動作を説明するための回路図である。 図８に続くスイッチング電源装置の動作を説明するための回路図である。 図９に続くスイッチング電源装置の動作を説明するためのタイミング波形図である。 第１の実施の形態の変形例に係るスイッチング電源装置の構成を表す回路図である。 第１の実施の形態の他の変形例に係るスイッチング電源装置の構成を表す回路図である。 本発明の第２の実施の形態に係るスイッチング電源装置の構成を表す回路図である。 本発明の第３の実施の形態に係るスイッチング電源装置の構成を表す回路図である。 図１４のスイッチング電源装置の動作を説明するためのタイミング波形図である。 本発明の第４の実施の形態に係るスイッチング電源装置の要部構成を表す回路図である。 図１６の磁気素子内の磁束の流れについて説明するための概念図である。 本発明の変形例に係る整流回路の構成を表す回路図である。

符号の説明

１０…高圧バッテリ、１１…第１ブリッジ回路、１２…第２ブリッジ回路、２…入力平滑コンデンサ、３１〜３４…トランス、４１〜４４…整流回路、４１Ａ，４１Ｂ，４２Ａ，４２Ｂ，４３Ａ〜４３Ｄ，４４Ａ〜４４Ｄ…整流ダイオード、５…平滑回路、５２…出力平滑コンデンサ、６…駆動回路、７…負荷、８…磁気素子、８０…磁芯、８１…中足部、８２Ａ…第１外足部、８２Ｂ…第２外足部、８３Ａ…第１ループ磁路、８３Ｂ…第２ループ磁路、Ｓ１〜Ｓ６，Ｓ３１，Ｓ３２，Ｓ４１，Ｓ４２…スイッチング素子、Ｄ１〜Ｄ６，Ｄ３１，Ｄ３２，Ｄ４１，Ｄ４２…ダイオード、Ｃ１〜Ｃ６，Ｃ３１，Ｃ３２，Ｃ４１，Ｃ４２…コンデンサ、Ｌ１０，Ｌ２０…インダクタ、Ｌ１１，Ｌ２１，Ｌ２１１，Ｌ２１２…１次側巻線、Ｌ１２，Ｌ１２Ａ，Ｌ１２Ｂ，Ｌ２２，Ｌ２２Ａ，Ｌ２２Ａ１，Ｌ２２Ａ２，Ｌ２２Ｂ，Ｌ２２Ｂ１，Ｌ２２Ｂ２…２次側巻線、Ｌ５１…チョークコイル、Ｔ１，Ｔ２…入力端子、Ｔ３，Ｔ４…出力端子、Ｌ１Ｈ…１次側高圧ライン、Ｌ１Ｌ…１次側低圧ライン、ＬＯ…出力ライン、ＬＧ…接地ライン、Ｐ１〜Ｐ５，Ｐ２１，Ｐ２２…接続点、ＣＴ１，ＣＴ２…センタタップ、Ｖin…直流入力電圧、Ｖout…直流出力電圧、Ｖ１０，Ｖ１１，Ｖ２０，Ｖ２１…電圧、Ｖ４１Ａ，Ｖ４１Ｂ，Ｖ４２Ａ，Ｖ４２Ｂ…逆電圧（サージ電圧）、Ｉ１１，Ｉ２１，Ｉａ〜Iｊ，Ｉｘ１〜Ｉｘ４…電流、ＳＧ１〜ＳＧ４，ＳＧ３１，ＳＧ３２，ＳＧ４１，ＳＧ４２…スイッチング信号、ｔ０〜ｔ１１，ｔ２０〜ｔ３１…タイミング、Ｔｄ…デッドタイム、φ…位相差、φ１〜φ４…磁束。

Claims (11)

1. ４つの第１スイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の第１ブリッジ回路と、
   前記第１スイッチング素子に対してそれぞれ並列接続された第１容量素子と、
   前記第１ブリッジ回路にＨブリッジ接続され、前記第１容量素子と共に第１共振回路を構成する第１インダクタと、
   前記入力交流電圧を変圧して出力交流電圧を生成する第１トランスと、
   前記第１トランスの２次側に設けられると共に複数の第１整流素子を含んで構成され、これら複数の第１整流素子によって前記出力交流電圧を整流することにより直流出力電圧を生成する整流回路と、
   互いに直列接続された状態で前記第１ブリッジ回路に並列接続され、前記第１スイッチング素子のうち互いに直列接続された一対のスイッチング素子と共に第２ブリッジ回路を構成する一対の第２容量素子と、
   前記第２ブリッジ回路にＨブリッジ接続され、前記第２容量素子と共に第２共振回路を構成する第２インダクタと、
   前記第２ブリッジ回路からの入力電圧を変圧して出力電圧を生成し、この出力電圧を前記整流回路へ供給する第２トランスと、
   前記第１ブリッジ回路および前記第２ブリッジ回路をそれぞれ駆動する駆動回路と
   を備えたことを特徴とするスイッチング電源装置。
2. 前記第２ブリッジ回路は、前記一対の第２容量素子にそれぞれ並列接続された第３スイッチング素子をさらに有し、
   前記第１トランスの１次側巻線と２次側巻線との巻き数比は、前記第２トランスの１次側巻線と２次側巻線との巻き数比とは異なり、
   前記駆動回路は、前記直流入力電圧の大きさに応じて前記第１ブリッジ回路と前記第２ブリッジ回路とを選択的に動作させる
   ことを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記第３スイッチング素子は電界効果型トランジスタにより構成され、
   前記第２容量素子は、前記電界効果型トランジスタの寄生容量により構成されている
   ことを特徴とする請求項２に記載のスイッチング電源装置。
4. 前記第２ブリッジ回路は、前記一対の第２容量素子の少なくとも一方と並列に逆極性接続された第２整流素子をさらに有する
   ことを特徴とする請求項１に記載のスイッチング電源装置。
5. 前記第２ブリッジ回路は、前記第１のブリッジ回路と並列接続された電界効果型トランジスタを含み、
   前記第２整流素子は、前記電界効果型トランジスタの寄生ダイオードにより構成され、
   前記第２容量素子は、前記電界効果型トランジスタの寄生容量により構成されている
   ことを特徴とする請求項４に記載のスイッチング電源装置。
6. 前記第１のスイッチング素子は電界効果型トランジスタにより構成され、
   前記第１容量素子が、前記電界効果型トランジスタの寄生容量により構成されている
   ことを特徴とする請求項１ないし請求項５のいずれか１項に記載のスイッチング電源装置。
7. 前記第１のスイッチング素子は電界効果型トランジスタにより構成され、
   前記第１整流素子が、前記電界効果型トランジスタの寄生ダイオードにより構成されている
   ことを特徴とする請求項１ないし請求項６のいずれか１項に記載のスイッチング電源装置。
8. ４つの第１スイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の第１ブリッジ回路と、
   前記第１スイッチング素子に対してそれぞれ並列接続された第１容量素子と、
   前記第１ブリッジ回路にＨブリッジ接続され、前記第１容量素子と共に第１共振回路を構成する第１インダクタと、
   前記入力交流電圧を変圧して出力交流電圧を生成する第１トランスと、
   前記第１トランスの２次側に設けられると共に複数の第１整流素子を含んで構成され、これら複数の第１整流素子によって前記出力交流電圧を整流することにより直流出力電圧を生成する整流回路と、
   互いに直列接続された一対の第２スイッチング素子と互いに直列接続された一対の第２容量素子とを含んで構成されると共に、前記第１ブリッジ回路に並列接続された第２ブリッジ回路と、
   前記第２ブリッジ回路にＨブリッジ接続され、前記第２容量素子と共に第２共振回路を構成する第２インダクタと、
   前記第２ブリッジ回路からの入力電圧を変圧して出力電圧を生成し、この出力電圧を前記整流回路へ供給する第２トランスと、
   前記第１ブリッジ回路および前記第２ブリッジ回路をそれぞれ駆動する駆動回路と
   を備えたことを特徴とするスイッチング電源装置。
9. 前記整流回路は、２つの前記第１整流素子を含んで構成されたセンタタップ型整流回路である
   ことを特徴とする請求項１ないし請求項８のいずれか１項に記載のスイッチング電源装置。
10. 前記整流回路は、４つの前記第１整流素子を含んで構成されたフルブリッジ型整流回路である
    ことを特徴とする請求項１ないし請求項８のいずれか１項に記載のスイッチング電源装置。
11. 前記第１トランスおよび前記第２トランスは単一の磁気素子から構成され、
    前記磁気素子は、
    中足部と、この中足部を共有しつつ中足部と共にループ磁路をそれぞれ構成する複数の外足部とを含んで構成された磁芯と、
    前記中足部に巻回され、前記入力交流電圧または前記入力電圧の一方の電圧が入力される入力中足コイルと、
    前記中足部に巻回され、前記出力交流電圧または前記出力電圧の一方の電圧を出力する出力中足コイルと、
    前記外足部に巻回され、前記入力交流電圧または前記入力電圧の他方の電圧が入力される入力外足コイルと、
    前記外足部に巻回され、前記出力交流電圧または前記出力電圧の他方の電圧を出力する出力外足コイルと
    を備え、
    前記入力外足コイルは、それぞれ、一のループ磁路の外足部に巻回された第１の入力外足コイル部と、他の一のループ磁路の外足部に巻回された第２の入力外足コイル部とを直列に接続してなり、
    前記出力外足コイルは、それぞれ、前記一のループ磁路の外足部に巻回された第１の出力外足コイル部と、前記他の一のループ磁路の外足部に巻回された第２の出力外足コイル部とを直列に接続してなり、
    前記第１および第２の入力外足コイル部の巻き方向が同極性方向であると共に、前記第１および第２の入力外足コイル部の巻数が互いに等しく、かつ、
    前記第１および第２の出力外足コイル部の巻き方向が同極性方向であると共に、前記第１および第２の出力外足コイル部の巻数が互いに等しく、
    前記入力外足コイルは、この入力外足コイルを流れる電流によって前記複数の外足部にそれぞれ生ずる磁束が前記中足部において互いに相殺し合うような態様で前記外足部に巻回され、かつ、
    前記出力外足コイルは、この出力外足コイルを流れる電流によって前記複数の外足部にそれぞれ生ずる磁束が前記中足部において互いに相殺し合うような態様で前記外足部に巻回されている
    ことを特徴とする請求項１ないし請求項１０のいずれか１項に記載のスイッチング電源装置。

Images