WO2019039487A1 - コンバータ - Google Patents

コンバータ Download PDF

Info

Publication number
WO2019039487A1
WO2019039487A1 PCT/JP2018/030906 JP2018030906W WO2019039487A1 WO 2019039487 A1 WO2019039487 A1 WO 2019039487A1 JP 2018030906 W JP2018030906 W JP 2018030906W WO 2019039487 A1 WO2019039487 A1 WO 2019039487A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
switching
inductor
switching elements
converter
Prior art date
Application number
PCT/JP2018/030906
Other languages
English (en)
French (fr)
Inventor
正雄 渡邉
将吾 中原
Original Assignee
ダイヤモンド電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ダイヤモンド電機株式会社 filed Critical ダイヤモンド電機株式会社
Priority to US16/638,382 priority Critical patent/US11025174B2/en
Priority to CN201880054609.3A priority patent/CN110999059B/zh
Publication of WO2019039487A1 publication Critical patent/WO2019039487A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33584—Bidirectional converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a converter that performs soft switching.
  • Patent Document 1 discloses a DC-DC converter capable of achieving high-efficiency power transmission by establishing ZVS operation when the voltage difference between the primary DC voltage and the secondary DC voltage is large. .
  • power is detected on each of the primary side and the secondary side, and the duty of the primary side switch and the secondary side switch are detected so that the difference between the two powers is minimized. The duty is increased or decreased. Thus, the ZVS operation is established.
  • Patent Document 1 in order to perform the ZVS operation, it is necessary to perform power detection and switching control on each of the primary side and the secondary side. Therefore, the circuit configuration and the control thereof become complicated, and it is difficult to improve productivity and reduce costs.
  • an object of the present invention is to provide a converter that performs ZVS operation with simple control and reduces switching loss.
  • a converter is a first full bridge circuit having a capacitor which is a parasitic capacitance or a switching element including four external capacitors connected in parallel;
  • a transformer having a first winding connected to a full bridge circuit, a second winding magnetically coupled to the first winding, and an inductance component connected in series to the first winding or the second winding
  • a control circuit that performs soft switching control of each switching element of the first full bridge circuit, and an inductor current flowing in the transformer and the equivalent inductor of the inductance component is switched at the switching timing of turning on and off of the switching element Threshold current, and the threshold current is an energy stored in the equivalent inductor.
  • Chromatography is, such that the total energy or accumulated in the capacitor, are set.
  • a second invention of the present application is the converter according to the first invention, wherein the first full bridge circuit includes a first leg in which a first switching element and a second switching element are connected in series, a third switching element, and a fourth And a second leg in which switching elements are connected in series, and the control circuit controls to turn on the first switching element and the fourth switching element and turn off the second switching element and the third switching element. And control for turning off the first switching element and the fourth switching element and turning on the second switching element and the third switching element alternately by providing a first dead time, the first dead The inductor current flowing at time is greater than or equal to the threshold current.
  • a third invention of the present application is the converter of the second invention, wherein the third leg in which the fifth switching element and the sixth switching element are connected in series, and the seventh leg in which the seventh switching element and the eighth switching element are connected in series.
  • a fourth full bridge circuit including four capacitors and each of the fifth to eighth switching elements being a capacitor having a parasitic capacitance or an external four capacitors connected in parallel;
  • the second winding is connected to the middle point of each of the third leg and the fourth leg, and the control circuit synchronizes with the switching frequency of the first to fourth switching elements to obtain the fifth switching element and Control for turning on the eighth switching element, turning off the sixth switching element and the seventh switching element, and the fifth switch And the eighth switching element is turned off, and the control to turn on the sixth switching element and the seventh switching element is alternately repeated with a second dead time, and the inductor flows in the second dead time
  • the current is greater than or equal to the threshold current.
  • ZVS of each switching element of the first full bridge circuit can be realized by supplying an inductor current equal to or greater than the threshold current to the equivalent inductor.
  • the third invention of the present application can also realize ZVS of each switching element of the second full bridge circuit.
  • FIG. 1 is a circuit diagram of a DC-DC converter 1 according to the present embodiment.
  • the DC-DC converter 1 includes a pair of input / output terminals IO11 and IO12 and a pair of input / output terminals IO21 and IO22.
  • a DC power supply E1 is connected to the input / output terminals IO11 and IO12.
  • a DC power supply E2 is connected to the input / output terminals IO21 and IO22.
  • the DC-DC converter 1 transforms the power supply voltage of the DC power supply E1 input from the input / output terminals IO11 and IO12, and outputs the transformed voltage from the input / output terminals IO21 and IO22.
  • the DC-DC converter 1 transforms the power supply voltage of the DC power supply E2 input from the input / output terminals IO21 and IO22, and outputs the transformed voltage from the input / output terminals IO11 and IO12. That is, the DC-DC converter 1 is a converter capable of bidirectionally transmitting power.
  • the DC-DC converter 1 includes a first full bridge circuit 10, a second full bridge circuit 20, and a transformer T.
  • the transformer T includes a first winding n1 and a second winding n2.
  • the first winding n1 and the second winding n2 are magnetically coupled.
  • the first winding n1 is connected to the input / output terminals IO11 and IO12 via the first full bridge circuit 10.
  • the second winding n2 is connected to the input / output terminals IO21 and IO22 via the second full bridge circuit 20.
  • the first full bridge circuit 10 has a first leg in which switching element Q11 and switching element Q12 are connected in series, a second leg in which switching element Q13 and switching element Q14 are connected in series There is.
  • the switching elements Q11, Q12, Q13, and Q14 are examples of the "first, second, third, and fourth switching elements" in the present invention.
  • the first winding n1 of the transformer T is connected to the middle point of each of the first leg and the second leg.
  • An inductor L1 is provided between the first winding n1 of the transformer T and the middle point of the first leg.
  • the inductor L1 may be connected in series to the first winding n1 or the second winding n2, and the arrangement location may be changed as appropriate.
  • the inductor L1 may be provided between the first winding n1 and the middle point of the second leg.
  • the inductor L1 may be a real element, the leakage inductance of the transformer T, or a combination of the real element and the leakage inductance.
  • Diodes D11, D12, D13, D14 and capacitors C11, C12, C13, C14 are connected in parallel to the switching elements Q11, Q12, Q13, Q14.
  • Switching elements Q11 to Q14 are MOS-FETs. However, switching elements Q11 to Q14 may be IGBTs or JFETs or the like.
  • the diodes D11 to D14 may be real devices or parasitic diodes.
  • the capacitors C11 to C14 may be real devices, parasitic capacitances, or a combination of parasitic capacitances and real devices.
  • the second full bridge circuit 20 has a third leg in which switching element Q21 and switching element Q22 are connected in series, a fourth leg in which switching element Q23 and switching element Q24 are connected in series There is.
  • the switching elements Q21, Q22, Q23, and Q24 are examples of the "fifth, sixth, seventh, and eighth switching elements" in the present invention.
  • the second winding n2 of the transformer T is connected to the middle point of each of the third leg and the fourth leg.
  • the inductor L1 may be provided between the second winding n2 and the middle point of the third leg or the fourth leg.
  • Diodes D21, D22, D23, D24 and capacitors C21, C22, C23, C24 are connected in parallel to the switching elements Q21, Q22, Q23, Q24.
  • Switching elements Q21 to Q24 are MOS-FETs. However, switching elements Q21 to Q24 may be IGBTs or JFETs or the like.
  • the diodes D21 to D24 may be real devices or parasitic diodes.
  • the capacitors C21 to C24 may be real devices, parasitic capacitances, or a combination of parasitic capacitances and real devices.
  • Control circuit 30 controls switching of switching elements Q11 to Q14 and Q21 to Q24 so that the output power of DC-DC converter 1 becomes the set target power.
  • the control circuit 30 performs soft switching on each of the switching elements Q11 to Q14 and Q21 to Q24 in order to reduce the switching loss.
  • the DC-DC converter 1 performs power transmission from one of the input / output terminals IO11 and IO12 and one of the input / output terminals IO21 and IO22 to the other or from the other.
  • the input / output terminals IO11 and IO12 will be described as the input side
  • the input / output terminals IO21 and IO22 will be described as the output side.
  • FIG. 2 is a timing chart of on / off of the switching elements Q11 to Q14 and the switching elements Q21 to Q24.
  • FIGS. 3, 4 and 5 are diagrams for describing current paths in DC-DC converter 1.
  • FIG. 3 to FIG. 5 the inductor L1 and the transformer T of FIG. 1 are represented by equivalent inductors L.
  • the inductor L is an example of the “inductance component” in the present invention.
  • each switching element is shown by the simplified circuit symbol.
  • V1 is a potential difference between the middle point of the switching element Q11 and the switching element Q12 and the middle point of the switching element Q13 and the switching element Q14 shown in FIG.
  • V2 is a potential difference between the midpoint of switching element Q21 and switching element Q22 and the midpoint of switching element Q23 and switching element Q24.
  • I L is a current flowing to the inductor L.
  • V1 (t1) V2 (t2).
  • the solid line waveform of the switching elements Q11 to Q14 and Q21 to Q24 is the waveform of the voltage between the source and the drain, and the broken line waveform shows the waveform of the drain current.
  • Control circuit 30 sets dead time (second dead time) at switching frequency f (period 1 / f) and switching elements Q11 and Q14 and switching elements Q12 and Q13 in first full bridge circuit 10. Turn on and off alternately. Further, in the second full bridge circuit 20, the control circuit 30 alternately turns on and off the switching elements Q21 and Q24 and the switching elements Q22 and Q23 at the switching frequency f with a dead time (second dead time). .
  • control circuit 30 has a phase difference ⁇ at the switching timing of the first full bridge circuit 10 and the second full bridge circuit 20. That is, as shown in FIG. 2, the phase difference between switching elements Q11 and Q14 and switching elements Q21 and Q24 and the phase difference between switching elements Q12 and Q13 and switching elements Q22 and Q23 are ⁇ , respectively. . As a result, the phase difference between the voltage V1 and the voltage V2 is also ⁇ .
  • switching elements Q11 and Q14 and switching elements Q22 and Q23 are both on, and switching elements Q12 and Q13 and switching elements Q21 and Q24 are both off.
  • current flows from the DC power supply E1 in the order of the switching element Q11, the inductor L, the switching element Q22, the DC power supply E2, the switching element Q23, and the switching element Q14.
  • the power supply voltage of the DC power supplies E1 and E2 is applied to the inductor L. That is, as shown in FIG. 2, the inductor current I L is increased.
  • switching elements Q22 and Q23 are turned off, and switching elements Q21 and Q24 are turned on.
  • all the switching elements Q21 to Q24 are turned off in the dead time.
  • the inductor current IL continues to flow. Therefore, as shown in FIG. 3B, current flows from the inductor L to the path passing through the capacitor C21, the capacitor C23, and the switching element Q14, and from the inductor L to the path passing through the capacitor C22, the capacitor C24, and the switching element Q14. Flow.
  • capacitors C22 and C23 are charged. Also, the capacitors C21 and C24 are discharged.
  • the time charge and discharge of the capacitors C21 ⁇ C24 is completed, the inductor current I L, determined by the capacitance of the capacitors C21 ⁇ C24.
  • the diodes D21 and D24 are turned on. That is, the drain-source voltage of the switching elements Q21 and Q24 is zero. At this time, when the switching elements Q21 and Q24 are turned on, ZVS is obtained.
  • the switching elements Q11 and Q14 are turned off, and the switching elements Q12 and Q13 are turned on. At this time, all of the switching elements Q11 to Q14 are turned off during the dead time, as described for the switching elements Q21 to Q24.
  • the inductor L, the inductor current I L continues to flow, through the inductor L, switching element Q21, the DC power source E2, the switching element Q24, capacitor C14, capacitor C12, the inductor L A current flows from the path and from the inductor L to the path passing through the switching element Q21, the DC power supply E2, the switching element Q24, the capacitor C13, the capacitor C11, and the inductor L, respectively.
  • capacitors C11 and C14 are charged, and capacitors C12 and C13 are discharged.
  • the charge time of the capacitors C11 and C14 is longer than the turn-off time of the switching elements Q11 and Q14, the turn-off of the switching elements Q11 and Q14 is soft switching.
  • the diodes D12 and D13 are turned on. That is, the drain-source voltage of the switching elements Q12 and Q13 is zero. At this time, ZVS of the switching elements Q12 and Q13 can be performed by turning on the switching elements Q12 and Q13.
  • the period t3 to t0 can be described similarly to the operation of the period t1 to t2.
  • the switching elements Q21 and Q24 turn off and become ZVS, and the switching elements Q22 and Q23 turn on become ZVS.
  • the switching elements Q11 and Q14 turn on and become ZVS, and the switching elements Q12 and Q13 turn off become ZVS.
  • the switching loss can be reduced and the reduction of the power transfer efficiency can be suppressed by turning off and turning on each of the switching elements Q11 to Q14 and Q21 to Q24 with ZVS.
  • Equation (1) is converted to the following equation (2).
  • ⁇ ⁇ Vx ⁇ (4C / L) in equation (2) be a threshold current Iref.
  • Vx ⁇ Vy that is, V1 (t1) tV2 (t2)
  • V1 (t1)> V2 (t2) or V1 (t1) ⁇ V2 (t2) the inductor
  • the inductor The potential difference between the voltage V1 and the voltage V2 is applied to L. For this reason.
  • Timing t1, t2 respectively of the inductor current I L are different.
  • the timing t3, t0 also each of the inductor current I L differs.
  • FIG. 6 is a diagram showing the waveform of the inductor current I L in the case of V1 (t1) ⁇ V2 (t2 ).
  • FIG. 6A shows the waveform of the inductor current I L in the case of V1 (t1)> V2 (t2)
  • FIG. 6B shows the inductor current I in the case of V1 (t1) ⁇ V2 (t2).
  • the waveform of L is shown.
  • the inductor current I L at the timing t2 (hereinafter, the I L (t1) Yes) is smaller.
  • ZVS of the switching elements Q11 to Q14 and Q21 to Q24 becomes possible when
  • the inductor current I L at the timing t1 (hereinafter, the I L (t2) Yes) is smaller.
  • ZVS of the switching elements Q11 to Q14 and Q21 to Q24 becomes possible when
  • Control circuit 30 controls switching of switching elements Q11 to Q14 so that the output power of DC-DC converter 1 follows a set command value. At the time of switching control according to the command value, the control circuit 30 switches and executes the first control and the second control so as to satisfy the condition of
  • Vy of Formula (3) is a power supply voltage (refer FIG. 1) of DC-power-supply E2.
  • n is a winding ratio between the first winding n1 and the second winding n2.
  • the power PT is hereinafter referred to as target power.
  • ⁇ is a phase difference between the switching elements Q12 and Q13 and the switching elements Q22 and Q23, that is, a phase difference between the voltage V1 and the voltage V2.
  • FIG. 7 is a diagram for explaining the first control and the second control.
  • the horizontal axis in FIG. 7 is the target power PT .
  • the control circuit 30 executes the first control.
  • the control circuit 30 performs phase shift control to change the phase difference ⁇ while keeping the switching frequency f (drive angular frequency ⁇ ) constant.
  • Figure 8 is a diagram showing waveforms of voltages V1, V2 and the inductor current I L in the first control.
  • the solid line shows the waveform before the phase change
  • the broken line shows the waveform after the phase change.
  • the phase after phase change is represented by ⁇ 1 ( ⁇ ).
  • the control circuit 30 executes the second control.
  • the control circuit 30 performs frequency conversion control to change the switching frequency f (drive angular frequency ⁇ ) while keeping the time difference td constant.
  • Figure 9 is a diagram showing waveforms of voltages V1, V2 and the inductor current I L in the second control.
  • a solid line indicates a waveform before changing the frequency
  • a broken line indicates a waveform after changing the frequency.
  • the switching frequency after frequency change is represented by f1 ( ⁇ f).
  • the drive angular frequency ⁇ (ie, the switching frequency f) is changed.
  • the drive angular frequency ⁇ is increased.
  • the inductor current I L is constant, not below the threshold current Iref. Therefore, in the second control, even when the switching frequency f is changed,
  • the driving angular frequency ⁇ is set by the following equation (5).
  • control circuit 30 can expand the region in which ZVS can be performed by executing the first control or the second control with the target power PT .
  • first control in a region where the switching frequency f does not need to be changed, it is possible to suppress heat generation or magnetic saturation of the inductor L (transformer T) due to changing the switching frequency f.
  • the input / output terminals IO11 and IO12 are described as the input side, and the input / output terminals IO21 and IO22 are described as the output side.
  • the DC-DC converter 1 can transmit power bidirectionally. Therefore, it is possible to set the input / output terminals IO11 and IO12 as the output side and to set the input / output terminals IO21 and IO22 as the input / output side. In this case, since it can be described in the same manner as the above embodiment, the description is omitted.
  • the DC-DC converter 1 may not be bidirectional.
  • the switching frequency f is changed in the second control, but another third control may be performed.
  • the Duty control method is performed. For example, the phase difference between the drive signal of switching element Q11 and switching element Q12 and the drive signal of switching element Q13 and switching element Q14 is changed, or the drive signal of switching element Q21 and switching element Q22, switching element Q23 and The phase difference with the drive signal of switching element Q24 is changed.
  • the time difference td is constant but may be varied.
  • DC-DC converter 10 first full bridge circuit 20: second full bridge circuit 30: control circuits C11, C12, C13, C14: capacitors C21, C22, C23, C24: capacitors D11, D12, D13, D14: Diodes D21, D22, D23, D24: diode
  • E1 DC power supply
  • E2 DC power supply
  • L inductor L1: inductor Q11, Q12, Q13, Q14: switching elements Q21, Q22, Q23: switching element T: transformer
  • Vx power supply voltage
  • Vy power supply voltage
  • V1 voltage
  • V2 voltage n1: first winding
  • n2 second winding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

ＤＣ－ＤＣコンバータ１は、第１フルブリッジ回路１０と、第２フルブリッジ回路２０とが、トランスＴおよびインダクタＬ１を介して接続された構成である。制御回路３０は、スイッチング素子Ｑ１１、Ｑ１４と、スイッチング素子Ｑ１２、Ｑ１３とを交互にオンオフする。スイッチング素子Ｑ１１～Ｑ１４を切り替えるデッドタイミングで、トランスＴおよびインダクタＴの等価インダクタに流れるインダクタ電流は、閾値電流以上である。閾値電流は、等価インダクタに蓄積されるエネルギーが、スイッチング素子Ｑ１１～Ｑ１４それぞれに並列接続されたキャパシタＣ１１～Ｃ１４に蓄積される全エネルギー以上となるように、設定されている。

Description

コンバータ
　本発明は、ソフトスイッチングを行うコンバータに関する。
　ＤＣ－ＤＣコンバータなどの電力変換装置では、スイッチング損失を低減して、高効率で電力伝送を行うため、また、ノイズを低減して、スイッチングサージを抑えて、耐圧の低い安価な素子を用いるために、ゼロボルトスイッチング（以下、ＺＶＳと言う）が用いられている。特許文献１には、１次側直流電圧と２次側直流電圧の電圧差が大きい場合に、ＺＶＳ動作を成立させて、高効率な電力伝送を可能としたＤＣ－ＤＣコンバータが開示されている。特許文献１に記載のＤＣ－ＤＣコンバータでは、１次側および２次側それぞれで電力を検出し、それら２つの電力差が最小となるように、１次側スイッチのデューティと２次側スイッチのデューティとを増減させている。これにより、ＺＶＳ動作が成立するようにしている。
特開２０１６－０１２９７０号公報
　しかしながら、特許文献１では、ＺＶＳ動作を行うために、１次側および２次側それぞれで電力の検出、および、スイッチング制御を行う必要がある。このため、回路構成、および、その制御が複雑となり、生産性の向上およびコストダウンを図ることが難しい。
　そこで、本発明は、簡易な制御でＺＶＳ動作を行い、スイッチング損失を低減するコンバータを提供することを目的とする。
　上記課題を解決するため、本願の第１発明のコンバータは、寄生容量であるキャパシタ、または、並列接続された外付けの４つのキャパシタを含むスイッチング素子を有する第１フルブリッジ回路と、前記第１フルブリッジ回路に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線とを有するトランスと、前記第１巻線または前記第２巻線に直列接続されたインダクタンス成分と、前記第１フルブリッジ回路の各スイッチング素子をソフトスイッチング制御する制御回路と、を備え、スイッチング素子のターンオンとターンオフとの切り替えタイミングで、前記トランスおよび前記インダクタンス成分の等価インダクタに流れるインダクタ電流は、閾値電流以上であり、前記閾値電流は、前記等価インダクタに蓄積されるエネルギーが、前記キャパシタに蓄積される全エネルギー以上となるように、設定されている。
　本願の第２発明は、第１発明のコンバータであって、前記第１フルブリッジ回路は、第１スイッチング素子および第２スイッチング素子が直列接続された第１レグと、第３スイッチング素子および第４スイッチング素子が直列接続された第２レグとを有し、前記制御回路は、前記第１スイッチング素子および前記第４スイッチング素子をオン、前記第２スイッチング素子および前記第３スイッチング素子をオフにする制御と、前記第１スイッチング素子および前記第４スイッチング素子をオフ、前記第２スイッチング素子および前記第３スイッチング素子をオンにする制御とを、第１デッドタイムを設けて交互に繰り返し、前記第１デッドタイムに流れる前記インダクタ電流が、前記閾値電流以上である。
　本願の第３発明は、第２発明のコンバータであって、第５スイッチング素子および第６スイッチング素子が直列接続された第３レグと、第７スイッチング素子および第８スイッチング素子が直列接続された第４レグとを有し、前記第５～前記第８スイッチング素子それぞれは、寄生容量であるキャパシタ、または、並列接続された外付けの４つのキャパシタを含む第２フルブリッジ回路、を備え、前記第２巻線は、前記第３レグおよび前記第４レグそれぞれの中点に接続され、前記制御回路は、前記第１～前記第４スイッチング素子のスイッチング周波数に同期させて、前記第５スイッチング素子および前記第８スイッチング素子をオン、前記第６スイッチング素子および前記第７スイッチング素子をオフにする制御と、前記第５スイッチング素子および前記第８スイッチング素子をオフ、前記第６スイッチング素子および前記第７スイッチング素子をオンにする制御とを、第２デッドタイムを設けて交互に繰り返し、前記第２デッドタイムに流れる前記インダクタ電流が、前記閾値電流以上である。
　本願の第４発明は、第１発明から第３発明のコンバータであって、前記閾値電流をＩref、前記第１フルブリッジ回路の入力電圧をＶｘ、前記キャパシタのキャパシタンスをＣ、前記等価インダクタのインダクタンスをＬ、補正係数をαで表した場合、Ｉref＝α・Ｖｘ√（４Ｃ／Ｌ）、を満たす。
　本願の第１発明～第４発明によれば、等価インダクタに閾値電流以上のインダクタ電流を流すことで、第１フルブリッジ回路の各スイッチング素子のＺＶＳを実現できる。
　特に、本願の第３発明は、第２フルブリッジ回路の各スイッチング素子のＺＶＳも実現できる。
実施形態に係るＤＣ－ＤＣコンバータの回路図である。 各スイッチング素子のオンオフのタイミングチャートである。 ＤＣ－ＤＣコンバータでの電流経路を説明するための図である。 ＤＣ－ＤＣコンバータでの電流経路を説明するための図である。 ＤＣ－ＤＣコンバータでの電流経路を説明するための図である。 Ｖ１（ｔ１）≠Ｖ２（ｔ２）の場合のインダクタ電流の波形を示す図である。 第１制御と第２制御とを説明するための図である。 第１制御での電圧およびインダクタ電流の波形を示す図である。 第２制御での電圧およびインダクタ電流の波形を示す図である。
　以下、本発明の実施形態について、図面を参照しつつ説明する。以下では、本発明の「コンバータ」について、ＤＣ－ＤＣコンバータを例に挙げて説明する。
　＜１．ＤＣ－ＤＣコンバータの回路構成＞
　図１は、本実施形態に係るＤＣ－ＤＣコンバータ１の回路図である。
　ＤＣ－ＤＣコンバータ１は、一対の入出力端子ＩＯ１１および入出力端子ＩＯ１２と、一対の入出力端子ＩＯ２１および入出力端子ＩＯ２２と、を備える。入出力端子ＩＯ１１、ＩＯ１２には、直流電源Ｅ１が接続されている。入出力端子ＩＯ２１、ＩＯ２２には、直流電源Ｅ２が接続されている。ＤＣ－ＤＣコンバータ１は、入出力端子ＩＯ１１、ＩＯ１２から入力される、直流電源Ｅ１の電源電圧を変圧し、入出力端子ＩＯ２１、ＩＯ２２から出力する。また、ＤＣ－ＤＣコンバータ１は、入出力端子ＩＯ２１、ＩＯ２２から入力される、直流電源Ｅ２の電源電圧を変圧し、入出力端子ＩＯ１１、ＩＯ１２から出力する。つまり、ＤＣ－ＤＣコンバータ１は、双方向に電力伝送が可能なコンバータである。
　ＤＣ－ＤＣコンバータ１は、第１フルブリッジ回路１０と、第２フルブリッジ回路２０と、トランスＴと、を備えている。
　トランスＴは、第１巻線ｎ１と、第２巻線ｎ２とを備えている。第１巻線ｎ１と第２巻線ｎ２とは磁気結合する。第１巻線ｎ１は、第１フルブリッジ回路１０を介して、入出力端子ＩＯ１１、ＩＯ１２に接続されている。第２巻線ｎ２は、第２フルブリッジ回路２０を介して、入出力端子ＩＯ２１、ＩＯ２２に接続されている。
　第１フルブリッジ回路１０は、スイッチング素子Ｑ１１と、スイッチング素子Ｑ１２とが直列接続された第１レグと、スイッチング素子Ｑ１３と、スイッチング素子Ｑ１４とが直列接続された第２レグと、を有している。スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４は、本発明の「第１、第２、第３、第４スイッチング素子」の一例である。
　トランスＴの第１巻線ｎ１は、第１レグおよび第２レグそれぞれの中点に接続されている。トランスＴの第１巻線ｎ１と、第１レグの中点との間には、インダクタＬ１が設けられている。ただし、インダクタＬ１は、第１巻線ｎ１または第２巻線ｎ２に直列接続されていればよく、その配置場所は適宜変更可能である。例えば、インダクタＬ１は、第１巻線ｎ１と第２レグの中点との間に設けられていてもよい。また、インダクタＬ１は、実素子、トランスＴの漏れインダクタンス、または、実素子と漏れインダクタンスとの組み合わせであってもよい。
　スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４には、ダイオードＤ１１、Ｄ１２、Ｄ１３、Ｄ１４、および、キャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ１４が並列に接続されている。スイッチング素子Ｑ１１～Ｑ１４は、ＭＯＳ－ＦＥＴである。ただし、スイッチング素子Ｑ１１～Ｑ１４は、ＩＧＢＴまたはＪＦＥＴ等であってもよい。ダイオードＤ１１～Ｄ１４は、実素子であってもよいし、寄生ダイオードであってもよい。また、キャパシタＣ１１～Ｃ１４は、実素子、寄生容量、または、寄生容量と実素子との組み合わせであってもよい。
　第２フルブリッジ回路２０は、スイッチング素子Ｑ２１と、スイッチング素子Ｑ２２とが直列接続された第３レグと、スイッチング素子Ｑ２３と、スイッチング素子Ｑ２４とが直列接続された第４レグと、を有している。スイッチング素子Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４は、本発明の「第５、第６、第７、第８スイッチング素子」の一例である。
　トランスＴの第２巻線ｎ２は、第３レグおよび第４レグそれぞれの中点に接続されている。前記のインダクタＬ１は、第２巻線ｎ２と、第３レグまたは第４レグの中点との間に設けられていてもよい。
　スイッチング素子Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４には、ダイオードＤ２１、Ｄ２２、Ｄ２３、Ｄ２４、および、キャパシタＣ２１、Ｃ２２、Ｃ２３、Ｃ２４が並列に接続されている。スイッチング素子Ｑ２１～Ｑ２４は、ＭＯＳ－ＦＥＴである。ただし、スイッチング素子Ｑ２１～Ｑ２４は、ＩＧＢＴまたはＪＦＥＴ等であってもよい。ダイオードＤ２１～Ｄ２４は、実素子であってもよいし、寄生ダイオードであってもよい。また、キャパシタＣ２１～Ｃ２４は、実素子、寄生容量、または、寄生容量と実素子との組み合わせであってもよい。
　スイッチング素子Ｑ１１～Ｑ１４およびスイッチング素子Ｑ２１～Ｑ２４それぞれのゲート端子は、制御回路３０に接続されている。制御回路３０は、ＤＣ－ＤＣコンバータ１の出力電力が、設定される目標電力となるように、スイッチング素子Ｑ１１～Ｑ１４、Ｑ２１～Ｑ２４それぞれをスイッチング制御する。本実施形態では、制御回路３０は、スイッチング損失を低減するために、スイッチング素子Ｑ１１～Ｑ１４、Ｑ２１～Ｑ２４それぞれをソフトスイッチングする。
　＜２．ソフトスイッチング動作について＞
　以下に、各スイッチング素子Ｑ１１～Ｑ１４、Ｑ２１～Ｑ２４のソフトスイッチング動作について説明する。
　ＤＣ－ＤＣコンバータ１は、入出力端子ＩＯ１１、ＩＯ１２および入出力端子ＩＯ２１、ＩＯ２２の一方から他方、または、他方から一方への電力伝送を行う。以下では、入出力端子ＩＯ１１、ＩＯ１２を入力側とし、入出力端子ＩＯ２１、ＩＯ２２を出力側として説明する。
　図２は、各スイッチング素子Ｑ１１～Ｑ１４、および、スイッチング素子Ｑ２１～Ｑ２４のオンオフのタイミングチャートである。図３、図４および図５は、ＤＣ－ＤＣコンバータ１での電流経路を説明するための図である。図３～図５では、図１のインダクタＬ１およびトランスＴを等価的なインダクタＬで表している。このインダクタＬは、本発明の「インダクタンス成分」の一例である。また、各図では、各スイッチング素子は簡略化した回路記号で示している。
　図２において、Ｖ１は、図１に示す、スイッチング素子Ｑ１１とスイッチング素子Ｑ１２との中点と、スイッチング素子Ｑ１３とスイッチング素子Ｑ１４との中点との電位差である。Ｖ２は、スイッチング素子Ｑ２１とスイッチング素子Ｑ２２との中点と、スイッチング素子Ｑ２３とスイッチング素子Ｑ２４との中点との電位差である。ＩＬは、インダクタＬに流れる電流である。図２では、直流電源Ｅ１、Ｅ２それぞれが同じ電源電圧であるとする。つまり、Ｖ１（ｔ１）＝Ｖ２（ｔ２）である。また、図２において、スイッチング素子Ｑ１１～Ｑ１４、Ｑ２１～Ｑ２４について、実線波形はソース・ドレイン間電圧の波形であり、破線波形は、ドレイン電流の波形を示す。
　制御回路３０は、第１フルブリッジ回路１０において、スイッチング素子Ｑ１１、Ｑ１４と、スイッチング素子Ｑ１２、Ｑ１３とを、スイッチング周波数ｆ（周期１／ｆ）で、デッドタイム（第２デッドタイム）を設けて交互にオンオフする。また、制御回路３０は、第２フルブリッジ回路２０において、スイッチング素子Ｑ２１、Ｑ２４と、スイッチング素子Ｑ２２、Ｑ２３とを、スイッチング周波数ｆで、デッドタイム（第２デッドタイム）を設けて交互にオンオフする。
　さらに、制御回路３０は、第１フルブリッジ回路１０と、第２フルブリッジ回路２０とのスイッチングタイミングに、位相差δを持たせている。つまり、図２に示すように、スイッチング素子Ｑ１１、Ｑ１４と、スイッチング素子Ｑ２１、Ｑ２４との位相差、および、スイッチング素子Ｑ１２、Ｑ１３と、スイッチング素子Ｑ２２、Ｑ２３との位相差は、それぞれδである。その結果、電圧Ｖ１と、電圧Ｖ２との位相差も、δである。
（ｔ０～ｔ１）
　ｔ０～ｔ１期間では、スイッチング素子Ｑ１１、Ｑ１４、および、スイッチング素子Ｑ２２、Ｑ２３が共にオン、スイッチング素子Ｑ１２、Ｑ１３、および、スイッチング素子Ｑ２１、Ｑ２４が共にオフである。この場合、図３（Ａ）に示すように、直流電源Ｅ１から、スイッチング素子Ｑ１１、インダクタＬ、スイッチング素子Ｑ２２、直流電源Ｅ２、スイッチング素子Ｑ２３、スイッチング素子Ｑ１４の順に電流が流れる。インダクタＬには、直流電源Ｅ１、Ｅ２の電源電圧が印加される。つまり、図２に示すように、インダクタ電流ＩＬは増加する。
　タイミングｔ１では、スイッチング素子Ｑ２２、Ｑ２３がターンオフされ、スイッチング素子Ｑ２１、Ｑ２４がターンオンされる。このとき、デッドタイムが設けられているため、デッドタイムでは、スイッチング素子Ｑ２１～Ｑ２４すべてがオフとなる。このとき、インダクタＬには、その性質上、インダクタ電流ＩＬが流れ続ける。このため、図３（Ｂ）に示すように、インダクタＬからキャパシタＣ２１、キャパシタＣ２３、スイッチング素子Ｑ１４を通る経路と、インダクタＬからキャパシタＣ２２、キャパシタＣ２４、スイッチング素子Ｑ１４を通る経路とに、電流が流れる。
　これにより、キャパシタＣ２２、Ｃ２３は充電される。また、キャパシタＣ２１、Ｃ２４は放電される。ここで、キャパシタＣ２１～Ｃ２４の充放電が完了する時間は、インダクタ電流ＩＬと、キャパシタＣ２１～Ｃ２４の容量とで決まる。そして、キャパシタＣ２２、Ｃ２３の充電時間が、スイッチング素子Ｑ２２、Ｑ２３のターンオフ時間よりも長いと、スイッチング素子Ｑ２２、Ｑ２３のターンオフは、ソフトスイッチングとなる。
　キャパシタＣ２１、Ｃ２４の放電が完了すると、ダイオードＤ２１、Ｄ２４がオンとなる。つまり、スイッチング素子Ｑ２１、Ｑ２４のドレイン・ソース間電圧はゼロである。このときに、スイッチング素子Ｑ２１、Ｑ２４をターンオンすると、ＺＶＳとなる。
（ｔ１～ｔ２）
　ｔ１～ｔ２期間では、スイッチング素子Ｑ１１、Ｑ１４、および、スイッチング素子Ｑ２１、Ｑ２４が共にオン、スイッチング素子Ｑ１２、Ｑ１３、および、スイッチング素子Ｑ２２、Ｑ２３が共にオフである。この場合、図４（Ａ）に示すように、直流電源Ｅ１から、スイッチング素子Ｑ１１、インダクタＬ、スイッチング素子Ｑ２１、直流電源Ｅ２、スイッチング素子Ｑ２４、スイッチング素子Ｑ１４の順に電流が流れる。つまり、直流電源Ｅ１は放電し、直流電源Ｅ２は充電される。
　タイミングｔ２では、スイッチング素子Ｑ１１、Ｑ１４がターンオフされ、スイッチング素子Ｑ１２、Ｑ１３がターンオンされる。このとき、スイッチング素子Ｑ２１～Ｑ２４での説明と同様に、デッドタイムでは、スイッチング素子Ｑ１１～Ｑ１４すべてがオフとなる。図４（Ｂ）に示すように、インダクタＬには、インダクタ電流ＩＬが流れ続けるため、インダクタＬから、スイッチング素子Ｑ２１、直流電源Ｅ２、スイッチング素子Ｑ２４、キャパシタＣ１４、キャパシタＣ１２、インダクタＬを通る経路と、インダクタＬから、スイッチング素子Ｑ２１、直流電源Ｅ２、スイッチング素子Ｑ２４、キャパシタＣ１３、キャパシタＣ１１、インダクタＬを通る経路とのそれぞれに、電流が流れる。
　これにより、キャパシタＣ１１、Ｃ１４は充電され、キャパシタＣ１２、Ｃ１３は放電される。前記のように、キャパシタＣ１１、Ｃ１４の充電時間が、スイッチング素子Ｑ１１、Ｑ１４のターンオフ時間よりも長いと、スイッチング素子Ｑ１１、Ｑ１４のターンオフは、ソフトスイッチングとなる。
　キャパシタＣ１２、Ｃ１３の放電が完了すると、ダイオードＤ１２、Ｄ１３がオンとなる。つまり、スイッチング素子Ｑ１２、Ｑ１３のドレイン・ソース間電圧はゼロである。このときに、スイッチング素子Ｑ１２、Ｑ１３をターンオンすることで、スイッチング素子Ｑ１２、Ｑ１３のＺＶＳが行える。
（ｔ２～ｔ３）
　ｔ２～ｔ３期間では、スイッチング素子Ｑ１２、Ｑ１３、および、スイッチング素子Ｑ２１、Ｑ２４が共にオン、スイッチング素子Ｑ１１、Ｑ１４、および、スイッチング素子Ｑ２２、Ｑ２３が共にオフである。この場合、図５に示すように、直流電源Ｅ１から、スイッチング素子Ｑ１２、インダクタＬ、スイッチング素子Ｑ２１、直流電源Ｅ２、スイッチング素子Ｑ２４、スイッチング素子Ｑ１３の順に電流が流れる。つまり、直流電源Ｅ１、Ｅ２はそれぞれ充電される。インダクタＬには、直流電源Ｅ１、Ｅ２の電源電圧が、図３（Ａ）の場合と逆方向に印可され、図２に示すように、インダクタ電流ＩＬは減少する。
（ｔ３～ｔ０）
　ｔ３～ｔ０期間は、ｔ１～ｔ２期間の動作と同様に説明できる。タイミングｔ３では、スイッチング素子Ｑ２１、Ｑ２４のターンオフ、ＺＶＳとなり、スイッチング素子Ｑ２２、Ｑ２３のターンオンは、ＺＶＳとなる。また、タイミングｔ０では、スイッチング素子Ｑ１１、Ｑ１４のターンオン、ＺＶＳとなり、スイッチング素子Ｑ１２、Ｑ１３のターンオフは、ＺＶＳとなる。
　以上のように、ＤＣ－ＤＣコンバータ１において、各スイッチング素子Ｑ１１～Ｑ１４、Ｑ２１～Ｑ２４それぞれをＺＶＳでターンオフおよびターンオンすることにより、スイッチング損失を低減し、電力伝送効率の低下を抑制できる。
　＜３．ターンオン時のＺＶＳの条件について＞
　以下に、ＺＶＳを実現するための条件について詳細に説明する。
　＜３．１．インダクタ電流ＩＬの条件について＞
　前記のように、例えば、タイミングｔ２でのデッドタイムにおいて、インダクタＬによって、キャパシタＣ１１～Ｃ１４が充放電した後に、切替対象のスイッチング素子Ｑ１１～Ｑ１４のドレイン・ソース間電圧がゼロであれば、スイッチング素子Ｑ１１～Ｑ１４のターンオン、ターンオフはＺＶＳとなる。つまり、インダクタＬのエネルギーは、少なくとも、キャパシタＣ１１～Ｃ１４それぞれに蓄積される全エネルギー以上であれば、スイッチング素子Ｑ１１～Ｑ１４をＺＶＳできる。
　ここで、インダクタＬのインダクタンスをＬ、キャパシタＣ１１～Ｃ１４それぞれのキャパシタンスをＣ、直流電源Ｅ１の電源電圧をＶｘ（図１参照）で表す場合、以下の式（１）が成り立つと、上記条件が満たされる。
Figure JPOXMLDOC01-appb-M000001
 　式（１）は、以下の式（２）に変換される。なお、式（２）のαは補正係数であり、必要に応じて適宜値が設定される。以下では、α＝１とする。
Figure JPOXMLDOC01-appb-M000002
　式（２）のα・Ｖｘ√（４Ｃ／Ｌ）を閾値電流Ｉrefとする。タイミングｔ２、ｔ０でのデッドタイムにおいて、｜ＩＬ｜≧｜Ｉref｜であれば、スイッチング素子Ｑ１１～Ｑ１４それぞれのＺＶＳが可能となる。
　図２は、Ｖｘ＝Ｖｙの場合の波形である。このため、Ｖ１（ｔ１）＝Ｖ２（ｔ２）であり、タイミングｔ１、ｔ２のインダクタ電流ＩＬは等しく、タイミングｔ３、ｔ０のインダクタ電流ＩＬも等しい。このため、タイミングｔ０、ｔ２で、｜ＩＬ｜≧｜Ｉref｜であれば、タイミングｔ１、ｔ３のデッドタイムでも｜ＩＬ｜≧｜Ｉref｜が成り立つ。したがって、スイッチング素子Ｑ２１～Ｑ２４のＺＶＳも可能となる。
　これに対し、Ｖｘ≠Ｖｙ、つまり、Ｖ１（ｔ１）≠Ｖ２（ｔ２）の場合、詳しくは、Ｖ１（ｔ１）＞Ｖ２（ｔ２）、または、Ｖ１（ｔ１）＜Ｖ２（ｔ２）の場合、インダクタＬには、電圧Ｖ１と、電圧Ｖ２との電位差が印加される。このため。タイミングｔ１、ｔ２それぞれのインダクタ電流ＩＬは異なる。また、タイミングｔ３、ｔ０それぞれのインダクタ電流ＩＬも異なる。
　図６は、Ｖ１（ｔ１）≠Ｖ２（ｔ２）の場合のインダクタ電流ＩＬの波形を示す図である。図６（Ａ）は、Ｖ１（ｔ１）＞Ｖ２（ｔ２）の場合のインダクタ電流ＩＬの波形を示し、図６（Ｂ）は、Ｖ１（ｔ１）＜Ｖ２（ｔ２）の場合のインダクタ電流ＩＬの波形を示す。
　Ｖ１（ｔ１）＞Ｖ２（ｔ２）の場合、図６（Ａ）に示すように、タイミングｔ２でのインダクタ電流ＩＬよりも、タイミングｔ１でのインダクタ電流ＩＬ（以下、ＩＬ(ｔ１)とする）の方が小さい。この場合、｜ＩＬ(ｔ１)｜≧｜Ｉref｜を満たすと、スイッチング素子Ｑ１１～Ｑ１４、Ｑ２１～Ｑ２４のＺＶＳが可能となる。
　Ｖ１（ｔ１）＜Ｖ２（ｔ２）の場合、図６（Ｂ）に示すように、タイミングｔ１でのインダクタ電流ＩＬよりも、タイミングｔ２でのインダクタ電流ＩＬ（以下、ＩＬ(ｔ２)とする）の方が小さい。この場合、｜ＩＬ(ｔ２)｜≧｜Ｉref｜を満たすと、スイッチング素子Ｑ１１～Ｑ１４、Ｑ２１～Ｑ２４のＺＶＳが可能となる。
　以上のように、電圧Ｖｘ、Ｖｙに関わらず、インダクタＬに閾値電流Ｉref以上のインダクタ電流ＩＬが流れるように適宜設定することで、スイッチング素子Ｑ１１～Ｑ１４、Ｑ２１～Ｑ２４のＺＶＳが可能となる。
　＜３．２．第１制御と第２制御とについて＞
　制御回路３０は、ＤＣ－ＤＣコンバータ１の出力電力が、設定される指令値に追従するように、スイッチング素子Ｑ１１～Ｑ１４をスイッチング制御する。この指令値に応じたスイッチング制御の際、制御回路３０は、前記した｜ＩＬ｜≧｜Ｉref｜の条件を満たすように、第１制御と、第２制御とを、切り替えて実行する。
　出力電力を指令値に追従させる途中で得られる電力ＰＴは、以下の式（３）で表される。式（３）のＶｙは、直流電源Ｅ２の電源電圧（図１参照）であり。ｎは、第１巻線ｎ１と、第２巻線ｎ２との巻線比である。以下、電力ＰＴは目標電力と称する。
Figure JPOXMLDOC01-appb-M000003
 　式（３）において、ωは駆動角周波数であり、前記のスイッチング周波数ｆで表すと、ω＝２πｆである。δは、スイッチング素子Ｑ１２、Ｑ１３と、スイッチング素子Ｑ２２、Ｑ２３との位相差、つまり、電圧Ｖ１と電圧Ｖ２との位相差である。
　図７は、第１制御と第２制御とを説明するための図である。図７の横軸は、目標電力ＰＴである。図７のｔｄは、電圧Ｖ１、Ｖ２の位相差（図２に示すδ）に相当する時間差［μｓ］であり、ｔｄ＝δ／ω＝Ｌ・ＩＬ／Ｖｘである。
　図７に示すように、目標電力ＰＴが電力Ｐｂより大きい場合、制御回路３０は、第１制御を実行する。第１制御では、制御回路３０は、スイッチング周波数ｆ（駆動角周波数ω）を一定にしつつ、位相差δを変更するフェーズシフト制御を行う。
　図８は、第１制御での電圧Ｖ１、Ｖ２およびインダクタ電流ＩＬの波形を示す図である。図８において、実線は、位相変更前の波形を示し、破線は、位相変更後の波形を示す。位相変更後の位相を、δ１（＜δ）で表す。
　式（３）からわかるように、目標電力ＰＴを変更させるためには、第１フルブリッジ回路１０と第２フルブリッジ回路２０との位相差δを変更させる。つまり、目標電力ＰＴを下げる場合には、制御回路３０は、第１フルブリッジ回路１０と第２フルブリッジ回路２０との位相差δを小さくする。目標電力ＰＴを上げる場合には、制御回路３０は、第１フルブリッジ回路１０と第２フルブリッジ回路２０との位相差δを大きくする。また、ｔｄ＝δ／ω＝ＬＩＬ／Ｖｘより、位相差δが小さくなると、時間差ｔｄ、および、インダクタ電流ＩＬも小さくなる。
　この場合において、位相差δと共に小さくなるインダクタ電流ＩＬが、閾値電流Ｉrefを下回らないように、電力Ｐｂは設定される。つまり、第１制御では、制御回路３０は、インダクタ電流ＩＬが、閾値電流Ｉrefを下回らない範囲で、位相差δを変更する。これにより、スイッチング素子Ｑ１１～Ｑ１４、Ｑ２１～Ｑ２４のＺＶＳが可能となる。
　図７に示すように、目標電力ＰＴが電力Ｐｂより小さい場合、制御回路３０は、第２制御を実行する。第２制御では、制御回路３０は、時間差ｔｄを一定にしつつ、スイッチング周波数ｆ（駆動角周波数ω）を変更する周波数変換制御を行う。
　図９は、第２制御での電圧Ｖ１、Ｖ２およびインダクタ電流ＩＬの波形を示す図である。図９において、実線は、周波数変更前の波形を示し、破線は、周波数変更後の波形を示す。周波数変更後のスイッチング周波数を、ｆ１（＜ｆ）で表す。
　ここで、式（３）は、ｔｄ＝δ／ωにより、以下の式（４）に変換できる。
Figure JPOXMLDOC01-appb-M000004
　式（４）からわかるように、目標電力ＰＴを変更させるためには、駆動角周波数ω（すなわち、スイッチング周波数ｆ）を変更させる。目標電力ＰＴを電力Ｐｂから小さくするためには、駆動角周波数ωを大きくする。また、ｔｄ＝δ／ω＝ＬＩＬ／Ｖｘ、および、ｔｄが一定であることから、駆動角周波数ωを大きくすると、位相差δも大きくなる。この場合、インダクタ電流ＩＬは、閾値電流Ｉrefを下回らずに一定である。したがって、第２制御において、スイッチング周波数ｆを変更しても、｜ＩＬ｜≧｜Ｉref｜が維持される。このため、スイッチング素子Ｑ１１～Ｑ１４のＺＶＳが可能となる。
　なお、第２制御では、駆動角周波数ωは、以下の式（５）で設定される。
Figure JPOXMLDOC01-appb-M000005
　以上のように、制御回路３０は、目標電力ＰＴによって、第１制御または第２制御を実行することで、ＺＶＳが行える領域を拡大できる。特に、スイッチング周波数ｆを変更する必要がない領域では第１制御を実行することで、スイッチング周波数ｆを変更することによるインダクタＬ（トランスＴ）の発熱、または、磁気飽和を抑制できる。
　＜４．変形例＞
　以上、本発明の一実施形態について説明したが、本発明は、上記の実施形態に限定されるものではない。
　上記の実施形態では、入出力端子ＩＯ１１、ＩＯ１２を入力側とし、入出力端子ＩＯ２１、ＩＯ２２を出力側として説明した。しかしながら、ＤＣ－ＤＣコンバータ１は双方向に電力伝送可能である。したがって、入出力端子ＩＯ１１、ＩＯ１２を出力側とし、入出力端子ＩＯ２１、ＩＯ２２を入出力側とすることが可能である。この場合、上記の実施形態と同様に説明することができため、その説明を省略する。なお、ＤＣ－ＤＣコンバータ１は、双方向型でなくてもよい。
　上記の実施形態では、第２制御において、スイッチング周波数ｆを変更させているが、別の第３制御を実行するようにしてもよい。第３制御では、Ｄｕｔｙ制御方式を行う。例えば、スイッチング素子Ｑ１１およびスイッチング素子Ｑ１２の駆動信号と、スイッチング素子Ｑ１３およびスイッチング素子Ｑ１４の駆動信号との位相差を変更し、または、スイッチング素子Ｑ２１およびスイッチング素子Ｑ２２の駆動信号と、スイッチング素子Ｑ２３およびスイッチング素子Ｑ２４の駆動信号との位相差を変更する。また、第２制御において、時間差ｔｄは一定としているが、変動させてもよい。
　また、上記の実施形態または変形例に登場した各要素を、矛盾が生じない範囲で、適宜に組み合わせてもよい。
１　　　　：ＤＣ－ＤＣコンバータ
１０　　　：第１フルブリッジ回路
２０　　　：第２フルブリッジ回路
３０　　　：制御回路
Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４：キャパシタ
Ｃ２１、Ｃ２２、Ｃ２３、Ｃ２４：キャパシタ
Ｄ１１、Ｄ１２、Ｄ１３、Ｄ１４：ダイオード
Ｄ２１、Ｄ２２、Ｄ２３、Ｄ２４：ダイオード
Ｅ１　　　：直流電源
Ｅ２　　　：直流電源
ＩＯ１１　：入出力端子
ＩＯ１２　：入出力端子
ＩＯ２１　：入出力端子
ＩＯ２２　：入出力端子
Ｌ　　　　：インダクタ
Ｌ１　　　：インダクタ
Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４：スイッチング素子
Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４：スイッチング素子
Ｔ　　　　：トランス
Ｖｘ　　　：電源電圧
Ｖｙ　　　：電源電圧
Ｖ１　　　：電圧
Ｖ２　　　：電圧
ｎ１　　　：第１巻線
ｎ２　　　：第２巻線

Claims (4)

  1. 　寄生容量であるキャパシタ、または、並列接続された外付けの４つのキャパシタを含むスイッチング素子を有する第１フルブリッジ回路と、
    　前記第１フルブリッジ回路に接続された第１巻線と、前記第１巻線と磁気結合する第２巻線とを有するトランスと、
    　前記第１巻線または前記第２巻線に直列接続されたインダクタンス成分と、
    　前記第１フルブリッジ回路の各スイッチング素子をソフトスイッチング制御する制御回路と、
    　を備え、
    　スイッチング素子のターンオンとターンオフとの切り替えタイミングで、前記トランスおよび前記インダクタンス成分の等価インダクタに流れるインダクタ電流は、閾値電流以上であり、
    　前記閾値電流は、前記等価インダクタに蓄積されるエネルギーが、前記キャパシタに蓄積される全エネルギー以上となるように、設定されている、
    　コンバータ。
  2. 　請求項１に記載のコンバータであって、
    　前記第１フルブリッジ回路は、
    　　第１スイッチング素子および第２スイッチング素子が直列接続された第１レグと、第３スイッチング素子および第４スイッチング素子が直列接続された第２レグとを有し、
    　前記制御回路は、
    　　前記第１スイッチング素子および前記第４スイッチング素子をオン、前記第２スイッチング素子および前記第３スイッチング素子をオフにする制御と、前記第１スイッチング素子および前記第４スイッチング素子をオフ、前記第２スイッチング素子および前記第３スイッチング素子をオンにする制御とを、第１デッドタイムを設けて交互に繰り返し、
    　前記第１デッドタイムに流れる前記インダクタ電流が、前記閾値電流以上である、
    　コンバータ。
  3. 　請求項２に記載のコンバータであって、
    　第５スイッチング素子および第６スイッチング素子が直列接続された第３レグと、第７スイッチング素子および第８スイッチング素子が直列接続された第４レグとを有し、前記第５～前記第８スイッチング素子それぞれは、寄生容量であるキャパシタ、または、並列接続された外付けの４つのキャパシタを含む第２フルブリッジ回路、
    　を備え、
    　前記第２巻線は、前記第３レグおよび前記第４レグそれぞれの中点に接続され、
    　前記制御回路は、前記第１～前記第４スイッチング素子のスイッチング周波数に同期させて、前記第５スイッチング素子および前記第８スイッチング素子をオン、前記第６スイッチング素子および前記第７スイッチング素子をオフにする制御と、前記第５スイッチング素子および前記第８スイッチング素子をオフ、前記第６スイッチング素子および前記第７スイッチング素子をオンにする制御とを、第２デッドタイムを設けて交互に繰り返し、
    　前記第２デッドタイムに流れる前記インダクタ電流が、前記閾値電流以上である、
    　コンバータ。
  4. 　請求項１から請求項３までのいずれか一つに記載のコンバータであって、
    　前記閾値電流をＩref、前記第１フルブリッジ回路の入力電圧をＶｘ、前記キャパシタのキャパシタンスをＣ、前記等価インダクタのインダクタンスをＬ、補正係数をαで表した場合、
    　Ｉref＝α・Ｖｘ√（４Ｃ／Ｌ）、
    　を満たす、コンバータ。
PCT/JP2018/030906 2017-08-22 2018-08-22 コンバータ WO2019039487A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/638,382 US11025174B2 (en) 2017-08-22 2018-08-22 Converter with soft switching function
CN201880054609.3A CN110999059B (zh) 2017-08-22 2018-08-22 转换器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-159267 2017-08-22
JP2017159267A JP6883489B2 (ja) 2017-08-22 2017-08-22 コンバータ

Publications (1)

Publication Number Publication Date
WO2019039487A1 true WO2019039487A1 (ja) 2019-02-28

Family

ID=65438967

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/030906 WO2019039487A1 (ja) 2017-08-22 2018-08-22 コンバータ

Country Status (4)

Country Link
US (1) US11025174B2 (ja)
JP (1) JP6883489B2 (ja)
CN (1) CN110999059B (ja)
WO (1) WO2019039487A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6902962B2 (ja) * 2017-08-22 2021-07-14 ダイヤモンド電機株式会社 コンバータ
JP7030254B2 (ja) * 2018-06-25 2022-03-07 ダイヤゼブラ電機株式会社 Ｄｃ－ｄｃコンバータ
US11336189B2 (en) * 2019-04-11 2022-05-17 The Regents Of The University Of California Dual-capacitor resonant circuit for use with quasi-resonant zero-current-switching DC-DC converters
US11294438B2 (en) * 2020-04-29 2022-04-05 Dell Products L.P. System and method of providing power from one portion of an information handling system to another portion of the information handling system
JP7373802B2 (ja) 2020-09-16 2023-11-06 パナソニックＩｐマネジメント株式会社 電力変換装置
JP7472818B2 (ja) 2021-02-15 2024-04-23 株式会社豊田自動織機 電力変換装置
DE102021116418A1 (de) 2021-06-24 2022-12-29 Sma Solar Technology Ag Verfahren zum Betrieb eines Energieversorgungssystems, Vorrichtung zum Austausch elektrischer Leistung in einem Energieversorgungssystem und Energieversorgungssystem
EP4358381A1 (en) * 2022-10-20 2024-04-24 Siemens Gamesa Renewable Energy Innovation & Technology S.L. Zero voltage switching control method for power converters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015072009A1 (ja) * 2013-11-15 2015-05-21 オリジン電気株式会社 双方向コンバータ
JP2017051082A (ja) * 2015-08-31 2017-03-09 サンケン電気株式会社 双方向ｄｃ／ｄｃコンバータ

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027264A (en) * 1989-09-29 1991-06-25 Wisconsin Alumni Research Foundation Power conversion apparatus for DC/DC conversion using dual active bridges
US6246599B1 (en) * 2000-08-25 2001-06-12 Delta Electronics, Inc. Constant frequency resonant inverters with a pair of resonant inductors
JP4352444B2 (ja) * 2000-09-19 2009-10-28 Ｔｄｋラムダ株式会社 共振コンバータ
KR100901217B1 (ko) * 2000-12-04 2009-06-05 엔이씨 도낀 가부시끼가이샤 대칭형 ｄｃ／ｄｃ 컨버터
US6466458B2 (en) * 2001-02-12 2002-10-15 Delta Electronics, Inc. Asymmetrical full bridge DC-to-DC converter
JP5065188B2 (ja) * 2008-05-23 2012-10-31 オリジン電気株式会社 直列共振型コンバータ
US8587975B2 (en) * 2010-04-01 2013-11-19 Arizona Board Of Regents For And On Behalf Of Arizona State University PWM control of dual active bridge converters
JP5762617B2 (ja) * 2012-02-14 2015-08-12 三菱電機株式会社 Ｄｃ／ｄｃコンバータ
JP6019770B2 (ja) * 2012-06-01 2016-11-02 株式会社明電舎 双方向絶縁型ｄｃ−ｄｃコンバータの制御装置
JP5995139B2 (ja) * 2012-10-12 2016-09-21 富士電機株式会社 双方向ｄｃ／ｄｃコンバータ
US9178437B2 (en) * 2012-12-31 2015-11-03 General Electric Company Apparatus and method for avoiding transformer saturation
JP2014217196A (ja) * 2013-04-26 2014-11-17 パナソニック株式会社 双方向ｄｃ／ｄｃコンバータ
CN105264758B (zh) * 2013-05-30 2018-09-14 日产自动车株式会社 Dc-dc变换器及其控制方法
WO2015004825A1 (ja) * 2013-07-11 2015-01-15 三菱電機株式会社 Ｄｃ／ｄｃコンバータ
US9490719B2 (en) * 2013-12-18 2016-11-08 Infineon Technologies Ag System and method for a power converter
US9490704B2 (en) * 2014-02-12 2016-11-08 Delta Electronics, Inc. System and methods for controlling secondary side switches in resonant power converters
US9712066B2 (en) * 2014-06-02 2017-07-18 Utah State University Assisted zero voltage switching for a DC-to-DC converter
JP6307368B2 (ja) 2014-06-27 2018-04-04 新電元工業株式会社 Ｄｃ／ｄｃコンバータの制御装置及びその制御方法
DE102014214542A1 (de) * 2014-07-24 2016-02-11 Rheinisch-Westfälisch-Technische Hochschule Aachen Gleichspannungswandler mit Transformator
US10073512B2 (en) * 2014-11-19 2018-09-11 General Electric Company System and method for full range control of dual active bridge
DE112015006096B4 (de) * 2015-02-02 2023-08-17 Mitsubishi Electric Corporation Dc/dc-umsetzer
DE112015006097T5 (de) * 2015-02-02 2017-11-30 Mitsubishi Electric Corporation Dc/dc-wandler
JP6150018B2 (ja) * 2015-02-05 2017-06-21 株式会社安川電機 Ｄｃ−ｄｃコンバータ、電力変換装置、発電システムおよびｄｃ−ｄｃ変換方法
EP3276809A4 (en) * 2015-03-24 2018-12-05 Mitsubishi Electric Corporation Power conversion device
US9525355B2 (en) * 2015-03-26 2016-12-20 General Electric Company Direct current electric power systems and method of operating the same
KR102421163B1 (ko) * 2015-05-19 2022-07-14 엘지이노텍 주식회사 양방향 직류-직류 컨버터
EP3104509A1 (en) * 2015-06-09 2016-12-14 Constructions Electroniques + Telecommunications Dual bridge dc/dc power converter
US9935462B2 (en) * 2016-01-27 2018-04-03 Macau University Of Science And Technology System and method for controlling a converter circuit
CN107346941B (zh) * 2016-05-05 2020-09-25 香港生产力促进局 一种负载范围扩展的软开关双向相移变换器
US10008938B2 (en) * 2016-05-09 2018-06-26 Omron Corporation Power conversion device
WO2017213029A1 (ja) * 2016-06-06 2017-12-14 株式会社村田製作所 スイッチング電源装置
JP6848255B2 (ja) * 2016-08-10 2021-03-24 Tdk株式会社 スイッチング電源装置
CN110168896B (zh) * 2017-02-04 2021-07-06 Abb瑞士股份有限公司 Dc到dc变流器和控制方法
US10050534B1 (en) * 2017-05-15 2018-08-14 Cummins Power Generation Ip, Inc. Systems and methods for self-adaptive current control
NZ760094A (en) * 2017-05-15 2021-07-30 Dynapower Co Llc Dc/dc converter and control thereof
US10110138B1 (en) * 2017-05-26 2018-10-23 Cummins Power Generation Ip, Inc. Soft-starting control method for electrical converter
WO2019008854A1 (ja) * 2017-07-04 2019-01-10 三菱電機株式会社 電力変換装置
US11430598B2 (en) * 2017-10-12 2022-08-30 Mitsubishi Electric Corporation Power converter
CN108712081B (zh) * 2018-06-04 2020-06-19 浙江大学 恒电压增益隔离型双向全桥dc/dc变换器的控制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015072009A1 (ja) * 2013-11-15 2015-05-21 オリジン電気株式会社 双方向コンバータ
JP2017051082A (ja) * 2015-08-31 2017-03-09 サンケン電気株式会社 双方向ｄｃ／ｄｃコンバータ

Also Published As

Publication number Publication date
US11025174B2 (en) 2021-06-01
CN110999059A (zh) 2020-04-10
JP2019041433A (ja) 2019-03-14
US20200366213A1 (en) 2020-11-19
CN110999059B (zh) 2023-04-18
JP6883489B2 (ja) 2021-06-09

Similar Documents

Publication Publication Date Title
JP6883489B2 (ja) コンバータ
US6016258A (en) Full bridge DC-DC converters
US10622907B2 (en) DC-DC converter
JP6902963B2 (ja) コンバータ
US7535733B2 (en) Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements
JP7036680B2 (ja) Ｄｃ－ｄｃコンバータ
JP7175137B2 (ja) コンバータ
WO2019039488A1 (ja) コンバータ
WO2018061286A1 (ja) 電力変換装置
US10622905B2 (en) DC-DC converter
WO2020003717A1 (ja) Ｄｃ－ｄｃコンバータ
WO2020003719A1 (ja) Ｄｃ－ｄｃコンバータ
KR102077825B1 (ko) 부스트 컨버터
JP6234651B1 (ja) 電力変換装置
JP2014241707A (ja) 電源装置及びその制御方法
JP2020022307A (ja) 電源装置及び電源装置の制御方法
JP2016158378A (ja) スイッチング電源回路およびスイッチング損失抑制方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18848559

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18848559

Country of ref document: EP

Kind code of ref document: A1