JP2014217196A

JP2014217196A - 双方向ｄｃ／ｄｃコンバータ

Info

Publication number: JP2014217196A
Application number: JP2013093277A
Authority: JP
Inventors: 裕一芥川; Yuichi Akutagawa; 田村　秀樹; Hideki Tamura; 秀樹田村
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2013-04-26
Filing date: 2013-04-26
Publication date: 2014-11-17
Also published as: EP2991215A4; EP2991215A1; US20160072390A1; WO2014174809A1; US9570991B2

Abstract

【課題】デッドタイム中に発生する高周波ノイズを抑制して、効率を改善できる双方向ＤＣ／ＤＣコンバータを提供する。【解決手段】デッドタイムにおいて、共振インダクタＬ１，Ｌ２とスイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４のそれぞれに並列に存在する容量との共振回路には、共振インダクタＬ１，Ｌ２に流れる負荷電流とトランスＴｒ１の励磁電流とによる共振電流が流れ、制御部Ｋ１は、デッドタイムにおいて、負荷電流によって発生する共振電流が励磁電流によって発生する共振電流を打ち消す電流値となるタイミングに、スイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４の各ターンオフ動作を行う。【選択図】図１

Description

本発明は、双方向ＤＣ／ＤＣコンバータに関するものである。

従来、直流電圧を双方向に電力変換する双方向ＤＣ／ＤＣコンバータがある。

特許文献１，２の双方向ＤＣ／ＤＣコンバータは、４組のスイッチング素子を用いたフルブリッジのスイッチング回路にトランスの巻線を接続している。そして、このトランスの巻線に、共振インダクタおよび共振コンデンサのＬＣ共振回路を直列接続して、ＬＬＣフルブリッジ型のコンバータを構成している。

そして、スイッチング回路をオン・オフ制御することによって、ＬＣ共振回路に流れる共振電流を周期的に反転させている。この双方向ＤＣ／ＤＣコンバータは、ＬＣ共振回路によって、スイッチング電流の波形を正弦波状に成形しており、スイッチング素子がターンオフするタイミングを、スイッチング電流のゼロクロス付近に設定しようというものである。

特開２００４−２８２８２８号公報特表２００８−５４１６８９号公報

特許文献１，２の双方向ＤＣ／ＤＣコンバータにおいて、スイッチング回路は、４組のスイッチング素子を同時にオフ状態に維持するデッドタイムを設けている。しかしながら、このデッドタイムにおいて、共振インダクタと、スイッチング素子に並列に存在する容量との間で共振が起こり、高周波ノイズが発生する。なお、スイッチング素子と並列に入る容量とは、例えば、スイッチング素子の寄生容量、サージ対策用のコンデンサ等である。

また、特許文献１に記載されているように、トランスの一次側および二次側の各スイッチング回路を完全同期で駆動すると、上述の共振現象により、一次側および二次側の各電圧のゼロクロスでスイッチング素子をターンオンすることが困難となり、ハードスイッチングが発生する。そこで、ハードスイッチングによって発生する損失を抑制するために、デッドタイムを長くする方向に調整が必要となる。

すなわち、デッドタイム中に発生する高周波ノイズが、双方向ＤＣ／ＤＣコンバータの効率を悪化させる要因となっていた。

本発明は、上記事由に鑑みてなされたものであり、その目的は、デッドタイム中に発生する高周波ノイズを抑制して、効率を改善できる双方向ＤＣ／ＤＣコンバータを提供することにある。

本発明の双方向ＤＣ／ＤＣコンバータは、第１の端子間の直流電圧をＤＣ／ＤＣ変換した直流電圧を第２の端子間に出力する第１の動作と、前記第２の端子間の直流電圧をＤＣ／ＤＣ変換した直流電圧を前記第１の端子間に出力する第２の動作とを切り換えて、双方向の電圧変換を行う双方向ＤＣ／ＤＣコンバータであって、前記第１の端子間に接続された第１のスイッチング素子及び第２のスイッチング素子の直列回路、前記第１の端子間に接続された第３のスイッチング素子及び第４のスイッチング素子の直列回路からなる第１のスイッチング回路と、前記第１のスイッチング素子及び前記第２のスイッチング素子の接続点と前記第３のスイッチング素子及び前記第４のスイッチング素子の接続点との間に接続された共振インダクタ、共振コンデンサ、トランスの第１巻線の直列回路と、前記第２の端子間に接続された第５のスイッチング素子及び第６のスイッチング素子の直列回路、前記第２の端子間に接続された第７のスイッチング素子及び第８のスイッチング素子の直列回路からなる第２のスイッチング回路と、前記第５のスイッチング素子及び前記第６のスイッチング素子の接続点と前記第７のスイッチング素子及び前記第８のスイッチング素子の接続点との間に接続された前記トランスの第２巻線と、前記第１〜第８のスイッチング素子のそれぞれに逆並列接続された整流素子と、前記第１の動作時において、前記第１〜第４のスイッチング素子のうちフルブリッジの対角に位置するスイッチング素子の組をデッドタイムを設けて交互にオン・オフ制御し、前記第２の動作時において、前記第５〜第８のスイッチング素子のうちフルブリッジの対角に位置するスイッチング素子の組をデッドタイムを設けて交互にオン・オフ制御する制御部とを備え、前記デッドタイムにおいて、前記共振インダクタと前記第１〜第８のスイッチング素子のそれぞれに並列に存在する容量との共振回路には、前記共振インダクタに流れる負荷電流と前記トランスの励磁電流とによる共振電流が流れ、前記制御部は、前記デッドタイムにおいて、前記負荷電流によって発生する前記共振電流が前記励磁電流によって発生する前記共振電流を打ち消す電流値となるタイミングに、前記第１〜第８のスイッチング素子の各ターンオフ動作を行うことを特徴とする。

この発明において、前記負荷電流を計測する電流計測部を備え、前記制御部は、前記電流計測部による前記負荷電流の計測値が所定の閾値となった場合に、前記第１〜第８のスイッチング素子の各ターンオフ動作を行うことが好ましい。

この発明において、前記制御部は、前記負荷電流によって発生する前記共振電流が前記励磁電流によって発生する前記共振電流を打ち消す電流値となった場合に、前記第１〜第８のスイッチング素子の各ターンオフを行うように、前記共振インダクタのインダクタンス、前記共振コンデンサの容量、前記デッドタイムを設定したことが好ましい。

以上説明したように、本発明では、励磁電流に起因して発生する共振現象と負荷電流に起因して発生する共振現象とを互いに打ち消すことができるので、共振ノイズを小さくできる。また、デッドタイム中の共振ノイズが小さくなることによって、デッドタイムを広げることなく、ゼロクロススイッチングが可能になる。すなわち、本発明では、デッドタイム中に発生する高周波ノイズを抑制して、効率を改善できるという効果がある。

実施形態１の双方向ＤＣ／ＤＣコンバータを示す回路図である。同上のデッドタイム中の等価回路を示す回路図である。実施形態２の双方向ＤＣ／ＤＣコンバータを示す回路図である。

以下、本発明の実施の形態を図面に基づいて説明する。

（実施形態１）
図１は、本実施形態の双方向ＤＣ／ＤＣコンバータの回路構成を示しており、双方向ＤＣ／ＤＣコンバータは、ＬＬＣフルブリッジ型のコンバータからなる。この双方向ＤＣ／ＤＣコンバータは、スイッチング回路１１と、高周波トランスＴｒ１と、スイッチング回路１２と、共振インダクタＬ１，Ｌ２と、共振コンデンサＣ１，Ｃ２と、制御部Ｋ１とで構成される。

スイッチング回路１１は、直列接続したスイッチング素子Ｑ１１，Ｑ１２と直列接続したスイッチング素子Ｑ１３，Ｑ１４との並列回路を備え、この並列回路が端子Ｔ１−Ｔ２間（第１の端子間）に接続されている。スイッチング素子Ｑ１１，Ｑ１４がフルブリッジの対角に位置し、スイッチング素子Ｑ１２，Ｑ１３がフルブリッジの対角に位置する。そして、スイッチング素子Ｑ１１〜Ｑ１４の各々は、サージ対策用のコンデンサＣ１１〜Ｃ１４が並列接続され、さらにダイオードＤ１１〜Ｄ１４（整流素子）が逆並列接続されている。スイッチング素子Ｑ１１，Ｑ１２およびスイッチング素子Ｑ１３，Ｑ１４の各接続中点間には、高周波トランスＴｒ１の第１巻線Ｎ１、共振インダクタＬ１，Ｌ２、共振コンデンサＣ１，Ｃ２の直列回路が接続されている。また、端子Ｔ１−Ｔ２間には、平滑用のコンデンサＣ１５が接続されている。なお、スイッチング素子Ｑ１１〜Ｑ１４のそれぞれが、第１〜第４のスイッチング素子に相当する。

次に、スイッチング回路１２は、直列接続したスイッチング素子Ｑ２１，Ｑ２２と直列接続したスイッチング素子Ｑ２３，Ｑ２４との並列回路を備え、この並列回路が端子Ｔ３−Ｔ４間（第２の端子間）に接続されている。スイッチング素子Ｑ２１，Ｑ２４がフルブリッジの対角に位置し、スイッチング素子Ｑ２２，Ｑ２３がフルブリッジの対角に位置する。そして、スイッチング素子Ｑ２１〜Ｑ２４の各々は、サージ対策用のコンデンサＣ２１〜Ｃ２４が並列接続され、さらにダイオードＤ２１〜Ｄ２４（整流素子）が逆並列接続されている。スイッチング素子Ｑ２１，Ｑ２２およびスイッチング素子Ｑ２３，Ｑ２４の各接続中点間には、第２巻線Ｎ２が接続されている。また、端子Ｔ３−Ｔ４間には、平滑用のコンデンサＣ２５が接続されている。なお、スイッチング素子Ｑ２１〜Ｑ２４のそれぞれが、第５〜第８のスイッチング素子に相当する。

また、第１巻線Ｎ１からコンデンサＣ１５に至る高圧側電路には、端子Ｔ１に向かって流れる負荷電流Ｉｏ１を計測する電流計測部Ｍ１が設けられている。また、第２巻線Ｎ２からコンデンサＣ２５に至る高圧側電路には、端子Ｔ３に向かって流れる負荷電流Ｉｏ２を計測する電流計測部Ｍ２が設けられている。電流計測部Ｍ１，Ｍ２の各計測データは、電流計測部Ｍ１，Ｍ２から制御部Ｋ１へ出力される。

そして、制御部Ｋ１が、スイッチング素子Ｑ１１〜Ｑ１４、スイッチング素子Ｑ２１〜Ｑ２４をオン・オフ制御することによって、電力変換が行われる。端子Ｔ１−Ｔ２間に入力された直流電圧をＤＣ／ＤＣ変換した直流電圧を端子Ｔ３−Ｔ４間に出力する電力変換を第１の動作と称す。端子Ｔ３−Ｔ４間に入力された直流電圧をＤＣ／ＤＣ変換した直流電圧を端子Ｔ１−Ｔ２間に出力する電力変換を第２の動作と称す。

例えば、第１の動作において、端子Ｔ１−Ｔ２間の入力電圧Ｖｉ１、第１巻線Ｎ１の巻数：第２巻線Ｎ２の巻数＝ｎ：１とすると、端子Ｔ３−Ｔ４間の出力電圧Ｖｏ１＝Ｖｉ１／ｎとなる。また、第２の動作において、端子Ｔ３−Ｔ４間の入力電圧Ｖｉ２、第１巻線Ｎ１の巻数：第２巻線Ｎ２の巻数＝ｎ：１とすると、端子Ｔ１−Ｔ２間の出力電圧Ｖｏ２＝ｎ・Ｖｉ２となる。

以下、端子Ｔ３−Ｔ４間の直流電圧をＤＣ／ＤＣ変換した直流電圧を端子Ｔ１−Ｔ２間に出力する電力変換（第２の動作）について、スイッチング回路１１，１２を完全同期で駆動した場合を例示する。

スイッチング回路１１，１２を完全同期で駆動する場合、制御部Ｋ１は、スイッチング素子Ｑ１１，Ｑ１４，Ｑ２２，Ｑ２３の組と、スイッチング素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２４の組とを交互にオン・オフ駆動する。すなわち、スイッチング素子Ｑ１１，Ｑ１４，Ｑ２２，Ｑ２３は同時にオン・オフし、スイッチング素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２４は同時にオン・オフする。なお、スイッチング素子Ｑ１１，Ｑ１４，Ｑ２２，Ｑ２３の組、スイッチング素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２４の組のそれぞれを、スイッチング素子群と称す。

制御部Ｋ１は、スイッチング素子Ｑ１１，Ｑ１４，Ｑ２２，Ｑ２３の組のオンと、スイッチング素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２４の組のオンとの間には、デッドタイムを設けている。このデッドタイムでは、スイッチング素子Ｑ１１〜Ｑ１４，Ｑ２１〜Ｑ２４の全てがオフ状態を維持する。

そして、スイッチング素子Ｑ１１，Ｑ１４，Ｑ２２，Ｑ２３の組と、スイッチング素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２４の組とのいずれかがオンしている場合、共振コンデンサＣ１，Ｃ２と共振インダクタＬ１，Ｌ２とによる共振が発生し、出力側（第１巻線Ｎ１側）に正弦波状の負荷電流Ｉｏ１が流れる。

具体的に、制御部Ｋ１が、一方のスイッチング素子群（スイッチング素子Ｑ１１，Ｑ１４，Ｑ２２，Ｑ２３の組と、スイッチング素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２４の組とのいずれか一方）をターンオンさせる。負荷電流Ｉｏ（Ｉｏ１またはＩｏ２）は、正弦波状に増減する。そして、制御部Ｋ１は、電流計測部Ｍ１または電流計測部Ｍ２による負荷電流Ｉｏの計測値（絶対値）が増加して最大値を通過した後に、予め決められた閾値Ｘ１にまで減少すると、現在オンさせている一方のスイッチング素子群をターンオフさせる。そして、全てのスイッチング素子Ｑ１１〜Ｑ１４，Ｑ２１〜Ｑ２４がオフ状態を維持するデッドタイムが経過した後、他方のスイッチング素子群をターンオンさせる。そして、制御部Ｋ１は、負荷電流Ｉｏの計測値が増加して最大値を通過した後に閾値Ｘ１にまで減少すると、現在オンさせている他方のスイッチング素子群をターンオフさせる。以降、デッドタイムを挟んで、一方のスイッチング素子群および他方のスイッチング素子群のターンオン、ターンオフを交互に繰り返す。

上述のターンオフのタイミングを決定する閾値Ｘ１について、図２の等価回路を用いて説明する。図２は、全てのスイッチング素子Ｑ１１〜Ｑ１４，Ｑ２１〜Ｑ２４がオフ状態を維持するデッドタイム中における双方向ＤＣ／ＤＣコンバータの等価回路である。なお、図２は、スイッチング素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２４の組がターンオフした直後のデッドタイムにおける双方向ＤＣ／ＤＣコンバータの等価回路である。

まず、共振インダクタＬ１，Ｌ２を合成して共振インダクタＬｓとすると、スイッチング素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２４の組がターンオフした直後には、共振インダクタＬｓに負荷電流Ｉｏ１＝Ｉｏｆｆが流れている。また、共振コンデンサＣ１，Ｃ２の各容量は、コンデンサＣ１１〜Ｃ１４、Ｃ２１〜Ｃ２４の各容量よりも十分大きいので、共振コンデンサＣ１，Ｃ２を、充電電圧である電圧Ｖｏｆｆの電圧源Ｅ１として近似的に考える。また、高周波トランスＴｒ１の励磁インダクタンスＬｐは、共振インダクタＬｓよりも十分大きい値に設計されているので、高周波トランスＴｒ１の励磁インダクタンスＬｐを、スイッチング素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２４の組がターンオフした直後に励磁電流Ｉｐを流す電流源Ｓ１として近似的に考える。

さらに、デッドタイム中は、スイッチング素子Ｑ１１〜Ｑ１４，Ｑ２１〜Ｑ２４が全てオフしているので、スイッチング素子Ｑ１１〜Ｑ１４，Ｑ２１〜Ｑ２４を流れる電流は考慮しなくてよい。また、後で説明するが、本実施形態ではデッドタイム中の共振が小さくなり、スイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４に並列接続されたダイオードＤ１１〜Ｄ１４、Ｄ２１〜Ｄ２４には電流が殆ど流れない。したがって、ダイオードＤ１１〜Ｄ１４、Ｄ２１〜Ｄ２４を流れる電流は考慮しなくてよい。

また、端子Ｔ１，Ｔ２，Ｔ３，Ｔ４は固定電位である。したがって、交流信号のみに着目すると、スイッチング素子Ｑ１１〜Ｑ１４、スイッチング素子Ｑ２１〜Ｑ２４の各寄生容量は、コンデンサＣ１１〜Ｃ１４、コンデンサＣ２１〜Ｃ２４のそれぞれに並列接続している。なお、図２の等価回路において、スイッチング素子Ｑ１１〜Ｑ１４のそれぞれに並列接続しているコンデンサＣ１１〜Ｃ１４の各容量と寄生容量との合成容量をＣｐ１とする。また、図２の等価回路において、スイッチング素子Ｑ２１〜Ｑ２４のそれぞれに並列接続しているコンデンサＣ２１〜Ｃ２４の各容量と寄生容量との合成容量をＣｐ２とする。

図２の等価回路は、共振インダクタＬｓと、入力側の合成容量Ｃｐ１および出力側の合成容量Ｃｐ２とによって、共振回路が形成されている。そして、この共振回路によってデッドタイムの期間中に共振ノイズが発生する。この共振ノイズの原因としては、ターンオフ時に共振インダクタＬｓを流れている負荷電流Ｉｏｆｆ、ターンオフ時の電圧源Ｅ１の電圧Ｖｏｆｆ、ターンオフ時の電流源Ｓ１の励磁電流Ｉｐがある。

ここで、共振コンデンサＣ１，Ｃ２を十分大きく選べば、電圧Ｖｏｆｆによる共振は小さくできる。この場合、デッドタイムにおいて、共振インダクタＬｓと合成容量Ｃｐ１および合成容量Ｃｐ２との共振回路には、負荷電流Ｉｏｆｆと励磁電流Ｉｐとを原因とする共振電流が流れる。なお、合成容量Ｃｐ１，Ｃｐ２の電圧については、合成容量Ｃｐ１の充電電圧と合成容量Ｃｐ２の充電電圧とが等価な値になるので、共振ノイズの原因にならない。

そして、負荷電流Ｉｏｆｆおよび励磁電流Ｉｐによる共振は同位相であるため、共振の影響を互いに打ち消すことができる。この共振の影響を打ち消すことができる負荷電流Ｉｏｆｆを閾値Ｘ１とすると、閾値Ｘ１は
Ｘ１＝−Ｉｐ・｛Ｃｐ１／｛Ｃｐ１＋（Ｃｐ２／ｎ^２）｝｝（１）
となる。なお、励磁電流Ｉｐは、端子Ｔ３−Ｔ４間の入力電圧、高周波トランスＴｒ１の励磁インダクタンスＬｐから計算可能な値であり、制御部Ｋ１は、予め設定された閾値Ｘ１の値を記憶している。

そして、制御部Ｋ１は、電流計測部Ｍ１による負荷電流Ｉｏ１の計測値が増加した後に、閾値Ｘ１にまで減少すると、スイッチング素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２４をターンオフさせる。スイッチング素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２４のターンオフタイミングを、Ｉｏ１＝Ｘ１となるタイミングに設定することによって、負荷電流Ｉｏｆｆによって発生する共振電流が励磁電流Ｉｐによって発生する共振電流を打ち消すことができる。したがって、ターンオフ後の共振ノイズを小さくできる。

そして、この共振ノイズを無視できるとすると、高周波トランスＴｒ１には、デッドタイム時の励磁電流Ｉｐのみが流れる。したがって、デッドタイムにおいて、入力側のスイッチング素子Ｑ２１〜Ｑ２４の両端電圧の変化と、出力側のスイッチング素子Ｑ１１〜Ｑ１４の両端電圧の変化とが同相になる。而して、次に同時にターンオンするスイッチング素子Ｑ１１，Ｑ１４，Ｑ２２，Ｑ２３の各両端電圧（ドレイン−ソース間電圧）を同一タイミングでゼロにすることができる。したがって、制御部Ｋ１は、スイッチング素子Ｑ１１，Ｑ１４，Ｑ２２，Ｑ２３のターンオン時にゼロクロススイッチングが可能になる。そして、制御部Ｋ１は、スイッチング素子Ｑ１１，Ｑ１４，Ｑ２２，Ｑ２３のターンオフタイミングも、Ｉｏ２＝Ｘ１となるタイミングに設定することによって、ターンオフ後の共振ノイズを小さくできる。

すなわち、制御部Ｋ１は、デッドタイムにおいて負荷電流Ｉｏｆｆによって発生する共振電流が励磁電流Ｉｐによって発生する共振電流を打ち消す電流値となるタイミングに、スイッチング素子群をターンオフさせる。したがって、励磁電流Ｉｐに起因して発生する共振現象と負荷電流Ｉｏｆｆに起因して発生する共振現象とを互いに打ち消すことができるので、共振ノイズを小さくできる。したがって、双方向ＤＣ／ＤＣコンバータは、デッドタイム中に発生する高周波ノイズを抑制できる。

また、デッドタイム中の共振ノイズが小さくなることによって、スイッチング素子Ｑ１１，Ｑ１４，Ｑ２２，Ｑ２３の組、およびスイッチング素子Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２４の組のそれぞれは、両端電圧のゼロクロス点でターンオンすることができる。したがって、双方向ＤＣ／ＤＣコンバータは、デッドタイムを広げることなく、入出力共にゼロクロススイッチングが可能になるので、効率を改善できる。

また、端子Ｔ１−Ｔ２間の直流電圧をＤＣ／ＤＣ変換した直流電圧を端子Ｔ３−Ｔ４間に出力する電力変換（第１の動作）についても、上述の第２の動作と同様に構成することによって、同一の効果を得ることができる。

また、負荷電流Ｉｏ１，Ｉｏ２が測定できる箇所であれば、電流測定部Ｍ１，Ｍ２の位置は限定しない。また、ＬＬＣ型の双方向ＤＣ／ＤＣコンバータであれば、その回路構成は限定しない。

（実施形態２）
本実施形態の双方向ＤＣ／ＤＣコンバータは、図３に示す回路構成を示しており、実施形態１の構成から電流計測部Ｍ１，Ｍ２を省略したものである。他の構成は、実施形態１と同様であり、同様の構成には同一の符号を付して説明は省略する。

まず、制御部Ｋ１は、デッドタイムに負荷電流Ｉｏｆｆによって発生する共振電流が励磁電流Ｉｐによって発生する共振電流を打ち消す電流値となるタイミングに、スイッチング素子群をターンオフさせる。そして、双方向ＤＣ／ＤＣコンバータは、上述のタイミングにスイッチング素子群がターンオフするように、共振インダクタＬ１，Ｌ２のインダクタンス、共振コンデンサＣ１，Ｃ２の容量、デッドタイムを設定している。

具体的に、ｆ_ＳＷ：スイッチング周波数、ｆ_ＬＣ：共振インダクタＬ１，Ｌ２と共振コンデンサＣ１，Ｃ２とによる共振周波数、Ｄ_Ｔ：デッドタイムとする。この場合、以下の（２）式を満たすように、共振インダクタＬ１，Ｌ２のインダクタンス、共振コンデンサＣ１，Ｃ２の容量、デッドタイムを設定する。
１／ｆ_ＳＷ＝１／ｆ_ＬＣ＋２・Ｄ_Ｔ（２）
そして、スイッチング回路１１，１２が（２）式を満たすスイッチング周波数ｆ_ＳＷでスイッチングすれば、デッドタイムに負荷電流Ｉｏｆｆによって発生する共振電流が励磁電流Ｉｐによって発生する共振電流を打ち消す電流値となるタイミングに、スイッチング素子群をターンオフさせることができる。したがって、励磁電流Ｉｐに起因して発生する共振現象と負荷電流Ｉｏｆｆに起因して発生する共振現象とを互いに打ち消すことができるので、共振ノイズを小さくできる。したがって、双方向ＤＣ／ＤＣコンバータは、デッドタイム中に発生する高周波ノイズを抑制できる。

また、電流計測部Ｍ１，Ｍ２を用いる必要がないので、回路構成を簡略化できる。

また、ＬＬＣ型の双方向ＤＣ／ＤＣコンバータであれば、その回路構成は限定しない。

また、上述の各実施形態において、制御部Ｋ１は、第１の動作時に、スイッチング素子Ｑ１１，Ｑ１４とスイッチング素子Ｑ１２，Ｑ１３とを交互にオン・オフ駆動し、スイッチング素子Ｑ２１〜Ｑ２４をオフ状態に維持してもよい。この場合、スイッチング回路１１は、高周波トランスＴｒ１側を出力とするスイッチング回路として動作し、スイッチング回路１２は、高周波トランスＴｒ１側を入力とする整流回路として動作する。そして、スイッチング素子Ｑ１１〜Ｑ１４のターンオフタイミングを実施形態１または２と同様に設定する。

また、上述の各実施形態において、制御部Ｋ１は、第２の動作時に、スイッチング素子Ｑ２１，Ｑ２４とスイッチング素子Ｑ２２，Ｑ２３とを交互にオン・オフ駆動し、スイッチング素子Ｑ１１〜Ｑ１４をオフ状態に維持してもよい。この場合、スイッチング回路１２は、高周波トランスＴｒ１側を出力とするスイッチング回路として動作し、スイッチング回路１１は、高周波トランスＴｒ１側を入力とする整流回路として動作する。そして、スイッチング素子Ｑ２１〜Ｑ２４のターンオフタイミングを実施形態１または２と同様に設定する。

なお、上述の各実施形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。

Ｔ１，Ｔ２端子（第１の端子）
Ｔ３，Ｔ４端子（第２の端子）
Ｑ１１〜Ｑ１４スイッチング素子（第１〜第４のスイッチング素子）
Ｑ２１〜Ｑ２４スイッチング素子（第５〜第８のスイッチング素子）
１１スイッチング回路（第１のスイッチング回路）
１２スイッチング回路（第２のスイッチング回路）
Ｌ１，Ｌ２共振インダクタ
Ｃ１，Ｃ２共振コンデンサ
Ｔｒ１高周波トランス
Ｎ１第１巻線
Ｎ２第２巻線
Ｄ１１〜Ｄ１４、Ｄ２１〜Ｄ２４整流素子
Ｋ１制御部

Claims

第１の端子間の直流電圧をＤＣ／ＤＣ変換した直流電圧を第２の端子間に出力する第１の動作と、前記第２の端子間の直流電圧をＤＣ／ＤＣ変換した直流電圧を前記第１の端子間に出力する第２の動作とを切り換えて、双方向の電圧変換を行う双方向ＤＣ／ＤＣコンバータであって、
前記第１の端子間に接続された第１のスイッチング素子及び第２のスイッチング素子の直列回路、前記第１の端子間に接続された第３のスイッチング素子及び第４のスイッチング素子の直列回路からなる第１のスイッチング回路と、
前記第１のスイッチング素子及び前記第２のスイッチング素子の接続点と前記第３のスイッチング素子及び前記第４のスイッチング素子の接続点との間に接続された共振インダクタ、共振コンデンサ、トランスの第１巻線の直列回路と、
前記第２の端子間に接続された第５のスイッチング素子及び第６のスイッチング素子の直列回路、前記第２の端子間に接続された第７のスイッチング素子及び第８のスイッチング素子の直列回路からなる第２のスイッチング回路と、
前記第５のスイッチング素子及び前記第６のスイッチング素子の接続点と前記第７のスイッチング素子及び前記第８のスイッチング素子の接続点との間に接続された前記トランスの第２巻線と、
前記第１〜第８のスイッチング素子のそれぞれに逆並列接続された整流素子と、
前記第１の動作時において、前記第１〜第４のスイッチング素子のうちフルブリッジの対角に位置するスイッチング素子の組をデッドタイムを設けて交互にオン・オフ制御し、前記第２の動作時において、前記第５〜第８のスイッチング素子のうちフルブリッジの対角に位置するスイッチング素子の組をデッドタイムを設けて交互にオン・オフ制御する制御部とを備え、
前記デッドタイムにおいて、前記共振インダクタと前記第１〜第８のスイッチング素子のそれぞれに並列に存在する容量との共振回路には、前記共振インダクタに流れる負荷電流と前記トランスの励磁電流とによる共振電流が流れ、
前記制御部は、前記デッドタイムにおいて、前記負荷電流によって発生する前記共振電流が前記励磁電流によって発生する前記共振電流を打ち消す電流値となるタイミングに、前記第１〜第８のスイッチング素子の各ターンオフ動作を行う
ことを特徴とする双方向ＤＣ／ＤＣコンバータ。
前記負荷電流を計測する電流計測部を備え、
前記制御部は、前記電流計測部による前記負荷電流の計測値が所定の閾値となった場合に、前記第１〜第８のスイッチング素子の各ターンオフ動作を行う
ことを特徴とする請求項１記載の双方向ＤＣ／ＤＣコンバータ。
前記制御部は、前記負荷電流によって発生する前記共振電流が前記励磁電流によって発生する前記共振電流を打ち消す電流値となった場合に、前記第１〜第８のスイッチング素子の各ターンオフを行うように、前記共振インダクタのインダクタンス、前記共振コンデンサの容量、前記デッドタイムを設定したことを特徴とする請求項１記載の双方向ＤＣ／ＤＣコンバータ。