JP7472818B2 - 電力変換装置 - Google Patents

Description

本発明は、電力変換装置に関する。

従来から、１次側巻線及び２次側巻線を有するトランスを備えた電力変換装置が知られている（例えば特許文献１参照）。特許文献１に記載の電力変換装置は、複数の１次側スイッチング素子を有する１次側フルブリッジ回路と、複数の２次側スイッチング素子を有する２次側フルブリッジ回路と、各スイッチング素子を制御する制御回路と、を備える。

特開２０１８－２６９６１号公報

このような電力変換装置においては、位相差を制御することにより、ソフトスイッチングを実現しつつ、２次側フルブリッジ回路から出力される出力電力を制御することができる。一方、上記電力変換装置においては、出力電力を小さくしようとすると、ソフトスイッチングが実現できなかったり、制御が複雑となったりするおそれがある。

上記課題を解決する電力変換装置は、１次側巻線及び２次側巻線を有するトランスと、前記１次側巻線に接続された回路であって、複数の１次側スイッチング素子を有する１次側フルブリッジ回路と、前記２次側巻線に接続された回路であって、複数の２次側スイッチング素子を有する２次側フルブリッジ回路と、前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を制御する制御回路と、を備え、前記制御回路は、前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を制御する制御モードとして、前記１次側フルブリッジ回路に入力される入力電圧と前記２次側フルブリッジ回路から出力される出力電圧とのうち、高い方の電圧に対応するフルブリッジ回路をＰＷＭ制御する片側ＰＷＭ制御モードを有し、前記片側ＰＷＭ制御モードは、前記２次側巻線に流れる電流がゼロとなるゼロ電流期間を含むように複数のスイッチングパターンを順次切り替えることにより、電力変換を行う不連続モードを含む。

かかる構成によれば、出力電力が小さい場合には、制御モードを、２次側巻線に流れる電流がゼロとなるゼロ電流期間を含むように複数のスイッチングパターンを順次切り替える不連続モードに設定することにより、出力電力を小さくしつつ、ソフトスイッチングを行うことができる。

上記電力変換装置について、前記片側ＰＷＭ制御モードは、前記出力電圧が前記入力電圧よりも高い場合に前記２次側フルブリッジ回路をＰＷＭ制御する２次側ＰＷＭ制御モードを含み、前記複数の２次側スイッチング素子のうち、少なくとも３つのスイッチング素子をＯＦＦ状態にすることで前記２次側巻線に流れる電流をゼロにしてもよい。

かかる構成によれば、制御モードを２次側ＰＷＭ制御モードに設定することにより、出力電圧が入力電圧よりも高い状況において、２次側フルブリッジ回路からの出力電力を小さくしつつ、ソフトスイッチングを行うことができる。

上記電力変換装置について、前記片側ＰＷＭ制御モードは、前記入力電圧が前記出力電圧よりも高い場合に前記１次側フルブリッジ回路をＰＷＭ制御する１次側ＰＷＭ制御モードを含み、前記複数の１次側スイッチング素子のうち少なくとも３つのスイッチング素子をＯＦＦ状態にすることで前記２次側巻線に流れる電流をゼロにしてもよい。

かかる構成によれば、制御モードを１次側ＰＷＭ制御モードに設定することにより、入力電圧が出力電圧よりも高い状況において、２次側フルブリッジ回路からの出力電力を小さくしつつ、ソフトスイッチングを行うことができる。

上記電力変換装置について、前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子に対して並列に接続された複数のコンデンサを備えていてもよい。
かかる構成によれば、各スイッチング素子のスイッチングが行われる際にコンデンサの充放電が行われることにより、スイッチング損失を低減することができる。

上記電力変換装置について、前記制御回路は、前記制御モードとして、前記複数の１次側スイッチング素子のデューティ比と前記複数の２次側スイッチング素子のデューティ比とが同一に設定された通常モードを有し、前記制御回路は、前記２次側フルブリッジ回路からの出力電流が第１出力電流である場合には前記制御モードを前記通常モードに設定し、前記２次側フルブリッジ回路からの出力電流が前記第１出力電流よりも小さい第２出力電流である場合には前記制御モードを前記片側ＰＷＭ制御モードに設定してもよい。

かかる構成によれば、出力電流の大きさに基づいて通常モードと片側ＰＷＭ制御モードとを切り替えることにより、ソフトスイッチング可能な出力電流の範囲を広くすることができる。

本発明によれば、出力電力が小さい場合であってもソフトスイッチングを行うことができる。

電力変換装置の回路構成の概略を示す図。 連続モードのスイッチングパターンの一例を示す図。 不連続モードのスイッチングパターンの一例を示す図。 不連続モードにおける各電流、電圧の推移の一例を示す図。 通常モード、連続モード、及び不連続モードの設定されている電流電圧範囲の一例を示す図。

以下、電力変換装置の一実施形態について説明する。
図１に示すように、電源システム１００は、直流電源１１０と、負荷１２０と、電力変換装置１０と、を備える。直流電源１１０は、直流電圧を出力する電圧源である。負荷１２０は、例えば、直流電力を充放電可能な蓄電装置であり、一例としては二次電池である。二次電池とは、例えば、リチウムイオン蓄電池や鉛蓄電池である。

電力変換装置１０は、いわゆるデュアルアクティブブリッジ方式のＤＣ／ＤＣコンバータである。電力変換装置１０は、直流電源１１０と負荷１２０との間に設けられている。電力変換装置１０は、直流電源１１０の電力を変換して負荷１２０に出力可能である。また、電力変換装置１０は、負荷１２０の電力を変換して直流電源１１０に出力可能である。以下の説明では、１次側を入力、２次側を出力として取り扱う。すなわち、電力変換装置１０は、直流電源１１０から入力された直流電圧を変換して負荷１２０に出力するものとする。電力変換装置１０は、トランス２０と、１次側フルブリッジ回路３０と、２次側フルブリッジ回路４０と、制御回路５０と、を備える。

トランス２０は、磁性体のコア２１と、コア２１に巻きつけられた１次側巻線２２及び２次側巻線２３と、を有する。すなわち、トランス２０は、所謂絶縁型である。トランス２０は、リアクトルＬを有する。リアクトルＬは、チョークコイルなどの素子であってもよいし、１次側巻線２２及び２次側巻線２３の漏れインダクタンスであってもよい。

１次側フルブリッジ回路３０は、複数の１次側スイッチング素子として、第１スイッチング素子Ｑ１と、第２スイッチング素子Ｑ２と、第３スイッチング素子Ｑ３と、第４スイッチング素子Ｑ４と、を有する。また、１次側フルブリッジ回路３０は、複数の１次側ダイオードＤ１～Ｄ４と、複数の１次側コンデンサＣ１～Ｃ４と、を有する。

本実施形態では、１次側スイッチング素子Ｑ１～Ｑ４としてｎ型のＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistorが用いられているが、ｐ型のＭＯＳＦＥＴやＩＧＢＴ：Insulated Gate Bipolar Transistor等の他のスイッチング素子を用いてもよい。４つの１次側スイッチング素子Ｑ１～Ｑ４は、第１レグ３１と、第２レグ３２とを構成する。第１レグ３１は、第１スイッチング素子Ｑ１のソースと第２スイッチング素子Ｑ２のドレインとを第１接続線３３で接続した直列接続体である。第２レグ３２は、第３スイッチング素子Ｑ３のソースと第４スイッチング素子Ｑ４のドレインとを第２接続線３４で接続した直列接続体である。第１レグ３１及び第２レグ３２は、互いに並列に接続されるように１次側端子３５，３６に接続されている。このとき、第１スイッチング素子Ｑ１及び第３スイッチング素子Ｑ３が上アームを構成し、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４が下アームを構成する。すなわち、１次側フルブリッジ回路３０は、１次側端子３５，３６に接続されているといえる。

１次側ダイオードＤ１～Ｄ４及び１次側コンデンサＣ１～Ｃ４は、それぞれ１次側スイッチング素子Ｑ１～Ｑ４に並列接続されている。１次側ダイオードＤ１～Ｄ４は、寄生ダイオードであってもよいし、素子であってもよい。１次側ダイオードＤ１～Ｄ４は、１次側スイッチング素子Ｑ１～Ｑ４に対して逆接続されている。１次側コンデンサＣ１～Ｃ４は、寄生容量、素子、あるいは寄生容量と素子の組み合わせであってもよい。

１次側フルブリッジ回路３０の第１接続線３３及び第２接続線３４は、それぞれ１次側巻線２２に接続されている。そのため、１次側巻線２２には、第２接続線３４と第１接続線３３との電位差と等しい電圧Ｖ１が印加される。以下の説明では、１次側巻線２２に印加される電圧Ｖ１を「１次側電圧Ｖ１」と称することがある。なお、１次側電圧Ｖ１は、第１接続線３３の電位が第２接続線３４の電位より高い場合を正とする。

なお、直流電源１１０は、１次側端子３５，３６に接続されている。したがって、１次側フルブリッジ回路３０は、１次側端子３５，３６を介して直流電源１１０に接続される。

１次側電圧センサ３７は、１次側フルブリッジ回路３０に入力される入力電圧Ｖｉｎを測定するための電圧計である。１次側電圧センサ３７は、１次側フルブリッジ回路３０に対して並列となるように１次側端子３５，３６に接続されている。

１次側電流センサ３８は、直流電源１１０から１次側フルブリッジ回路３０への入力電流Ｉｉｎを測定するための電流計である。１次側電流センサ３８としては、シャント抵抗、ホール素子など任意の形態を採用することができる。

２次側フルブリッジ回路４０は、複数の２次側スイッチング素子として、第５スイッチング素子Ｑ５と、第６スイッチング素子Ｑ６と、第７スイッチング素子Ｑ７と、第８スイッチング素子Ｑ８と、を有する。また、２次側フルブリッジ回路４０は、複数の２次側ダイオードＤ５～Ｄ８と、複数の２次側コンデンサＣ５～Ｃ８と、を有する。

本実施形態では、２次側スイッチング素子Ｑ５～Ｑ８としてｎ型のＭＯＳＦＥＴが用いられているが、ｐ型のＭＯＳＦＥＴやＩＧＢＴ等の他のスイッチング素子を用いてもよい。４つの２次側スイッチング素子Ｑ５～Ｑ８は、第３レグ４１と、第４レグ４２とを構成する。第３レグ４１は、第５スイッチング素子Ｑ５のソースと第６スイッチング素子Ｑ６のドレインとを第３接続線４３で接続した直列接続体である。第４レグ４２は、第７スイッチング素子Ｑ７のソースと第８スイッチング素子Ｑ８のドレインとを第４接続線４４で接続した直列接続体である。第３レグ４１及び第４レグ４２は、互いに並列に接続されるように２次側端子４５，４６に接続されている。このとき、第５スイッチング素子Ｑ５及び第７スイッチング素子Ｑ７が上アームを構成し、第６スイッチング素子Ｑ６及び第８スイッチング素子Ｑ８が下アームを構成する。すなわち、２次側フルブリッジ回路４０は、２次側端子４５，４６に接続されているといえる。

２次側ダイオードＤ５～Ｄ８及び２次側コンデンサＣ５～Ｃ８は、それぞれ２次側スイッチング素子Ｑ５～Ｑ８に並列接続されている。２次側ダイオードＤ５～Ｄ８は、寄生ダイオードであってもよいし、素子であってもよい。２次側ダイオードＤ５～Ｄ８は、２次側スイッチング素子Ｑ５～Ｑ８に対して逆接続されている。２次側コンデンサＣ５～Ｃ８は、寄生容量、素子、あるいは寄生容量と素子の組み合わせであってもよい。したがって、複数のコンデンサＣ１～Ｃ８は、それぞれ、複数の１次側スイッチング素子Ｑ１～Ｑ４及び複数の２次側スイッチング素子Ｑ５～Ｑ８に対して並列に接続されている。

２次側フルブリッジ回路４０の第３接続線４３及び第４接続線４４は、それぞれ２次側巻線２３に接続されている。そのため、２次側巻線２３には、第３接続線４３と第４接続線４４との電位差と等しい電圧Ｖ２が印加される。以下の説明では、２次側巻線２３に印加される電圧Ｖ２を「２次側電圧Ｖ２」と称することがある。なお、２次側電圧Ｖ２は、第３接続線４３の電位が第４接続線４４の電位より高い場合を正とする。なお、負荷１２０は、２次側端子４５，４６に接続されている。したがって、２次側フルブリッジ回路４０は、２次側端子４５，４６を介して負荷１２０に接続される。

２次側電圧センサ４７は、２次側フルブリッジ回路４０から出力される出力電圧Ｖｏｕｔを測定するための電圧計である。２次側電圧センサ４７は、２次側フルブリッジ回路４０に対して並列となるように２次側端子４５，４６に接続されている。

２次側電流センサ４８は、２次側フルブリッジ回路４０から出力される出力電流Ｉｏｕｔを測定するための電流計である。２次側電流センサ４８としては、シャント抵抗、ホール素子など任意の形態を採用することができる。

制御回路５０は、１次側電圧センサ３７から入力電圧Ｖｉｎを、２次側電圧センサ４７から出力電圧Ｖｏｕｔを、それぞれ取得する。また、制御回路５０は、負荷１２０から要求される電力に応じて、複数の１次側スイッチング素子Ｑ１～Ｑ４及び複数の２次側スイッチング素子Ｑ５～Ｑ８を制御する。なお、制御回路５０の具体的なハードウェア構成は任意である。例えば、制御回路５０は、電圧の取得及びスイッチング制御を行うための専用のハードェア回路を有する構成でもよいし、電圧の取得及びスイッチング制御を行うための制御プログラムや必要な情報が記憶されたメモリと、制御プログラムに基づいて電圧の取得及びスイッチング制御を行うＣＰＵとを有する構成でもよい。本実施形態では、１次側スイッチング素子Ｑ１～Ｑ４及び２次側スイッチング素子Ｑ５～Ｑ８は、ともに所定の周期Ｔ１でスイッチング制御される。

次に、１次側スイッチング素子Ｑ１～Ｑ４及び２次側スイッチング素子Ｑ５～Ｑ８を制御する制御モードについて説明する。以下の説明では、各ダイオードＤ１～Ｄ８をそれぞれ「第ｎダイオードＤｎ」と、各コンデンサＣ１～Ｃ８をそれぞれ「第ｎコンデンサＣｎ」と称することがある。なお、ｎは１～８の自然数である。なお、以下では、説明の簡略化のため、各スイッチング素子Ｑ１～Ｑ８のデューティ比は、特に明示しない限り０．５であるものとして取り扱う。

制御回路５０は、複数の１次側スイッチング素子Ｑ１～Ｑ４及び複数の２次側スイッチング素子Ｑ５～Ｑ８を制御する制御モードとして、通常モードＭ１と、片側ＰＷＭ制御モードＭ２と、を有している。

通常モードＭ１とは、複数の１次側スイッチング素子Ｑ１～Ｑ４のデューティ比と複数の２次側スイッチング素子Ｑ５～Ｑ８のデューティ比とが同一に設定された制御モードである。具体的には、制御回路５０は、１次側フルブリッジ回路３０において、スイッチング素子Ｑ１，Ｑ４がＯＮ状態、スイッチング素子Ｑ２，Ｑ３がＯＦＦ状態の組み合わせのスイッチングパターンと、スイッチング素子Ｑ１，Ｑ４がＯＦＦ状態、スイッチング素子Ｑ２，Ｑ３がＯＮ状態の組み合わせのスイッチングパターンとを交互に切り替える。

制御回路５０は、２次側フルブリッジ回路４０において、スイッチング素子Ｑ５，Ｑ８がＯＮ状態、スイッチング素子Ｑ６，Ｑ７がＯＦＦ状態の組み合わせのスイッチングパターンと、スイッチング素子Ｑ５，Ｑ８がＯＦＦ状態、スイッチング素子Ｑ６，Ｑ７がＯＮ状態の組み合わせのスイッチングパターンとを交互に切り替える。

制御回路５０は、通常モードＭ１において、上記スイッチングパターンを順次切り替える動作を１単位として、当該動作を周期的に行うことにより、電力変換を行う。なお、スイッチングパターンが切り替わる際にデッドタイムが設けられていてもよい。他の制御モードにおけるスイッチングパターンの切り替わりについても同様である。

制御回路５０は、通常モードＭ１では、１次側フルブリッジ回路３０と２次側フルブリッジ回路４０との間の位相差を制御する。これにより、電力変換装置１０は、出力電流Ｉｏｕｔが第１閾値電流Ｂ１以上である範囲内において、ソフトスイッチングを行いつつ適切な電力を出力することができる。

例えば、制御モードが通常モードＭ１に設定されている場合、制御回路５０は、要求された出力電力Ｐｏｕｔに対応する出力電流Ｉｏｕｔを導出する。そして、制御回路５０は、導出された出力電流Ｉｏｕｔに基づいて、位相差を導出する。制御回路５０は、１次側フルブリッジ回路３０と２次側フルブリッジ回路４０とで、導出された位相差が生じるように上記スイッチングパターンで各スイッチング素子Ｑ１～Ｑ８を制御する。これにより、電力変換装置１０は、出力電流Ｉｏｕｔが第１閾値電流Ｂ１以上である範囲内において、ソフトスイッチングを実現しつつ、要求された出力電力Ｐｏｕｔに対応する出力電流Ｉｏｕｔを出力することができる。また、これにより、要求された出力電力Ｐｏｕｔが２次側フルブリッジ回路４０から出力される。第１閾値電流Ｂ１については後述する。

片側ＰＷＭ制御モードＭ２は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとのうち、高い方の電圧に対応するフルブリッジ回路をＰＷＭ制御する制御モードである。片側ＰＷＭ制御モードＭ２は、２次側ＰＷＭ制御モードＭ３を含む。２次側ＰＷＭ制御モードＭ３は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも高い場合に２次側フルブリッジ回路４０をＰＷＭ制御する制御モードである。なお、片側ＰＷＭ制御モードＭ２における１次側スイッチング素子Ｑ１～Ｑ４のスイッチング制御は、通常モードＭ１と同様である。

本実施形態では、２次側ＰＷＭ制御モードＭ３は、連続モードＭ４と、不連続モードＭ５と、を含む。
図２に示すように、連続モードＭ４では、各スイッチング素子Ｑ１～Ｑ８のスイッチングパターンとして、第１パターンＰ１、第２パターンＰ２、第３パターンＰ３、第４パターンＰ４、第５パターンＰ５、及び第６パターンＰ６が設定されている。なお、以下の説明では、各スイッチング素子Ｑ１～Ｑ８のスイッチングパターンを単に「スイッチングパターン」と称することがある。

例えば、第１パターンＰ１は、スイッチング素子Ｑ１，Ｑ４，Ｑ６，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ８がＯＦＦ状態のスイッチングパターンである。

第２パターンＰ２は、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ８がＯＦＦ状態のスイッチングパターンである。
第３パターンＰ３は、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ７がＯＦＦ状態のスイッチングパターンである。

第４パターンＰ４は、スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ４，Ｑ６，Ｑ７がＯＦＦ状態のスイッチングパターンである。
第５パターンＰ５は、スイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ７がＯＦＦ状態のスイッチングパターンである。

第６パターンＰ６は、スイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ８がＯＦＦ状態のスイッチングパターンである。
制御回路５０は、連続モードＭ４において、スイッチングパターンを、Ｐ１→Ｐ２→Ｐ３→Ｐ４→Ｐ５→Ｐ６の順に順次切り替える動作を１単位として、当該動作を周期的に行うことにより、電力変換を行う。

ここで、連続モードＭ４にて設定される第２パターンＰ２及び第５パターンＰ５では、２次側巻線２３に流れる電流が２次側フルブリッジ回路４０内を還流するため、出力電流Ｉｏｕｔがゼロとなる。

一方、連続モードＭ４にて設定される各スイッチングパターンＰ１～Ｐ６は、２次側電流ＩＳがゼロになる期間を含まないように設定されている。すなわち、連続モードＭ４は、２次側電流ＩＳがゼロになる期間を含まないように設定された制御モードである。このため、連続モードＭ４では、２次側電流ＩＳがゼロに維持される期間がない。換言すれば、連続モードＭ４にて設定される各スイッチングパターンＰ１～Ｐ６には、２次側フルブリッジ回路４０からの２次側電流ＩＳがゼロに維持されるスイッチングパターンが含まれていない。

なお、２次側電流ＩＳとは、２次側巻線２３に流れる電流である。２次側電流ＩＳの方向は、２次側巻線２３を介して第４接続線４４から第３接続線４３に向かう方向を正とする。

制御回路５０は、連続モードＭ４では、１次側フルブリッジ回路３０と２次側フルブリッジ回路４０との位相差及び２次側スイッチング素子Ｑ５～Ｑ８のデューティ比を制御することにより、各スイッチングパターンＰ１～Ｐ６の設定期間を制御することができる。そして、制御回路５０が位相差及びデューティ比を制御することにより、電力変換装置１０は、出力電流Ｉｏｕｔが第２閾値電流Ｂ２以上であって第１閾値電流Ｂ１未満の範囲内においてソフトスイッチングを行いつつ適切な電力を出力することができる。第２閾値電流Ｂ２は、第１閾値電流Ｂ１よりも小さい。

例えば、制御モードが連続モードＭ４に設定されている場合、制御回路５０は、要求された出力電力Ｐｏｕｔに対応する出力電流Ｉｏｕｔを導出し、その導出された出力電流Ｉｏｕｔに基づいて位相差を導出する。そして、制御回路５０は、当該位相差が設定された条件下においてソフトスイッチングを行うことができるデューティ比を導出する。

制御回路５０は、１次側フルブリッジ回路３０と２次側フルブリッジ回路４０とで導出された位相差が生じるように且つ導出されたデューティ比で、各スイッチング素子Ｑ１～Ｑ８を上記スイッチングパターンＰ１～Ｐ６にて制御する。これにより、電力変換装置１０は、出力電流Ｉｏｕｔが第２閾値電流Ｂ２以上であって第１閾値電流Ｂ１未満の範囲内において、ソフトスイッチングを実現しつつ、要求された出力電力Ｐｏｕｔを出力することができる。第２閾値電流Ｂ２については後述する。

図３に示すように、不連続モードＭ５では、スイッチングパターンとして、第７パターンＰ７、第８パターンＰ８、第９パターンＰ９、第１０パターンＰ１０、第１１パターンＰ１１、及び第１２パターンＰ１２が設定されている。

例えば、第７パターンＰ７は、スイッチング素子Ｑ１，Ｑ４，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ６，Ｑ８がＯＦＦ状態のスイッチングパターンである。

第８パターンＰ８は、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ７がＯＦＦ状態のスイッチングパターンである。
第９パターンＰ９は、スイッチング素子Ｑ１，Ｑ４，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ６，Ｑ７がＯＦＦ状態のスイッチングパターンである。

第１０パターンＰ１０は、スイッチング素子Ｑ２，Ｑ３，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ６，Ｑ７がＯＦＦ状態のスイッチングパターンである。

第１１パターンＰ１１は、スイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ８がＯＦＦ状態のスイッチングパターンである。

第１２パターンＰ１２は、スイッチング素子Ｑ２，Ｑ３，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ６，Ｑ８がＯＦＦ状態のスイッチングパターンである。

制御回路５０は、スイッチングパターンをＰ７→Ｐ８→Ｐ９→Ｐ１０→Ｐ１１→Ｐ１２の順に順次切り替える動作を１単位として、当該動作を周期的に行うことにより、電力変換を行う。また、制御回路５０は、１次側フルブリッジ回路３０及び２次側フルブリッジ回路４０の位相差及び２次側スイッチング素子Ｑ５～Ｑ８のデューティ比を制御することにより、各スイッチングパターンＰ７～Ｐ１２の設定期間を制御することができる。これにより、制御回路５０は、出力電流Ｉｏｕｔが第２閾値電流Ｂ２未満の範囲内で、ソフトスイッチングを実現しつつ出力電流Ｉｏｕｔを制御することができる。

例えば、制御モードが不連続モードＭ５に設定されている場合、制御回路５０は、要求された出力電力Ｐｏｕｔに対応する出力電流Ｉｏｕｔを導出し、その導出された出力電流Ｉｏｕｔに基づいて位相差を導出する。そして、制御回路５０は、当該位相差が設定された条件下においてソフトスイッチングを行うことができるデューティ比を導出する。

制御回路５０は、１次側フルブリッジ回路３０と２次側フルブリッジ回路４０とで導出された位相差が生じるように且つ導出されたデューティ比で、各スイッチング素子Ｑ１～Ｑ８を上記スイッチングパターンＰ７～Ｐ１２にて制御する。これにより、電力変換装置１０は、出力電流Ｉｏｕｔが第２閾値電流Ｂ２未満の範囲内で、ソフトスイッチングを実現しつつ、要求された出力電力Ｐｏｕｔを出力することができる。

以下、不連続モードＭ５の制御の詳細について、不連続モードＭ５における１次側電圧Ｖ１、２次側電圧Ｖ２、１次側電流ＩＬ、及び２次側電流ＩＳの推移とともに説明する。なお、１次側電流ＩＬとは、１次側巻線２２に流れる電流である。１次側電流ＩＬの方向は、１次側巻線２２を介して第１接続線３３から第２接続線３４に向かう方向を正とする。

ここで、１次側電流ＩＬの一部は、コア２１を磁化させるための励磁電流ＩＥとなる場合がある。そのため、１次側電流ＩＬと２次側電流ＩＳは、必ずしも一致するとは限らず、ＩＳ＝ＩＬ－ＩＥとなる。

以下の説明では、説明の簡略化のため、１次側端子３５の電位をＶｉｎ、２次側端子４５の電位をＶｏｕｔ、１次側端子３６の電位及び２次側端子４６の電位を０とする。また、第７パターンＰ７の開始時において、１次側電流ＩＬは負であり、２次側電流ＩＳはゼロであるものとする。

図４に示すように、制御回路５０は、不連続モードＭ５において、スイッチングパターンを第７パターンＰ７に設定する。このとき、１次側電圧Ｖ１＝Ｖｉｎとなる。１次側巻線２２に正の電圧が印加されることにより、１次側電流ＩＬが増加する。

スイッチングパターンが第７パターンＰ７に設定されている場合、１次側電流ＩＬの増加に伴い、２次側電流ＩＳがゼロから増加する。
このとき、２次側電流ＩＳは、第５ダイオードＤ５に対して順方向の電流となる。これにより、第５ダイオードＤ５がＯＮ状態となるため、第３レグ４１の電位はＶｏｕｔとなる。そして、第７パターンＰ７では第７スイッチング素子Ｑ７がＯＮ状態なので、第４レグ４２の電位もまたＶｏｕｔとなる。したがって、２次側電圧Ｖ２はゼロとなる。２次側電流ＩＳは、第５ダイオードＤ５と第７スイッチング素子Ｑ７とを順に流れて２次側巻線２３に還流する。これに伴い、出力電流Ｉｏｕｔがゼロとなる。

なお、第７パターンＰ７は、複数の２次側スイッチング素子Ｑ５～Ｑ８のうち、少なくとも３つのスイッチング素子（詳細にはスイッチング素子Ｑ５，Ｑ６，Ｑ８）をＯＦＦ状態にするスイッチングパターンである。

不連続モードＭ５におけるソフトスイッチング条件は、２次側電流ＩＳが第１目標電流Ｉｘ以上となっている状態でスイッチングパターンが第７パターンＰ７から第８パターンＰ８へと切り替わることを含む。

この点、本実施形態の制御回路５０は、２次側電流ＩＳが第１目標電流Ｉｘ以上となるように第７パターンＰ７の設定期間を調整する。具体的には、制御回路５０は、２次側電流ＩＳが第１目標電流Ｉｘ以上となったときにスイッチングパターンが第７パターンＰ７から第８パターンＰ８に切り替わるように、位相差及びデューティ比を制御する。これにより、図４に示すように、２次側電流ＩＳが第１目標電流Ｉｘ以上となってから、スイッチングパターンが第７パターンＰ７から第８パターンＰ８に切り替わるため、ソフトスイッチング条件の１つを満たす。

なお、第１目標電流Ｉｘとは、励磁電流ＩＥで２次側コンデンサＣ５～Ｃ８の充放電を行うために必要な最小の電流である。
第８パターンＰ８では、１次側電圧Ｖ１＝Ｖｉｎ、２次側電圧Ｖ２＝Ｖｏｕｔとなる。２次側ＰＷＭ制御モードＭ３では、入力電圧Ｖｉｎは出力電圧Ｖｏｕｔより低いため、通常モードＭ１と同様に、１次側電流ＩＬ及び２次側電流ＩＳは減少する。

制御回路５０は、２次側電流ＩＳがゼロになる前に、スイッチングパターンを第８パターンＰ８から第９パターンＰ９に切り替える。
第９パターンＰ９では、２次側電流ＩＳがゼロより大きい場合には第５ダイオードＤ５に順方向電流が流れるため、第５ダイオードＤ５はＯＮ状態となる。このとき、２次側電圧Ｖ２＝Ｖｏｕｔとなる。入力電圧Ｖｉｎは出力電圧Ｖｏｕｔより低いため、２次側電流ＩＳは減少する。

しかし、２次側電流ＩＳがゼロとなると第５ダイオードＤ５に順方向電流が流れなくなるため、第５ダイオードＤ５はＯＦＦ状態となる。これにより、第３接続線４３は２次側端子４５と切り離される。このとき、１次側電圧Ｖ１が２次側巻線２３に伝わることにより、２次側電圧Ｖ２＝Ｖｉｎとなる。したがって、第９パターンＰ９において、２次側電流ＩＳの減少はゼロで止まる。これに伴い、出力電流Ｉｏｕｔがゼロとなる。

つまり、本実施形態において、第９パターンＰ９は、２次側電流ＩＳがゼロとなるゼロ電流期間Ｔ２を含む。
このとき、励磁電流ＩＥの寄与により、１次側電流ＩＬは増大する。

なお、第９パターンＰ９は、複数の２次側スイッチング素子Ｑ５～Ｑ８のうち、少なくとも３つのスイッチング素子（詳細にはスイッチング素子Ｑ５，Ｑ６，Ｑ７）をＯＦＦ状態にするスイッチングパターンである。

不連続モードＭ５におけるソフトスイッチング条件は、１次側電流ＩＬが第２目標電流Ｉｙ以上となっている状態でスイッチングパターンが第９パターンＰ９から第１０パターンＰ１０へと切り替わることを含む。

この点、本実施形態の制御回路５０は、１次側電流ＩＬが第２目標電流Ｉｙ以上となるように第９パターンＰ９の設定期間を調整する。具体的には、制御回路５０は、１次側電流ＩＬが第２目標電流Ｉｙ以上となったときにスイッチングパターンが第９パターンＰ９から第１０パターンＰ１０に切り替わるように、位相差及びデューティ比を制御する。これにより、図４に示すように、１次側電流ＩＬが第２目標電流Ｉｙ以上となってから、スイッチングパターンが第９パターンＰ９から第１０パターンＰ１０に切り替わるため、ソフトスイッチング条件の１つを満たす。

なお、第２目標電流Ｉｙとは、励磁電流ＩＥを含む１次側電流ＩＬで１次側コンデンサＣ１～Ｃ４を充放電する際に必要な最小の電流である。
第１０パターンＰ１０では、１次側電圧Ｖ１がＶｉｎから－Ｖｉｎへと反転することにより、１次側電流ＩＬが減少する。１次側巻線２２と２次側巻線２３との磁気結合によって、１次側電流ＩＬの減少に伴い、２次側電流ＩＳがゼロから減少しようとする。このとき、２次側電流ＩＳが第６ダイオードＤ６に対して順方向電流となるため、第６ダイオードＤ６がＯＮ状態となる。これにより、２次側巻線２３、第４接続線４４、第８スイッチング素子Ｑ８、第６ダイオードＤ６、第３接続線４３、という電流経路が形成される。第３接続線４３、第４接続線４４の電位はともに２次側端子４６と等しいため、２次側電圧Ｖ２はゼロとなる。結果として、２次側電流ＩＳがゼロから減少する。このとき、２次側巻線２３から負荷１２０への電流経路が形成されないため、出力電流Ｉｏｕｔはゼロとなる。

そして、第１０パターンＰ１０は、複数の２次側スイッチング素子Ｑ５～Ｑ８のうち、少なくとも３つのスイッチング素子（詳細にはスイッチング素子Ｑ５，Ｑ６，Ｑ７）をＯＦＦ状態にするスイッチングパターンである。

不連続モードＭ５におけるソフトスイッチング条件は、２次側電流ＩＳ≦－Ｉｘとなっている状態でスイッチングパターンが第１０パターンＰ１０から第１１パターンＰ１１へと切り替わることを含む。

この点、本実施形態の制御回路５０は、２次側電流ＩＳ≦－Ｉｘとなるように第１０パターンＰ１０の設定期間を調整する。具体的には、制御回路５０は、２次側電流ＩＳ≦－Ｉｘとなったときにスイッチングパターンが第１０パターンＰ１０から第１１パターンＰ１１に切り替わるように、位相差及びデューティ比を制御する。これにより、図４に示すように、２次側電流ＩＳ≦－Ｉｘとなってから、スイッチングパターンが第１０パターンＰ１０から第１１パターンＰ１１に切り替わるため、ソフトスイッチング条件の１つを満たす。

第１１パターンＰ１１では、１次側電圧Ｖ１＝－Ｖｉｎ、２次側電圧Ｖ２＝－Ｖｏｕｔとなる。２次側ＰＷＭ制御モードＭ３では、入力電圧Ｖｉｎは出力電圧Ｖｏｕｔより低いため、通常モードＭ１と同様に、１次側電流ＩＬ及び２次側電流ＩＳは増加する。

制御回路５０は、２次側電流ＩＳがゼロになる前に、スイッチングパターンを第１１パターンＰ１１から第１２パターンＰ１２に切り替える。
第１２パターンＰ１２では、２次側電流ＩＳがゼロより小さい場合には第６ダイオードＤ６に順方向電流が流れるため、第６ダイオードＤ６はＯＮ状態となる。このとき、２次側電圧Ｖ２＝－Ｖｏｕｔとなる。入力電圧Ｖｉｎは出力電圧Ｖｏｕｔより低いため、２次側電流ＩＳは増加する。しかし、２次側電流ＩＳがゼロとなると第６ダイオードＤ６に順方向電流が流れなくなるため、第６ダイオードＤ６はＯＦＦ状態となる。これにより、第３接続線４３は２次側端子４５と切り離される。このとき、１次側電圧Ｖ１が２次側巻線２３に伝わることにより、２次側電圧Ｖ２＝－Ｖｉｎとなる。したがって、第１２パターンＰ１２において、２次側電流ＩＳの増加はゼロで止まる。これに伴い、出力電流Ｉｏｕｔがゼロとなる。

つまり、本実施形態において、第１２パターンＰ１２は、２次側電流ＩＳがゼロとなるゼロ電流期間Ｔ２を含む。このとき、励磁電流ＩＥの寄与により、１次側電流ＩＬは減少する。

なお、本実施形態において、第１２パターンＰ１２は、複数の２次側スイッチング素子Ｑ５～Ｑ８のうち、少なくとも３つのスイッチング素子（詳細にはスイッチング素子Ｑ５，Ｑ６，Ｑ７）をＯＦＦ状態にするスイッチングパターンである。

不連続モードＭ５におけるソフトスイッチング条件は、１次側電流ＩＬ≦－Ｉｙとなっている状態でスイッチングパターンが第１２パターンＰ１２から第７パターンＰ７へと切り替わることを含む。

この点、本実施形態の制御回路５０は、１次側電流ＩＬ≦－Ｉｙとなるように第１２パターンＰ１２の設定期間を調整する。具体的には、制御回路５０は、１次側電流ＩＬ≦－Ｉｙとなったときにスイッチングパターンが第１２パターンＰ１２から第７パターンＰ７に切り替わるように、位相差及びデューティ比を制御する。これにより、図４に示すように、１次側電流ＩＬ≦－Ｉｙとなってから、スイッチングパターンが第１２パターンＰ１２から第７パターンＰ７に切り替わるため、ソフトスイッチング条件の１つを満たす。

不連続モードＭ５にて設定される第７パターンＰ７及び第１０パターンＰ１０では、連続モードＭ４にて設定される第２パターンＰ２及び第５パターンＰ５と同様に、２次側電流ＩＳが２次側フルブリッジ回路４０内を還流することにより、出力電流Ｉｏｕｔがゼロとなっている。

一方、不連続モードＭ５にて設定される第９パターンＰ９及び第１２パターンＰ１２では、２次側電流ＩＳがゼロとなることに伴い、出力電流Ｉｏｕｔがゼロとなっている。すなわち、不連続モードＭ５では、連続モードＭ４とは異なり、２次側電流ＩＳがゼロとなるゼロ電流期間Ｔ２が含まれている。これにより、不連続モードＭ５では連続モードＭ４よりも出力電流Ｉｏｕｔがゼロとなる期間を増やすことができる。

なお、図４に示すように、２次側ＰＷＭ制御モードＭ３では、２次側巻線２３に印加される電圧Ｖ１は正、負、又はゼロとなる一方、１次側巻線２２に印加される電圧Ｖ１は正又は負である。このため、２次側ＰＷＭ制御モードＭ３は、２次側巻線２３に印加される電圧Ｖ２が正、負、又はゼロとなり、且つ、１次側巻線２２に印加される電圧Ｖ１が正又は負となる制御モードとも言える。

図５に示すように、制御回路５０は、要求された出力電力Ｐｏｕｔに基づいて、制御モードを制御する。制御回路５０は、出力電流Ｉｏｕｔが第１出力電流Ｉ１である場合には制御モードを通常モードＭ１に設定する。第１出力電流Ｉ１とは、通常モードＭ１でのソフトスイッチングが可能な出力電流Ｉｏｕｔである。本実施形態では、第１出力電流Ｉ１は、第１閾値電流Ｂ１以上である。

図５に示すように、第１閾値電流Ｂ１は、入出力電圧比Ｖｏｕｔ／Ｖｉｎに依存するパラメータである。入出力電圧比Ｖｏｕｔ／Ｖｉｎとは、入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの比であり、例えば出力電圧Ｖｏｕｔを入力電圧Ｖｉｎで除算した値である。詳細には、第１閾値電流Ｂ１は、入出力電圧比Ｖｏｕｔ／Ｖｉｎが大きくなるほど大きくなる。また、第１閾値電流Ｂ１は、周期Ｔ１及びリアクトルＬにも依存する。通常モードＭ１は、第１閾値電流Ｂ１以上である場合にソフトスイッチングを実現できる制御モードである。

例えば、制御回路５０は、出力電流Ｉｏｕｔが第１出力電流Ｉ１よりも小さい第２出力電流Ｉ２又は第３出力電流Ｉ３である場合には、制御モードを片側ＰＷＭ制御モードＭ２に設定する。第３出力電流Ｉ３は、第２出力電流Ｉ２よりも小さい。詳細には、第２出力電流Ｉ２は第２閾値電流Ｂ２以上且つ第１閾値電流Ｂ１未満であり、第３出力電流Ｉ３は第２閾値電流Ｂ２未満である。

ここで、既に説明した通り、本実施形態の片側ＰＷＭ制御モードＭ２は、２次側ＰＷＭ制御モードＭ３を有し、２次側ＰＷＭ制御モードＭ３は連続モードＭ４と不連続モードＭ５とを含む。制御回路５０は、出力電流Ｉｏｕｔが第２出力電流Ｉ２である場合には、制御モードを連続モードＭ４に設定する。制御回路５０は、出力電流Ｉｏｕｔが第３出力電流Ｉ３である場合には、制御モードを不連続モードＭ５に設定する。

図５に示すように、第２閾値電流Ｂ２は、入出力電圧比Ｖｏｕｔ／Ｖｉｎに依存するパラメータである。詳細には、第２閾値電流Ｂ２は、入出力電圧比Ｖｏｕｔ／Ｖｉｎが大きくなるほど大きくなる。第２閾値電流Ｂ２は、入出力電圧比Ｖｏｕｔ／Ｖｉｎに関わらず、第１閾値電流Ｂ１以下である。連続モードＭ４は、第２閾値電流Ｂ２以上且つ第１閾値電流Ｂ１未満である場合にソフトスイッチングを実現できる制御モードである。不連続モードＭ５は、第２閾値電流Ｂ２未満の場合にソフトスイッチングを実現できる制御モードである。

以下、本実施形態の作用及び効果について説明する。
（１）電力変換装置１０は、１次側巻線２２及び２次側巻線２３を有するトランス２０と、１次側巻線２２に接続された１次側フルブリッジ回路３０と、２次側巻線２３に接続された２次側フルブリッジ回路４０と、制御回路５０と、を備える。１次側フルブリッジ回路３０は、複数の１次側スイッチング素子Ｑ１～Ｑ４を有する。２次側フルブリッジ回路４０は、複数の２次側スイッチング素子Ｑ５～Ｑ８を有する。

かかる構成において、制御回路５０は、複数の１次側スイッチング素子Ｑ１～Ｑ４及び複数の２次側スイッチング素子Ｑ５～Ｑ８を制御する制御モードとして、片側ＰＷＭ制御モードＭ２を有する。片側ＰＷＭ制御モードＭ２の一種である２次側ＰＷＭ制御モードＭ３は、１次側フルブリッジ回路３０に入力される入力電圧Ｖｉｎと２次側フルブリッジ回路４０から出力される出力電圧Ｖｏｕｔとのうち、高い方の電圧に対応するフルブリッジ回路をＰＷＭ制御する制御モードである。

かかる構成において、片側ＰＷＭ制御モードＭ２は、不連続モードＭ５を含む。不連続モードＭ５は、ゼロ電流期間Ｔ２を含むように複数のスイッチングパターンＰ７～Ｐ１２を順次切り替えることにより、電力変換を行う制御モードである。ゼロ電流期間Ｔ２では、２次側巻線２３に流れる電流ＩＳがゼロとなる。

かかる構成によれば、不連続モードＭ５は、出力電流Ｉｏｕｔが小さい場合であってもソフトスイッチングを行うことができる制御モードである。これにより、制御回路５０は、出力電力Ｐｏｕｔが小さい場合に制御モードを不連続モードＭ５に設定することにより、出力電力Ｐｏｕｔを小さくしつつ、ソフトスイッチングを行うことができる。

詳述すると、片側ＰＷＭ制御モードＭ２において出力電流Ｉｏｕｔを小さくしようとすると、ソフトスイッチング条件を満たすことができない場合が生じ得る。例えば、本実施形態では、ゼロ電流期間Ｔ２が含まれていない連続モードＭ４では、出力電流Ｉｏｕｔがある閾値（本実施形態では第２閾値電流Ｂ２）よりも小さくなると、連続モードＭ４では、ソフトスイッチング条件を満たす位相差及びデューティ比が存在せず、ハードスイッチングになる。

この点、不連続モードＭ５にはゼロ電流期間Ｔ２が含まれている。ゼロ電流期間Ｔ２では、２次側電流ＩＳがゼロとなることに伴い、出力電流Ｉｏｕｔがゼロとなる。これにより、出力電流Ｉｏｕｔがゼロとなる期間を連続モードＭ４より増やすことができるため、ソフトスイッチング条件が緩和される。本実施形態では、出力電流Ｉｏｕｔがある閾値（本実施形態では第２閾値電流Ｂ２）よりも小さい場合であっても、不連続モードＭ５では、ソフトスイッチング条件を満たす位相差及びデューティ比が存在する。これにより、要求された出力電力Ｐｏｕｔが小さい場合には制御モードを不連続モードＭ５に設定することにより、要求された出力電力Ｐｏｕｔを出力しつつソフトスイッチングを行うことができる。

（２）片側ＰＷＭ制御モードＭ２は、２次側ＰＷＭ制御モードＭ３を含む。２次側ＰＷＭ制御モードＭ３は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも高い場合に２次側フルブリッジ回路４０をＰＷＭ制御する制御モードである。

かかる構成において、制御回路５０は、複数の２次側スイッチング素子Ｑ５～Ｑ８のうち、少なくとも３つのスイッチング素子をＯＦＦ状態にすることで２次側巻線２３に流れる電流ＩＳをゼロにする。

かかる構成によれば、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも高い状況において、２次側フルブリッジ回路４０からの出力電力Ｐｏｕｔを小さくしつつ、ソフトスイッチングを行うことができる。

（３）電力変換装置１０は、複数の１次側スイッチング素子Ｑ１～Ｑ４及び複数の２次側スイッチング素子Ｑ５～Ｑ８に対して並列に接続された複数のコンデンサＣ１～Ｃ８を備えている。

かかる構成によれば、スイッチングパターンの切り替わりに伴ってコンデンサＣ１～Ｃ８の充放電が行われることにより、各スイッチング素子Ｑ１～Ｑ８がソフトスイッチングを行う際のスイッチング損失を低減することができる。

（４）制御回路５０は、制御モードとして、さらに通常モードＭ１を有する。通常モードＭ１は、複数の１次側スイッチング素子Ｑ１～Ｑ４のデューティ比と複数の２次側スイッチング素子Ｑ５～Ｑ８のデューティ比とが同一に設定された制御モードである。

かかる構成において、制御回路５０は、２次側フルブリッジ回路４０からの出力電流Ｉｏｕｔが第１出力電流Ｉ１である場合には制御モードを通常モードＭ１に設定する。
一方、かかる構成において、制御回路５０は、２次側フルブリッジ回路４０からの出力電流Ｉｏｕｔが第１出力電流Ｉ１よりも小さい第２出力電流Ｉ２である場合には制御モードを２次側ＰＷＭ制御モードＭ３に設定する。

かかる構成によれば、通常モードＭ１は、２次側ＰＷＭ制御モードＭ３よりも、出力電流Ｉｏｕｔが大きい範囲でソフトスイッチングを行うことができる制御モードである。これにより、制御回路５０が出力電流Ｉｏｕｔの大きさに応じて通常モードＭ１と２次側ＰＷＭ制御モードＭ３とを切り替えることにより、ソフトスイッチング可能な出力電流Ｉｏｕｔの範囲を広くすることができる。

（５）２次側ＰＷＭ制御モードＭ３は、さらに連続モードＭ４を含む。連続モードＭ４は、２次側フルブリッジ回路４０からの２次側電流ＩＳがゼロになる期間を含まないようにスイッチングパターンＰ１～Ｐ６を順次切り替えることにより、電力変換を行う制御モードである。

かかる構成において、制御回路５０は、２次側フルブリッジ回路４０からの出力電流Ｉｏｕｔが第１出力電流Ｉ１より小さい第２出力電流Ｉ２である場合には制御モードを連続モードＭ４に設定する。

一方、かかる構成において、制御回路５０は、２次側フルブリッジ回路４０からの出力電流Ｉｏｕｔが第２出力電流Ｉ２より小さい第３出力電流Ｉ３である場合には制御モードを不連続モードＭ５に設定する。

かかる構成によれば、連続モードＭ４は、不連続モードＭ５よりも出力電流Ｉｏｕｔが大きい範囲でソフトスイッチングを行うことができる制御モードである。これにより、出力電流Ｉｏｕｔに応じて連続モードＭ４と不連続モードＭ５とを切り替えることにより、片側ＰＷＭ制御モードＭ２においてソフトスイッチング可能な出力電流Ｉｏｕｔの範囲をさらに広くすることができる。例えば、電力変換装置１０が通常モードＭ１及び不連続モードＭ５ではソフトスイッチングを行うことができないような出力電流Ｉｏｕｔ（例えば第２閾値電流Ｂ２以上かつ第１閾値電流Ｂ１未満）を出力する場合には、制御モードを連続モードＭ４に設定することにより、電力変換装置１０は、ソフトスイッチングを行うことができる。

（６）制御回路５０は、不連続モードＭ５におけるスイッチング条件を満たすように、出力電流Ｉｏｕｔに対応させて位相差及び２次側フルブリッジ回路４０のデューティ比を制御する。

不連続モードＭ５におけるソフトスイッチング条件は、ＩＳ≧Ｉｘの状態でスイッチングパターンが第７パターンＰ７から第８パターンＰ８へと切り替わること、及び、ＩＳ≦－Ｉｘの状態でスイッチングパターンが第１０パターンＰ１０から第１１パターンＰ１１へと切り替わることを含む。不連続モードＭ５におけるソフトスイッチング条件は、ＩＬ≧Ｉｙの状態でスイッチングパターンが第９パターンＰ９から第１０パターンＰ１０へと切り替わること、及び、ＩＬ≦－Ｉｙの状態でスイッチングパターンが第１２パターンＰ１２から第７パターンＰ７へと切り替わることを含む。

かかる構成によれば、制御回路５０が出力電流Ｉｏｕｔに対応させて位相差及びデューティ比を制御することにより、電力変換装置１０は、不連続モードＭ５においてソフトスイッチングを実現できる。

＜変形例＞
実施形態は、以下のように変更して実施することができる。実施形態及び以下の変形例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。

○電力変換装置１０は、双方向の電力変換を行ってもよい。この場合、２次側フルブリッジ回路４０に入力される電圧を入力電圧Ｖｉｎ、１次側フルブリッジ回路３０から出力される電圧を出力電圧Ｖｏｕｔとしてもよい。このとき、例えば、スイッチングパターンＰ１～Ｐ１２として、１次側スイッチング素子Ｑ１～Ｑ４と２次側スイッチング素子Ｑ５～Ｑ８とを入れ替えたものを用いればよい。

○片側ＰＷＭ制御モードＭ２は、１次側ＰＷＭ制御モードＭ６を含んでいてもよい。１次側ＰＷＭ制御モードＭ６は、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも高い場合に１次側フルブリッジ回路３０をＰＷＭ制御する制御モードである。

かかる構成において、制御回路５０は、複数の１次側スイッチング素子Ｑ１～Ｑ４のうち少なくとも３つのスイッチング素子をＯＦＦ状態にすることで２次側巻線２３に流れる電流をゼロにする。

１次側ＰＷＭ制御モードＭ６は、片側ＰＷＭ制御を行う対象が１次側スイッチング素子Ｑ１～Ｑ４となる。このため、１次側ＰＷＭ制御モードＭ６の具体的な制御態様は、制御対象が１次側フルブリッジ回路３０と２次側フルブリッジ回路４０とで反対になる点を除いて、２次側ＰＷＭ制御モードＭ３と同様である。すなわち、１次側ＰＷＭ制御モードＭ６は、２次側ＰＷＭ制御モードＭ３と同様に、連続モードＭ４と、不連続モードＭ５と、を含む。そして、１次側ＰＷＭ制御モードＭ６における２次側スイッチング素子Ｑ５～Ｑ８の制御態様は、２次側ＰＷＭ制御モードＭ３における１次側スイッチング素子Ｑ１～Ｑ４の制御態様と同様であり、１次側ＰＷＭ制御モードＭ６における１次側スイッチング素子Ｑ１～Ｑ４の制御態様は、２次側ＰＷＭ制御モードＭ３における２次側スイッチング素子Ｑ５～Ｑ８の制御態様と同様である。

本別例において、制御回路５０は、１次側スイッチング素子Ｑ１～Ｑ４のうち少なくとも３つのスイッチング素子をＯＦＦ状態にすることで２次側巻線に流れる電流ＩＳをゼロにする。

かかる構成によれば、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも高い状況において、２次側フルブリッジ回路４０からの出力電力Ｐｏｕｔを小さくしつつソフトスイッチングを行うことができる。

なお、１次側ＰＷＭ制御モードＭ６では、１次側巻線２２に印加される電圧Ｖ１は正、負、又はゼロとなる一方、２次側巻線２３に印加される電圧Ｖ２は正又は負である。このため、１次側ＰＷＭ制御モードＭ６は、１次側巻線２２に印加される電圧Ｖ１が正、負、又はゼロとなり、且つ、２次側巻線２３に印加される電圧Ｖ２が正又は負となる制御モードとも言える。

○制御回路５０は、２次側ＰＷＭ制御モードＭ３において、ソフトスイッチング条件を満たすように、出力電流Ｉｏｕｔに対応させて、両フルブリッジ回路３０，４０の位相差、及び、２次側フルブリッジ回路４０の両レグ４１，４２の間の位相差を制御してもよい。

○制御回路５０は、通常モードＭ１を有していなくてもよい。この場合、制御回路５０は、適切な入出力電圧比Ｖｏｕｔ／Ｖｉｎ及び出力電流Ｉｏｕｔにおいて、片側ＰＷＭ制御モードＭ２を実行すればよい。

○１次側フルブリッジ回路３０及び２次側フルブリッジ回路４０は、それぞれコンデンサＣ１～Ｃ８を有していなくてもよい。この場合、各コンデンサＣ１～Ｃ８を充放電しなくてもよいため、第１目標電流Ｉｘ及び第２目標電流Ｉｙはゼロとなる。

○制御回路５０は、２次側ＰＷＭ制御モードＭ３にて、複数の２次側スイッチング素子Ｑ５～Ｑ８のうちの３つの２次側スイッチング素子をＯＦＦ状態にすることで、２次側電流ＩＳをゼロにしなくてもよい。言い換えれば、ゼロ電流期間Ｔ２におけるスイッチングパターンは、２次側スイッチング素子Ｑ５～Ｑ８のうちの３つがＯＦＦ状態となっているものを含まなくてもよい。例えば、ゼロ電流期間Ｔ２を含むスイッチングパターンは、２次側スイッチング素子Ｑ５～Ｑ８のすべてがＯＦＦ状態となっているものであってもよい。このとき、２次側電流ＩＳは、２次側スイッチング素子Ｑ５～Ｑ８の代わりに適当な２次側ダイオードＤ５～Ｄ８を流れる。

○不連続モードＭ５は、第８パターンＰ８又は第１１パターンＰ１１を含んでいなくてもよい。換言すれば、制御回路５０は、スイッチングパターンを第７パターンＰ７から第９パターンＰ９に切り替えてもよいし、第１０パターンＰ１０から第１２パターンＰ１２に切り替えてもよい。このとき、第９パターンＰ９では２次側電流ＩＳ＞０の場合に第５ダイオードＤ５がダイオード整流を行う。また、第１２パターンＰ１２では２次側電流ＩＳ＜０のときに第６ダイオードＤ６がダイオード整流を行う。

○第８パターンＰ８から第９パターンＰ９への切り替えは、２次側電流ＩＳがゼロになる前に行われなくてもよい。例えば、第８パターンＰ８から第９パターンＰ９への切り替えは、２次側電流ＩＳがゼロになったときに行われてもよい。これにより、第５ダイオードＤ５によるダイオード整流期間が短くなる。したがって、電力変換装置１０の電力変換効率を向上させることができる。

同様に、第１１パターンＰ１１から第１２パターンＰ１２への切り替えは、２次側電流ＩＳがゼロになる前に行われなくてもよく、２次側電流ＩＳがゼロになったときに行われてもよい。

○片側ＰＷＭ制御モードＭ２は、必ずしも２次側ＰＷＭ制御モードＭ３を含むものでなくてもよい。例えば、片側ＰＷＭ制御モードＭ２は、１次側ＰＷＭ制御モードＭ６のみであってもよいし、２次側ＰＷＭ制御モードＭ３のみであってもよい。

１０…電力変換装置、２０…トランス、２２…１次側巻線、２３…２次側巻線、３０…１次側フルブリッジ回路、４０…２次側フルブリッジ回路、５０…制御回路、Ｃ１～Ｃ８…コンデンサ、ＩＬ…１次側電流、ＩＳ…２次側電流、Ｉｏｕｔ…出力電流、Ｍ１…通常モード、Ｍ２…片側ＰＷＭ制御モード、Ｍ３…２次側ＰＷＭ制御モード、Ｍ５…不連続モード、Ｍ６…１次側ＰＷＭ制御モード、Ｑ１～Ｑ４…１次側スイッチング素子、Ｑ５～Ｑ８…２次側スイッチング素子、Ｐ７～Ｐ１２…不連続モードにおけるスイッチングパターン、Ｔ２…ゼロ電流期間、Ｖｉｎ…入力電圧、Ｖｏｕｔ…出力電圧。

Claims (5)

1. １次側巻線及び２次側巻線を有するトランスと、
   前記１次側巻線に接続された回路であって、複数の１次側スイッチング素子を有する１次側フルブリッジ回路と、
   前記２次側巻線に接続された回路であって、複数の２次側スイッチング素子を有する２次側フルブリッジ回路と、
   前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を制御する制御回路と、
   前記複数の１次側スイッチング素子に対して並列に接続された寄生容量、素子、あるいは寄生容量と素子の組み合わせである複数の１次側コンデンサと、
   前記複数の２次側スイッチング素子に対して並列に接続された寄生容量、素子、あるいは寄生容量と素子の組み合わせである複数の２次側コンデンサと、
   前記１次側コンデンサに逆並列に接続された寄生または素子である複数の１次側ダイオードと、
   前記２次側コンデンサに逆並列に接続された寄生または素子である複数の２次側ダイオードと、を備え、
   前記制御回路は、
   前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を制御する制御モードとして、前記１次側フルブリッジ回路に入力される入力電圧と前記２次側フルブリッジ回路から出力される出力電圧とのうち、高い方の電圧に対応するフルブリッジ回路をＰＷＭ制御する片側ＰＷＭ制御モードを有し、
   前記片側ＰＷＭ制御モードは、前記２次側巻線に流れる電流がゼロとなるゼロ電流期間を含むように複数のスイッチングパターンを順次切り替えることにより、電力変換を行う不連続モードを含み、
   前記１次側コンデンサの充放電を行うために必要な最小の電流を第２目標電流としたとき、前記１次側スイッチング素子がＯＦＦからＯＮに変わるタイミングで、当該スイッチング素子に逆並列接続される前記１次側ダイオードの順方向に流れる電流値が前記第２目標電流以上であり、
   前記２次側コンデンサの充放電を行うために必要な最小の電流を第１目標電流としたとき、前記２次側スイッチング素子がＯＦＦからＯＮに変わるタイミングで、当該スイッチング素子に逆並列接続される前記２次側ダイオードの順方向に流れる電流値が前記第１目標電流以上である様に制御する、
   電力変換装置。
2. １次側巻線及び２次側巻線を有するトランスと、
   前記１次側巻線に接続された回路であって、複数の１次側スイッチング素子を有する１次側フルブリッジ回路と、
   前記２次側巻線に接続された回路であって、複数の２次側スイッチング素子を有する２次側フルブリッジ回路と、
   前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を制御する制御回路と、を備え、
   前記制御回路は、
   前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を制御する制御モードとして、前記１次側フルブリッジ回路に入力される入力電圧と前記２次側フルブリッジ回路から出力される出力電圧とのうち、高い方の電圧に対応するフルブリッジ回路をＰＷＭ制御する片側ＰＷＭ制御モードを有し、
   前記片側ＰＷＭ制御モードは、前記２次側巻線に流れる電流がゼロとなるゼロ電流期間を含むように複数のスイッチングパターンを順次切り替えることにより、電力変換を行う不連続モードを含み、
   前記片側ＰＷＭ制御モードは、前記出力電圧が前記入力電圧よりも高い場合に前記２次側フルブリッジ回路をＰＷＭ制御する２次側ＰＷＭ制御モードを含み、
   前記複数の２次側スイッチング素子のうち、少なくとも３つのスイッチング素子をＯＦＦ状態にすることで前記２次側巻線に流れる電流をゼロにする、
   電力変換装置。
3. １次側巻線及び２次側巻線を有するトランスと、
   前記１次側巻線に接続された回路であって、複数の１次側スイッチング素子を有する１次側フルブリッジ回路と、
   前記２次側巻線に接続された回路であって、複数の２次側スイッチング素子を有する２次側フルブリッジ回路と、
   前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を制御する制御回路と、を備え、
   前記制御回路は、
   前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を制御する制御モードとして、前記１次側フルブリッジ回路に入力される入力電圧と前記２次側フルブリッジ回路から出力される出力電圧とのうち、高い方の電圧に対応するフルブリッジ回路をＰＷＭ制御する片側ＰＷＭ制御モードを有し、
   前記片側ＰＷＭ制御モードは、前記２次側巻線に流れる電流がゼロとなるゼロ電流期間を含むように複数のスイッチングパターンを順次切り替えることにより、電力変換を行う不連続モードを含み、
   前記片側ＰＷＭ制御モードは、前記入力電圧が前記出力電圧よりも高い場合に前記１次側フルブリッジ回路をＰＷＭ制御する１次側ＰＷＭ制御モードを含み、
   前記複数の１次側スイッチング素子のうち少なくとも３つのスイッチング素子をＯＦＦ状態にすることで前記２次側巻線に流れる電流をゼロにする、
   電力変換装置。
4. 前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子に対して並列に接続された複数のコンデンサを備えている、
   請求項２、又は請求項３に記載の電力変換装置。
5. 前記制御回路は、前記制御モードとして、前記複数の１次側スイッチング素子のデューティ比と前記複数の２次側スイッチング素子のデューティ比とが同一に設定された通常モードを有し、
   前記制御回路は、前記２次側フルブリッジ回路からの出力電流が第１出力電流である場合には前記制御モードを前記通常モードに設定し、前記２次側フルブリッジ回路からの出力電流が前記第１出力電流よりも小さい第２出力電流である場合には前記制御モードを前記片側ＰＷＭ制御モードに設定する、
   請求項１から請求項３のいずれか一項に記載の電力変換装置。