JP2017147824A - 電力変換装置 - Google Patents

Abstract

【課題】絶縁トランスの１次側と２次側にそれぞれブリッジ回路が設けられる電力変換装置において、出力電力調整の精度を向上させる。
【解決手段】制御回路２５は、負荷の消費電力が設定値以上のとき、第１ブリッジ回路２１の第１スイッチング素子Ｑ１〜第４スイッチング素子Ｑ４のスイッチング位相と、第２ブリッジ回路２２の第５スイッチング素子Ｑ５〜第８スイッチング素子Ｑ８のスイッチング位相との位相差を制御して電力変換する。負荷の消費電力が設定値未満のとき、第２ブリッジ回路２２を整流回路として動作させ、第１スイッチング素子Ｑ１〜第４スイッチング素子Ｑ４のオン時間を制御して電力変換する。
【選択図】図１

Description

本発明は、直流電力を所定の電圧の直流電力に変換する電力変換装置に関する。

近年、蓄電システムや電気自動車の普及拡大に伴い、絶縁型双方向ＤＣ−ＤＣコンバータの需要が増加している。絶縁型双方向ＤＣ−ＤＣコンバータの一つに、デュアルアクティブブリッジ（ＤＡＢ）コンバータがある（例えば、特許文献１参照）。ＤＡＢコンバータは、１次側のブリッジ回路のスイッチング制御と２次側のブリッジ回路のスイッチング制御との位相差を調整することにより、電力の方向および量を調整することができる。

具体的には１次側のブリッジ回路の第１スイッチング素子および第４スイッチング素子がオン、並びに２次側のブリッジ回路の第６スイッチング素子および第７スイッチング素子がオンの状態（状態１）の位相と、１次側のブリッジ回路の第１スイッチング素子および第４スイッチング素子がオン、並びに２次側のブリッジ回路の第５スイッチング素子および第８スイッチング素子がオンの状態（状態２）の位相との差を制御する。また１次側のブリッジ回路の第２スイッチング素子および第３スイッチング素子がオン、並びに２次側のブリッジ回路の第５スイッチング素子および第８スイッチング素子がオンの状態（状態３）の位相と、１次側のブリッジ回路の第２スイッチング素子および第２スイッチング素子がオン、並びに２次側のブリッジ回路の第６スイッチング素子および第７スイッチング素子がオンの状態（状態４）の位相との差を制御する（図２参照）。これらの制御により、出力電力量を調整することができる。

特開２０１５−１２６４５号公報

上述した位相差制御方式では、絶縁トランスの１次側の漏れインダクタンスが形成される電流経路に、１次側のブリッジ回路の入力電圧と２次側のブリッジ回路の出力電圧が加算された電圧に対応する電流が流れる。従って最大出力電力を増大させることができるが、反面、電流が大きくなるため電力の微調整が難しくなる。特に軽負荷の場合、単位位相のシフトに対する電力変化が大きくなり、微小な負荷変動に対応することが難しくなる。

本発明はこうした状況に鑑みなされたものであり、その目的は、絶縁トランスの１次側と２次側にそれぞれブリッジ回路が設けられる電力変換装置において、出力電力調整の精度を向上させることにある。

上記課題を解決するために、本発明のある態様の電力変換装置は、第１スイッチング素子と第２スイッチング素子が直列接続された第１アームと、第３スイッチング素子と第４スイッチング素子が直列接続された第２アームが並列接続され、直流電源から電力が入力される第１ブリッジ回路と、第５スイッチング素子と第６スイッチング素子が直列接続された第３アームと、第７スイッチング素子と第８スイッチング素子が直列接続された第４アームが並列接続され、負荷に電力を出力する第２ブリッジ回路と、前記第１ブリッジ回路と前記第２ブリッジ回路の間に接続された絶縁トランスと、前記第１スイッチング素子〜前記第８スイッチング素子を制御する制御回路と、を備える。前記制御回路は、前記負荷の消費電力が設定値以上のとき、前記第１スイッチング素子〜前記第４スイッチング素子のスイッチング位相と、前記第５スイッチング素子〜前記第８スイッチング素子のスイッチング位相との位相差を制御して電力変換し、前記負荷の消費電力が前記設定値未満のとき、前記第２ブリッジ回路を整流回路として動作させ、前記第１スイッチング素子〜前記第４スイッチング素子のオン時間を制御して電力変換する。

本発明によれば、絶縁トランスの１次側と２次側にそれぞれブリッジ回路が設けられる電力変換装置の出力電力制御の精度を向上させることができる。

本発明の実施の形態に係る電力変換装置の構成を説明するための図である。 ＤＡＢコンバータを位相差モードで制御する場合の一例を説明するためのタイミングチャートである。 図３（ａ）、（ｂ）は、ＤＡＢコンバータを片側モードで制御する場合の一例を説明するためのタイミングチャートである。 図４（ａ）、（ｂ）は、ＤＡＢコンバータを片側モードで制御する場合の別の例を説明するためのタイミングチャートである。 位相差モードと片側モードの操作感度を比較したシミュレーションデータを示す図である。

（実施の形態１）
図１は、本発明の実施の形態に係る電力変換装置２０の構成を説明するための図である。本実施の形態に係る電力変換装置２０は、直流電源１０から供給される直流電力を交流電力に変換して出力して系統４０に出力する。直流電源１０は例えば、蓄電池、電気二重層コンデンサ、太陽電池、燃料電池などが該当する。以下、本実施の形態では蓄電池を想定する。直流電源１０が蓄電池の場合、電力変換装置２０は、系統４０から供給される交流電力を直流電力に変換して蓄電池を充電することができる。電力変換装置２０と系統４０間の配電線には交流負荷３０を接続することができる。

電力変換装置２０は、入力コンデンサＣ１、第１ブリッジ回路２１、絶縁トランスＴ１、第１漏れインダクタンスＬ１、第２漏れインダクタンスＬ２、第２ブリッジ回路２２、ＤＣ−ＡＣコンバータ２３、出力コンデンサＣ２、ＤＣ−ＡＣコンバータ２３、電圧検出部２４、及び制御回路２５を備える。

第１ブリッジ回路２１、絶縁トランスＴ１、第１漏れインダクタンスＬ１、第２漏れインダクタンスＬ２、及び第２ブリッジ回路２２により絶縁型の双方向ＤＣ−ＤＣコンバータ（ＤＡＢコンバータ）を構成している。出力コンデンサＣ２、ＤＣ−ＡＣコンバータ２３、交流負荷３０、及び系統４０は、ＤＡＢコンバータから見た直流負荷を構成している。

直流電源１０と並列に入力コンデンサＣ１が接続される。入力コンデンサＣ１には例えば、電解コンデンサが使用される。第１ブリッジ回路２１は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２が直列接続された第１アームと、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４が直列接続された第２アームが並列接続されて構成されるフルブリッジ回路である。第１ブリッジ回路２１は直流電源１０及び入力コンデンサＣ１と並列接続され、第１アームの中点Ｎ１と第２アームの中点Ｎ２が、絶縁トランスＴ１の一次巻線の両端にそれぞれ接続される。

第２ブリッジ回路２２は、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６が直列接続された第３アームと、第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８が直列接続された第４アームが並列接続されて構成されるフルブリッジ回路である。第３アームの中点Ｎ３と第４アームの中点Ｎ４が、絶縁トランスＴ１の二次巻線の両端にそれぞれ接続される。第２ブリッジ回路２２は上述の直流負荷と並列接続される。

第１スイッチング素子Ｑ１〜第８スイッチング素子Ｑ８には例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を使用できる。第１スイッチング素子Ｑ１のコレクタ端子および第３スイッチング素子Ｑ３のコレクタ端子は、直流電源１０の正極に接続される。第２スイッチング素子Ｑ２のエミッタ端子および第４スイッチング素子Ｑ４のエミッタ端子は、直流電源１０の負極に接続される。第１スイッチング素子Ｑ１のエミッタ端子と第２スイッチング素子Ｑ２のコレクタ端子が接続され、第３スイッチング素子Ｑ３のエミッタ端子と第４スイッチング素子Ｑ４のコレクタ端子が接続される。

同様に、第５スイッチング素子Ｑ５のコレクタ端子および第７スイッチング素子Ｑ７のコレクタ端子は、上述の直流負荷の正極に接続される。第６スイッチング素子Ｑ６のエミッタ端子および第８スイッチング素子Ｑ８のエミッタ端子は、上述の直流負荷の負極に接続される。第５スイッチング素子Ｑ５のエミッタ端子と第６スイッチング素子Ｑ６のコレクタ端子が接続され、第７スイッチング素子Ｑ７のエミッタ端子と第８スイッチング素子Ｑ８のコレクタ端子が接続される。

第１ダイオードＤ１〜第８ダイオードＤ８は、第１スイッチング素子Ｑ１〜第８スイッチング素子Ｑ８にそれぞれ並列に、逆向きに接続される。なお第１スイッチング素子Ｑ１〜第８スイッチング素子Ｑ８にＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を使用する場合、第１ダイオードＤ１〜第８ダイオードＤ８は、ソースからドレイン方向に形成される寄生ダイオードを利用できる。

絶縁トランスＴ１は、一次巻線に接続される第１ブリッジ回路２１の出力電圧を、一次巻線と二次巻線の巻数比に応じて変換し、二次巻線に接続される第２ブリッジ回路２２に出力する。第１ブリッジ回路２１の第１アームの中点Ｎ１と、絶縁トランスＴ１の一次巻線の一端との間に第１漏れインダクタンスＬ１が形成される。第１ブリッジ回路２１の第２アームの中点Ｎ２と、絶縁トランスＴ１の一次巻線の他端との間に第２漏れインダクタンスＬ２が形成される。

なお図１では第１漏れインダクタンスＬ１と第２漏れインダクタンスＬ２が上下対称に形成される例を示しているが、第１漏れインダクタンスＬ１と第２漏れインダクタンスＬ２の一方にのみ形成される場合もある。また第１ブリッジ回路２１と絶縁トランスＴ１の一次巻線との間に、設計者が任意のインダクタンス値を有するインダクタ素子を接続してもよい。

第２ブリッジ回路２２と並列に出力コンデンサＣ２が接続される。出力コンデンサＣ２には例えば、電解コンデンサが使用される。ＤＣ−ＡＣコンバータ２３は、ＤＡＢコンバータから入力される直流電力を交流電力に変換して配電線に出力する。なお系統４０が停電している場合、図示しない自立出力端子に交流電力を出力する。ユーザは当該自立出力端子に負荷を接続することにより、停電時においても当該負荷を使用することができる。

電圧検出部２４は、上述の直流負荷に出力される電圧（出力コンデンサＣ２の両端電圧）を検出して制御回路２５に出力する。電圧検出部２４には例えば、差動増幅器を使用できる。なおＤＡＢコンバータの出力電流を検出する電流検出素子（不図示）を設け、ＤＡＢコンバータの出力電流を制御回路２５に出力する構成を追加してもよい。

制御回路２５の構成は、ハードウェア資源とソフトウェア資源の協働、またはハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＦＰＧＡ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。

制御回路２５は、ＤＡＢコンバータの出力電圧が電圧指令値を維持するよう、又はＤＡＢコンバータの出力電流が電流指令値を維持するよう、第１スイッチング素子Ｑ１〜第８スイッチング素子Ｑ８を制御する。

図２は、ＤＡＢコンバータを位相差モードで制御する場合の一例を説明するためのタイミングチャートである。状態Ｓ１では制御回路２５は、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４をオン、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオフ、第５スイッチング素子Ｑ５及び第８スイッチング素子Ｑ８をオフ、並びに第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７をオンに制御するための駆動信号を生成し、第１スイッチング素子Ｑ１〜第８スイッチング素子Ｑ８の制御端子（ゲート端子）に供給する。なお第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７のターンオフと、第５スイッチング素子Ｑ５及び第８スイッチング素子Ｑ８のターンオン間にデッドタイムを設けている。デッドタイムは貫通電流を防止して無駄な電力消費を抑えるために挿入される。

状態Ｓ２では制御回路２５は、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４をオン、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオフ、第５スイッチング素子Ｑ５及び第８スイッチング素子Ｑ８をオン、並びに第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７をオフに制御するための駆動信号を生成し、第１スイッチング素子Ｑ１〜第８スイッチング素子Ｑ８の制御端子（ゲート端子）に供給する。なお第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４のターンオフと、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３のターンオン間にデッドタイムを設けている。

状態Ｓ３では制御回路２５は、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４をオフ、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオン、第５スイッチング素子Ｑ５及び第８スイッチング素子Ｑ８をオン、並びに第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７をオフに制御するための駆動信号を生成し、第１スイッチング素子Ｑ１〜第８スイッチング素子Ｑ８の制御端子（ゲート端子）に供給する。なお第５スイッチング素子Ｑ５及び第８スイッチング素子Ｑ８のターンオフと、第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７のターンオン間にデッドタイムを設けている。

状態Ｓ４では制御回路２５は、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４をオフ、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオン、第５スイッチング素子Ｑ５及び第８スイッチング素子Ｑ８をオフ、並びに第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７をオンに制御するための駆動信号を生成し、第１スイッチング素子Ｑ１〜第８スイッチング素子Ｑ８の制御端子（ゲート端子）に供給する。なお第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３のターンオフと、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４のターンオン間にデッドタイムを設けている。

ＤＡＢコンバータに流れる電流Ｉは下記式（１）で規定される。
Ｉ＝（Ｖｉｎ＋Ｖｏｕｔ）／Ｌ×φ／２π／ｆ ・・・式（１）
Ｖｉｎは絶縁トランスＴ１の一次巻線に印加される入力電圧（入力コンデンサＣ１の電圧）を示す。Ｖｏｕｔは絶縁トランスＴ１の二次巻線に印加される出力電圧（出力コンデンサＣ２の電圧）を示す。Ｌは第１漏れインダクタンスＬ１及び第２漏れインダクタンスＬ２のインダクタンス値を示す。ｆはスイッチング周波数を示す。

状態Ｓ２、Ｓ４では、絶縁トランスＴ１の一次巻線に印加される入力電圧Ｖｉｎと二次巻線に印加される出力電圧Ｖｏｕｔの極性が同じになるため、上記式（１）の分子の絶対値が大きくなり電流Ｉが大きな値となる。一方、状態Ｓ１、Ｓ３では、絶縁トランスＴ１の一次巻線に印加される入力電圧Ｖｉｎと二次巻線に印加される出力電圧Ｖｏｕｔの極性が逆になるため、上記式（１）の分子の絶対値が小さくなり電流Ｉが小さな値となる。

制御回路２５は第１スイッチング素子Ｑ１〜第８スイッチング素子Ｑ８のオン時間（時比率）を固定で制御し、第１スイッチング素子Ｑ１〜第８スイッチング素子Ｑ８のスイッチング位相を制御して、ＤＡＢコンバータの出力電力の量および方向を制御する。例えば、状態Ｓ１の位相と状態Ｓ２の位相との位相差φが小さくなるように状態Ｓ２の位相をシフトすれば出力電力を下げることができ、当該位相差φが大きくなるように状態Ｓ２の位相をシフトすれば出力電力を上げることができる。

以上のように位相差を制御する位相差モードでは軽負荷時に、位相操作に対する電力変化が非常に大きくなる。位相差モードでは第１漏れインダクタンスＬ１及び第２漏れインダクタンスＬ２のインダクタンスへの印加電圧（上記式（１）の分子）が大きくなるため電流Ｉが大きくなる傾向があり、電力の微調整が難しくなる。

図３（ａ）、（ｂ）は、ＤＡＢコンバータを片側モードで制御する場合の一例を説明するためのタイミングチャートである。制御回路２５は上述の直流負荷の消費電力が設定電力値未満の場合、ＤＡＢコンバータを片側モードで制御する。直流負荷の消費電力が設定電力値未満であるか否かは、電圧検出部２４により検出される電圧が設定電圧値以上であるか否かにより検出することができる。直流負荷の消費電力（消費電流）が低減すると、ＤＡＢコンバータが出力電力を維持するよう動作するため出力電圧が上昇する。また直流負荷の消費電力が設定電力値未満であるか否かは、電流検出部（不図示）により検出される電流が設定電流値未満であるか否かにより検出することもできる。当該設定電力値、設定電圧値、設定電流値は設計者による実験やシミュレーションの結果、及び各種知見にもとづき決定される。

制御回路２５は上述の直流負荷の消費電力が設定電力値未満の場合、第２ブリッジ回路２２を整流器として動作させる。具体的には図３（ａ）、（ｂ）では第５スイッチング素子Ｑ５〜第８スイッチング素子Ｑ８を常時オフ状態に制御する。これにより第２ブリッジ回路２２は第５ダイオードＤ５〜第８ダイオードＤ８で構成されるダイオードブリッジ回路となる。

さらに制御回路２５は上述の直流負荷の消費電力が設定電力値未満の場合、第１スイッチング素子Ｑ１および第４スイッチング素子Ｑ４をオン／オフ制御し、第２スイッチング素子Ｑ２および第３スイッチング素子Ｑ３を常時オフ状態に制御する（図３（ａ）参照）。第２ブリッジ回路２２では第５ダイオードＤ５及び第８ダイオードＤ８を電流が通過する。

制御回路２５は第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４のオン時間（時比率）を制御することにより、ＤＡＢコンバータの出力電力を制御することができる。例えば、時比率を下げることにより出力電力を下げることができ、時比率を上げることにより出力電力を上げることができる。本明細書では第１スイッチング素子Ｑ１および第４スイッチング素子Ｑ４のみを制御対象とする点に注目し、当該制御を片側モードと称している。

また制御回路２５は上述の直流負荷の消費電力が設定電力値未満の場合、第２スイッチング素子Ｑ２および第３スイッチング素子Ｑ３をオン／オフ制御し、第１スイッチング素子Ｑ１および第４スイッチング素子Ｑ４を常時オフ状態に制御してもよい（図３（ｂ）参照）。第２ブリッジ回路２２では第６ダイオードＤ６及び第７ダイオードＤ７を電流が通過する。

図４（ａ）、（ｂ）は、ＤＡＢコンバータを片側モードで制御する場合の別の例を説明するためのタイミングチャートである。図４（ａ）、（ｂ）では図３（ａ）、（ｂ）と比較して第２ブリッジ回路２２の制御が異なる。すなわち、第２ブリッジ回路２２を第１ブリッジ回路２１と同期整流させる。

制御回路２５は第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４をオン、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオフの状態に制御するとき（図３（ａ）、図４（ａ）参照）、第５スイッチング素子Ｑ５及び第８スイッチング素子Ｑ８をオン、第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７をオフの状態に制御する（図４（ａ）参照）。また制御回路２５は第１スイッチング素子Ｑ１〜第４スイッチング素子Ｑ４をオフの状態に制御するとき（図３（ａ）、図４（ａ）参照）、第５スイッチング素子Ｑ５〜第８スイッチング素子Ｑ８をオフの状態に制御する（図４（ａ）参照）。

また制御回路２５は第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４をオフ、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオンの状態に制御するとき（図３（ｂ）、図４（ｂ）参照）、第５スイッチング素子Ｑ５及び第８スイッチング素子Ｑ８をオフ、第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７をオンの状態に制御する（図４（ｂ）参照）。また制御回路２５は第１スイッチング素子Ｑ１〜第４スイッチング素子Ｑ４をオフの状態に制御するとき（図３（ｂ）、図４（ｂ）参照）、第５スイッチング素子Ｑ５〜第８スイッチング素子Ｑ８をオフの状態に制御する（図４（ｂ）参照）。

以上説明したように本実施の形態によれば、軽負荷時にＤＡＢコンバータを片側モードで動作させることにより、絶縁トランスＴ１の一次巻線に印加される電圧の振幅を制限し、絶縁トランスＴ１の二次巻線に印加される電圧を阻止する。これにより第１漏れインダクタンスＬ１及び第２漏れインダクタンスＬ２のインダクタンスに印加される電圧を小さくすることができ、出力電流を小さくすることができる。よって、時比率操作に対する出力電力の変化を緩やかにすることができ、出力電力の微調整を精度良く行うことができる。

図５は、位相差モードと片側モードの操作感度を比較したシミュレーションデータを示す図である。横軸は操作時間［ｕｓ］であり、位相差モードにおける単位位相の操作と、片側モードにおける単位時比率の操作を単位時間の操作に換算して表示している。図５に示すように２００Ｗ程度以下の軽負荷領域では、位相差モードにおける単位時間の操作に対する出力電力の傾きが急峻になる。従って軽負荷領域では片側モードを選択することにより操作感度を下げる。これにより軽負荷領域における微小な負荷変動に対して、ＤＡＢコンバータの出力電力を高精度に追従させることができる。

図４（ａ）、（ｂ）に示す制御は、図３（ａ）、（ｂ）に示す制御と比較して、第２ブリッジ回路２２のダイオードの順方向降下電圧Ｖｆによる電圧降下を回避することができる。従って電力損失を低減することができ、変換効率を向上させることができる。

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

上述した、第１ブリッジ回路２１の第１スイッチング素子Ｑ１〜第４スイッチング素子Ｑ４に対するスイッチング制御と、第２ブリッジ回路２２の第５スイッチング素子Ｑ５〜第８スイッチング素子Ｑ８に対するスイッチング制御を逆にすれば、逆方向のＤＣ−ＤＣ変換が可能である。

またＤＣ−ＡＣコンバータ２３、交流負荷３０及び系統４０の代わりに、ＬＥＤ照明などの直流負荷を接続してもよい。この場合は、ＤＡＢコンバータは単方向のＤＣ−ＤＣ変換器として機能する。

なお、実施の形態は、以下の項目によって特定されてもよい。

［項目１］
第１スイッチング素子（Ｑ１）と第２スイッチング素子（Ｑ２）が直列接続された第１アームと、第３スイッチング素子（Ｑ３）と第４スイッチング素子（Ｑ４）が直列接続された第２アームが並列接続され、直流電源（１０）から電力が入力される第１ブリッジ回路（２１）と、
第５スイッチング素子（Ｑ５）と第６スイッチング素子（Ｑ６）が直列接続された第３アームと、第７スイッチング素子（Ｑ７）と第８スイッチング素子（Ｑ８）が直列接続された第４アームが並列接続され、負荷（２３）に電力を出力する第２ブリッジ回路（２２）と、
前記第１ブリッジ回路（２１）と前記第２ブリッジ回路（２２）の間に接続された絶縁トランス（Ｔ１）と、
前記第１スイッチング素子（Ｑ１）〜前記第８スイッチング素子（Ｑ８）を制御する制御回路（２５）と、を備え、
前記制御回路（２５）は、前記負荷（２３）の消費電力が設定値以上のとき、前記第１スイッチング素子（Ｑ１）〜前記第４スイッチング素子（Ｑ４）のスイッチング位相と、前記第５スイッチング素子（Ｑ５）〜前記第８スイッチング素子（Ｑ８）のスイッチング位相との位相差を制御して電力変換し、前記負荷（２３）の消費電力が前記設定値未満のとき、前記第２ブリッジ回路（２２）を整流回路として動作させ、前記第１スイッチング素子（Ｑ１）〜前記第４スイッチング素子（Ｑ４）のオン時間を制御して電力変換する、
ことを特徴とする電力変換装置（２０）。
これによれば、軽負荷時の出力電力の操作性を向上させることができる。
［項目２］
前記制御回路（２５）は、前記負荷（２３）の消費電力が前記設定値未満のとき、前記第１スイッチング素子（Ｑ１）および前記第４スイッチング素子（Ｑ４）をオン／オフ制御し、前記第２スイッチング素子（Ｑ２）および前記第３スイッチング素子（Ｑ３）を常時オフ状態に制御する、
ことを特徴とする項目１に記載の電力変換装置（２０）。
これによれば、絶縁トランス（Ｔ１）の一次巻線に印加される電圧振幅を制限することができる。
［項目３］
前記制御回路（２５）は、前記負荷（２３）の消費電力が前記設定値未満のとき、前記第２スイッチング素子（Ｑ２）および前記第３スイッチング素子（Ｑ３）をオン／オフ制御し、前記第１スイッチング素子（Ｑ１）および前記第４スイッチング素子（Ｑ４）を常時オフ状態に制御する、
ことを特徴とする項目１に記載の電力変換装置（２０）。
これによれば、第１漏れインダクタンスＬ１及び第２漏れインダクタンスＬ２のインダクタンスに印加される電圧振幅を制限することができる。
［項目４］
前記第５スイッチング素子（Ｑ５）〜前記第８スイッチング素子（Ｑ８）のそれぞれに、並列かつ逆向きにダイオード（Ｄ５〜Ｄ８）が接続または形成されており、
前記制御回路（２５）は、前記負荷（２３）の消費電力が前記設定値未満のとき、前記第５スイッチング素子（Ｑ５）〜前記第８スイッチング素子（Ｑ８）をオフ状態に制御する、
ことを特徴とする項目１から３のいずれかに記載の電力変換装置（２０）。
これによれば、第２ブリッジ回路（２２）をダイオードブリッジ回路にすることができる。
［項目５］
前記制御回路（２５）は、前記負荷（２３）の消費電力が前記設定値未満のときにおいて、
前記第１スイッチング素子（Ｑ１）および前記第４スイッチング素子（Ｑ４）をオン、前記第２スイッチング素子（Ｑ２）および第３スイッチング素子（Ｑ３）をオフの状態に制御するとき、前記第５スイッチング素子（Ｑ５）および前記第８スイッチング素子（Ｑ８）をオン、前記第６スイッチング素子（Ｑ６）および前記第７スイッチング素子（Ｑ７）をオフの状態に制御し、
前記第１スイッチング素子（Ｑ１）および前記第４スイッチング素子（Ｑ４）をオフ、前記第２スイッチング素子（Ｑ２）および第３スイッチング素子（Ｑ３）をオンの状態に制御するとき、前記第５スイッチング素子（Ｑ５）および前記第８スイッチング素子（Ｑ８）をオフ、前記第６スイッチング素子（Ｑ６）および前記第７スイッチング素子（Ｑ７）をオンの状態に制御する、
ことを特徴とする項目１から３のいずれかに記載の電力変換装置（２０）。
これによれば、第２ブリッジ回路（２２）を同期整流させることができる。

１０ 直流電源、 ２０ 電力変換装置、 ２１ 第１ブリッジ回路、 ２２ 第２ブリッジ回路、 ２３ ＤＣ−ＡＣコンバータ、 ２４ 電圧検出部、 ２５ 制御回路、 Ｑ１ 第１スイッチング素子、 Ｑ２ 第２スイッチング素子、 Ｑ３ 第３スイッチング素子、 Ｑ４ 第４スイッチング素子、 Ｑ５ 第５スイッチング素子、 Ｑ６ 第６スイッチング素子、 Ｑ７ 第７スイッチング素子、 Ｑ８ 第８スイッチング素子、 Ｄ１ 第１ダイオード、 Ｄ２ 第２ダイオード、 Ｄ３ 第３ダイオード、 Ｄ４ 第４ダイオード、 Ｄ５ 第５ダイオード、 Ｄ６ 第６ダイオード、 Ｄ７ 第７ダイオード、 Ｄ８ 第８ダイオード、 Ｔ１ 絶縁トランス、 Ｌ１ 第１漏れインダクタンス、 Ｌ２ 第２漏れインダクタンス、 Ｃ１ 入力コンデンサ、 Ｃ２ 出力コンデンサ、 ３０ 交流負荷、 ４０ 系統。

Claims (5)

1. 第１スイッチング素子と第２スイッチング素子が直列接続された第１アームと、第３スイッチング素子と第４スイッチング素子が直列接続された第２アームが並列接続され、直流電源から電力が入力される第１ブリッジ回路と、
   第５スイッチング素子と第６スイッチング素子が直列接続された第３アームと、第７スイッチング素子と第８スイッチング素子が直列接続された第４アームが並列接続され、負荷に電力を出力する第２ブリッジ回路と、
   前記第１ブリッジ回路と前記第２ブリッジ回路の間に接続された絶縁トランスと、
   前記第１スイッチング素子〜前記第８スイッチング素子を制御する制御回路と、を備え、
   前記制御回路は、前記負荷の消費電力が設定値以上のとき、前記第１スイッチング素子〜前記第４スイッチング素子のスイッチング位相と、前記第５スイッチング素子〜前記第８スイッチング素子のスイッチング位相との位相差を制御して電力変換し、前記負荷の消費電力が前記設定値未満のとき、前記第２ブリッジ回路を整流回路として動作させ、前記第１スイッチング素子〜前記第４スイッチング素子のオン時間を制御して電力変換する、
   ことを特徴とする電力変換装置。
2. 前記制御回路は、前記負荷の消費電力が前記設定値未満のとき、前記第１スイッチング素子および前記第４スイッチング素子をオン／オフ制御し、前記第２スイッチング素子および前記第３スイッチング素子を常時オフ状態に制御する、
   ことを特徴とする請求項１に記載の電力変換装置。
3. 前記制御回路は、前記負荷の消費電力が前記設定値未満のとき、前記第２スイッチング素子および前記第３スイッチング素子をオン／オフ制御し、前記第１スイッチング素子および前記第４スイッチング素子を常時オフ状態に制御する、
   ことを特徴とする請求項１に記載の電力変換装置。
4. 前記第５スイッチング素子〜前記第８スイッチング素子のそれぞれに、並列かつ逆向きにダイオードが接続または形成されており、
   前記制御回路は、前記負荷の消費電力が前記設定値未満のとき、前記第５スイッチング素子〜前記第８スイッチング素子をオフ状態に制御する、
   ことを特徴とする請求項１から３のいずれかに記載の電力変換装置。
5. 前記制御回路は、前記負荷の消費電力が前記設定値未満のときにおいて、
   前記第１スイッチング素子および前記第４スイッチング素子をオン、前記第２スイッチング素子および第３スイッチング素子をオフの状態に制御するとき、前記第５スイッチング素子および前記第８スイッチング素子をオン、前記第６スイッチング素子および前記第７スイッチング素子をオフの状態に制御し、
   前記第１スイッチング素子および前記第４スイッチング素子をオフ、前記第２スイッチング素子および第３スイッチング素子をオンの状態に制御するとき、前記第５スイッチング素子および前記第８スイッチング素子をオフ、前記第６スイッチング素子および前記第７スイッチング素子をオンの状態に制御する、
   ことを特徴とする請求項１から３のいずれかに記載の電力変換装置。

Images