JP7444114B2 - 電力変換装置 - Google Patents

Description

本発明は、電力変換装置に関する。

従来から、１次側巻線及び２次側巻線を有するトランスを備えた電力変換装置が知られている（例えば特許文献１参照）。特許文献１に記載の電力変換装置は、複数の１次側スイッチング素子を有する１次側フルブリッジ回路と、複数の２次側スイッチング素子を有する２次側フルブリッジ回路と、１次側スイッチング素子及び２次側スイッチング素子を制御する制御回路と、を備えている。

特許文献１に記載の電力変換装置は、１次側巻線に入力される１次側電圧と２次側巻線に入力される２次側電圧の極性が反転する反転期間を含むように、１次側スイッチング素子及び２次側スイッチング素子を周期的に制御する制御モードを含む。当該電力変換装置は、当該制御モードにおいて、当該反転期間の長さを調整することで、２次側フルブリッジ回路から出力される出力電流を調整する。具体的には、当該電力変換装置は、反転期間を長くすることでより大きな出力電流を出力する。

特許第２０１８－２６９６１号公報

しかし、反転期間が長くなると、２次側フルブリッジ回路から出力電流を出力することができる期間が短くなる。そのため、反転期間がある値より長くなると、１周期内での出力電流の平均が減少することがある。結果として、出力電流を大きくするために反転期間を長くすることで、かえって出力電流が減少しまうおそれがある。

上記課題を解決する電力変換装置は、１次側巻線及び２次側巻線を有するトランスと、前記１次側巻線に接続された回路であって、複数の１次側スイッチング素子を有する１次側フルブリッジ回路と、前記２次側巻線に接続された回路であって、複数の２次側スイッチング素子を有する２次側フルブリッジ回路と、前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を制御することにより、前記１次側フルブリッジ回路に入力される入力電圧を前記２次側フルブリッジ回路から出力される出力電圧に変換する制御回路と、を備え、前記制御回路は、前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を周期的に制御する制御モードとして、前記１次側巻線に入力される１次側電圧又は前記２次側巻線に入力される２次側電圧の少なくとも一方が正、負又はゼロに切り替わるＰＷＭ制御モードを備え、前記ＰＷＭ制御モードの半周期は、前記１次側電圧と前記２次側電圧との極性が反転している反転期間と、伝送期間とにより構成され、前記伝送期間は、前記２次側電圧が正又は負である出力期間を含み、前記制御回路は、前記ＰＷＭ制御モードである場合、前記反転期間が予め定められた上限反転期間以下となるように前記１次側スイッチング素子及び前記２次側スイッチング素子を制御するものであり、前記１次側スイッチング素子及び前記２次側スイッチング素子を制御する周期をＴとした場合に、前記上限反転期間はＴ／４より小さい。

これによれば、ＰＷＭ制御モードでは、反転期間がＴ／４となるときに出力電流が最大となるのではなく、Ｔ／４よりも小さい最大出力期間で最大となる。そのため、反転期間が最大出力期間よりも大きくなると、却って出力電流が減少する。そこで、反転期間がＴ／４より小さい上限反転期間以下となるように各スイッチング素子が制御される。これにより、出力電流が減少することを抑制することができる。

上記電力変換装置について、前記ＰＷＭ制御モードは、前記１次側電圧が正、負又はゼロに切り替わり、且つ、前記２次側電圧が正、負又はゼロに切り替わる両側ＰＷＭ制御モードでもよい。

例えば電力変換装置が適用される対象や状況に応じて、１次側フルブリッジ回路に入力される入力電圧と、２次側フルブリッジ回路から出力される出力電圧との大小関係が変化する場合がある。この場合、上記大小関係に応じて、各スイッチング素子を制御する制御モードを変更すると、制御が複雑になるおそれがある。そこで、１次側電圧及び２次側電圧がともに正、負又はゼロに切り替わる両側ＰＷＭ制御モードは、入力電圧と出力電圧との大小関係が変化しても同様に適用することができる制御モードである。これにより、入力電圧と出力電圧との大小関係の変化に伴う制御の複雑さを低減することができる。

ここで、両側ＰＷＭ制御モードでは、出力電流がゼロとなる期間が生じうるため、出力電流が最大となる最大出力期間がＴ／４よりも小さくなる場合がある。このため、反転期間をＴ／４に近づけると却って出力電流が減少するという不都合が生じうる。この点、本構成によれば、制御回路は、反転期間が上限反転期間以下となるように制御を行うため、上記不都合を抑制できる。

上記電力変換装置について、前記上限反転期間は、前記２次側フルブリッジ回路から出力される出力電流が最大となる最大出力期間以下でもよい。
これによれば、上限反転期間が最大出力期間以下であるため、導出された反転期間が最大出力期間まで増加する間は、出力電流が増加する。一方、導出された反転期間が最大出力期間より大きくなると、出力電流が一定となる。したがって、反転期間の増加によって最大出力期間の状態から出力電流が減少することを抑制することができる。

上記電力変換装置について、前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子に対して並列に接続された複数のコンデンサを備えている、ものであってもよい。

これによれば、スイッチングパターンの切り替わりに伴ってコンデンサの充放電が行われることにより、各スイッチング素子がソフトスイッチングを行う際のスイッチング損失を低減することができる。

この発明によれば、出力電流の減少を抑制することができる。

電力変換装置及び電源システムの電気的構成を示す回路図。 （ａ）１次側電圧を示す波形図、（ｂ）２次側電圧を示す波形図。 両側ＰＷＭ制御モードにおける各スイッチング素子のスイッチングパターンを示す図。 （ａ）１次側電圧を示すグラフ、（ｂ）２次側電圧を示すグラフ、（ｃ）１次側電流及び２次側電流を示すグラフ、（ｄ）出力電流を示すグラフ。 両側ＰＷＭ制御モード処理を示すフローチャート。 （ａ）出力電流の反転期間依存性を示すグラフ、（ｂ）伝送期間、入力期間、出力期間、及び重複期間の反転期間依存性を示すグラフ。

＜構成＞
以下、電力変換装置の一実施形態について図面を参照しつつ説明する。
図１に示すように、電源システム１００は、直流電源１１０と、負荷１２０と、電力変換装置１０と、を備える。直流電源１１０は、直流電圧を出力する電圧源である。負荷１２０は、例えば、直流電力を充放電可能な蓄電装置であり、一例としては二次電池である。二次電池とは、例えば、リチウムイオン蓄電池や鉛蓄電池である。

電力変換装置１０は、いわゆるデュアルアクティブブリッジ方式のＤＣ／ＤＣコンバータである。電力変換装置１０は、直流電源１１０と負荷１２０との間に設けられている。電力変換装置１０は、直流電源１１０の電力を変換して負荷１２０に出力可能である。また、電力変換装置１０は、負荷１２０の電力を変換して直流電源１１０に出力可能である。以下の説明では、１次側を入力、２次側を出力として取り扱う。すなわち、電力変換装置１０は、直流電源１１０から入力された直流電圧を変換して負荷１２０に出力するものとする。電力変換装置１０は、トランス２０と、１次側フルブリッジ回路３０と、２次側フルブリッジ回路４０と、制御回路５０と、を備える。

トランス２０は、磁性体のコア２１と、コア２１に巻きつけられた１次側巻線２２及び２次側巻線２３と、を有する。すなわち、トランス２０は、所謂絶縁型である。トランス２０は、リアクトルＬを有する。リアクトルＬは、チョークコイルなどの素子であってもよいし、１次側巻線２２及び２次側巻線２３の漏れインダクタンスであってもよい。

１次側フルブリッジ回路３０は、複数の１次側スイッチング素子として、第１スイッチング素子Ｑ１と、第２スイッチング素子Ｑ２と、第３スイッチング素子Ｑ３と、第４スイッチング素子Ｑ４と、を有する。また、１次側フルブリッジ回路３０は、複数の１次側ダイオードＤ１～Ｄ４と、複数の１次側コンデンサＣ１～Ｃ４と、を有する。

本実施形態では、１次側スイッチング素子Ｑ１～Ｑ４としてｎ型のＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistorが用いられているが、ｐ型のＭＯＳＦＥＴやＩＧＢＴ：Insulated Gate Bipolar Transistor等の他のスイッチング素子を用いてもよい。４つの１次側スイッチング素子Ｑ１～Ｑ４は、第１レグ３１と、第２レグ３２とを構成する。第１レグ３１は、第１スイッチング素子Ｑ１のソースと第２スイッチング素子Ｑ２のドレインとを第１接続線３３で接続した直列接続体である。第２レグ３２は、第３スイッチング素子Ｑ３のソースと第４スイッチング素子Ｑ４のドレインとを第２接続線３４で接続した直列接続体である。第１レグ３１及び第２レグ３２は、互いに並列に接続されるように１次側端子３５，３６に接続されている。このとき、第１スイッチング素子Ｑ１及び第３スイッチング素子Ｑ３が上アームを構成し、第２スイッチング素子Ｑ２及び第４スイッチング素子Ｑ４が下アームを構成する。すなわち、１次側フルブリッジ回路３０は、１次側端子３５，３６に接続されているといえる。

１次側ダイオードＤ１～Ｄ４及び１次側コンデンサＣ１～Ｃ４は、それぞれ１次側スイッチング素子Ｑ１～Ｑ４に並列接続されている。１次側ダイオードＤ１～Ｄ４は、寄生ダイオードであってもよいし、素子であってもよい。１次側ダイオードＤ１～Ｄ４は、１次側スイッチング素子Ｑ１～Ｑ４に対して逆接続されている。１次側コンデンサＣ１～Ｃ４は、寄生容量、素子、あるいは寄生容量と素子の組み合わせであってもよい。

１次側フルブリッジ回路３０の第１接続線３３及び第２接続線３４は、それぞれ１次側巻線２２に接続されている。そのため、１次側巻線２２には、第２接続線３４と第１接続線３３との電位差と等しい電圧Ｖ１が印加される。以下の説明では、１次側巻線２２に印加される電圧Ｖ１を「１次側電圧Ｖ１」と称することがある。なお、１次側電圧Ｖ１は、第１接続線３３の電位が第２接続線３４の電位より高い場合を正とする。

なお、直流電源１１０は、１次側端子３５，３６に接続されている。したがって、１次側フルブリッジ回路３０は、１次側端子３５，３６を介して直流電源１１０に接続される。

１次側電圧センサ３７は、１次側フルブリッジ回路３０に入力される入力電圧Ｖｉｎを測定するための電圧計である。１次側電圧センサ３７は、１次側フルブリッジ回路３０に対して並列となるように１次側端子３５，３６に接続されている。入力電圧Ｖｉｎの値は任意であるが、例えば、２５０～４５０［Ｖ］である。

１次側電流センサ３８は、直流電源１１０から１次側フルブリッジ回路３０への入力電流Ｉｉｎを測定するための電流計である。１次側電流センサ３８としては、シャント抵抗、ホール素子など任意の形態を採用することができる。

２次側フルブリッジ回路４０は、複数の２次側スイッチング素子として、第５スイッチング素子Ｑ５と、第６スイッチング素子Ｑ６と、第７スイッチング素子Ｑ７と、第８スイッチング素子Ｑ８と、を有する。また、２次側フルブリッジ回路４０は、複数の２次側ダイオードＤ５～Ｄ８と、複数の２次側コンデンサＣ５～Ｃ８と、を有する。

本実施形態では、２次側スイッチング素子Ｑ５～Ｑ８としてｎ型のＭＯＳＦＥＴが用いられているが、ｐ型のＭＯＳＦＥＴやＩＧＢＴ等の他のスイッチング素子を用いてもよい。４つの２次側スイッチング素子Ｑ５～Ｑ８は、第３レグ４１と、第４レグ４２とを構成する。第３レグ４１は、第５スイッチング素子Ｑ５のソースと第６スイッチング素子Ｑ６のドレインとを第３接続線４３で接続した直列接続体である。第４レグ４２は、第７スイッチング素子Ｑ７のソースと第８スイッチング素子Ｑ８のドレインとを第４接続線４４で接続した直列接続体である。第３レグ４１及び第４レグ４２は、互いに並列に接続されるように２次側端子４５，４６に接続されている。このとき、第５スイッチング素子Ｑ５及び第７スイッチング素子Ｑ７が上アームを構成し、第６スイッチング素子Ｑ６及び第８スイッチング素子Ｑ８が下アームを構成する。すなわち、２次側フルブリッジ回路４０は、２次側端子４５，４６に接続されているといえる。

２次側ダイオードＤ５～Ｄ８及び２次側コンデンサＣ５～Ｃ８は、それぞれ２次側スイッチング素子Ｑ５～Ｑ８に並列接続されている。２次側ダイオードＤ５～Ｄ８は、寄生ダイオードであってもよいし、素子であってもよい。２次側ダイオードＤ５～Ｄ８は、２次側スイッチング素子Ｑ５～Ｑ８に対して逆接続されている。２次側コンデンサＣ５～Ｃ８は、寄生容量、素子、あるいは寄生容量と素子の組み合わせであってもよい。したがって、複数のコンデンサＣ１～Ｃ８は、それぞれ、複数の１次側スイッチング素子Ｑ１～Ｑ４及び複数の２次側スイッチング素子Ｑ５～Ｑ８に対して並列に接続されている。

２次側フルブリッジ回路４０の第３接続線４３及び第４接続線４４は、それぞれ２次側巻線２３に接続されている。そのため、２次側巻線２３には、第３接続線４３と第４接続線４４との電位差と等しい電圧Ｖ２が印加される。以下の説明では、２次側巻線２３に印加される電圧Ｖ２を「２次側電圧Ｖ２」と称することがある。なお、２次側電圧Ｖ２は、第３接続線４３の電位が第４接続線４４の電位より高い場合を正とする。なお、負荷１２０は、２次側端子４５，４６に接続されている。したがって、２次側フルブリッジ回路４０は、２次側端子４５，４６を介して負荷１２０に接続される。

２次側電圧センサ４７は、２次側フルブリッジ回路４０から出力される出力電圧Ｖｏｕｔを測定するための電圧計である。２次側電圧センサ４７は、２次側フルブリッジ回路４０に対して並列となるように２次側端子４５，４６に接続されている。出力電圧Ｖｏｕｔの値は任意であるが、例えば、２５０～４５０［Ｖ］である。

なお、負荷１２０が蓄電装置である場合、負荷１２０が２次側端子４５，４６に接続されると、２次側電圧センサ４７によって、出力電圧Ｖｏｕｔとしての負荷１２０の電圧が検出される。

２次側電流センサ４８は、２次側フルブリッジ回路４０から出力される出力電流Ｉｏｕｔを測定するための電流計である。２次側電流センサ４８としては、シャント抵抗、ホール素子など任意の形態を採用することができる。

制御回路５０は、両電圧センサ３７，４７と接続されているとともに、両電流センサ３８，４８と接続されている。制御回路５０は、１次側電圧センサ３７から入力電圧Ｖｉｎを、２次側電圧センサ４７から出力電圧Ｖｏｕｔを、それぞれ取得する。制御回路５０は、１次側電流センサ３８から入力電流Ｉｉｎを、２次側電流センサ４８から出力電流Ｉｏｕｔを、それぞれ取得する。

制御回路５０は、複数の１次側スイッチング素子Ｑ１～Ｑ４及び複数の２次側スイッチング素子Ｑ５～Ｑ８を周期的に制御することにより、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換するものである。本実施形態では、１次側スイッチング素子Ｑ１～Ｑ４及び２次側スイッチング素子Ｑ５～Ｑ８は、ともに所定の周期Ｔでスイッチング制御される。

なお、制御回路５０の具体的なハードウェア構成は任意である。例えば、制御回路５０は、電圧の取得及びスイッチング制御を行うための専用のハードェア回路を有する構成でもよいし、電圧の取得及びスイッチング制御を行うための制御プログラムや必要な情報が記憶されたメモリと、制御プログラムに基づいて電圧の取得及びスイッチング制御を行うＣＰＵとを有する構成でもよい。

＜制御モードについて＞
次に、１次側スイッチング素子Ｑ１～Ｑ４及び２次側スイッチング素子Ｑ５～Ｑ８を制御する制御モードについて説明する。以下の説明では、各ダイオードＤ１～Ｄ８をそれぞれ「第ｎダイオードＤｎ」と、各コンデンサＣ１～Ｃ８をそれぞれ「第ｎコンデンサＣｎ」と称することがある。なお、ｎは１～８の自然数である。

制御回路５０は、複数の１次側スイッチング素子Ｑ１～Ｑ４及び複数の２次側スイッチング素子Ｑ５～Ｑ８を周期的に制御する制御モードとして、ＰＷＭ制御モードを備える。
ＰＷＭ制御モードは、１次側電圧Ｖ１又は２次側電圧Ｖ２の少なくとも一方が正、負、又はゼロに切り替わる制御モードである。本実施形態のＰＷＭ制御モードは、両側ＰＷＭ制御モードである。

図２（ａ）及び図２（ｂ）に示すように、両側ＰＷＭ制御モードは、１次側電圧Ｖ１が正、負又はゼロに切り替わり、且つ、２次側電圧Ｖ２が正、負、又はゼロに切り替わる制御モードである。なお、２次側電圧Ｖ２がゼロである場合、出力電流Ｉｏｕｔがゼロとなる。したがって、両側ＰＷＭ制御モードは、１周期内において出力電流Ｉｏｕｔがゼロとなる期間を有する制御モードの一種であるともいえる。

図３に示すように、両側ＰＷＭ制御モードでは、各スイッチング素子Ｑ１～Ｑ８のスイッチングパターンとして、例えば、第１パターンＰ１、第２パターンＰ２、第３パターンＰ３、第４パターンＰ４、第５パターンＰ５、第６パターンＰ６、第７パターンＰ７、第８パターンＰ８が設定されている。なお、以下の説明では、各スイッチング素子Ｑ１～Ｑ８のスイッチングパターンを単に「スイッチングパターン」と称することがある。

図３に示すように、第１パターンＰ１は、スイッチング素子Ｑ１，Ｑ４，Ｑ６，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ８がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が正となり、２次側電圧Ｖ２が負となる。

図３に示すように、第２パターンＰ２は、スイッチング素子Ｑ１，Ｑ４，Ｑ６，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ７がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が正となり、２次側電圧Ｖ２がゼロとなる。

図３に示すように、第３パターンＰ３は、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ７がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が正となり、２次側電圧Ｖ２が正となる。

図３に示すように、第４パターンＰ４は、スイッチング素子Ｑ１，Ｑ３，Ｑ５，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ２，Ｑ４，Ｑ６，Ｑ７がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１がゼロとなり、２次側電圧Ｖ２が負となる。

図３に示すように、第５パターンＰ５は、スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ８がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ４，Ｑ６，Ｑ７がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が負となり、２次側電圧Ｖ２が正となる。

図３に示すように、第６パターンＰ６は、スイッチング素子Ｑ２，Ｑ３，Ｑ５，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ７がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が負となり、２次側電圧Ｖ２がゼロとなる。

図３に示すように、第７パターンＰ７は、スイッチング素子Ｑ２，Ｑ３，Ｑ６，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ４，Ｑ５，Ｑ８がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１が負となり、２次側電圧Ｖ２が負となる。

図３に示すように、第８パターンＰ８は、スイッチング素子Ｑ２，Ｑ４，Ｑ６，Ｑ７がＯＮ状態であり、スイッチング素子Ｑ１，Ｑ３，Ｑ５，Ｑ８がＯＦＦ状態のスイッチングパターンである。この場合、図２に示すように、１次側電圧Ｖ１がゼロとなり、２次側電圧Ｖ２が負となる。

本実施形態では、１次側電圧Ｖ１が正又は負の場合、１次側電圧Ｖ１の大きさは入力電圧Ｖｉｎの大きさと等しいものとする。同様に、２次側電圧Ｖ２が正又は負の場合、２次側電圧Ｖ２の大きさは出力電圧Ｖｏｕｔの大きさと等しいものとする。

制御回路５０は、両側ＰＷＭ制御モードにおいて、スイッチングパターンを、Ｐ１→Ｐ２→Ｐ３→Ｐ４→Ｐ５→Ｐ６→Ｐ７→Ｐ８の順に順次切り替える動作を１単位として、その単位動作を周期Ｔで繰り返し実行する。これにより、１次側電圧Ｖ１と２次側電圧Ｖ２とが所定の位相差で順次変化し、電圧変換（換言すれば電力変換）が行われる。この場合、制御回路５０は、位相差を設けた状態で１次側フルブリッジ回路３０と２次側フルブリッジ回路４０とを制御するものといえる。

特に、両側ＰＷＭ制御モードでは、各スイッチング素子Ｑ１～Ｑ８を制御することにより、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの大小関係に関わらず、電圧変換を行うことができる。すなわち、両側ＰＷＭ制御モードは、昇降圧が可能な制御モードである。

ここで、両側ＰＷＭ制御モードでは、パターンＰ１～Ｐ４までが半周期（Ｔ／２）であり、第５パターンＰ５～Ｐ８までが半周期（Ｔ／２）である。そして、パターンＰ１～Ｐ４とパターンＰ５～Ｐ８とは、極性が反転している点を除いて同一態様となっている。このため、以下では、パターンＰ１～Ｐ４について詳細に説明し、パターンＰ５～Ｐ８の具体的な制御態様については説明を省略する。

図２に示すように、両側ＰＷＭ制御モードは、反転期間Φと、伝送期間Ｗとにより構成されている。
反転期間Φは、半周期における１次側電圧Ｖ１と２次側電圧Ｖ２との極性が反転している期間である。伝送期間Ｗは、半周期における反転期間Φ以外の期間である。本実施形態では、反転期間Φは、第１パターンＰ１が設定されている期間であり、伝送期間Ｗは、パターンＰ２～Ｐ４が設定されている期間である。

伝送期間Ｗは、入力期間Ｔ１と、出力期間Ｔ２と、を含む。
入力期間Ｔ１は、１次側電圧Ｖ１が正となっている期間である。本実施形態では、入力期間Ｔ１は、パターンＰ２，Ｐ３が設定されている期間である。

出力期間Ｔ２は、２次側電圧Ｖ２が正となっている期間である。本実施形態では、出力期間Ｔ２は、パターンＰ３，Ｐ４が設定されている期間である。つまり、第３パターンＰ３が設定されている期間は、入力期間Ｔ１及び出力期間Ｔ２の双方に含まれる。すなわち、第３パターンＰ３が設定されている期間は、１次側電圧Ｖ１及び２次側電圧Ｖ２がともに正となっている期間である。以下の説明では、第３パターンＰ３が設定されている期間を、「重複期間Ｘ」と称することがある。

なお、念のために説明すると、上述した通り、パターンＰ１～Ｐ４とパターンＰ５～Ｐ８とは、極性が反転している。このため、パターンＰ５～Ｐ８の期間における入力期間Ｔ１は、１次側電圧Ｖ１が負となっている期間であり、出力期間Ｔ２は、２次側電圧Ｖ２が負となっている期間であり、重複期間Ｘは、１次側電圧Ｖ１及び２次側電圧Ｖ２がともに負となっている期間である。

両側ＰＷＭ制御モードにおいて、出力電流Ｉｏｕｔは、反転期間Φと両期間Ｔ１，Ｔ２とに依存する。詳細には、出力電流Ｉｏｕｔは、以下の式（１）で表される。

なお、ＬはリアクトルＬのインダクタンス値である。また、重複期間Ｘは、Ｔ１＋Ｔ２＋Φ－Ｔ／２と表すことができる。重複期間Ｘはゼロ以上である。したがって、制御回路５０は、反転期間Φ及び両期間Ｔ１，Ｔ２を制御することにより、出力電流Ｉｏｕｔを制御することができる。

特に、伝送期間Ｗの開始タイミングの２次側電流ＩＳと終了タイミングの２次側電流ＩＳとが一致する場合、入力期間Ｔ１及び出力期間Ｔ２は、以下の式（２）を満たす。

したがって、制御回路５０は、反転期間Φ及び出力期間Ｔ２を制御することにより、出力電流Ｉｏｕｔを制御することができる。

制御回路５０は、両側ＰＷＭ制御モードである場合、反転期間Φを出力期間Ｔ２の１次関数とみなすことで、反転期間Φと出力期間Ｔ２との対応関係をとる。本実施形態の１次関数は、例えば、１次係数Ｋを用いて以下の式（３）で表される。

なお、１次係数Ｋは、少なくとも入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔに依存する。

入力期間Ｔ１及び出力期間Ｔ２は、反転期間Φを決定することにより式（２）及び式（３）から一意に決まる。反転期間Φ及び両期間Ｔ１，Ｔ２は、例えば、１次側フルブリッジ回路３０及び２次側フルブリッジ回路４０の位相差（換言すれば、１次側電圧Ｖ１と２次側電圧Ｖ２との位相差）、１次側スイッチング素子Ｑ１～Ｑ４のデューティ比、又は２次側スイッチング素子Ｑ５～Ｑ８のデューティ比に依存する。したがって、制御回路５０は、例えば、上記パラメータに基づいて反転期間Φ及び両期間Ｔ１，Ｔ２を制御することによって、出力電流Ｉｏｕｔを制御してもよい。なお、反転期間Φ及び両期間Ｔ１，Ｔ２を制御するパラメータは、上記に限られず、例えば、第１レグ３１及び第２レグ３２間の位相差、又は第３レグ４１及び第４レグ４２間の位相差でもよい。

なお、パターンＰ５～Ｐ８における反転期間Φは、第５パターンＰ５が設定されている期間であり、伝送期間Ｗは、パターンＰ６～Ｐ８が設定されている期間である。そして、パターンＰ１～Ｐ４とパターンＰ５～Ｐ８とは極性が反転しているため、パターンＰ５～Ｐ８において、入力期間Ｔ１は、１次側電圧Ｖ１が負となっている期間であり、出力期間Ｔ２は、２次側電圧Ｖ２が負となっている期間である。制御回路５０は、ソフトスイッチング条件を満たす反転期間Φ及び両期間Ｔ１，Ｔ２となるように、パターンＰ１～Ｐ８を順次切り替える。

ここで、図４を用いてソフトスイッチング条件について説明する。図４（ａ）は１次側電圧Ｖ１の波形を示し、図４（ｂ）は２次側電圧Ｖ２の波形を示し、図４（ｃ）は１次側電流ＩＬ及び２次側電流ＩＳの波形を示し、図４（ｄ）は出力電流Ｉｏｕｔの波形を示す。１次側電流ＩＬは１次側巻線２２に流れる電流であり、２次側電流ＩＳは２次側巻線２３に流れる電流である。本実施形態では、説明の便宜上、１次側電流ＩＬと２次側電流ＩＳが同一であるとする。

図４に示すように、両側ＰＷＭ制御モードにおけるソフトスイッチング条件は、（Ａ）反転期間Φの開始タイミングにおいて１次側電流ＩＬの大きさが１次側閾値ＩＬｍｉｎ以上となることを含む。換言すれば、ソフトスイッチング条件は、１次側電流ＩＬの大きさが１次側閾値ＩＬｍｉｎ以上となっている状態で、スイッチングパターンが第８パターンＰ８から第１パターンＰ１に切り替わることを含む。１次側閾値ＩＬｍｉｎは、例えば、１次側電流ＩＬを用いて１次側コンデンサＣ１～Ｃ４の充放電を行うために必要な電流の大きさである。１次側閾値ＩＬｍｉｎは、例えば、１次側コンデンサＣ１～Ｃ４の容量に基づいて設定される。なお、反転期間Φの開始タイミングにおいて１次側電流ＩＬは負であるため、（Ａ）の条件は、１次側電流ＩＬが－ＩＬｍｉｎ以下となることである。

両側ＰＷＭ制御モードにおけるソフトスイッチング条件は、（Ｂ）反転期間Φの終了タイミングにおいて２次側電流ＩＳの大きさが２次側閾値ＩＳｍｉｎ以上となることを含む。換言すれば、ソフトスイッチング条件は、２次側電流ＩＳの大きさが２次側閾値ＩＳｍｉｎ以上となっている状態で、スイッチングパターンが第１パターンＰ１から第２パターンＰ２に切り替わることを含む。２次側閾値ＩＳｍｉｎは、例えば、２次側電流ＩＳを用いて２次側コンデンサＣ５～Ｃ８の充放電を行うために必要な電流の大きさである。２次側閾値ＩＳｍｉｎは、例えば、２次側コンデンサＣ５～Ｃ８の容量に基づいて設定される。なお、反転期間Φの開始タイミングにおいて２次側電流ＩＳは正であるため、（Ｂ）の条件は、２次側電流ＩＳが２次側閾値ＩＳｍｉｎ以上となることである。以下の説明では、１次側閾値ＩＬｍｉｎと２次側閾値ＩＳｍｉｎとは等しいものとする。１次側閾値ＩＬｍｉｎと２次側閾値ＩＳｍｉｎが等しい場合とは、例えば、１次側コンデンサＣ１～Ｃ４の容量と２次側コンデンサＣ５～Ｃ８の容量とが等しい場合である。

図４（ｄ）に示すように、出力電流Ｉｏｕｔは、出力期間Ｔ２の終了タイミングにおいて所定のオフセット電流Ｉｏｆｆとなる。オフセット電流Ｉｏｆｆが大きいほど、出力電流Ｉｏｕｔのリップル電流が大きくなる。オフセット電流Ｉｏｆｆは、反転期間Φが長くなるほど大きくなる。

制御回路５０は、負荷１２０を制御する負荷制御装置１２１と通信可能に構成されている。制御回路５０は、負荷制御装置１２１から要求電力Ｐｒを受信した場合に、両側ＰＷＭ制御モードにおいて要求電力Ｐｒを負荷１２０に供給できるように両側ＰＷＭ制御モード処理を実行する。

＜両側ＰＷＭ制御モード処理について＞
以下、図５を用いて両側ＰＷＭ制御モード処理について説明する。
図５に示すように、制御回路５０は、ステップＳ１００にて、１次側電圧センサ３７から入力電圧Ｖｉｎを、２次側電圧センサ４７から出力電圧Ｖｏｕｔを、負荷制御装置１２１から要求電力Ｐｒをそれぞれ取得する。

その後、制御回路５０は、ステップＳ１０１に進み、出力電圧Ｖｏｕｔ及び要求電力Ｐｒから目標電流Ｉｔを導出する。
その後、制御回路５０は、ステップＳ１０２に進み、出力電流Ｉｏｕｔが目標電流Ｉｔとなる反転期間Φ、入力期間Ｔ１及び出力期間Ｔ２を導出する。導出方法の一例として、式（１）の左辺（出力電流Ｉｏｕｔ）を目標電流Ｉｔに置き換えた上で、式（１）の右辺に式（２）及び式（３）を適用することが挙げられる。これにより、目標電流Ｉｔが反転期間Φで表される。これを用いて、目標電流Ｉｔから反転期間Φを導出すればよい。また、入力期間Ｔ１及び出力期間Ｔ２は、それぞれ式（２）及び式（３）に当該反転期間Φを代入することで導出すればよい。

ここで、図６を用いてステップＳ１０２の処理で導出される反転期間Φと出力電流Ｉｏｕｔとの関係について説明する。
図６（ａ）は、出力電流Ｉｏｕｔの反転期間Φ依存性を示したものである。図６（ｂ）は、式（１）、式（２）、及び式（３）に基づく伝送期間Ｗ、入力期間Ｔ１、出力期間Ｔ２、及び重複期間Ｘの反転期間Φ依存性を示したものである。

図６（ｂ）に示すように、伝送期間Ｗは、定義よりＴ－Φと表されるため、反転期間Φの増加に伴い減少する。入力期間Ｔ１は、式（２）の関係から、出力期間Ｔ２の増加に伴い線形に増加する。出力期間Ｔ２は、式（３）の関係から、反転期間Φの増加に伴い線形に増加する。

しかし、出力期間Ｔ２は伝送期間Ｗに含まれる期間であるため、出力期間Ｔ２の上限は伝送期間Ｗである。したがって、反転期間Φが一定以上大きくなると、出力期間Ｔ２は、伝送期間Ｗと一致した状態で伝送期間Ｗとともに減少する。反転期間Φの増加によってオフセット電流Ｉｏｆｆが大きくなるため、瞬間的に出力される出力電流Ｉｏｕｔは大きくなる。しかし、出力期間Ｔ２の減少に伴い、当該出力電流Ｉｏｕｔを出力できる期間が短くなるため、周期Ｔにおける出力電流Ｉｏｕｔの平均は減少する。そのため、図６（ａ）に示すように、反転期間Φが最大出力期間Φｓを超えた後は、出力電流Ｉｏｕｔが減少する傾向にある。この場合、式（１）から導出される出力電流Ｉｏｕｔと、実際に出力される出力電流Ｉｏｕｔとの間に乖離が生じる。すなわち、反転期間Φが最大出力期間Φｓよりも大きくなった場合には、ステップＳ１０２にて導出される反転期間Φに対応する出力電流Ｉｏｕｔは、予め定められた上限反転期間Φ１に対応する出力電流Ｉｏｕｔよりも小さくなる。

換言すれば、目標電流Ｉｔから導出された反転期間Φに基づいて出力期間Ｔ２を導出した場合、導出された出力期間Ｔ２が伝送期間Ｗを超える場合がある。そのため、式（３）に基づく反転期間Φと出力期間Ｔ２との関係性が満たされなくなる場合があり得る。

最大出力期間Φｓとは、出力電流Ｉｏｕｔが最大となる反転期間Φである。詳細には、最大出力期間Φｓは、式（１）で表される出力電流Ｉｏｕｔが極大となる反転期間Φである。具体的には、最大出力期間Φｓは、以下の式（４）で表される。

入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔは正であるため、最大出力期間Φｓは、Ｔ／４より小さい。したがって、反転期間Φが最大出力期間Φｓより大きくなると、出力電流Ｉｏｕｔが減少する。

本実施形態における上限反転期間Φ１は、最大出力期間Φｓと等しい。そのため、上限反転期間Φ１は、Ｔ／４より小さい。
そこで、図５に示すように、本実施形態の制御回路５０は、ステップＳ１０２の処理の実行後、ステップＳ１０３にて、反転期間Φが上限反転期間Φ１未満か否かを判定する。ステップＳ１０３の判定結果が否定の場合、制御回路５０は、ステップＳ１０４に進む。ステップＳ１０４において、制御回路５０は、反転期間Φを上限反転期間Φ１に変更し、ステップＳ１０７に進む。

一方、ステップＳ１０３の判定結果が肯定の場合、制御回路５０は、ステップＳ１０５に進む。制御回路５０は、ステップＳ１０５において、ステップＳ１０２で導出された反転期間Φが所定の閾値Φ０より大きいか否かを判定する。判定結果が肯定の場合、制御回路５０は、ステップＳ１０７に進む。一方、判定結果が否定の場合、制御回路５０は、ステップＳ１０６に進む。

ステップＳ１０６において、制御回路５０は、ステップＳ１０２で導出された反転期間Φを、閾値Φ０に変更し、ステップＳ１０７に進む。閾値Φ０は、上限反転期間Φ１より小さければ任意に定めることができるが、例えば、上記ソフトスイッチング条件（Ａ）及び（Ｂ）を満たす最小の反転期間Φである。

なお、制御回路５０は、ステップＳ１０４又はステップＳ１０６にて反転期間Φの変更が行われた場合、ステップＳ１０２で導出された入力期間Ｔ１及び出力期間Ｔ２を変更後の反転期間Φに対応するものに変更する。

制御回路５０は、ステップＳ１０７において、ステップＳ１０２、ステップＳ１０４、又はステップＳ１０６にて導出された反転期間Φ及び両期間Ｔ１，Ｔ２に基づいて、各スイッチング素子Ｑ１～Ｑ８のスイッチング態様を決定する。詳細には、制御回路５０は、導出された反転期間Φ及び両期間Ｔ１，Ｔ２となるように、両フルブリッジ回路３０，４０間の位相差と、両スイッチング素子Ｑ１～Ｑ４，Ｑ５～Ｑ８のデューティ比とを決定する。制御回路５０は、ステップＳ１０２にて導出された反転期間Φ及び両期間Ｔ１，Ｔ２となるように各スイッチングパターンＰ１～Ｐ８の設定期間を決定しているとも言える。なお、ステップＳ１０４又はステップＳ１０６において反転期間Φが変更された場合には、導出された反転期間Φ及び両期間Ｔ１，Ｔ２として、当該変更後の反転期間Φ及び両期間Ｔ１，Ｔ２が用いられる。

その後、制御回路５０は、ステップＳ１０８に進み、ステップＳ１０７で決定されたスイッチング態様で各スイッチング素子Ｑ１～Ｑ８のスイッチング制御を行う。このとき、反転期間Φは上限反転期間Φ１に制限されることとなるため、制御回路５０は、反転期間Φが予め定められた上限反転期間Φ１以下となるように１次側スイッチング素子Ｑ１～Ｑ４及び２次側スイッチング素子Ｑ５～Ｑ８を制御するものである。

＜作用＞
次に、本実施形態の作用について説明する。
図６に示すように、反転期間Φが上限反転期間Φ１に制限される。上限反転期間Φ１は、Ｔ／４未満である。これにより、出力電流Ｉｏｕｔを大きくしようとして反転期間Φが上限反転期間Φ１よりも大きくなることによって、却って出力電流Ｉｏｕｔが小さくなる事態が回避される。

＜効果＞
次に、本実施形態の効果について説明する。
（１）電力変換装置１０は、１次側巻線２２及び２次側巻線２３を有するトランス２０と、１次側フルブリッジ回路３０と、２次側フルブリッジ回路４０と、制御回路５０と、を備えている。

１次側フルブリッジ回路３０は、１次側巻線２２に接続されている。１次側フルブリッジ回路３０は、複数の１次側スイッチング素子Ｑ１～Ｑ４を備えている。
２次側フルブリッジ回路４０は、２次側巻線２３に接続されている。２次側フルブリッジ回路４０は、複数の２次側スイッチング素子Ｑ５～Ｑ８を備えている。

制御回路５０は、各スイッチング素子Ｑ１～Ｑ８を周期的に制御する制御モードとしてＰＷＭ制御モードを備えている。ＰＷＭ制御モードは、１次側巻線２２に入力される１次側電圧Ｖ１又は２次側巻線２３に入力される２次側電圧Ｖ２の少なくとも一方が正、負、又はゼロに切り替わる制御モードである。ＰＷＭ制御モードは、１次側電圧Ｖ１と２次側電圧Ｖ２との極性が反転している反転期間Φと、伝送期間Ｗとにより構成されている。

伝送期間Ｗは、２次側電圧Ｖ２が正又は負である出力期間Ｔ２を含む。
制御回路５０は、ＰＷＭ制御モードである場合、反転期間Φが予め定められた上限反転期間Φ１以下となるように１次側スイッチング素子Ｑ１～Ｑ４及び２次側スイッチング素子Ｑ５～Ｑ８を制御する。

かかる構成において、１次側スイッチング素子Ｑ１～Ｑ４及び２次側スイッチング素子Ｑ５～Ｑ８を制御する周期をＴとした場合に、上限反転期間Φ１はＴ／４より小さい。
かかる構成によれば、ＰＷＭ制御モードでは、反転期間ΦがＴ／４となるときに出力電流Ｉｏｕｔが最大となるのではなく、Ｔ／４よりも小さい最大出力期間Φｓで最大となる。そのため、反転期間Φが最大出力期間Φｓよりも大きくなると却って出力電流Ｉｏｕｔが減少する。

この点、本実施形態では、反転期間ΦがＴ／４よりも小さい上限反転期間Φ１以下となるように各スイッチング素子Ｑ１～Ｑ８が制御される。これにより、出力電流Ｉｏｕｔを大きくするために反転期間Φを長くすることによって却って出力電流Ｉｏｕｔが減少することを抑制できる。

（２）ＰＷＭ制御モードは、１次側電圧Ｖ１が正、負、又はゼロに切り替わり、且つ、２次側電圧Ｖ２が正、負、又はゼロに切り替わる両側ＰＷＭ制御モードである。
かかる構成によれば、制御モードとして両側ＰＷＭ制御モードを採用することにより、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが大小関係に関わらず、電圧変換を行うことができる。これにより、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの大小関係に応じて異なる制御モードを切り替える必要がないため、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの大小関係の変化に伴う制御の複雑さを低減できる。

（３）上限反転期間Φ１は、２次側フルブリッジ回路４０から出力される出力電流Ｉｏｕｔが最大となる最大出力期間Φｓ以下である。
かかる構成によれば、上限反転期間Φ１が最大出力期間Φｓ以下であるため、導出された反転期間Φが上限反転期間Φ１まで増加する間は、出力電流Ｉｏｕｔが増加する。一方、導出された反転期間Φが上限反転期間Φ１より大きくなると、反転期間Φが最大出力期間Φｓ以下である上限反転期間Φ１に制限される。したがって、反転期間Φが最大出力期間Φｓより増加することによって出力電流Ｉｏｕｔが減少することを抑制することができる。

特に、本実施形態では、上限反転期間Φ１は最大出力期間Φｓであるため、出力電流Ｉｏｕｔを目標電流Ｉｔになるべく近づけることができる。
（４）電力変換装置１０は、複数の１次側スイッチング素子Ｑ１～Ｑ４及び複数の２次側スイッチング素子Ｑ５～Ｑ８に対して並列に接続された複数のコンデンサＣ１～Ｃ８を備える。

かかる構成によれば、スイッチングパターンの切り替わりに伴ってコンデンサＣ１～Ｃ８の充放電が行われることにより、各スイッチング素子Ｑ１～Ｑ８がソフトスイッチングを行う際のスイッチング損失を低減することができる。

＜変形例＞
上記実施形態は、以下のように変更して実施することができる。実施形態及び以下の変形例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。

○制御回路５０は、目標電流Ｉｔと反転期間Φとが対応付けられた対応テーブルを備えていてもよい。この場合、制御回路５０は、上記対応テーブルを参照することで、目標電流Ｉｔに対応する反転期間Φを導出してもよい。

なお、対応テーブルにおいて、反転期間Φは、ゼロから上限反転期間Φ１以下の範囲で定められており、目標電流Ｉｔは、ゼロから出力電流Ｉｏｕｔの最大値以下の範囲で定められている。

目標電流Ｉｔが対応テーブルの目標電流Ｉｔの最大値より大きい場合、制御回路５０は、反転期間Φとして、対応テーブルにて設定されている反転期間Φの最大値である上限反転期間Φ１（例えば最大出力期間Φｓ）を設定し、スイッチング制御を行ってもよい。この場合であっても、反転期間Φが上限反転期間Φ１以下となるように制御されているといえる。要は、導出される反転期間Φが予め上限反転期間Φ１以下となるように設定されていれば、制御回路５０は、反転期間Φを上限反転期間Φ１に変更しなくてもよい。

○制御回路５０の実行する処理はあくまで例示であり、実施形態中のものに限られない。例えば、制御回路５０は、目標電流Ｉｔを要求電力Ｐｒから導出せず、負荷制御装置１２１から直接目標電流Ｉｔを取得してもよい。また、例えば、制御回路５０は、ステップＳ１０５の判定を行った後にステップＳ１０３の判定を行ってもよい。

○１次側フルブリッジ回路３０及び２次側フルブリッジ回路４０は、それぞれコンデンサＣ１～Ｃ８を有していなくてもよい。また、各コンデンサＣ１～Ｃ８の容量は、異なっていてもよい。

○上限反転期間Φ１は、最大出力期間Φｓよりも小さい値でもよい。例えば、上限反転期間Φ１は、最大出力期間Φｓよりも閾値Φ０だけ小さい値でもよい。換言すれば、上限反転期間Φ１は、最大出力期間Φｓに対応する値であればよい。

○制御回路５０の動作モードは、両側ＰＷＭ制御モードに限られない。例えば、制御回路５０の動作モードは、１次側電圧Ｖ１又は２次側電圧Ｖ２のいずれか一方が正又は負に切り替わり、且つ、１次側電圧Ｖ１又は２次側電圧Ｖ２の他方が正、負又はゼロに切り替わるものでもよい。例えば、１次側電圧Ｖ１が正又は負に切り替わるＰＷＭ制御モードの場合、第４パターンＰ４及び第８パターンＰ８の期間がゼロとなる。また、２次側電圧Ｖ２が正又は負に切り替わるＰＷＭ制御モードの場合、第２パターンＰ２及び第６パターンＰ６の期間がゼロとなる。要は、制御回路５０の動作モードは、１次側電圧Ｖ１又は２次側電圧Ｖ２の少なくとも一方が正、負又はゼロに切り替わるＰＷＭ制御モードであればよい。

○電力変換装置１０は、双方向の電圧変換を行ってもよい。この場合、２次側フルブリッジ回路４０に入力される電圧を入力電圧Ｖｉｎ、１次側フルブリッジ回路３０から出力される電圧を出力電圧Ｖｏｕｔとしてもよい。このとき、例えば、スイッチングパターンＰ１～Ｐ８として、１次側スイッチング素子Ｑ１～Ｑ４と２次側スイッチング素子Ｑ５～Ｑ８とを入れ替えたものを用いればよい。

○負荷１２０は、蓄電装置に限られず任意であり、例えば目標電圧で駆動する駆動装置でもよい。この場合、負荷制御装置１２１は、要求電流と要求電圧とを制御回路５０に送信する。制御回路５０は、出力電圧Ｖｏｕｔが要求電圧となり且つ出力電流Ｉｏｕｔが要求電流となる範囲内でソフトスイッチング条件を満たすように各スイッチング素子Ｑ１～Ｑ８を制御するとよい。

１０…電力変換装置、２０…トランス、２２…１次側巻線、２３…２次側巻線、３０…１次側フルブリッジ回路、４０…２次側フルブリッジ回路、５０…制御回路、Ｃ１～Ｃ８…コンデンサ、Ｉｏｕｔ…出力電流、Ｑ１～Ｑ４…１次側スイッチング素子、Ｑ５～Ｑ８…２次側スイッチング素子、Ｔ…周期、Ｔ２…出力期間、Ｖ１…１次側電圧、Ｖ２…２次側電圧、Ｖｉｎ…入力電圧、Ｖｏｕｔ…出力電圧、Ｗ…伝送期間、Φ…反転期間、Φ１…上限反転期間、Φｓ…最大出力期間。

Claims (4)

1. １次側巻線及び２次側巻線を有するトランスと、
   前記１次側巻線に接続された回路であって、複数の１次側スイッチング素子を有する１次側フルブリッジ回路と、
   前記２次側巻線に接続された回路であって、複数の２次側スイッチング素子を有する２次側フルブリッジ回路と、
   前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を制御することにより、前記１次側フルブリッジ回路に入力される入力電圧を前記２次側フルブリッジ回路から出力される出力電圧に変換する制御回路と、を備え、
   前記制御回路は、
   前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子を周期的に制御する制御モードとして、前記１次側巻線に入力される１次側電圧又は前記２次側巻線に入力される２次側電圧の少なくとも一方が正、負又はゼロに切り替わるＰＷＭ制御モードを備え、
   前記ＰＷＭ制御モードの半周期は、前記１次側電圧と前記２次側電圧との極性が反転している反転期間と、伝送期間とにより構成され、
   前記伝送期間は、前記２次側電圧が正又は負である出力期間を含み、
   前記制御回路は、前記ＰＷＭ制御モードである場合、前記反転期間が予め定められた上限反転期間以下となるように前記１次側スイッチング素子及び前記２次側スイッチング素子を制御するものであり、
   前記１次側スイッチング素子及び前記２次側スイッチング素子を制御する周期をＴとした場合に、前記上限反転期間はＴ／４より小さい、電力変換装置。
2. 前記ＰＷＭ制御モードは、前記１次側電圧が正、負又はゼロに切り替わり、且つ、前記２次側電圧が正、負又はゼロに切り替わる両側ＰＷＭ制御モードである、請求項１に記載の電力変換装置。
3. 前記上限反転期間は、前記２次側フルブリッジ回路から出力される出力電流が最大となる最大出力期間以下である、請求項１又は請求項２に記載の電力変換装置。
4. 前記複数の１次側スイッチング素子及び前記複数の２次側スイッチング素子に対して並列に接続された複数のコンデンサを備えている、請求項１～３のいずれか一項に記載の電力変換装置。