JP5257204B2 - スイッチング電源装置 - Google Patents

Description

本発明は、直流入力電圧をスイッチングして得られるスイッチング出力を電力変換トランスの出力巻線に取り出すように構成されたスイッチング電源装置に関する。

従来より、スイッチング電源装置として種々のＤＣ−ＤＣコンバータが提案され、実用に供されている。その多くは、電力変換トランス（変圧素子）の１次側巻線に接続されたスイッチング回路（インバータ回路）のスイッチング動作により直流入力電圧をスイッチングし、スイッチング出力（インバータ出力）を電力変換トランス（トランス）の２次側巻線に取り出す方式である。スイッチング回路のスイッチング動作に伴い、２次側巻線に現れる電圧は、整流回路によって整流された後、平滑回路によって直流に変換されて出力される。

この種のスイッチング電源装置では、上記整流回路内において電力伝送ラインに直列に、出力整流ダイオードなどの出力整流素子が接続される。したがって、この出力整流ダイオードでの損失を低減させることは、スイッチング電源装置の効率を向上させる上で、極めて有効である。

出力整流ダイオードでの損失を低減させるには、順方向電圧降下の小さいダイオードを使用すればよい。ところが、順方向電圧降下の低いダイオードは逆方向耐電圧も低い。このため、出力整流ダイオードとして、順方向電圧降下の低いダイオードを使用する場合には、特に、逆方向電圧を抑制する必要がある。

この種のスイッチング電源装置において、逆方向電圧として最も考慮しなければならないのは、スイッチング回路のオン・オフ動作に伴う、寄生要素に起因したサージ（スパイク）電圧であり、出力整流ダイオードに対して逆方向電圧として印加されるようになっている。そこで、従来より、このようなサージ電圧を抑制するため、様々な試みがなされている（例えば、特許文献１，２）。

米国特許第４８６４４７９号明細書 特開２００８−１８７８０１号公報

ここで、上記特許文献１では、スイッチング素子におけるドレイン−ソース間の静電容量と、トランスのリーケージインダクタンスとを利用してＬＣ共振動作を行うことにより、ゼロボルトスイッチング（ＺＶＳ；Zero Volt Switching）動作を実現している。これにより、スイッチング素子における短絡損失を抑制することができる。

ところが、トランスのリーケージインダクタンスを共振のインダクタンス成分として利用する場合、１次側巻線および２次側巻線の結合からなる理想トランス部分と、リーケージインダクタンス部分とを分離できない。そのため、理想トランス部分における端子両端の容量成分と、リーケージインダクタンス部分とによる共振動作がなされることとなり、出力整流ダイオードに対してサージ電圧をもたらしてしまうことになる。

一方、上記特許文献２では、上記したＺＶＳ動作を実現するために、トランスは結合の高いものとすると共に、ＬＣ共振用のインダクタンス成分として、トランスとは別体の共振用インダクタを設けている。ここで、トランスにおける端子両端の容量成分と上記共振用インダクタとによる共振動作がなされた場合、これらのトランスと共振用インダクタとの接続点は、電圧源の２倍の振幅で共振しようとする。したがって、トランスと共振用インダクタとの接続点の電圧が電圧源の電圧を超えたときに、この電圧源にクランプされるようにダイオードを接続してなるサージ電圧抑止回路を設けることにより、出力整流ダイオードにおけるサージ電圧の発生を抑えるようになっている。

しかしながら、この手法を用いるにはトランスとは別に共振用インダクタを設ける必要があることから、装置内の部品点数が増加してしまうことになる。

このように従来の手法では、装置内の部品点数を削減しつつ、スイッチング素子における短絡損失を抑制すると共に、出力整流素子に印加されるサージ電圧を抑制するのが困難であり、改善の余地があった。

本発明はかかる問題点に鑑みてなされたもので、その目的は、装置内の部品点数を削減しつつ、スイッチング素子における短絡損失を抑制すると共に出力整流素子に印加されるサージ電圧を抑制することが可能なスイッチング電源装置を提供することにある。

本発明のスイッチング電源装置は、入力端子対から入力される直流入力電圧に基づいて電圧変換を行うことにより直流出力電圧を生成し、出力端子対から出力するものであって、入力端子対側に配置されると共に、２つのアームを形成する４つのスイッチング素子を含んで構成されたフルブリッジ型のスイッチング回路と、出力端子対側に配置され、複数の第１整流素子を含んで構成された整流回路と、スイッチング回路と整流回路との間に配置されると共に、入力端子対側の第１の巻線と、出力端子対側の第２の巻線と、第３の巻線とを有するトランスと、スイッチング回路に並列接続されると共に、２つのアームを形成する逆方向接続の４つの第２整流素子からなるフルブリッジ回路を含んで構成されたサージ電圧抑止回路と、スイッチング回路を駆動する駆動回路とを備えたものである。また、上記第３の巻線はフルブリッジ回路に対してＨブリッジ接続されると共に、上記第１および第２の巻線間ならびに上記第１および第３の巻線間がそれぞれ、上記第２および第３の巻線間と比べて疎に磁気結合されている。

本発明のスイッチング電源装置では、入力端子対から入力した入力電圧がスイッチング回路においてスイッチングされ、交流電圧が生成される。そして、この交流電圧がトランスにより変圧され、この変圧された交流電圧が整流回路によって整流されることにより、出力端子対から出力電圧が出力される。ここで、第１および第２の巻線間ならびに第１および第３の巻線間がそれぞれ、第２および第３の巻線間と比べて疎に磁気結合されていることにより、トランスにリーケージインダクタンス成分が生ずる。そして、このリーケージインダクタンス成分と、上記スイッチング素子の両端間の容量成分（スイッチング素子の寄生容量や別個の容量素子）とによりＬＣ共振回路が構成されるため、このＬＣ共振回路の共振動作によって、トランスとは別個のインダクタを設けることなく、ＺＶＳ動作が実現される。このとき、トランスにおける理想トランス部分（第１および第２の巻線）における端子両端の容量成分と、リーケージインダクタンス成分とによる共振動作がなされるため、第１整流素子に対してサージ電圧（逆電圧）が印加されることになる。ここで、上記サージ電圧抑止回路内の第２整流素子による第３の巻線の両端の電圧に対するクランプ作用により、このような第１整流素子に加わるサージ電圧が抑制される。

本発明のスイッチング電源装置では、上記４つのスイッチング素子に対してそれぞれ並列接続された第３整流素子を設けると共に、上記スイッチング回路における一方のアームを形成する２つのスイッチング素子に並列接続された第３整流素子が、上記フルブリッジ回路における一方のアームを形成する２つの第２整流素子を兼ねているようにしてもよい。このように構成した場合、全体として整流素子の数が減るため、部品点数をより削減可能となる。

本発明のスイッチング電源装置では、上記４つのスイッチング素子に対してそれぞれ並列接続された容量素子を設けると共に、上記第３の巻線が、これらの容量素子と共にＬＣ共振回路を構成するようにしてもよい。このように構成した場合、上記ＬＣ共振回路による共振動作によって、スイッチング素子での短絡損失が抑制される。

これらの場合において、上記スイッチング素子を電界効果型トランジスタにより構成すると共に、上記容量素子および上記第３整流素子のうちの少なくとも一方を、この電界効果型トランジスタの寄生容量または寄生ダイオードから構成するようにしてもよい。このように構成した場合、使用する素子数が少なくなり、回路構成が簡素化する。

本発明のスイッチング電源装置では、上記トランスが、互いに対向する２つの基体部と、これらの２つの基体部の対向面内で互いに交差する２直線上に一対ずつ配置され、２つの基体部同士を連結する４つの脚部と、を有する磁芯と、各脚部が個別に貫通する貫通孔を有し、上記脚部を巻回すると共に上記第１の巻線を構成する第１の導電部材と、各脚部が個別に貫通する貫通孔を有し、上記脚部を巻回すると共に上記第２の巻線を構成する第２の導電部材と、各脚部が個別に貫通する貫通孔を有し、上記脚部を巻回すると共に上記第３の巻線を構成する第３の導電部材とを有すると共に、上記第１ないし第３の巻線を流れる電流によって、４つの脚部および２つの基体部の内部に磁路が形成され、上記４つの脚部のうち、一方の直線上の２つの脚部の各内部に生ずる磁束がともに第１の方向を向くと共に、他方の直線上の２つの脚部の各内部に生ずる磁束の向きがともに上記第１の方向とは逆の第２の方向を向くように、上記第１ないし第３の巻線が巻回されているようにしてもよい。このように構成した場合、４つの脚部および２つの基体部の内部に、４つの脚部のうち互いに隣り合った２つの脚部と２つの基体部とをそれぞれ一方方向に通る磁路が、４つ形成される。したがって、Ｕ型コアの場合と比べ、磁路が分散されることにより磁芯における磁束密度が低下するため、コア損失が低減する。また、Ｅ型コアの場合と比べて放熱経路が拡大するため、磁芯自体の冷却と共に第１および第２の巻線の冷却がし易くなる。よって、信頼性を向上させつつコスト低減を図ることが可能となる。

本発明のスイッチング電源装置では、上記トランスが、互いに対向する２つの基体部と、これらの２つの基体部の対向面内で互いに交差する２直線上に一対ずつ配置され、２つの基体部同士を連結する４つの脚部と、を有する磁芯と、各脚部が個別に貫通する貫通孔を有し、上記脚部を巻回すると共に上記第１の巻線を構成する第１の導電部材と、各脚部が個別に貫通する貫通孔を有し、上記脚部を巻回すると共に上記第２の巻線を構成する第２の導電部材と、各脚部が個別に貫通する貫通孔を有し、上記脚部を巻回すると共に上記第３の巻線を構成する第３の導電部材とを有すると共に、上記第１ないし第３の巻線を流れる電流によって、４つの脚部および２つの基体部の内部に、４つの脚部のうち互いに隣り合った２つの脚部と２つの基体部とをそれぞれ一方方向に通る磁路が４つ形成されるように、上記第１ないし第３の巻線が巻回されているようにしてもよい。このように構成した場合、Ｕ型コアの場合と比べ、磁路が分散されることにより磁芯における磁束密度が低下するため、コア損失が低減する。また、Ｅ型コアの場合と比べて放熱経路が拡大するため、磁芯自体の冷却と共に第１および第２の巻線の冷却がし易くなる。よって、信頼性を向上させつつコスト低減を図ることが可能となる。

本発明のスイッチング電源装置によれば、第１および第２の巻線間ならびに第１および第３の巻線間がそれぞれ、第２および第３の巻線間と比べて疎に磁気結合されているようにすると共に、これにより生ずるリーケージインダクタンス成分とスイッチング素子の両端間の容量成分とによってＬＣ共振回路を構成するようにしたので、トランスとは別個のインダクタを設けることなく、ＺＶＳ動作を実現することができる。また、上記サージ電圧抑止回路を設けるようにしたので、第２整流素子による第３の巻線の両端の電圧に対するクランプ作用により、トランスにおける理想トランス部分における端子両端の容量成分とリーケージインダクタンス成分とによる共振動作に起因して第１整流素子に加わるサージ電圧を抑制することができる。よって、装置内の部品点数を削減しつつ、スイッチング素子における短絡損失を抑制すると共に出力整流素子に印加されるサージ電圧を抑制することが可能となる。

本発明の一実施の形態に係るスイッチング電源装置の構成を表す回路図である。 図１に示したスイッチング電源装置の等価回路を表す回路図である。 図２に示したトランスにおける主要部の外観構成を表す分解斜視図である。 図１に示したスイッチング電源装置の動作を表すタイミング波形図である。 図１に示したスイッチング電源装置の動作を説明するための回路図である。 図５に続くスイッチング電源装置の動作を説明するための回路図である。 図６に続くスイッチング電源装置の動作を説明するための回路図である。 図７に続くスイッチング電源装置の動作を説明するための回路図である。 図８に続くスイッチング電源装置の動作を説明するための回路図である。 図９に続くスイッチング電源装置の動作を説明するための回路図である。 図１０に続くスイッチング電源装置の動作を説明するための回路図である。 図１１に続くスイッチング電源装置の動作を説明するための回路図である。 図１２に続くスイッチング電源装置の動作を説明するための回路図である。 図１３に続くスイッチング電源装置の動作を説明するための回路図である。 図１４に続くスイッチング電源装置の動作を説明するための回路図である。 図１５に続くスイッチング電源装置の動作を表すタイミング波形図である。 比較例１に係るスイッチング電源装置の構成を表す回路図である。 比較例２に係るスイッチング電源装置の構成を表す回路図である。 本発明の変形例１に係るスイッチング電源装置の構成（等価回路構成）を表す回路図である。 図１９に示したトランスにおける主要部の外観構成を表す分解斜視図である。 図１９に示したトランスにおける各巻線間の結合係数の一例を表す図である。 図１９に示したトランスにおいて形成される還流磁路の例を表す模式図である。 図１９に示したトランスの作用について説明するための平面模式図である。 図１９に示したトランスにおける上部コアおよび下部コアの他の外観構成例を表す平面図である。 本発明の変形例２に係るスイッチング電源装置の構成を表す回路図である。 本発明の変形例３に係るスイッチング電源装置の構成を表す回路図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

［実施の形態］
（スイッチング電源装置の全体構成例）
図１は、本発明の一実施の形態に係るスイッチング電源装置の回路構成を表すものであり、図２は、図１に示したスイッチング電源装置において、後述する駆動回路６を除く部分の等価回路構成を表すものである。このスイッチング電源装置は、高圧バッテリ１０から供給される高圧の直流入力電圧Ｖinをより低い直流出力電圧Ｖoutに変換し、図示しない低圧バッテリに供給して負荷７を駆動するＤＣ−ＤＣコンバータとして機能するものである。

このスイッチング電源装置は、１次側高圧ラインＬ１Ｈと１次側低圧ラインＬ１Ｌとの間に設けられた入力平滑コンデンサ１１、ブリッジ回路１およびサージ電圧抑止回路２と、磁芯３０、第１の巻線（１次側巻線）３１（３１Ａ〜３１Ｄ））、第２の巻線（２次側巻線）３２Ａ，３２Ｂおよび第３の巻線３３（３３Ａ，３３Ｂ）を有するトランス３とを備えている。１次側高圧ラインＬ１Ｈの入力端子Ｔ１と１次側低圧ラインＬ１Ｌの入力端子Ｔ２との間には、高圧バッテリ１０から出力される直流入力電圧Ｖinが印加されるようになっている。このスイッチング電源装置はまた、トランス３の２次側に設けられた整流回路４と、この整流回路４に接続された平滑回路５と、ブリッジ回路１を駆動する駆動回路６とを備えている。

入力平滑コンデンサ１１は、入力端子Ｔ１，Ｔ２から入力された直流入力電圧Ｖinを平滑化するためのものである。

ブリッジ回路１は、４つのスイッチング素子Ｓ１〜Ｓ４と、これらスイッチング素子Ｓ１〜Ｓ４に対してそれぞれ並列接続されたコンデンサＣ１〜Ｃ４およびダイオードＤ１〜Ｄ４とを有しており、フルブリッジ型の回路構成となっている。具体的には、スイッチング素子Ｓ１，Ｓ２の一端同士が接続点Ｐ１において互いに接続されると共に、スイッチング素子Ｓ３，Ｓ４の一端同士が接続点Ｐ２において互いに接続され、これらの一端（接続点Ｐ１，Ｐ２）同士は、後述する共振用のインダクタＬｒｅおよびトランス３の１次側巻線３１を介して互いに接続されている。スイッチング素子Ｓ１，Ｓ３の他端同士は互いに接続されると共にスイッチング素子Ｓ２，Ｓ４の他端同士は互いに接続され、これらの他端同士は、それぞれ入力端子Ｔ１，Ｔ２に接続されている。ブリッジ回路１はこのような構成により、駆動回路６から供給される駆動信号ＳＧ１〜ＳＧ４に応じて、入力端子Ｔ１，Ｔ２間に印加される直流入力電圧Ｖinを交流電圧に変換し出力するようになっている。

なお、これらスイッチング素子Ｓ１〜Ｓ４としては、例えば電界効果型トランジスタ（ＭＯＳ−ＦＥＴ；Metal Oxide Semiconductor-Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolor Transistor）などのスイッチ素子が用いられる。これらスイッチ素子としてＭＯＳ―ＦＥＴを用いた場合には、上記コンデンサＣ１〜Ｃ４およびダイオードＤ１〜Ｄ４をそれぞれ、このＭＯＳ―ＦＥＴの寄生容量または寄生ダイオードから構成することが可能である。また、上記コンデンサＣ１〜Ｃ４をそれぞれ、ダイオードＤ１〜Ｄ４の接合容量で構成することも可能である。このように構成した場合、スイッチ素子とは別個にコンデンサＣ１〜Ｃ４やダイオードＤ１〜Ｄ４を設ける必要がなくなり、回路構成を簡素化することができる。

このブリッジ回路１はまた、トランス３のリーケージインダクタンスにより構成された共振用のインダクタＬｒｅを有している。すなわち、このインダクタＬｒｅは、図１中に示したように、トランス３の１次側巻線３１、２次側巻線３２および第３の巻線と互いに磁気的に結合されている。また、このインダクタＬｒｅのインダクタンスは、１次側巻線３１、２次側巻線３２Ａ，３２Ｂおよび第３の巻線３３のインダクタンスと比べ、非常に小さくなるように設定されている。なお、図２および後述する図３においては、説明上の便宜のため、インダクタＬｒｅの図示を省略している。インダクタＬｒｅは、一端が接続点Ｐ１に接続され、他端がトランス３の１次側巻線３１を介して接続点Ｐ２に接続されている。すなわち、このインダクタＬｒｅは、スイッチング素子Ｓ１，Ｓ２とスイッチング素子Ｓ３，Ｓ４とから構成されるブリッジ回路に、Ｈブリッジ接続されている。このような構成によりインダクタＬｒｅは、ブリッジ回路１内のコンデンサＣ１〜Ｃ４と共にＬＣ直列共振回路を構成し、このＬＣ直列共振回路による共振特性を利用することで、後述するように、スイッチング素子Ｓ１〜Ｓ４における短絡損失を抑制するようになっている。

サージ電圧抑止回路２は、逆方向接続された２対のダイオードＤ５，Ｄ６およびダイオードＤ７，Ｄ８と、前述した第３の巻線３３とを有している。ダイオードＤ５，Ｄ７のカソードは互いに１次側高圧ラインＬ１Ｈに接続され、ダイオードＤ６，Ｄ８のアノード同士は１次側低圧ラインＬ１Ｌに接続されている。ダイオードＤ５のアノードとダイオードＤ６のカソードとは互いに接続点Ｐ３１において接続され、ダイオードＤ７のアノードとダイオードＤ８のカソードとは互いに接続点Ｐ３２において接続されている。そして、これらの接続点Ｐ３１，Ｐ３２間に第３の巻線３３が接続されている。具体的には、第３の巻線３３Ａの一端は接続ラインＬ３１を介して接続点Ｐ３１に接続され、第３の巻線３３Ａの他端は第３の巻線３３Ｂの一端に接続され、第３の巻線３３Ｂの他端は接続ラインＬ３２を介して接続点Ｐ３２に接続されている。すなわち、第３の巻線３３は、ダイオードＤ５〜Ｄ８から構成されるフルブリッジ回路に対してＨブリッジ接続されている。このような構成によりサージ電圧抑止回路２は、逆方向接続された２対のダイオードＤ５，Ｄ６およびダイオードＤ７，Ｄ８による第３の巻線３３の両端の電圧に対するクランプ作用により、後述する整流回路４内の整流ダイオード４Ａ，４Ｂに加わるサージ電圧を抑制するようになっている。

トランス３は、後述する互いに対向する上部コアＵＣおよび下部コアＤＣから構成される磁芯３０と、４つの１次側巻線３１Ａ〜３１Ｄと、２つの２次側巻線３２Ａ，３２Ｂと、２つの第３の巻線３３Ａ，３３Ｂとを有している。ここで、１次側巻線３１Ａ〜３１Ｄおよび２次側巻線３２Ａ，３２Ｂ間と、１次側巻線３１Ａ〜３１Ｄおよび第３の巻線３３Ａ，３３Ｂ間とはそれぞれ、２次側巻線３２Ａ，３２Ｂおよび第３の巻線３３Ａ，３３Ｂ間と比べて、疎に磁気結合されている。すなわち、１次側巻線３１Ａ〜３１Ｄおよび２次側巻線３２Ａ，３２Ｂ間と、１次側巻線３１Ａ〜３１Ｄおよび第３の巻線３３Ａ，３３Ｂ間とはそれぞれ、疎に磁気結合される一方、２次側巻線３２Ａ，３２Ｂおよび第３の巻線３３Ａ，３３Ｂ間は、密に磁気結合されている。また、１次側巻線３１Ａ〜３１Ｄは、互いに直列接続されている。具体的には、１次側巻線３１Ａでは、一端が接続ラインＬ２１を介して接続点Ｐ２に接続され、他端が１次側巻線３１Ｂの一端に接続されている。そして、１次側巻線３１Ｂの他端は１次側巻線３１Ｃの一端に接続され、１次側巻線３１Ｃの他端は１次側巻線３１Ｄの一端に接続され、１次側巻線３１Ｄの他端は、接続点Ｐ１に接続されている。ここで、１次側巻線３１Ａ〜３１Ｄおよび２次側巻線３２Ａ，３２Ｂのリーケージインダクタンスとして、前述したインダクタＬｒｅが存在している。トランス３の２次側では、２次側巻線３２Ａ，３２Ｂが互いに直列接続されている。具体的には、２次側巻線３２Ａの一端が後述する整流ダイオード４Ａのカソードに接続され、２次側巻線３２Ｂの一端が後述する後述する整流ダイオード４Ｂのカソードに接続されている。これらの２次側巻線３２Ａ，３２Ｂの他端同士は、センタタップＣＴで互いに接続され、このセンタタップＣＴからの配線が出力ラインＬＯに導かれている。また、第３の巻線３３Ａでは、一端が接続ラインＬ３１を介して接続点Ｐ３１に接続され、他端が第３の巻線３３Ｂの一端に接続されている。そして、第３の巻線３３Ｂの他端は、接続ラインＬ３２を介して接続点Ｐ３２に接続されている。このトランス３は、ブリッジ回路１によって生成された交流電圧（トランス３に入力される交流電圧）を降圧し、２次側巻線３２Ａ，３２Ｂの各端部から、互いに１８０度位相が異なる交流電圧を出力するようになっている。この場合の降圧の度合いは、１次側巻線３１Ａ〜３１Ｄと２次側巻線３２Ａ，３２Ｂとの巻数比によって定まる。なお、このトランス３の詳細構成については、後述する。

整流回路４は、一対の整流ダイオード４Ａ，４Ｂからなる単相全波整流型のものである。整流ダイオード４Ａのカソードは２次側巻線３２Ａの一端に接続され、整流ダイオード４Ｂのカソードは２次側巻線３２Ｂの一端に接続されている。これらの整流ダイオード４Ａ，４Ｂのアノード同士は互いにセンタタップＣＴにおいて接続され、接地ラインＬＧに導かれている。つまり、この整流回路４はセンタタップ型のアノードコモン接続の構成となっており、トランス３からの出力交流電圧の各半波期間を、それぞれ整流ダイオード４Ａ，４Ｂによって個別に整流している。

平滑回路５は、チョークコイル５１と出力平滑コンデンサ５２とを含んで構成されている。チョークコイル５１は出力ラインＬＯに挿入配置されており、一端がセンタタップＣＴに接続され、他端が出力ラインＬＯの出力端子Ｔ３に接続されている。出力平滑コンデンサ５２は、出力ラインＬＯと接地ラインＬＧとの間に接続されている。また、接地ラインＬＧの端部には、出力端子Ｔ４が設けられている。このような構成により平滑回路５では、整流回路４で整流された電圧を平滑化して直流出力電圧Ｖoutを生成し、これを出力端子Ｔ３，Ｔ４から低圧バッテリ（図示せず）に出力して給電するようになっている。

駆動回路６は、ブリッジ回路１内のスイッチング素子Ｓ１〜Ｓ４を駆動するためのものである。具体的には、スイッチング素子Ｓ１〜Ｓ４に対してそれぞれ駆動信号ＳＧ１〜ＳＧ４を供給し、これらスイッチング素子Ｓ１〜Ｓ４をオン・オフ制御するようになっている。また、この駆動回路６は、後述するようにこれらスイッチング素子Ｓ１〜Ｓ４に対してスイッチング位相制御を行い、スイッチング位相差を適切に設定することで、直流出力電圧Ｖoutを安定化させるようになっている。

（トランス３の詳細構成）
次に、図３を参照して、本実施の形態のトランス３の詳細構成について説明する。図３は、トランス３における主要部の外観構成を分解斜視図で表したものである。

トランス３は、互いに対向する上部コアＵＣおよび下部コアＤＣからなるコア材（磁芯３０）に対して、１次側巻線３１Ａ〜３１Ｄと、２次側巻線３２Ａ，３２Ｂと、第３の巻線３３Ａ，３３Ｂとが、以下説明する３つの脚部の延在方向（垂直方向）に垂直な面内（水平面内）に巻回された構造となっている。なお、１次側巻線３１Ａ〜３１Ｄおよび第３の巻線３３Ａ，３３Ｂは、例えばプリントコイルにより構成され、２次側巻線３２Ａ，３２Ｂは、例えば板金（板状導電部材）により構成されている。

上部コアＵＣは、ベースコアＵＣｂと、このベースコアＵＣｂから上記垂直方向に延びた３本の脚部分である第１脚部ＵＣ１、第２脚部ＵＣ２および中央脚部（共通脚部）ＵＣｃとから構成されている。下部コアＤＣは、ベースコアＤＣｂと、このベースコアＤＣｂから上記垂直方向に延びた３本の脚部分である第１脚部ＤＣ１、第２脚部ＤＣ２および中央脚部（共通脚部）ＤＣｃとから構成されている。第１脚部ＵＣ１，ＤＣ１および第２脚部ＵＣ２，ＤＣ２は、矩形状のベースコアＵＣｂ，ＤＣｂにおける両端部に配置され、中央脚部ＵＣｃ，ＤＣｃは、ベースコアＵＣｂ，ＤＣｂにおいて第１脚部ＵＣ１，ＤＣ１および第２脚部ＵＣ２，ＤＣ２の間（中間部）に配置されている。すなわち、上部コアＵＣおよび下部コアＤＣは、Ｅ−Ｅ型の磁芯３０（コア）を構成している。そして、これらの脚部ＵＣ１，ＵＣ２，ＵＣｃ，ＤＣ１，ＤＣ２，ＤＣｃは、互いに対向する２つのベースコアＵＣｂ，ＤＣｂ同士を磁気的に連結するようになっている。なお、上部コアＵＣおよび下部コアＤＣはそれぞれ、例えばフェライトなどの磁性材料により構成されている。また、以下説明する１次側巻線３１Ａ〜３１Ｄ、２次側巻線３２Ａ，３２Ｂおよび第３の巻線３３Ａ，３３Ｂを構成するプリントコイルや板金はそれぞれ、例えば銅やアルミニウムなどの導電性材料により構成されている。

１次側巻線３１Ａ，３１Ｃはそれぞれ、第１脚部ＵＣ１，ＤＣ１および中央脚部ＵＣｃ，ＤＣｃを巻回しており、１次側巻線３１Ｂ，３１Ｄはそれぞれ、第２脚部ＵＣ２，ＤＣ２および中央脚部ＵＣｃ，ＤＣｃを巻回している。２次側巻線３２Ａ，３２Ｂはそれぞれ、１次側巻線３１Ａ，３１Ｂと１次側巻線３１Ｃ，３１Ｄとの間に配置されており、中央磁芯ＵＣｃ，ＤＣｃを巻回している。第３の巻線３３Ａは、２次側巻線３２Ａと１次側巻線３１Ａ，３１Ｂとの間に配置されており、中央磁芯ＵＣｃ，ＤＣｃを巻回している。第３の巻線３３Ｂは、２次側巻線３２Ｂと１次側巻線３１Ｃ，３１Ｄとの間に配置されており、中央磁芯ＵＣｃ，ＤＣｃを巻回している。これにより、前述したように、１次側巻線３１Ａ〜３１Ｄおよび２次側巻線３２Ａ，３２Ｂ間と、１次側巻線３１Ａ〜３１Ｄおよび第３の巻線３３Ａ，３３Ｂ間とはそれぞれ、疎に磁気結合される一方、２次側巻線３２Ａ，３２Ｂおよび第３の巻線３３Ａ，３３Ｂ間は、密に磁気結合されている。

なお、ここでは、１次側巻線３１Ａ〜３１Ｄ、２次側巻線３２Ａ，３２Ｂおよび第３の巻線３３Ａ，３３Ｂがそれぞれ、配線（接続ラインＬ２１，Ｌ２２、接続ラインＬ３１，Ｌ３２、出力ラインＬＯまたは接地ラインＬＧ）を介して、プリントコイルまたは板金の面内方向に沿って外部から取り出しが可能なように構成されている。

このような構成によりトランス３では、例えば図３の矢印で示したように、１次側巻線３１Ａ〜３１Ｄ、２次側巻線３２Ａ，３２Ｂおよび第３の巻線３３Ａ，３３Ｂを流れる電流によって、３つの脚部ＵＣ１〜ＵＣ２，ＤＣ１〜ＤＣ２，ＵＣｃ，ＤＣｃおよび２つのベースコアＵＣｂ，ＤＣｂの内部に、磁束を構成する磁路（還流磁路）が形成されるようになっている。なお、図３中の１次側巻線３１Ａ〜３１Ｄ、２次側巻線３２Ａ，３２Ｂ、第３の巻線３３Ａ，３３ＢおよびベースコアＵＣｂ，ＤＣｂ内に示した磁束の向きを表す矢印は、実線のものが、接続ラインＬ２１から実線で示した向きの電流が流れるときに形成されるものに、破線のものが、接続ラインＬ２２から破線で示した向きの電流が流れるときに形成されるものに、それぞれ対応している。

ここで、入力端子Ｔ１，Ｔ２が本発明における「入力端子対」の一具体例に対応し、出力端子Ｔ３，Ｔ４が本発明における「出力端子対」の一具体例に対応する。また、１次側巻線３１が本発明における「第１の巻線」の一具体例に対応し、２次側巻線３２Ａ，３２Ｂが本発明における「第２の巻線」の一具体例に対応する。また、ブリッジ回路１が、本発明における「スイッチング回路」の一具体例に対応する。また、整流ダイオード４Ａ，４Ｂが本発明における「第１整流素子」の一具体例に対応し、ダイオードＤ５〜Ｄ８が本発明における「第２整流素子」の一具体例に対応し、ダイオードＤ１〜Ｄ４が本発明における「第３整流素子」の一具体例に対応する。また、スイッチング素子Ｓ１，Ｓ２により形成されるアームとスイッチング素子Ｓ３，Ｓ４により形成されるアームとが、本発明における「スイッチング回路における２つのアーム」の一具体例に対応する。また、ダイオードＤ５，Ｄ６により形成されるアームとダイオードＤ７，Ｄ８により形成されるアームとが、本発明における「サージ電圧抑止回路における２つのアーム」の一具体例に対応する。

次に、本実施の形態のスイッチング電源装置の作用および効果について説明する。

（１．スイッチング電源装置の基本動作）
最初に、このスイッチング電源装置の基本動作について説明する。

このスイッチング電源装置では、ブリッジ回路１において、入力端子Ｔ１，Ｔ２から供給される直流入力電圧Ｖinがスイッチングされて交流電圧が生成され、この交流電圧がトランス３の１次側巻線３１（３１Ａ〜３１Ｄ）へ供給される。そしてトランス３では交流電圧が変圧され、２次側巻線３２Ａ，３２Ｂから、変圧された交流電圧が出力される。

整流回路４では、トランス３から出力された交流電圧が、整流ダイオード４Ａ，４Ｂによって整流される。これにより、センタタップＣＴ（出力ラインＬＯ）と整流ダイオード４Ａ，４Ｂの接続点（接地ラインＬＧ）との間に、整流出力が発生する。

平滑回路５では、整流回路４において発生する整流出力が、チョークコイル５１と出力平滑コンデンサ５２とによって平滑化され、出力端子Ｔ３，Ｔ４から直流出力電圧Ｖoutとして出力される。そしてこの直流出力電圧Ｖoutは、図示しない低圧バッテリに給電されてその充電に供されると共に、負荷７が駆動される。

（２．サージ電圧抑止動作）
次に、図４〜図１６を参照して、本発明の主な特徴である、整流回路４内の整流ダイオード４Ａ，４Ｂに加わるサージ電圧を抑止する動作について詳細に説明する。

図４は、図１のスイッチング電源装置における各部の電圧波形または電流波形をタイミング波形図（タイミングｔ０〜ｔ１０）で表したものであり、図中の（Ａ）〜（Ｄ）は駆動信号ＳＧ１〜ＳＧ４の電圧波形を、（Ｅ）〜（Ｈ）は接続点Ｐ１，Ｐ２，Ｐ３１，Ｐ３２の電位ＶＰ１，ＶＰ２，ＶＰ３１，ＶＰ３２を、（Ｉ）はトランス３の１次側巻線３１を流れる電流Ｉ３１を、（Ｊ）はトランス３の第３の巻線３３を流れる電流Ｉ３３を、（Ｋ）はサージ電圧抑止回路２におけるダイオードＤ５，Ｄ８を流れる電流Ｉ５，Ｉ８を、（Ｌ）はサージ電圧抑止回路２におけるダイオードＤ６，Ｄ７を流れる電流Ｉ６，Ｉ７を、（Ｍ），（Ｏ）はそれぞれ整流ダイオード４Ａ，４Ｂのアノード・カソード間に加わる逆電圧Ｖ４Ａ，Ｖ４Ｂを、（Ｎ），（Ｐ）はそれぞれ整流ダイオード４Ａ，４Ｂを流れる電流Ｉ４Ａ，Ｉ４Ｂを、（Ｑ）はチョークコイル５１を流れる電流Ｉ５１を、それぞれ表している。なお、各電圧の方向は図１に矢印で示したとおりであり、「−」から「＋」の方向を正方向としている。また、各電流の方向も、図１に矢印で示した方向を正方向としている。

また、図５〜図１５は、図４の各タイミング（タイミングｔ０〜ｔ１０）におけるスイッチング電源装置の動作状態を表したものであり、図１６は、図４で示したタイミング以降（タイミングｔ１０〜ｔ２０（ｔ０））の各部の電圧波形または電流波形を表したものである。なお、図４，図１６でそれぞれ示したタイミングは、それぞれスイッチング電源装置の動作の半周期分のものを表しており、これらの動作を合わせて一周期分の動作となっている。

（２−１．前半の半周期分のサージ電圧抑止動作）
まず、図４〜図１５を参照して、前半の半周期分の動作について説明する。

スイッチング素子Ｓ１〜Ｓ４の駆動信号ＳＧ１〜ＳＧ４（図４（Ａ）〜（Ｄ））についてみると、これらのスイッチング素子は、２つのスイッチング素子対に区分されることが分かる。具体的には、スイッチング素子Ｓ１，Ｓ２はいずれも時間軸上における固定タイミングでオンするように制御され、「位相固定側スイッチング素子」と称される。また、スイッチング素子Ｓ３，Ｓ４はいずれも時間軸上における可変タイミングでオンするように制御され、「位相シフト側スイッチング素子」と称される。

また、これらスイッチング素子Ｓ１〜Ｓ４は、スイッチング動作のいかなる状態においても、直流入力電圧Ｖinが印加された入力端子Ｔ１，Ｔ２が電気的に短絡されない組み合わせおよびタイミングで駆動される。具体的には、スイッチング素子Ｓ３，４（位相シフト側スイッチング素子）は、同時にオンとなることはなく、また、スイッチング素子Ｓ１，Ｓ２（位相固定側スイッチング素子）も、同時にオンとなることはない。これらが同時にオンとなるのを回避するためにとられる時間的間隔は、デッドタイムＴｄと称される（図４（Ａ），（Ｄ））。

また、スイッチング素子Ｓ１，Ｓ４は同時にオンとなる期間を有し、この同時にオンとなる期間において、トランス３の１次側巻線３１が励磁される。そしてこれらスイッチング素子Ｓ１，Ｓ４は、スイッチング素子Ｓ１（位相固定側スイッチング素子）を基準としてスイッチング位相差φをなすように動作する（図４（Ａ），（Ｄ））。また同様に、スイッチング素子Ｓ２，Ｓ３は同時にオンとなる期間を有し、この同時にオンとなる期間において、トランス３の１次側巻線３１が、上記の場合とは逆方向に励磁される。そしてこれらスイッチング素子Ｓ２，Ｓ３は、スイッチング素子Ｓ２（位相固定側スイッチング素子）を基準としてスイッチング位相差φをなすように動作する（図４（Ｂ），（Ｃ））。さらに、スイッチング素子Ｓ１とスイッチング素子Ｓ４とのスイッチング位相差φ、およびスイッチング素子Ｓ２とスイッチング素子Ｓ３とのスイッチング位相差φがそれぞれ制御されると、スイッチング素子Ｓ１およびスイッチング素子Ｓ４が同時にオンになっている時間、ならびにスイッチング素子Ｓ２およびスイッチング素子Ｓ３が同時にオンになっている時間がそれぞれ変化する。これにより、トランス３の１次側巻線３１に印加される交流電圧のデューティ比が変化し、直流出力電圧Ｖoutが安定化されるようになっている。

まず、図５に示したタイミングｔ０〜ｔ１までの期間では、スイッチング素子Ｓ１，Ｓ４がオン状態となっており（図４（Ａ），（Ｄ））、スイッチング素子Ｓ２，Ｓ３はオフ状態となっている（図４（Ｂ），（Ｃ））。また、接続点Ｐ１の電位ＶＰ１＝Ｖin（図４（Ｅ））、接続点Ｐ２の電位ＶＰ２＝０Ｖ（図４（Ｆ））、接続点Ｐ３１の電位ＶＰ３１＝Ｖin（図４（Ｇ））および接続点Ｐ３２の電位ＶＰ３２＝０Ｖ（図４（Ｈ））となっている。したがって、ブリッジ回路１には図５に示したようなループ電流Ｉａが流れ、インダクタＬｒｅが励磁されると共に、トランス３の１次側から２次側へ電力伝送が行われる。よって、トランス３の２次側には、整流ダイオード４Ａおよびチョークコイル５１を介するループ電流Ｉｘａが流れ、負荷７が駆動される。なお、この期間では、整流ダイオード４Ａには順方向電圧が印加されるため、逆電圧Ｖ４Ａ＝０Ｖ（図４（Ｍ））となる一方、整流ダイオード４Ｂには、逆電圧Ｖ４Ｂが印加されている（図４（Ｏ））。

次に、図６で示したタイミングｔ１〜ｔ２までの期間では、タイミングｔ１でスイッチング素子Ｓ４がオフ状態となる（図４（Ｄ））。すると、コンデンサＣ３，Ｃ４とインダクタＬｒｅとが協働してＬＣ直列共振回路が構成され、ＬＣ共振動作が行われる。したがって、図６に示したようなループ電流Ｉｂ，Ｉｃが流れ、コンデンサＣ３が放電される一方、コンデンサＣ４は充電されるため、接続点Ｐ２の電位ＶＰ２が徐々に上昇していき、タイミングｔ２でＶＰ２＝Ｖinとなる（図４（Ｆ））。また、このとき整流ダイオード４Ｂの逆電圧Ｖ４Ｂが徐々に下降していき、タイミングｔ２で０Ｖとなる（図４（Ｏ））。

ここで、図７で示したように、タイミングｔ２でＶＰ２＝Ｖinとなると（図４（Ｆ））、ダイオードＤ３が導通するようになる。また、このようにＶＰ２＝ＶinとなってダイオードＤ３が導通した後に、図８に示したように、タイミングｔ３でスイッチング素子Ｓ３がオン状態となることで（図４（Ｃ））、ゼロボルトスイッチング（ＺＶＳ）動作がなされ、その結果、スイッチング素子Ｓ３における短絡損失が抑制される。

また、このタイミングｔ２〜ｔ４の期間では、タイミングｔ０〜ｔ１の期間で励磁されることによりインダクタＬｒｅに蓄えられたエネルギーが、このインダクタＬｒｅの両端に接続された回路において、電流として循環しようとする。具体的には、図８に示したように、インダクタＬｒｅの一端（１次側巻線３１側）からスイッチング素子Ｓ１の他端（１次側高圧ラインＬ１Ｈ側）までの間の電位差が互いに等しくなるように、ループ電流ＩＩｅが流れる。ここで、このループ電流Ｉｅの経路では、この電位差は、１次側巻線３１の両端間の電圧Ｖ３１と、スイッチング素子Ｓ３の両端間の電圧ＶＳ３との和になる。Ｖ３１は、１次側巻線と２次側巻線との巻数比をｎとすると、整流ダイオード４Ａの順方向電圧降下をこの巻数比ｎで割ったものとなる。一方、ＶＳ３は、スイッチング素子Ｓ３がオフ状態のとき（タイミングｔ２〜ｔ３の期間）には、ダイオードＤ３の順方向電圧降下となり、スイッチング素子Ｓ３がオン状態のとき（タイミングｔ３〜ｔ４の期間）には、スイッチング素子Ｓ３のオン抵抗と流れる電流との積になる。

ここで、これらダイオード４Ａ，Ｄ３の順方向電圧降下の値は、流れている順方向電流値や周囲の温度によって変化するが、ループ電流Ｉｅは、上記電位差が互いに等しくなるように流れる。また、トランス３でのアンペア・ターンが等しくなると共に、２次側巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がチョークコイル５１を流れる電流Ｉ５１に等しくなるように、この電流Ｉ５１が、整流ダイオード４Ａを流れるループ電流Ｉｘａと、整流ダイオード４Ｂを流れるループ電流Ｉｘｂとに分流する。

次に、図９で示したように、タイミングｔ４になると、スイッチング素子Ｓ１がオフ状態となる（図４（Ａ））。すると、コンデンサＣ１，Ｃ２とインダクタＬｒｅとが協働してＬＣ直列共振回路が構成され、ＬＣ共振動作が行われる。したがって、図９に示したようなループ電流Ｉｆ，Ｉｇが流れる。よって、コンデンサＣ２が放電される一方、コンデンサＣ１は充電されるため、接続点Ｐ１の電位ＶＰ１が徐々に下降していき、タイミングｔ５でＶＰ１＝０Ｖとなる（図４（Ｅ））。

ここで、図１０で示したように、タイミングｔ５でＶＰ１＝０Ｖとなると（図４（Ｅ））、ダイオードＤ２が導通するようになり、図に示したようなループ電流Ｉｈが流れる。また、このようにＶＰ１＝０ＶとなってダイオードＤ２が導通した後に、図１１に示したように、タイミングｔ６でスイッチング素子Ｓ２がオン状態となることで（図４（Ｂ））ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ２における短絡損失が抑制される。

次に、図１１に示したタイミングｔ６〜ｔ７までの期間では、インダクタＬｒｅに蓄えられたエネルギーは、コンデンサＣ１，Ｃ２における充放電が終了した後も、図１１に示したようなループ電流Ｉｉによって、入力平滑コンデンサ１１に回生される。そしてこの入力平滑コンデンサ１１へ回生されるに従ってインダクタＬｒｅに蓄えられたエネルギーは減少し、それに伴ってインダクタＬｒｅおよび１次側巻線３１を流れる電流Ｉ３１の絶対値も減少していく（図４（Ｉ））。このため、トランス３でのアンペア・ターンが等しくなると共に、トランス３の２次側巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がチョークコイル５１を流れる電流Ｉ５１に等しくなるように、この電流Ｉ５１が、整流ダイオード４Ａを流れるループ電流Ｉｘａと、整流ダイオード４Ｂを流れるループ電流Ｉｘｂとに分流する。

次に、図１２で示したように、タイミングｔ７になると、インダクタＬｒｅに蓄えられたエネルギーがすべて回生されるため、インダクタＬｒｅおよび１次側巻線３１を流れる電流Ｉ３１＝０Ａ（図４（Ｉ））となり、整流ダイオード４Ａを流れる電流Ｉ４Ａ＝整流ダイオード４Ｂを流れる電流Ｉ４Ｂ（図４（Ｎ），（Ｐ））となる。そしてこのタイミングｔ７から、インダクタＬｒｅはこれまでと逆方向のエネルギーを蓄えるようになり、インダクタＬｒｅおよびトランス３の１次側巻線３１には、図１３に示したようにこれまでと反対方向のループ電流Ｉｊが流れるようになると共に、電流Ｉ３１はＶin／Ｌ（Ｌ；インダクタＬｒｅのインダクタンス）の割合で増加していく（図４（Ｉ））。このため、トランス３でのアンペア・ターンが等しくなると共に、トランス３の２次側巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がチョークコイル５１を流れる電流Ｉ５１に等しくなるように、この電流Ｉ５１が、整流ダイオード４Ａを流れるループ電流Ｉｘａと、整流ダイオード４Ｂを流れるループ電流Ｉｘｂとに分流する。ただし、整流ダイオード４Ａを流れる電流Ｉ４Ａは徐々に減少していく一方、整流ダイオード４Ｂを流れる電流Ｉ４Ｂは徐々に増加していく（図４（Ｎ），（Ｐ））。そしてＩ４Ａ＝０Ａとなり、トランス３の２次側巻線３２Ｂを流れる電流がチョークコイル５１を流れる電流Ｉ５１と等しくなったとき、このトランス３でのアンペア・ターンはこれ以上増加しないため、Ｉ３１の増加が妨げられようとする。ただし、以下説明するサージ電圧抑止回路２における作用により、依然としてＩ３１は増加していくことになる。このときが、タイミングｔ８に相当する。

次に、図１４に示したタイミングｔ８〜ｔ９までの期間では、接続点Ｐ３１の電位ＶＰ３１が緩やかに下降していく（図４（Ｇ））と共に、接続点Ｐ３２の電位ＶＰ３２が緩やかに上昇していく（図４（Ｈ））。これに伴い、トランス３の１次側巻線３１の両端間の電圧Ｖ３１の絶対値が増加すると共に、２次側巻線３２Ａ，３２Ｂにもそれぞれ電圧Ｖ３２Ａ，Ｖ３２Ｂが発生し、Ｖ３２Ａ＝Ｖ３２Ｂ＝Ｖ３１／ｎ（ｎ；トランス３の１次側巻線と２次側巻線との巻数比）、（整流ダイオード４Ｂのカソードの電位）＜（センタタップＣＴの電位）＜（整流ダイオード４Ａのカソードの電位）となる。上記のようにＶＰ３１が緩やかに下降していくと共にＶＰ３２が緩やかに上昇していき、ＶＰ３１＝０ＶおよびＶＰ３２＝Ｖin（図４（Ｇ），（Ｉ））となったときが、タイミングｔ９に相当する。すると、このタイミングｔ９において、ＶＰ３１＝０Ｖ（図４（Ｇ））およびＶＰ３２＝Ｖin（図４（Ｈ））であることから、ダイオードＤ６，Ｄ７の両端の電圧はいずれも０Ｖとなり、ダイオードＤ６，Ｄ７が導通することにより、第３の巻線３３に電流Ｉ３３が流れるようになる（図４（Ｊ））。

したがって、図１５に示したタイミングｔ９〜ｔ１０までの期間では、ダイオードＤ６，Ｄ７が導通することから、トランス３の第３の巻線３３の両端の電圧がＶinにクランプされ、これによりトランスの２次側巻線３２Ｂの両端の電圧Ｖ３２Ｂが、Ｖin／ｎ（ｎ；トランス３の１次側巻線と２次側巻線との巻数比）にクランプされる。このため、整流ダイオード４Ａに加わる逆電圧Ｖ４Ａは、整流回路４がセンタタップ型の構成であることから、２×Ｖin／ｎよりも大きくなることはない（図４（Ｍ））。言い換えると、この整流ダイオード４Ａに加わる逆電圧Ｖ４Ａは、最大でも２×Ｖin／ｎ以下となり、サージ電圧の上昇が抑制される。

また、このタイミングｔ９〜ｔ１０までの期間では、トランス３の２次側巻線３２Ｂの両端の電圧Ｖ３２Ｂによってチョークコイル５１が励磁されるのに伴い、このチョークコイル５１を流れる電流Ｉ５１が増加し、Ｉ３１＝（２次側巻線３２Ａを流れる電流Ｉ３２Ａ）＋（２次側巻線３２Ｂを流れる電流Ｉ３２Ｂ）＝Ｉ３２Ｂ＝Ｉ５１であることから、Ｉ３１も増加していく（図４（Ｉ））。また、Ｉ３１の増加により、Ｉ６，Ｉ７が減少する（図４（Ｌ））。Ｉ６，Ｉ７＝０Ａとなったときが、図１６に示したタイミングｔ１０に相当する。以上で、最初の半周期分の動作が終了する。

（２−２．後半の半周期分のサージ電圧抑止動作）
次に、図１６を参照して、図２で示したタイミングｔ０〜ｔ１０以降の半周期分（タイミングｔ１０〜ｔ２０（ｔ０））の動作について説明する。

この半周期分の動作も、基本的には図４〜図１５で説明した半周期分の動作と同様である。すなわち、タイミングｔ１０〜ｔ１１までの期間では、スイッチング素子Ｓ２，Ｓ３がオン状態となっており（図１６（Ｂ），（Ｃ））、スイッチング素子Ｓ１，Ｓ４はオフ状態となっている（図１６（Ａ），（Ｄ））。また、接続点Ｐ１の電位ＶＰ１＝０Ｖ（図１６（Ｅ））、接続点Ｐ２の電位ＶＰ２＝Ｖin（図１６（Ｆ））、接続点Ｐ３１の電位ＶＰ３１＝０Ｖ（図１６（Ｇ））および接続点Ｐ３２の電位ＶＰ３２＝Ｖin（図１６（Ｈ））となっている。したがって、ブリッジ回路１にはループ電流が流れ、インダクタＬｒｅが励磁されると共に、トランス３の１次側から２次側へ電力伝送が行われる。よって、トランス３の２次側には、整流ダイオード４Ｂおよびチョークコイル５１を介するループ電流が流れ、負荷７が駆動される。なお、この期間では、整流ダイオード４Ｂには順方向電圧が印加されるため、逆電圧Ｖ４Ｂ＝０Ｖ（図１６（Ｏ））となる一方、整流ダイオード４Ａには、逆電圧Ｖ４Ａが印加されている（図１６（Ｍ））。

次に、タイミングｔ１１〜ｔ１２までの期間では、タイミングｔ１１でスイッチング素子Ｓ３がオフ状態となる（図１６（Ｃ））。すると、コンデンサＣ３，Ｃ４とインダクタＬｒｅとが協働してＬＣ直列共振回路が構成され、ＬＣ共振動作が行われる。したがって、２つのループ電流によって、コンデンサＣ３が充電される一方、コンデンサＣ４は放電されるため、接続点Ｐ２の電位ＶＰ２が徐々に下降していき、タイミングｔ１２でＶＰ２＝０Ｖとなる（図１６（Ｆ））。また、このとき整流ダイオード４Ａの逆電圧Ｖ４Ａが徐々に下降していき、タイミングｔ１２で０Ｖとなる（図１６（Ｍ））。

ここで、タイミングｔ１２でＶＰ２＝０Ｖとなると（図１６（Ｆ））、ダイオードＤ４が導通するようになる。また、このようにＶＰ２＝０ＶとなってダイオードＤ４が導通した後に、タイミングｔ１３でスイッチング素子Ｓ４がオン状態となることで（図１６（Ｄ））、ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ４における短絡損失が抑制される。

また、このタイミングｔ１２〜ｔ１４の期間では、前述のように、タイミングｔ１０〜ｔ１１の期間で励磁されることによりインダクタＬｒｅに蓄えられたエネルギーが、インダクタＬｒｅの両端に接続された回路において電流として循環しようとする。したがって、電流が２つのループ電流に分流するため、トランス３の１次側巻線３１を流れる電流Ｉ３１の絶対値が減少する（図１６（Ｉ））。また、このトランス３でのアンペア・ターンが等しくなると共に、トランス３の２次側巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がチョークコイル５１を流れる電流Ｉ５１に等しくなるように、この電流Ｉ５１が、整流ダイオード４Ａを流れるループ電流Ｉｘａと、整流ダイオード４Ｂを流れるループ電流Ｉｘｂとに分流する。

次に、タイミングｔ１４になると、スイッチング素子Ｓ２がオフ状態となる（図１６（Ｂ））。すると、コンデンサＣ１，Ｃ２とインダクタＬｒｅとが協働してＬＣ直列共振回路が構成され、ＬＣ共振動作が行われる。したがって、２つのループ電流が流れることにより、コンデンサＣ２が充電される一方、コンデンサＣ１は放電されるため、接続点Ｐ１の電位ＶＰ１が徐々に上昇していき、タイミングｔ１５でＶＰ１＝Ｖinとなる（図１６（Ｅ））。

ここで、タイミングｔ１５でＶＰ１＝Ｖinとなると（図１６（Ｅ））、ダイオードＤ１が導通するようになる。また、このようにＶＰ１＝ＶinとなってダイオードＤ１が導通した後に、タイミングｔ１６でスイッチング素子Ｓ１がオン状態となることで（図１６（Ａ））ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ１における短絡損失が抑制される。

次に、タイミングｔ１６〜ｔ１７までの期間では、インダクタＬｒｅに蓄えられたエネルギーは、コンデンサＣ１，Ｃ２における充放電が終了した後も、１つのループ電流によって入力平滑コンデンサ１１に回生される。そしてこの入力平滑コンデンサ１１へ回生されるに従ってインダクタＬｒｅに蓄えられたエネルギーは減少し、それに伴ってインダクタＬｒｅおよび１次側巻線３１を流れる電流Ｉ３１の絶対値も減少していく（図１６（Ｉ））。このため、トランス３でのアンペア・ターンが等しくなると共に、トランス３の２次側巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がチョークコイル５１を流れる電流Ｉ５１に等しくなるように、この電流Ｉ５１が、整流ダイオード４Ａを流れるループ電流Ｉｘａと、整流ダイオード４Ｂを流れるループ電流Ｉｘｂとに分流する。

次に、タイミングｔ１７になると、インダクタＬｒｅに蓄えられたエネルギーがすべて回生されるため、インダクタＬｒｅおよびトランス３の１次側巻線３１を流れる電流Ｉ３１＝０Ａ（図１６（Ｉ））となり、整流ダイオード４Ａを流れる電流Ｉ４Ａ＝整流ダイオード４Ｂを流れる電流Ｉ４Ｂ（図１６（Ｎ），（Ｐ））となる。そしてこのタイミングｔ１７から、インダクタＬｒｅはこれまでと逆方向のエネルギーを蓄えるようになり、インダクタＬｒｅおよびトランス３の１次側巻線３１には、これまでと反対方向のループ電流が流れるようになると共に、電流Ｉ３１はＶin／Ｌ（Ｌ；インダクタＬｒｅのインダクタンス）の割合で増加していく（図１６（Ｉ））。このため、トランス３でのアンペア・ターンが等しくなると共に、トランス３の２次側巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がチョークコイル５１を流れる電流Ｉ５１に等しくなるように、この電流Ｉ５１が、整流ダイオード４Ａを流れるループ電流Ｉｘａと、整流ダイオード４Ｂを流れるループ電流Ｉｘｂとに分流する。ただし、整流ダイオード４Ｂを流れる電流Ｉ４Ｂは徐々に減少していく一方、整流ダイオード４Ａを流れる電流Ｉ４Ａは徐々に増加していく（図１６（Ｎ），（Ｐ））。そしてＩ４Ｂ＝０Ａとなり、トランス３の２次側巻線３２Ａを流れる電流がチョークコイル５１を流れる電流Ｉ５１と等しくなったとき、このトランス３でのアンペア・ターンはこれ以上増加しないため、Ｉ３１の増加が妨げられようとする。ただし、以下説明するサージ電圧抑止回路２における作用により、依然としてＩ３１は増加していくことになる。このときが、タイミングｔ１８に相当する。

次に、タイミングｔ１８〜ｔ１９までの期間では、接続点Ｐ３２の電位ＶＰ３２が緩やかに下降していく（図４（Ｈ））と共に、接続点Ｐ３１の電位ＶＰ３１が緩やかに上昇していく（図４（Ｇ））。これに伴い、トランス３の１次側巻線３１の両端間の電圧Ｖ３１が増加すると共に、２次側巻線３２Ａ，３２Ｂにもそれぞれ電圧Ｖ３２Ａ，Ｖ３２Ｂが発生する。上記のようにＶＰ３２が緩やかに下降していくと共にＶＰ３１が緩やかに上昇していき、ＶＰ３２＝０ＶおよびＶＰ３１＝Ｖin（図１６（Ｇ），（Ｉ））となったときが、タイミングｔ１９に相当する。すると、このタイミングｔ１９において、ＶＰ３２＝０Ｖ（図１６（Ｈ））およびＶＰ３１＝Ｖin（図４（Ｇ））であることから、ダイオードＤ５，Ｄ８の両端の電圧はいずれも０Ｖとなり、ダイオードＤ５，Ｄ８が導通することにより、第３の巻線３３に電流Ｉ３３が流れるようになる（図１６（Ｊ））。

したがって、タイミングｔ１９〜ｔ２０までの期間では、ダイオードＤ５，Ｄ８が導通することから、トランス３の第３の巻線３３の両端の電圧がＶinにクランプされ、これによりトランスの２次側巻線３２Ａの両端の電圧Ｖ３２Ａが、Ｖin／ｎ（ｎ；トランス３の１次側巻線と２次側巻線との巻数比）にクランプされる。このため、整流ダイオード４Ｂに加わる逆電圧Ｖ４Ｂは、整流回路４がセンタタップ型の構成であることから、２×Ｖin／ｎよりも大きくなることはない（図１６（Ｏ））。言い換えると、この整流ダイオード４Ｂに加わる逆電圧Ｖ４Ｂは、最大でも２×Ｖin／ｎ以下となり、サージ電圧の上昇が抑制される。

また、このタイミングｔ１９〜ｔ２０までの期間では、トランス３の２次側巻線３２Ａの両端の電圧Ｖ３２Ａによってチョークコイル５１が励磁されるのに伴い、このチョークコイル５１を流れる電流Ｉ５１が増加し、Ｉ３１も増加していく（図１６（Ｉ））。また、Ｉ３１の増加により、Ｉ５，Ｉ８が減少する（図１６（Ｋ））。Ｉ５，Ｉ８＝０Ａとなったとき（図１６（Ｋ））が、タイミングｔ２０に相当する。以上で後半の半周期分の動作が終了し、図４のタイミングｔ０と等価な状態となる。

（２−３．本実施の形態と比較例との作用の比較）
次に、図１７，図１８を参照して、本実施の形態のスイッチング電源装置における整流ダイオードに加わるサージ電圧の抑制作用と、従来のスイッチング電源装置（比較例１，２）におけるサージ電圧の抑制作用とについて、比較しつつ詳細に説明する。

（比較例の作用）
ここで、図１７，図１８はそれぞれ、比較例１，２に係るスイッチング電源装置の回路構成を表すものである。具体的には、比較例１は、本実施の形態のサージ電圧抑止回路２が設けられていないものに対応する。また、比較例２は、サージ電圧抑止回路２の代わりに、ダイオードＤ５およびコンデンサＣ５とを並列接続してなる素子対と、ダイオードＤ６およびコンデンサＣ６とを並列接続してなる素子対とを、互いに直列接続したサージ電圧抑止回路１０２を設けたものに対応する。

まず、図１７に示した比較例１では、スイッチング素子Ｓ１〜Ｓ４におけるドレイン−ソース間の静電容量（コンデンサＣ１〜Ｃ４）と、トランス３のリーケージインダクタンスＬｒｅとを利用してＬＣ共振動作を行うことにより、ＺＶＳ動作を実現している。これにより、スイッチング素子Ｓ１〜Ｓ４における短絡損失を抑制することができる。

ところが、トランス３のリーケージインダクタンスＬｒｅを共振のインダクタンス成分として利用しているため、１次側巻線３１および２次側巻線３２Ａ，３２Ｂの結合からなる理想トランス部分と、リーケージインダクタンスＬｒｅとを分離できない。そのため、理想トランス部分における端子両端の容量成分と、リーケージインダクタンスＬｒｅとによる共振動作がなされることとなり、整流ダイオード４Ａ，４Ｂに対してサージ電圧をもたらしてしまうことになる。

一方、図１８に示した比較例２では、上記したＺＶＳ動作を実現するために、トランス３は結合の高いものとすると共に、ＬＣ共振用のインダクタンス成分として、トランス３とは別体の共振用インダクタＬｒを設けている。ここで、トランス３における端子両端の容量成分とこの共振用インダクタＬｒとによる共振動作がなされた場合、これらのトランス３と共振用インダクタＬｒとの接続点Ｐ３は、直流入力電圧Ｖinの２倍の振幅で共振しようとする。このとき、トランス３と共振用インダクタＬｒとの接続点Ｐ３の電圧が直流入力電圧Ｖinを超えようとすると、この直流入力電圧ＶinにクランプされるようにダイオードＤ５，Ｄ６が作用し、整流ダイオード４Ａ，４Ｂにおけるサージ電圧の発生が抑えられる。

しかしながら、この手法を用いるにはトランス３とは別に共振用インダクタＬｒを設ける必要があることから、装置内の部品点数が増加してしまうことになる。

（本実施の形態の作用）
これに対して本実施の形態では、１次側巻線３１Ａ〜３１Ｄおよび２次側巻線３２Ａ，３２Ｂ間と、１次側巻線３１Ａ〜３１Ｄおよび第３の巻線３３Ａ，３３Ｂ間とがそれぞれ、２次側巻線３２Ａ，３２Ｂおよび第３の巻線３３Ａ，３３Ｂ間と比べて疎に磁気結合されていることにより、トランス３においてリーケージインダクタンス成分（インダクタＬｒｅ）が生ずる。そして、このインダクタＬｒｅと、スイッチング素子Ｓ１〜Ｓ４の両端間の容量成分（コンデンサＣ１〜Ｃ４）とから構成されるＬＣ共振回路による共振動作によって、記比較例２のようにトランス３とは別個のインダクタを設けることなく、ＺＶＳ動作が実現される。また、サージ電圧抑止回路２内のダイオードＤ５〜Ｄ８による第３の巻線３３の両端の電圧に対するクランプ作用により、トランス３における端子両端の容量成分とインダクタＬｒｅとによる共振動作に起因して整流ダイオード４Ａ，４Ｂに加わるサージ電圧が抑制される。

以上のように本実施の形態では、１次側巻線３１Ａ〜３１Ｄおよび２次側巻線３２Ａ，３２Ｂ間と、１次側巻線３１Ａ〜３１Ｄおよび第３の巻線３３Ａ，３３Ｂ間とがそれぞれ、２次側巻線３２Ａ，３２Ｂおよび第３の巻線３３Ａ，３３Ｂ間と比べて疎に磁気結合されているようにすると共に、これにより生ずるリーケージインダクタンス成分（インダクタＬｒｅ）とスイッチング素子Ｓ１〜Ｓ４の両端間の容量成分（コンデンサＣ１〜Ｃ４）とによってＬＣ共振回路を構成するようにしたので、トランス３とは別個のインダクタを設けることなく、ＺＶＳ動作を実現することができる。また、サージ電圧抑止回路２を設けるようにしたので、ダイオードＤ５〜Ｄ８による第３の巻線３３の両端の電圧に対するクランプ作用により、トランス３における端子両端の容量成分とインダクタＬｒｅとによる共振動作に起因して整流ダイオード４Ａ，４Ｂに加わるサージ電圧を抑制することができる。よって、装置内の部品点数を削減しつつ、スイッチング素子Ｓ１〜Ｓ４における短絡損失を抑制すると共に整流ダイオード４Ａ，４Ｂに印加されるサージ電圧を抑制することが可能となる。

また、サージ電圧を抑制することができることにより、整流素子での損失を低減し、装置の効率を向上させることが可能となる。また、整流素子での損失を低減することにより、素子での発熱を抑制することも可能となる。

また、サージ電圧の上昇を抑制することにより、耐圧の低い整流素子（整流ダイオード）を使用することでき、部品コストを低減することが可能となる。

次に、本発明の変形例をいくつか挙げて説明する。なお、上記実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。

［変形例１］
（スイッチング電源装置の全体構成例）
図１９は、本発明の変形例１に係るスイッチング電源装置の構成（等価回路構成）を表すものである。本変形例のスイッチング電源装置は、上記実施の形態のスイッチング電源装置において、トランス３および整流回路４の代わりに、以下説明するトランス３Ａおよび整流回路４１を設けるようにしたものである。

トランス３Ａは、後述する互いに対向する上部コアＵＣＡおよび下部コアＤＣＡから構成される磁芯３０Ａと、２つの１次側巻線３１Ａ，３１Ｂと、４つの２次側巻線３２Ａ〜３２Ｄと、２つの第３の巻線３３Ａ，３３Ｂとを有している。ここで、上記実施の形態と同様に、１次側巻線３１Ａ，３１Ｂおよび２次側巻線３２Ａ〜３２Ｄ間と、１次側巻線３１Ａ，３１Ｂおよび第３の巻線３３Ａ，３３Ｂ間とはそれぞれ、２次側巻線３２Ａ〜３２Ｄおよび第３の巻線３３Ａ，３３Ｂ間と比べて、疎に磁気結合されている。すなわち、１次側巻線３１Ａ，３１Ｂおよび２次側巻線３２Ａ〜３２Ｄ間と、１次側巻線３１Ａ，３１Ｂおよび第３の巻線３３Ａ，３３Ｂ間とはそれぞれ、疎に磁気結合される一方、２次側巻線３２Ａ〜３２Ｄおよび第３の巻線３３Ａ，３３Ｂ間は、密に磁気結合されている。また、１次側巻線３１Ａ，３１Ｂは、互いに直列接続されている。具体的には、１次側巻線３１Ａでは、一端が接続ラインＬ２１を介して接続点Ｐ２に接続され、他端が１次側巻線３１Ｂの一端に接続されている。そして、１次側巻線３１Ｂの他端は、インダクタＬｒｅおよび接続ラインＬ２２を介して接続点Ｐ１に接続されている。トランス３の２次側では、２次側巻線３２Ａ，３２Ｂが互いに直列接続されると共に、２次側巻線３２Ｃ，３２Ｄが互いに直列接続されている。具体的には、２次側巻線３２Ａの一端が後述する整流ダイオード４Ａのカソードに接続され、２次側巻線３２Ｂの一端が後述する後述する整流ダイオード４Ｂのカソードに接続されている。これらの２次側巻線３２Ａ，３２Ｂの他端同士は互いに接続され、出力ラインＬＯに導かれている。また、２次側巻線３２Ｃの一端は後述する整流ダイオード４Ｃのカソードに接続され、２次側巻線３２Ｄの一端は後述する後述する整流ダイオード４Ｄのカソードに接続されている。これらの２次側巻線３２Ｃ，３２Ｄの他端同士は互いに接続され、出力ラインＬＯに導かれている。また、第３の巻線３３Ａでは、一端が接続ラインＬ３１を介して接続点Ｐ３１に接続され、他端が第３の巻線３３Ｂの一端に接続されている。そして、第３の巻線３３Ｂの他端は、接続ラインＬ３２を介して接続点Ｐ３２に接続されている。

整流回路４１は、４つの整流ダイオード４Ａ〜４Ｄからなる単相全波整流型のものである。整流ダイオード４Ａのカソードは２次側巻線３２Ａの一端に接続され、整流ダイオード４Ｂのカソードは２次側巻線３２Ｂの一端に接続されている。これらの整流ダイオード４Ａ，４Ｂのアノード同士は互いに接続され、接地ラインＬＧに導かれている。また、整流ダイオード４Ｃのカソードは２次側巻線３２Ｃの一端に接続され、整流ダイオード４Ｄのカソードは２次側巻線３２Ｄの一端に接続されている。これらの整流ダイオード４Ｃ，４Ｄのアノード同士は互いに接続され、接地ラインＬＧに導かれている。つまり、この整流回路４１はセンタタップ型のアノードコモン接続の構成となっており、トランス３Ａからの出力交流電圧の各半波期間を、それぞれ整流ダイオード４Ａ〜４Ｄによって個別に整流している。

なお、これらのトランス３Ａおよび整流回路４１において、２次側巻線３２Ａ，３２Ｂおよび整流ダイオード４Ａ，４Ｂを設けないようにしてもよい。

（トランス３Ａの詳細構成）
次に、図２０〜図２２を参照して、本変形例のトランス３Ａの詳細構成について説明する。図２０は、トランス３Ａにおける主要部の外観構成を分解斜視図で表したものであり、図２１は、このトランス３Ａにおける各巻線間の結合係数の一例を表したものである。また、図２２は、トランス３Ａにおいて形成される還流磁路の例を模式的に表したものである。

図２０に示したように、トランス３Ａは、互いに対向する上部コアＵＣＡおよび下部コアＤＣＡからなるコア材（磁芯３０Ａ）に対して、１次側巻線３１Ａ，３１Ｂを構成するプリントコイル３１０と、２次側巻線３２Ａ〜３２Ｄを個別に構成する４枚の板金と、第３の巻線３３Ａ，３３Ｂを構成するプリントコイル３３０とが、それぞれ、以下説明する４つの脚部の延在方向（垂直方向）に垂直な面内（水平面内）に巻回された構造となっている。上部コアＵＣＡは、ベースコアＵＣｂと、このベースコアＵＣｂから上記垂直方向（貫通方向）に延びた４本の脚部分である第１脚部ＵＣ１、第２脚部ＵＣ２、第３脚部ＵＣ３および第４脚部ＵＣ４とから構成されている。また、下部コアＤＣＡは、ベースコアＤＣｂと、このベースコアＤＣｂから上記垂直方向（貫通方向）に延びた４本の脚部分である第１脚部ＤＣ１、第２脚部ＤＣ２、第３脚部ＤＣ３および第４脚部ＤＣ４とから構成されている。これらの第１脚部ＵＣ１，ＤＣ１、第２脚部ＵＣ２，ＤＣ２、第３脚部ＵＣ３，ＤＣ３および第４脚部ＵＣ４，ＤＣ４は、ベースコアＵＣｂ，ＤＣｂの対向面内で互いに交差する２直線（２つの対角線）上に、一対ずつ離間して配置されている。そして、これらの４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４は、互いに対向する２つのベースコアＵＣｂ，ＤＣｂ同士を磁気的に連結するようになっている。具体的には、ここでは、第１脚部ＵＣ１，ＤＣ１、第２脚部ＵＣ２，ＤＣ２、第３脚部ＵＣ３，ＤＣ３および第４脚部ＵＣ４，ＤＣ４は、ベースコアＵＣｂ，ＤＣｂ上の正方形状の面の四隅をなすように配置されている。すなわち、これら４つの脚部は、矩形状（正方形状）のベースコアＵＣｂ，ＤＣｂの四隅に配置されている。そして、第１脚部ＵＣ１，ＤＣ１と第３脚部ＵＣ３，ＤＣ３とが、互いに一方の対角線上の両端に配置されて脚部対（第１の脚部対）を構成すると共に、第２脚部ＵＣ２，ＤＣ２と第４脚部ＵＣ４，ＤＣ４とが、互いに他方の対角線上の両端に配置されて脚部対（第２の脚部対）を構成している。なお、上部コアＵＣＡおよび下部コアＤＣＡはそれぞれ、例えばフェライトなどの磁性材料により構成され、以下説明するプリントコイル３１０，３３０および４枚の板金はそれぞれ、例えば銅やアルミニウムなどの導電性材料により構成されている。

プリントコイル３１０には、各脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４が個別に貫通する４つの貫通孔３１０Ａ〜３１０Ｄが設けられている。貫通孔３１０Ａには第１脚部ＵＣ１，ＤＣ１が貫通し、貫通孔３１０Ｂには第２脚部ＵＣ２，ＤＣ２が貫通し、貫通孔３１０Ｃには第３脚部ＵＣ３，ＤＣ３が貫通し、貫通孔３１０Ｄには第４脚部ＵＣ４，ＤＣ４が貫通している。また、このプリントコイル３１０では、接続ラインＬ２１側から接続ラインＬ２２側へ向けて、第２脚部ＵＣ２，ＤＣ２および第４脚部ＵＣ４，ＤＣ４を巻回する１次側巻線３１Ａ，３１Ｂが接続されている。

プリントコイル３３０は、プリントコイル３１０と下部コアＤＣＡとの間に配置されており、各脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４が個別に貫通する４つの貫通孔３３０Ａ〜３３０Ｄが設けられている。貫通孔３３０Ａには第１脚部ＵＣ１，ＤＣ１が貫通し、貫通孔３３０Ｂには第２脚部ＵＣ２，ＤＣ２が貫通し、貫通孔３３０Ｃには第３脚部ＵＣ３，ＤＣ３が貫通し、貫通孔３３０Ｄには第４脚部ＵＣ４，ＤＣ４が貫通している。また、このプリントコイル３３０では、接続ラインＬ３１側から接続ラインＬ３２側へ向けて、第１脚部ＵＣ１，ＤＣ１および第３脚部ＵＣ３，ＤＣ３を巻回する第３の巻線３３Ａ，３３Ｂが接続されている。

２次側巻線３２Ａ，３２Ｂを構成する２枚の板金は、プリントコイル３１０と上部コアＵＣＡとの間に配置されている。これらの板金にはそれぞれ、脚部ＵＣ３，ＤＣ３が貫通する１つの貫通孔が設けられている。また、２次側巻線３２Ｃ，３２Ｄを構成する２枚の板金は、プリントコイル３３０と下部コアＤＣＡとの間に配置されている。これらの板金にはそれぞれ、脚部ＵＣ１，ＤＣ１が貫通する１つの貫通孔が設けられている。

これにより、このトランス３Ａでは、例えば図２１に示したように、１次側巻線３１Ａ，３１Ｂおよび２次側巻線３２Ａ〜３２Ｄ間と、１次側巻線３１Ａ，３１Ｂおよび第３の巻線３３Ａ，３３Ｂ間とはそれぞれ、疎に磁気結合される一方、２次側巻線３２Ａ〜３２Ｄおよび第３の巻線３３Ａ，３３Ｂ間は、密に磁気結合されている。

なお、ここでは、１次側巻線３１Ａ，３１Ｂ、２次側巻線３２Ａ〜３２Ｄおよび第３の巻線３３Ａ，３３Ｂがそれぞれ、配線（接続ラインＬ２１，Ｌ２２、接続ラインＬ３１，Ｌ３２、出力ラインＬＯまたは接地ラインＬＧ）を介して、プリントコイル３１０，３３０および４枚の板金の面内方向に沿って外部から取り出しが可能なように構成されている。

このような構成によりトランス３Ａでは、例えば図２０および図２２中の矢印で示したように、１次側巻線３１Ａ，３１Ｂ、２次側巻線３２Ａ〜３２Ｄおよび第３の巻線３３Ａ，３３Ｂを流れる電流によって、４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４および２つのベースコアＵＣｂ，ＤＣｂの内部に磁路（還流磁路）が形成されるようになっている。これにより、４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４内の貫通方向に、磁束が形成される。なお、図２０中の貫通孔３１０Ａ〜３１０Ｄ，３３０Ａ〜３３０Ｄ等内に示した磁束の向きを表す矢印は、実線のものが、接続ラインＬ２１から実線で示した向きの電流が流れるときに形成されるものに、破線のものが、接続ラインＬ２２から破線で示した向きの電流が流れるときに形成されるものに、それぞれ対応している。また、図２２（Ａ）は、接続ラインＬ２１から実線で示した向きの流れるときに形成される還流磁路を、図２２（Ｂ）は、接続ラインＬ２２から破線で示した向きの電流が流れるときに形成される還流磁路を、それぞれ表している。そして、このような４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４内に形成される磁束の向きが、第１脚部ＵＣ１，ＤＣ１および第３脚部ＵＣ３，ＤＣ３からなる第１の脚部対内で互いに同一方向であると共に、第２脚部ＵＣ２，ＤＣ２および第４脚部ＵＣ４，ＤＣ４からなる第２の脚部対内で互いに同一方向となっている。また、これら第１の脚部対と第２の脚部対との間で、磁束の向きが互いに逆方向となっている。言い換えると、第１脚部ＵＣ１，ＤＣ１および第３脚部ＵＣ３，ＤＣ３の各内部に生ずる磁束がともに第１の方向を向くと共に、第２脚部ＵＣ２，ＤＣ２および第４脚部ＵＣ４，ＤＣ４の各内部に生ずる磁束がともに上記第１の方向とは逆の第２の方向を向くようになっている。さらに、例えば図２２に示したように、第１脚部ＵＣ１，ＤＣ１および第２脚部ＵＣ２，ＤＣ２同士内を互いに貫通する環状磁路Ｂ１２ａ，Ｂ１２ｂと、第２脚部ＵＣ２，ＤＣ２および第３脚部ＵＣ３，ＤＣ３同士内を互いに貫通する環状磁路Ｂ２３ａ，Ｂ２３ｂと、第３脚部ＵＣ３，ＤＣ３および第４脚部ＵＣ４，ＤＣ４同士内を互いに貫通する環状磁路Ｂ３４ａ，Ｂ３４ｂと、第４脚部ＵＣ４，ＤＣ４および第１脚部ＵＣ１，ＤＣ１同士内を互いに貫通する環状磁路Ｂ４１ａ，Ｂ４１ｂと、からなる４つの環状磁路が形成されている。すなわち、第１脚部ＵＣ１，ＤＣ１では、環状磁路Ｂ１２ａ，Ｂ１２ｂと環状磁路Ｂ４１ａ，Ｂ４１ｂとが共有化され、第２脚部ＵＣ２，ＤＣ２では、環状磁路Ｂ１２ａ，Ｂ１２ｂと環状磁路Ｂ２３ａ，Ｂ２３ｂとが共有化され、第３脚部ＵＣ３，ＤＣ３では、環状磁路Ｂ２３ａ，Ｂ２３ｂと環状磁路Ｂ３４ａ，Ｂ３４ｂとが共有化され、第４脚部ＵＣ４，ＤＣ４では、環状磁路Ｂ３４ａ，Ｂ３４ｂと環状磁路Ｂ４１ａ，Ｂ４１ｂとが共有化されている。言い換えると、４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４および２つのベースコアＵＣｂ，ＤＣｂの内部に、４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４のうち互いに隣り合った２つの脚部と２つのベースコアＵＣｂ，ＤＣｂとをそれぞれ一方方向に通る磁路が４つ形成されている。そして、詳細は後述するが、これら４つの環状磁路の形成領域が、ベースコアＵＣｂ，ＤＣｂ上において４つの脚部間を周回するようになっている。

ここで、上部コアＵＣＡおよび下部コアＤＣＡからなるコア材（磁芯３０Ａ）が、本発明における「磁芯」の一具体例に対応する。また、プリントコイル３１０が本発明における「第１の導電部材」の一具体例に対応し、２次側巻線３２Ａ〜３２Ｄを構成する４枚の板金が本発明における「第２の導電部材」の一具体例に対応し、プリントコイル３３０が本発明における「第３の導電部材」の一具体例に対応する。また、ベースコアＵＣｂ，ＤＣｂが本発明における「２つの基体部」の一具体例に対応し、第１脚部ＵＣ１，ＤＣ１、第２脚部ＵＣ２，ＤＣ２、第３脚部ＵＤＣ３，ＤＣ３および第４脚部ＵＣ４，ＤＣ４が、本発明における「４つの脚部」の一具体例に対応する。

次に、本変形例のスイッチング電源装置の作用および効果について説明する。なお、スイッチング電源装置の基本動作およびサージ電圧抑止動作については、上記実施の形態と同様であるため説明を省略し、主にトランス３Ａの作用および効果について説明する。

（トランス３Ａの作用）
本変形例のトランス３Ａでは、図２０および図２２に示したように、４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４内に形成される磁束の向きが、第１脚部ＵＣ１，ＤＣ１および第３脚部ＵＣ３，ＤＣ３からなる第１の脚部対内で互いに同一方向であると共に、第２脚部ＵＣ２，ＤＣ２および第４脚部ＵＣ４，ＤＣ４からなる第２の脚部対内で互いに同一方向となっている。また、これら第１の脚部対と第２の脚部対との間で、磁束の向きが互いに逆方向となっている。言い換えると、第１脚部ＵＣ１，ＤＣ１および第３脚部ＵＣ３，ＤＣ３の各内部に生ずる磁束がともに第１の方向を向くと共に、第２脚部ＵＣ２，ＤＣ２および第４脚部ＵＣ４，ＤＣ４の各内部に生ずる磁束がともに上記第１の方向とは逆の第２の方向を向いている。

そして、このような磁束の向きとなるように、１次側巻線３１Ａ，３１Ｂ、２次側巻線３２Ａ〜３２Ｄおよび第３の巻線３３Ａ，３３Ｂが巻回されていることにより、例えば図２２および図２３（Ｂ）に示したように、第１脚部ＵＣ１，ＤＣ１および第２脚部ＵＣ２，ＤＣ２同士内を互いに貫通する環状磁路Ｂ１２ａ，Ｂ１２ｂと、第２脚部ＵＣ２，ＤＣ２および第３脚部ＵＣ３，ＤＣ３同士内を互いに貫通する環状磁路Ｂ２３ａ，Ｂ２３ｂと、第３脚部ＵＣ３，ＤＣ３および第４脚部ＵＣ４，ＤＣ４同士内を互いに貫通する環状磁路Ｂ３４ａ，Ｂ３４ｂと、第４脚部ＵＣ４，ＤＣ４および第１脚部ＵＣ１，ＤＣ１同士内を互いに貫通する環状磁路Ｂ４１ａ，Ｂ４１ｂと、からなる４つの環状磁路が形成される。そして、これら４つの環状磁路Ｂ１２ａ，Ｂ１２ｂ、Ｂ２３ａ，Ｂ２３ｂ、Ｂ３４ａ，Ｂ３４ｂおよびＢ４１ａ，Ｂ４１ｂの形成領域が、ベースコアＵＣｂ，ＤＣｂ上において４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４間を周回するようになる。すなわち、第１脚部ＵＣ１，ＤＣ１では、環状磁路Ｂ１２ａ，Ｂ１２ｂと環状磁路Ｂ４１ａ，Ｂ４１ｂとが共有化され、第２脚部ＵＣ２，ＤＣ２では、環状磁路Ｂ１２ａ，Ｂ１２ｂと環状磁路Ｂ２３ａ，Ｂ２３ｂとが共有化され、第３脚部ＵＣ３，ＤＣ３では、環状磁路Ｂ２３ａ，Ｂ２３ｂと環状磁路Ｂ３４ａ，Ｂ３４ｂとが共有化され、第４脚部ＵＣ４，ＤＣ４では、環状磁路Ｂ３４ａ，Ｂ３４ｂと環状磁路Ｂ４１ａ，Ｂ４１ｂとが共有化されている。言い換えると、４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４および２つのベースコアＵＣｂ，ＤＣｂの内部に、４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４のうち互いに隣り合った２つの脚部と２つのベースコアＵＣｂ，ＤＣｂとをそれぞれ一方方向に通る磁路が４つ形成されている。

したがって、例えば図２３（Ａ）に示したように、第１脚部ＵＣ１，ＤＣ１および第４脚部ＵＣ４，ＤＣ４同士内を互いに貫通する環状磁路Ｂ４１ａ，Ｂ４１ｂと、第２脚部ＵＣ２，ＤＣ２および第３脚部ＵＣ３，ＤＣ３同士内を互いに貫通する環状磁路Ｂ２３ａ，Ｂ２３ｂと、からなる２つの環状磁路のみが形成されるように磁束の向きが設定されている場合（従来のＵ型コアが２つ設けられた場合に相当する）と比べ、磁芯３０Ａにおける磁束が分散されることから、磁束密度を低下させることができ、コア損失を低減させることができる。また、従来のＥ型コアの場合と比べて放熱経路が拡大するため、磁芯３０Ａ、１次側巻線３１Ａ，３１Ｂ、２次側巻線３２Ａ〜３２Ｄおよび第３の巻線３３Ａ，３３Ｂの冷却がし易くなる。

以上のように本変形例では、４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４内の貫通方向に形成される磁束の向きが、第１脚部ＵＣ１，ＤＣ１および第３脚部ＵＣ３，ＤＣ３からなる第１の脚部対内で互いに同一方向であると共に、第２脚部ＵＣ２，ＤＣ２および第４脚部ＵＣ４，ＤＣ４からなる第２の脚部対内で互いに同一方向であり、かつ、これら第１の脚部対と第２の脚部対との間で互いに逆方向となるように、１次側巻線３１Ａ，３１Ｂ、２次側巻線３２Ａ〜３２Ｄおよび第３の巻線３３Ａ，３３Ｂを巻回するようにしたので、上記した４つの環状磁路Ｂ１２ａ，Ｂ１２ｂ、Ｂ２３ａ，Ｂ２３ｂ、Ｂ３４ａ，Ｂ３４ｂおよびＢ４１ａ，Ｂ４１が形成されると共に、これら４つの環状磁路の形成領域が、ベースコアＵＣｂ，ＤＣｂ上において４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４間を周回するようになる。言い換えると、本実施の形態では、第１脚部ＵＣ１，ＤＣ１および第３脚部ＵＣ３，ＤＣ３の各内部に生ずる磁束がともに第１の方向を向くと共に、第２脚部ＵＣ２，ＤＣ２および第４脚部ＵＣ４，ＤＣ４の各内部に生ずる磁束がともに上記第１の方向とは逆の第２の方向を向くように、１次側巻線３１Ａ，３１Ｂ、２次側巻線３２Ａ〜３２Ｄおよび第３の巻線３３Ａ，３３Ｂを巻回するようにしたので、４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４および２つのベースコアＵＣｂ，ＤＣｂの内部に、４つの脚部ＵＣ１〜ＵＣ４，ＤＣ１〜ＤＣ４のうち互いに隣り合った２つの脚部と２つのベースコアＵＣｂ，ＤＣｂとをそれぞれ一方方向に通る磁路が、４つ形成されるようになる。これにより、Ｕ型コアの場合と比べ、磁芯３０Ａにおける磁束密度を低下させてコア損失を低減することができるため、コア厚（基体部の厚み）を薄くして低背化を図ることができる。また、Ｅ型コアの場合と比べて放熱経路が拡大するため、磁芯３０Ａ、１次側巻線３１Ａ，３１Ｂ、２次側巻線３２Ａ〜３２Ｄおよび第３の巻線３３Ａ，３３Ｂの冷却がし易くなる。よって、信頼性を向上させつつコスト低減を図ることが可能となる。

また、これにより、複数のブリッジ回路１やトランス３Ａ等を並列運転させることなく、スイッチング電源装置全体として大電流を扱うことが可能となる。よって、部品点数を減少させることができ、この点からもコストを低減することが可能となる。

さらに、１次側巻線３１Ａ，３１Ｂ、２次側巻線３２Ａ〜３２Ｄおよび第３の巻線３３Ａ，３３Ｂがそれぞれ、配線（接続ラインＬ２１，Ｌ２２、接続ラインＬ３１，Ｌ３２、出力ラインＬＯまたは接地ラインＬＧ）を介して、プリントコイル３１０，３３０および４枚の板金の面内方向に沿って外部から取り出しが可能なように構成したので、このような配線をプリントコイル３１０，３３０および４枚の板金の面内に垂直な方向から取り出す場合と比べ、配線も含めた低背化を実現することができると共に、配線の取り出し構造が簡易となる。

なお、本変形例では、図２４（Ａ）に示した上部コアＵＣＡ（下部コアＤＣＡ）のように、４つの脚部ＵＣ１（ＤＣ１）〜ＵＣ４（ＤＣ４）の側面が曲面となっている場合について説明したが、各脚部の側面形状は、この場合には限られない。具体的には、例えば図２４（Ｂ），（Ｃ）に示したように、４つの脚部ＵＣ１（ＤＣ１）〜ＵＣ４（ＤＣ４）において、少なくとも対向する側面同士が、互いに平行となっているようにしてもよい。このように構成した場合、磁芯３０Ａにおける磁束最短経路の磁束集中がより効果的に緩和されるため、コア損失がより低減する。また、この場合において更に、例えば図２４（Ｃ）に示したように、４つの脚部ＵＣ１（ＤＣ１）〜ＵＣ４（ＤＣ４）において、互いに対向する側面の反対側である外側面が、曲面となっているようにしてもよい。このように構成した場合、各脚部の周囲に対して１次側巻線３１Ａ，３１Ｂ、２次側巻線３２Ａ〜３２Ｄおよび第３の巻線３３Ａ，３３Ｂが巻回し易くなるため、電流経路が短縮されると共に、角部への電流分布の集中が緩和される。なお、これらの図２４（Ｂ），（Ｃ）に示した４つの脚部ＵＣ１（ＤＣ１）〜ＵＣ４（ＤＣ４）において、側面における角部が面取りされることにより、その角部の部分が、曲面または平面からなる側面となっているようにしてもよい。

また、本変形例では、４つの脚部ＵＣ１（ＤＣ１）〜ＵＣ４（ＤＣ４）が、矩形状（正方形状）のベースコアＵＣｂ，ＤＣｂの四隅に配置されている場合について説明したが、これらの４つの脚部の配置関係は、この場合には限られない。すなわち、４つの脚部は、ベースコア上の互いに交差する２直線上に、一対ずつ離間して配置されていればよい。また、ベースコアの形状や大きさについても、上記実施の形態等で説明した矩形状（正方形状）のものには限られず、４つの脚部の基体として機能するのであれば、どのような形状や大きさであってもよい。

［変形例２，３］
図２５は、本発明の変形例２に係るスイッチング電源装置の回路構成を表すものであり、図２６は、本発明の変形例３に係るスイッチング電源装置の回路構成を表すものである。これらの変形例に係るスイッチング電源装置は、上記実施の形態のスイッチング電源装置において、サージ電圧抑止回路２の代わりに、サージ電圧抑止回路２Ａ，２Ｂを設けるようにしたものである。

サージ電圧抑止回路２Ａは、２つのダイオードＤ５，Ｄ６と、第３の巻線３３とを有している。具体的には、ダイオードＤ５のカソードは１次側高圧ラインＬ１Ｈに接続され、アノードは接続点Ｐ３１に接続されている。ダイオードＤ６のカソードは接続点Ｐ３１に接続され、アノードは１次側低圧ラインＬ１Ｌに接続されている。第３の巻線３３の一端は接続点Ｐ３１に接続され、他端は接続点Ｐ１（上記実施の形態の接続点Ｐ３２に対応）に接続されている。このような構成によりサージ電圧抑止回路２Ａでは、ブリッジ回路１におけるダイオードＤ１，Ｄ２を、サージ電圧抑止回路２で説明したダイオードＤ７，Ｄ８としても機能させるようになっている。

サージ電圧抑止回路２Ｂも、サージ電圧抑止回路２Ａと同様に、２つのダイオードＤ５，Ｄ６と、第３の巻線３３とを有している。具体的には、ダイオードＤ５のカソードは１次側高圧ラインＬ１Ｈに接続され、アノードは接続点Ｐ３１に接続されている。ダイオードＤ６のカソードは接続点Ｐ３１に接続され、アノードは１次側低圧ラインＬ１Ｌに接続されている。第３の巻線３３の一端は接続点Ｐ３１に接続され、他端は接続点Ｐ２（上記実施の形態の接続点Ｐ３２に対応）に接続されている。このような構成によりサージ電圧抑止回路２Ｂでは、ブリッジ回路１におけるダイオードＤ３，Ｄ４を、サージ電圧抑止回路２で説明したダイオードＤ７，Ｄ８としても機能させるようになっている。

すなわち、これらのサージ電圧抑止回路２Ａ，２Ｂでは、ブリッジ回路１における一方のアームを形成する２つのスイッチング素子（スイッチング素子Ｓ１，Ｓ２またはスイッチング素子Ｓ３，Ｓ４）に並列接続されたダイオード（ダイオードＤ１，Ｄ２またはダイオードＤ３，Ｄ４）が、サージ電圧抑止回路内のフルブリッジ回路における一方のアームを形成する２つのダイオード（ダイオードＤ５，Ｄ６またはダイオードＤ７，Ｄ８）を兼ねている。なお、サージ電圧抑止回路２Ａ，２Ｂにおける構成の違いは、第３の巻線３３の他端の接続先（接続点Ｐ１または接続点Ｐ２）と、この第３の巻線３３における巻き方向とである。

このような構成により変形例２，３においても、サージ電圧抑止回路２Ａ，２Ｂにおけるサージ電圧抑止回路２と同様のサージ電圧抑止作用により、上記実施の形態と同様の効果を得ることができる。

また、ブリッジ回路１におけるダイオードＤ１，Ｄ２またはダイオードＤ３，Ｄ４を、サージ電圧抑止回路２で説明したダイオードＤ７，Ｄ８としても機能させるようにしたので、サージ電圧抑止回路２Ａ，２Ｂ内のダイオードの数（２つ）を、サージ電圧抑止回路２内のダイオードの数（４つ）よりも減らすことができ、上記実施の形態と比べて部品点数をより削減することが可能となる。

（その他の変形例）
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されるものではなく、種々の変形が可能である。

例えば、上記実施の形態等では、１次側巻線や２次側巻線、第３の巻線の形状を具体的に挙げて説明したが、これらの形状はこの場合（板状）には限られず、他の形状でもよい。また、１次側巻線、２次側巻線および第３の巻線が、ともにプリントコイルや板金により構成されているようにしてもよい。

また、上記実施の形態等では、整流回路４，４１がアノードコモン接続のセンタタップ型の整流回路である場合について説明したが、整流回路の構成はこれには限られない。具体的には、例えば、アノードコモン接続ではなくカソードコモン接続のセンタタップ型でもよく、また、センタタップ型以外（例えば、フルブリッジ型やハーフブリッジ型、カレントダブラ型、フォワード型、フライバック型など）の構成でもよい。また、全波整流型の整流回路ではなく、半波整流型の整流回路でもよい。なお、整流回路をフルブリッジ型の構成とした場合、上記実施の形態等と同様の作用により、４つの整流ダイオードに加わるサージ電圧の最大値（ピーク値）を、１×Ｖin／ｎ（ｎ；トランスの１次側巻線と２次側巻線との巻数比）に抑えることができる。

さらに、上記実施の形態等において説明した変形例等を組み合わせてもよい。

１…ブリッジ回路、１０…高圧バッテリ、１１…入力平滑コンデンサ、２，２Ａ，２Ｂ…サージ電圧抑止回路、３，３Ａ…トランス、３０，３０Ａ…磁芯、３１，３１Ａ〜３１Ｄ…第１の巻線（１次側巻線）、３１０…プリントコイル、３１０Ａ〜３１０Ｄ…貫通孔（開口部）、３２Ａ〜３２Ｄ…第２の巻線（２次側巻線）、３３，３３Ａ，３３Ｂ…第３の巻線、３３０…プリントコイル、３３０Ａ〜３３０Ｄ…貫通孔（開口部）、４，４１…整流回路、４Ａ〜４Ｄ…整流ダイオード、５…平滑回路、５１…チョークコイル、５２…出力平滑コンデンサ、６…駆動回路、７…負荷、Ｓ１〜Ｓ４…スイッチング素子、Ｄ１〜Ｄ８…ダイオード、Ｃ１〜Ｃ４…コンデンサ、Ｌｒｅ…（共振用）インダクタ（リーケージインダクタンス）、ＵＣ，ＵＣＡ…上部コア、ＤＣ，ＤＣＡ…下部コア、ＵＣｂ，ＤＣｂ…ベースコア（基体部）、ＵＣ１，ＤＣ１…第１脚部、ＵＣ２，ＤＣ２…第２脚部、ＵＣ３，ＤＣ３…第３脚部、ＵＣ４，ＤＣ４…第４脚部、ＵＣｃ，ＤＣｃ…中央脚部、Ｔ１，Ｔ２…入力端子、Ｔ３，Ｔ４…出力端子、Ｌ１Ｈ…１次側高圧ライン、Ｌ１Ｌ…１次側低圧ライン、ＬＯ…出力ライン、ＬＧ…接地ライン、Ｌ２１，Ｌ２２，Ｌ３１，Ｌ３２…接続ライン、Ｐ１，Ｐ２，Ｐ３１，Ｐ３２…接続点、ＣＴ…センタタップ、Ｖin…直流入力電圧、Ｖout…直流出力電圧、ＶＰ１，ＶＰ２，ＶＰ３１，ＶＰ３２…電位、Ｖ４Ａ，Ｖ４Ｂ…逆電圧（サージ電圧）、Ｉ３１，Ｉ３３，Ｉ５〜Ｉ８，Ｉ４Ａ，Ｉ４Ｂ，Ｉ５１，Ｉａ〜Iｊ，Ｉｘａ，Ｉｘｂ…電流、ＳＧ１〜ＳＧ４…スイッチング信号、ｔ０〜ｔ２０…タイミング、Ｔｄ…デッドタイム、φ…位相差、Ｂ１２ａ，Ｂ１２ｂ，Ｂ２３ａ，Ｂ２３ｂ，Ｂ３４ａ，Ｂ３４ｂ，Ｂ４１ａ，Ｂ４１ｂ…還流磁路。

Claims (7)

1. 入力端子対から入力される直流入力電圧に基づいて電圧変換を行うことにより直流出力電圧を生成し、出力端子対から出力するスイッチング電源装置であって、
   前記入力端子対側に配置されると共に、２つのアームを形成する４つのスイッチング素子を含んで構成されたフルブリッジ型のスイッチング回路と、
   前記出力端子対側に配置され、複数の第１整流素子を含んで構成された整流回路と、
   前記スイッチング回路と前記整流回路との間に配置されると共に、前記入力端子対側の第１の巻線と、前記出力端子対側の第２の巻線と、第３の巻線とを有するトランスと、
   前記スイッチング回路に並列接続されると共に、２つのアームを形成する逆方向接続の４つの第２整流素子からなるフルブリッジ回路を含んで構成されたサージ電圧抑止回路と、
   前記スイッチング回路を駆動する駆動回路と
   を備え、
   前記第３の巻線は、前記フルブリッジ回路に対してＨブリッジ接続され、
   前記第１および第２の巻線間ならびに前記第１および第３の巻線間がそれぞれ、前記第２および第３の巻線間と比べて疎に磁気結合されている
   ことを特徴とするスイッチング電源装置。
2. 前記４つのスイッチング素子に対してそれぞれ並列接続された第３整流素子を備え、
   前記スイッチング回路における一方のアームを形成する２つのスイッチング素子に並列接続された前記第３整流素子が、前記フルブリッジ回路における一方のアームを形成する２つの第２整流素子を兼ねている
   ことを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記スイッチング素子が電界効果型トランジスタにより構成され、
   前記第３整流素子は、前記電界効果型トランジスタの寄生ダイオードから構成されている
   ことを特徴とする請求項２に記載のスイッチング電源装置。
4. 前記４つのスイッチング素子に対してそれぞれ並列接続された容量素子を備え、
   前記第３の巻線は、前記容量素子と共にＬＣ共振回路を構成する
   ことを特徴とする請求項１ないし請求項３のいずれか１項に記載のスイッチング電源装置。
5. 前記スイッチング素子が電界効果型トランジスタにより構成され、
   前記容量素子は、前記電界効果型トランジスタの寄生容量から構成されている
   ことを特徴とする請求項４に記載のスイッチング電源装置。
6. 前記トランスは、
   互いに対向する２つの基体部と、前記２つの基体部の対向面内で互いに交差する２直線上に一対ずつ配置され、前記２つの基体部同士を連結する４つの脚部と、を有する磁芯と、
   各脚部が個別に貫通する貫通孔を有し、前記脚部を巻回すると共に前記第１の巻線を構成する第１の導電部材と、
   各脚部が個別に貫通する貫通孔を有し、前記脚部を巻回すると共に前記第２の巻線を構成する第２の導電部材と、
   各脚部が個別に貫通する貫通孔を有し、前記脚部を巻回すると共に前記第３の巻線を構成する第３の導電部材と
   を有し、
   前記第１ないし第３の巻線を流れる電流によって、前記４つの脚部および前記２つの基体部の内部に磁路が形成され、
   前記４つの脚部のうち、一方の直線上の２つの脚部の各内部に生ずる磁束がともに第１の方向を向くと共に、他方の直線上の２つの脚部の各内部に生ずる磁束の向きがともに前記第１の方向とは逆の第２の方向を向くように、前記第１ないし第３の巻線が巻回されている
   ことを特徴とする請求項１ないし請求項５のいずれか１項に記載のスイッチング電源装置。
7. 前記トランスは、
   互いに対向する２つの基体部と、前記２つの基体部の対向面内で互いに交差する２直線上に一対ずつ配置され、前記２つの基体部同士を連結する４つの脚部と、を有する磁芯と、
   各脚部が個別に貫通する貫通孔を有し、前記脚部を巻回すると共に前記第１の巻線を構成する第１の導電部材と、
   各脚部が個別に貫通する貫通孔を有し、前記脚部を巻回すると共に前記第２の巻線を構成する第２の導電部材と、
   各脚部が個別に貫通する貫通孔を有し、前記脚部を巻回すると共に前記第３の巻線を構成する第３の導電部材と
   を有し、
   前記第１ないし第３の巻線を流れる電流によって、前記４つの脚部および前記２つの基体部の内部に、前記４つの脚部のうち互いに隣り合った２つの脚部と前記２つの基体部とをそれぞれ一方方向に通る磁路が４つ形成されるように、前記第１ないし第３の巻線が巻回されている
   ことを特徴とする請求項１ないし請求項５のいずれか１項に記載のスイッチング電源装置。

Images