JP2003164155A

JP2003164155A - 整流器及び圧電トランスコンバータ

Info

Publication number: JP2003164155A
Application number: JP2001363601A
Authority: JP
Inventors: Katsuaki Murata; 勝昭村田; Kosuke Harada; 耕介原田; Hiroshi Ninomiya; 弘二宮; Shuichi Fukuoka; 修一福岡
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-11-29
Filing date: 2001-11-29
Publication date: 2003-06-06
Anticipated expiration: 2021-11-29
Also published as: JP3830377B2

Abstract

(57)【要約】【課題】ダイオードで発生する損失が少なく、かつ電流
連続モードで動作する整流器及び圧電トランスコンバー
タを提供する。【解決手段】圧電トランス１の一対の出力電極にそれぞ
れ接続される第１、第２入力端子Ａ、Ｂと、負荷９に接
続される第１、第２出力端子Ｃ、Ｄと、第１、第２入力
端子Ａ、Ｂ間に直列に接続される第１、第２インダクタ
３、４と、第１入力端子Ａにアノードが、第１出力端子
Ｃにカソードがそれぞれ接続される第１ダイオード６
と、第２入力端子Ｂにアノードが、第１出力端子Ｃにカ
ソードがそれぞれ接続される第２ダイオード７と、一端
が第１、第２インダクタ間に接続され、他端が第２出力
端子Ｄに接続される第３インダクタ５と、第１出力端子
Ｃと第２出力端子Ｄの間に接続されたコンデンサ８とを
具備してなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、整流器及び圧電ト
ランスコンバータに関し、特に、圧電トランスを用いた
スイッチング電源、さらには出力電圧を直流とするコン
バータの高効率化に適した低損失な整流器及び圧電トラ
ンスコンバータに関するものである。

【０００２】

【従来技術】近年、地球環境への負荷軽減から、エネル
ギー変換効率の高い電源装置が求められている。また、
各種電子機器の小型化に対応して、家庭用電源から電子
機器（負荷）に電力供給するＡＣ−ＤＣコンバータや、
電子機器内のプリント回路基板上に配置されるＤＣ−Ｄ
Ｃコンバータの小型化及び低背化が重要な問題となって
いる。

【０００３】そのような問題を解決する技術として、ス
イッチング電源技術が用いられつつあり、最近では、ス
イッチング電源の変圧器として、高い電力密度を持ち、
小型化及び低背化が容易な圧電トランスを用いること
で、ＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータの小
型化を図る試みが進められている。

【０００４】圧電トランスは、電気信号を機械的な弾性
振動に変換して、その弾性振動を電気信号に変換するこ
とで、入力された電圧を降圧又は昇圧する電圧変換を行
うものであり、弾性振動の伝搬損失が小さな構造を見出
すことで、高い変換効率をもつ圧電トランスが得られ
る。

【０００５】また、低背化に際しては、電磁トランスで
は小型化による損失の増大が起こるため、小型化しても
高い電力密度が得られる圧電トランスが有効な部品とし
て着目されている。

【０００６】さらに、圧電トランスは固有振動数で共振
する弾性振動体のため、特定の周波数を持つ信号しか通
過させないという特徴を持つ。従って、圧電トランスを
用いたコンバータを内蔵した場合、コンバータがノイズ
発生源となりにくいといった利点がある。

【０００７】圧電トランスを用いたコンバータの高効率
化には、電磁トランスを用いたコンバータと同様に、半
導体素子にて発生する損失を抑えることが重要となる。
スイッチング電源においては、スイッチにかかる電圧と
流れる電流の位相差をインダクタやコンデンサによって
制御するソフトスイッチング技術を導入するか、もしく
は低損失なスナバー回路を用いることで高効率化が実現
されている。一方、交流信号を直流信号に変換する整流
回路では、整流素子での損失軽減も高効率なコンバータ
を実現する為の重要課題となる。

【０００８】従来、一般的な整流器として、図１１に示
すようなコンデンサ入力形のブリッジ整流器が知られて
いる。

【０００９】

【発明が解決しようとする課題】図１１に示すようなコ
ンデンサ入力形のブリッジ整流器は、整流用ダイオード
１１１、１１２、１１３、１１４と、平滑用コンデンサ
１１５を用いて構成されており、コンバータの出力電力
Ｐｏは、ブリッジ整流器の入力電圧Ｖ２、ダイオード順
方向電圧をＶｄ、出力電流をＩｄ、出力電圧をＶｏとす
ると、Ｐｏ＝ＶｏＩｄ＝（２・Ｖ２／π−２Ｖｄ）Ｉｄとなる。２ＶｄＩｄの項は整流器における損失である。
図１１に示すブリッジ整流器では、圧電トランス１１０
からの電流は、Ａ点が正となる半周期では、ダイオード
１１１、負荷１１６、ダイオード１１２を介して圧電ト
ランスに戻り、次のＢ点が正となる半周期にて、ダイオ
ード１１３、負荷１１６、ダイオード１１４を介して圧
電トランス１１０に戻り、半周期ごとにダイオードを２
個通る。一般的なダイオードの順方向降下電圧Ｖｄは、
０．７Ｖである。

【００１０】目標とするＶｏが小さい場合、ブリッジ整
流器での損失が大きくなり、コンバータの効率が低下し
てしまう。近年、機器の動作電圧が低下していることか
ら、降圧形コンバータにおける整流器での損失は重大な
問題となっており、これは、圧電トランスを用いたコン
バータにおいても例外でない。

【００１１】このため、従来、圧電トランスコンバータ
の出力整流器として、半周期で電流がダイオードを１個
だけ通過する、図１２に示すような、半波形の倍電圧整
流器が知られている。

【００１２】この倍電圧整流器では、Ａ点が正の半周期
にて、圧電トランス１２０からの電流は、ダイオード１
２１、負荷１２４を介して圧電トランス１２０に戻り、
次のＢ点が正の半周期にて、ダイオード１２２を介して
圧電トランス１２０に戻り、半周期ごとにダイオードを
１個通る。

【００１３】このような半波形の倍電圧整流器では、半
周期ごとに電流が通過するダイオードは１個であるた
め、整流器での損失は軽減されるが、ダイオード通過後
の電流が不連続モードとなるため、圧電トランスの効率
が低下してしまうという問題があった。

【００１４】ここで、圧電トランスの整流器としては、
ダイオード通過後の電流が連続モードであることが望ま
しい。電流連続モードとは、流れる電流が１周期内で０
（零電流）になる期間がない動作モードであり、一方、
電流不連続モードは流れる電流が１周期内で０（零電
流）になる動作モードである。一般的にダイオード通過
後の電流が不連続モードの場合、非導通期間が生じてし
まう。変圧を行う圧電トランスの振動は連続振動であ
り、非導通期間の存在は圧電トランスの連続振動を抑制
してしまい、圧電トランス自身の効率低下を引き起こ
し、コンバータとしての効率が低下してしまうことにな
る。

【００１５】本発明は、ダイオードで発生する損失が少
なく、かつ電流連続モードで動作する整流器及び圧電ト
ランスコンバータを提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明の整流器は、圧電
トランスの一対の出力電極にそれぞれ接続される第１、
第２入力端子と、負荷に接続される第１、第２出力端子
と、前記第１、第２入力端子間に直列に接続される第
１、第２インダクタと、前記第１入力端子にアノード
が、前記第１出力端子にカソードがそれぞれ接続される
第１ダイオードと、前記第２入力端子にアノードが、前
記第１出力端子にカソードがそれぞれ接続される第２ダ
イオードと、一端が前記第１、第２インダクタ間に接続
され、他端が前記第２出力端子に接続される第３インダ
クタと、前記第１出力端子と前記第２出力端子の間に接
続されたコンデンサとを具備してなるものである。

【００１７】本発明の整流器では、半周期で通るダイオ
ードが１個であり、またインダクタを用いることで、ダ
イオード通過後の電流を連続モードにすることができる
ことから、整流器での損失が小さく、回路を接続するこ
とによる圧電トランスの効率低下が小さい整流器が得ら
れる。

【００１８】即ち、圧電トランスの一方の出力電極から
出力された交流電圧が、ダイオード、インダクタ及びコ
ンデンサを介することにより、整流、平滑化され、直流
の電流及び電圧にすることができる。このとき、圧電ト
ランスの出力側にそれぞれ設けたダイオードとインダク
タにより、圧電トランスには、一方の出力電極から他方
の出力電極に流れる電流と、他方の出力電極から一方の
出力電極に流れる電流とが交互に存在し、常時圧電トラ
ンスに連続した電流が流れ、圧電トランスの駆動を抑制
することがなく、これにより、圧電トランスの効率低下
を抑制することができる。

【００１９】また、一方の出力電極から他方の出力電極
に流れる電流と、他方の出力電極から一方の出力電極に
流れる電流は、それぞれ一つのダイオードを交互に流れ
るため、従来のブリッジ整流器よりも電流が流れるダイ
オード数が少なく、このためダイオードでの損失を小さ
くできる。

【００２０】また、本発明の整流器は、圧電トランスの
一対の出力電極にそれぞれ接続される第１、第２入力端
子と、負荷に接続される第１、第２出力端子と、前記第
１、第２入力端子間に直列に接続される第１、第２イン
ダクタと、前記第１入力端子にドレインが、前記第１出
力端子にソースが、前記第２入力端子にゲートがそれぞ
れ接続される第１ＦＥＴと、前記第２入力端子にドレイ
ンが、前記第１出力端子にソースが、前記第１入力端子
にゲートがそれぞれ接続される第２ＦＥＴと、一端が前
記第１、第２インダクタ間に接続され、他端が前記第２
出力端子に接続される第３インダクタと、前記第１出力
端子と前記第２出力端子の間に接続されるコンデンサと
を具備してなるものである。ＦＥＴはダイオードと比べ
て十分低損失であることから、さらに効率向上を図るこ
とができる。

【００２１】さらに本発明の整流器では、第１、第２イ
ンダクタは一つの共用インダクタで構成されており、該
共用インダクタと第３インダクタは、一つの磁性体上に
導線を巻回して構成されていることが望ましい。第１、
第２インダクタは一つの共用インダクタで構成し、この
共用インダクタと、第３インダクタを１つの磁性体上に
構成することができるため、整流器の小型化が図れ、圧
電トランスコンバータとしての小型化を実現できる。

【００２２】また、本発明のＤＣ−ＤＣ圧電トランスコ
ンバータは、直流電源電圧を高周波交流電圧に変換する
インバータ部と、該インバータ部からの高周波交流電圧
の電圧変換を行う圧電トランスと、該圧電トランスから
出力される高周波交流電圧を直流電圧に変換する上記し
た整流器と、該整流器からの出力電圧を検出する出力電
圧検出部と、出力電圧に基づいて前記インバータ部を制
御する制御部とを具備することを特徴とする。

【００２３】さらに、本発明のＡＣ−ＤＣ圧電トランス
コンバータは、交流電源電圧を直流電圧に整流平滑化す
る１次整流器と、該１次整流器からの直流電圧を高周波
交流電圧に変換するインバータ部と、該インバータ部か
らの高周波交流電圧の電圧変換を行う圧電トランスと、
該圧電トランスから出力される高周波交流電圧を直流電
圧に変換する上記した整流器と、該整流器からの出力電
圧を検出する出力電圧検出部と、出力電圧に基づいて前
記インバータ部を制御する制御部とを具備することを特
徴とする。

【００２４】本発明のＤＣ−ＤＣ圧電トランスコンバー
タやＡＣ−ＤＣ圧電トランスコンバータでは、整流器
が、上記したように、ダイオード等の整流素子で発生す
る損失は少なく、かつ電流連続モードで動作し、圧電ト
ランスの効率が大きいため、圧電トランスコンバータの
効率を向上することができる。

【００２５】

【発明の実施の形態】図１に本発明の圧電トランスコ
ンバータ用の整流器を示す。本発明の整流器は、圧電ト
ランス１の一対の出力電極にそれぞれ接続される第１入
力端子Ａ及び第２入力端子Ｂと、負荷９に接続される第
１出力端子Ｃ及び第２出力端子Ｄと、第１入力端子Ａと
第２入力端子Ｂの間に直列に配置される第１インダクタ
３、第２インダクタ４とを有している。第１インダクタ
３と第２インダクタ４は、後述するように、共用インダ
クタ２により構成されていることが望ましい。

【００２６】第１インダクタ３と第２インダクタ４の間
を中点Ｏとすると、これらのインダクタ３、４の合計イ
ンダクタンスをＬ１とすると、Ａ−Ｏ間の第１インダク
タ３でＬ１／２のインダクタンスを、Ｂ−Ｏ間の第２イ
ンダクタ４でＬ１／２のインダクタンスを有している。
なお、負荷９は一般に電子機器である。

【００２７】第１ダイオード６のアノードは第１入力端
子Ａに、第２ダイオード７のアノードは第２入力端子Ｂ
に接続し、第１ダイオード６のカソード及び第２ダイオ
ード７のカソードが第１出力端子Ｃに接続され、中点Ｏ
には第３インダクタ５の一端を接続し、第２インダクタ
５の他端を第２出力端子Ｄに接続し、第１出力端子Ｃと
第２出力端子Ｄの間にコンデンサ８を接続している。直
列に接続したインダクタ３、４の両端は、第１入力端子
Ａと第１ダイオード６との間、第２入力端子Ｂと第２ダ
イオード７との間に接続されている。

【００２８】このような圧電トランスコンバータ用の整
流器では、第１入力端子Ａが正、第２入力端子Ｂが負の
とき、Ａ−Ｏ間の第１インダクタ３で入力端子Ａ側が正
で中点Ｏ側が負となる。またＢ−Ｏ間の第２インダクタ
４で第２入力端子Ｂ側が負で中点Ｏ側が正となる。この
場合、出力電流は、第１入力端子Ａ、第１ダイオード
６、第１出力端子Ｃ、負荷９、第２出力端子Ｄ、第２イ
ンダクタ５、中点Ｏ、Ｂ−Ｏ間の第２インダクタ４の順
に通過して第２入力端子Ｂに帰還する。

【００２９】一方、第１入力端子Ａが負、第２入力端子
Ｂが正のとき、Ｂ−Ｏ間の第２インダクタ４で、第２入
力端子Ｂ側が正、中点Ｏ側が負となる。また、Ａ−Ｏ間
の第１インダクタ３で、第１入力端子Ａ側が負、中点Ｏ
側が正となる。この場合、出力電流は、第２入力端子
Ｂ、第２ダイオード７、第１出力端子Ｃ、負荷９、第２
出力端子Ｄ、第２インダクタ５、中点Ｏ、Ａ−Ｏ間の第
１インダクタ３を通過して第１入力端子Ａに帰還する。

【００３０】Ａ―Ｏ間の第１インダクタ３を通過する電
流波形を図２にＩａとして記載する。一方、Ｂ―Ｏ間の
第２インダクタ４を通過する電流波形を図２にＩｂとし
て記載する。

【００３１】圧電トランスの出力電極と、本発明の整流
回路の入力端子Ａ、Ｂを接続した場合、半周期でダイオ
ード６又は７を１個しか通らないため、従来のブリッジ
整流回路と比べて、損失がＶｄＩｄ（ダイオード順方向
降下電圧×出力電流）だけ軽減されることから、コンバ
ータの効率が向上する。

【００３２】また、インダクタ３、４及び第３インダク
タ５を入れることで、ダイオード通過後の電流が連続モ
ードになり、圧電トランスの連続振動が維持されること
から、高い効率が維持される。即ち、図２に示すよう
に、第１入力端子Ａ−中点Ｏ間の第１インダクタ３に流
れる電流Ｉａと、第２入力端子Ｂ−中点Ｏ間の第２イン
ダクタ４に流れる電流Ｉｂをみると、それぞれは不連続
で電流が流れているが、圧電トランスからみると、電流
波形Ｉａと電流波形Ｉｂを合成した電流が流れており、
圧電トランスからみると連続して電流が流れ、これによ
り圧電トランスの連続駆動を妨げることがなく、高い効
率を得ることができる。

【００３３】図３は、本発明の同期整流器を示すもの
で、整流素子として第１ダイオードと第２ダイオードの
代わりに、Ｎ型ＭＯＳＦＥＴ１５とＮ型ＭＯＳＦＥＴ１
６を用いている。ＦＥＴとして、Ｎ型ＭＯＳＦＥＴを用
いたが、Ｐ形ＭＯＳＦＥＴを用いた回路構成でもかまわ
ない。ＦＥＴは導通時の電圧降下がダイオードよりも小
さいため、ダイオ−ドを用いた整流器である図１よりも
さらに損失が小さくなる。図３をもとに詳細に説明する
と、Ｎ型ＭＯＳＦＥＴ１５のゲートは第２入力端子Ｂ
に、Ｎ型ＭＯＳＦＥＴ１６のゲートは第１入力端子Ａに
接続されている。また、Ｎ型ＭＯＳＦＥＴ１５のドレイ
ンは第１入力端子Ａ、ソースは第１出力端子Ｃに接続し
ており、一方、Ｎ型ＭＯＳＦＥＴ１６のドレインは第２
入力端子Ｂ、ソースは第１出力端子Ｃに接続している。

【００３４】入力端子Ａが正、入力端子Ｂが負のとき、
Ａ−Ｏ間では、第１入力端子Ａが正で中点Ｏが負とな
り、Ｂ−Ｏ間では、中点Ｏが正で第２入力端子Ｂが負と
なる。入力端子Ａが正の時、Ｎ型ＭＯＳＦＥＴ１６のゲ
ート電圧が正であるため、Ｎ型ＭＯＳＦＥＴ１６が導通
する。Ｎ型ＭＯＳＦＥＴ１５のゲート電圧は負であるた
め、Ｎ型ＭＯＳＦＥＴ１５は導通しない。このとき電流
は、第１入力端子Ａ、Ａ−Ｏ間の第１インダクタ１２、
中点Ｏ、第３インダクタ１４、第２出力端子Ｄ、負荷１
８、第１出力端子Ｃ、Ｎ型ＭＯＳＦＥＴ１６を通って、
第２入力端子Ｂに戻る。一方、第２入力端子Ｂが正、第
１入力端子Ａが負のとき、Ａ−Ｏ間では、第１入力端子
Ａが負で中点Ｏが正となり、Ｂ−Ｏ間では、中点Ｏが負
で第２入力端子Ｂが正となる。第２入力端子Ｂが正の
時、Ｎ型ＭＯＳＦＥＴ１５のゲート電圧が正であるた
め、Ｎ型ＭＯＳＦＥＴ１５が導通する。Ｎ型ＭＯＳＦＥ
Ｔ１６のゲート電圧は負であるため、Ｎ型ＭＯＳＦＥＴ
１６は導通しない。このとき電流は、第２入力端子Ｂ、
Ｂ−Ｏ間の第２インダクタ１３、中点Ｏ、第３インダク
タ１４、第２出力端子Ｄ、負荷１８、第１出力端子Ｃ、
Ｎ型ＭＯＳＦＥＴ１５を通って、第１入力端子Ａに戻
る。

【００３５】図３の整流器においても、インダクタ１
２、１３及び第３インダクタ１４を入れることで、ＦＥ
Ｔ１５、１６通過後の電流が連続モードになり、圧電ト
ランスの連続振動が維持されることから、高い効率が維
持される。

【００３６】図１の第１インダクタ３と第２インダクタ
４、及び図３の第１インダクタ１２と第２インダクタ１
３は、一つの共用インダクタ２、１１を共用して回路的
には２つのインダクタンス成分を形成することが望まし
い。尚、図１、図３には、共用インダクタ２、１１の符
号も記載した。

【００３７】この共用インダクタ２と第３インダクタ
５、及び図３の共用インダクタ１１と第３インダクタ１
４は、図４に示すように、例えば、Ｅの形をした磁性体
２０とＩの形をした磁性体２１を用いた、一つのＥＩ形
の磁性体上に、２本の導線２２と２３を巻回することで
構成できる。このとき、直流磁路は、図５に示すように
Ｅ形磁性体２０の中央部から両端方向へ向い、Ｉ形磁性
体２１を通ってＥ形磁性体３０の中央部に戻る、もしく
はその反対方向となるように発生する。一方、交流磁路
は、図６に示すようにＥ形磁性体２０の端から中央部を
通らずもう一端へ向い、Ｉ形磁性体２１を通って端へ戻
るように発生する。Ｅ形磁性体２０の中央部にエアギャ
ップＥを設けているのは、直流磁路の飽和によって流れ
る電流の上限値が小さくなることを防ぐためであり、飽
和しないならばエアギャップを設けなくても良い。

【００３８】尚、磁性体を共用した第１インダクタ３、
１２、第２インダクタ４、１３は、上記図４に示したも
のに限定されるものではない。

【００３９】このような整流器では、磁性体２０と２１
を共用することにより、整流器の小型化、さらにはコン
バータの小型化を実現できる。

【００４０】図７は、本発明の整流器を用いたＤＣ−Ｄ
Ｃ圧電トランスコンバータを示している。

【００４１】このＤＣ−ＤＣ圧電トランスコンバータ
は、直流電源電圧５０を高周波交流信号に変換するイン
バータ部５１と、インバータ部５１から出力される高周
波交流電圧を昇圧降圧する圧電トランス１と、圧電トラ
ンス１から出力される高周波交流電圧を直流電圧に変換
する、上記した図１の整流器と、負荷９への出力電圧を
検出する出力電圧検出部６１と、出力電圧に基づいてイ
ンバータ部５１を制御する制御部６２とを具備して構成
されている。

【００４２】制御部６２は、負荷に出力される出力電圧
を一定にする為に、インバータ部５１のスイッチング周
波数もしくはスイッチのパルス幅を変更する。

【００４３】このような圧電トランスコンバータでは、
整流器において、電流が半周期でダイオードを１個しか
通らないため、損失を低減できるとともに、圧電トラン
スの連続駆動を妨げることがなく、高い効率を得ること
ができ、コンバータの効率を向上できる。また、図３に
示す同期整流器を用いることで、さらに高効率化を図る
ことが出来る。また、図１もしくは図３の整流器を用い
たＤＣ−ＤＣコンバータにおいて、図４に示すように一
つの磁性体上に第１インダクタ３、１２、第２インダク
タ４、１３、第３インダクタ５、１４を構成すること
で、整流器の小型化、さらにはコンバータの小型化が実
現できる。

【００４４】図８は、本発明の整流器を用いたＡＣ−Ｄ
Ｃ圧電トランスコンバータを示すもので、交流電源電圧
７０を直流電圧に平滑化する１次整流器７１と、この１
次整流器７１からの直流電圧を高周波交流電圧に変換す
るインバータ部７２と、このインバータ部７２からの高
周波交流電圧の電圧変換を行う圧電トランス１と、圧電
トランス１から出力される高周波交流電圧を直流電圧に
変換する図１の整流器と、負荷９の出力電圧を検出する
出力電圧検出部８２と、出力電圧に基づいてインバータ
部７２を制御する制御部８３とを具備して構成されてい
る。

【００４５】制御部８３は、負荷９に出力される出力電
圧を一定にする為に、インバータ部７２のスイッチング
周波数もしくはスイッチング周波数のパルス幅を変更す
る。

【００４６】このような圧電トランスコンバータでは、
整流器において、電流が半周期でダイオードを１個しか
通らないため、損失が低減できるとともに、圧電トラン
スの連続駆動を妨げることがなく、高い効率を得ること
ができ、コンバータの効率を向上できる。また、図３に
示す同期整流器を用いることで、さらに高効率化を図る
ことが出来る。

【００４７】

【実施例】整流器を変えた場合の、測定回路の効率と、
整流器の損失と、圧電トランスの効率を比較すること
で、本発明の整流器の優位性を確認した。図９は測定回
路を示すものである。実験回路入力条件を同じにする為
に圧電トランスへの入力電圧は、圧電トランス駆動源と
すべく交流電源９０から振幅７０．７Ｖの正弦波を発生
させたものに、直流電源９１から７０．７Ｖのオフセッ
ト電圧を加えたものとした。

【００４８】ここでは、本発明の図１の整流器、本
発明の図３の整流器、図１１のコンデンサ入力形ブリ
ッジ整流器、図１２の半波形の倍電圧整流器、の４つ
の整流器を比較した。平滑コンデンサ８、１７、１１
５、１２３の静電容量は、４つの整流器とも１０μＦと
した。また、本発明の整流器では、第１インダクタ３、
１２、第２インダクタ４、１３、第３インダクタ５、１
４のインダクタンスをそれぞれ１００μＨとした。

【００４９】また、実施例に使用した圧電トランス１０
０は、圧電材料としてＰＺＴ系を用い、長方形の圧電基
板の長さ方向に、第１電圧入力部１０１、電圧出力部１
０２、第２電圧入力部１０３を交互に形成した図１０に
示すものを用いた。圧電トランスの変圧比（Ｖ２／Ｖ
１）は、電圧入力部の静電容量をＣ１、電圧出力部の静
電容量をＣ２とすると、Ｖ２／Ｖ１＝（Ｃ１／Ｃ２）^1/2 となることから、圧電トランスで降圧トランスを得るに
は、電圧出力部の静電容量を大きくすれば良い。ここで
は、圧電トランスの出力層を積層することで、降圧形の
トランスを得た。

【００５０】ここで使用した圧電トランスは、１３０ｋ
Ｈｚ近傍で大きな出力電流が得られる。また、圧電トラ
ンス単体の効率は、出力３０Ｗにおいて９４％であっ
た。圧電トランスは高周波で駆動することから、整流用
ダイオードは逆回復時間が短いファストリカバリータイ
プのものを用いた。順方向の導通電圧は０．７Ｖであっ
た。負荷は、固定抵抗８．３Ωを接続した。

【００５１】整流器を比較するために、出力電力が等し
い場合の整流器の回路効率と、整流素子での損失を求め
た。ここで出力電力は、負荷での消費電力とする。ま
た、効率＝（出力電力）／（電源からの入力電力）と定
義する。入力電力は、入力が正弦波であるため、入力電
圧の交流成分及び入力電流の振幅とその位相差から求め
た。一方、出力電圧は、出力が直流であるため、出力電
圧と出力電流の積で求まる。

【００５２】整流素子の損失は、半周期で通る整流素子
の個数ｎと、整流素子を通過する電流をＩｄ、整流素子
順方向での導通電圧Ｖｄとすると、ｎ・Ｖｄ・Ｉｄとな
る。加えて、整流器を接続した場合の圧電トランスの効
率を求めた。圧電トランス効率＝（回路の出力電力＋整
流器の損失）／入力電力、と定義した。表１に、目標出
力電力を３０Ｗとした場合の結果を示す。

【００５３】

【表１】

【００５４】この表１から、従来の倍電圧整流回路で
は、ダイオードでの損失を１．３３Ｗと低く抑えること
ができるが、圧電トランス効率は５４．７５％と低いた
め、回路効率は５２％程度となる。さらに、従来のコン
デンサ入力形ブリッジ整流回路の場合、圧電トランスの
効率は約７６％と比較的高いが、ダイオードでの損失が
２．６６Ｗと高いため、回路効率は７０％程度に留ま
る。

【００５５】一方、図１の本発明の整流器によると、圧
電トランスの効率は約８９％であり、ダイオードでの損
失も１．３３Ｗと低いことから、測定回路効率は８５％
と高いことが判る。さらに図３の本発明の整流器による
と、圧電トランスの効率は約８９％であり、ＦＥＴでの
損失が０．３４Ｗと小さいことから、測定回路効率は８
８．１６％とさらに高くなることが判る。

【００５６】

【発明の効果】本発明の整流器によれば、圧電トランス
の一方の出力電極から出力された交流電圧が、ダイオー
ド、インダクタ及びコンデンサを介することにより、整
流、平滑化され、直流の電流及び電圧にすることがで
き、圧電トランスの出力側にそれぞれ設けたダイオード
とインダクタにより、圧電トランスには、一方の出力電
極から他方の出力電極に流れる電流と、他方の出力電極
から一方の出力電極に流れる電流とが交互に存在し、常
時圧電トランスに連続した電流が流れ、圧電トランスの
駆動を抑制することがなく、これにより、圧電トランス
の効率低下を抑制することができる。

【００５７】また、一方の出力電極から他方の出力電極
に流れる電流と、他方の出力電極から一方の出力電極に
流れる電流は、それぞれ一つのダイオードを交互に流れ
るため、従来のブリッジ整流器よりも電流が流れるダイ
オード数が少なく、このためダイオードでの損失を小さ
くできる。さらに、ダイオードの代わりに低損失なＦＥ
Ｔを用いることが出来るため、整流素子での損失をさら
に抑えることが出来る。

【００５８】さらに、インダクタを一つの磁性体上に構
成するため、整流器の小型化が図れ、コンバータの小型
化が実現できる。

【図面の簡単な説明】

【図１】本発明の整流器を示す回路図である。

【図２】本発明の整流器に流れる電流波形を示す図であ
る。

【図３】本発明のＦＥＴを用いた整流器を示す回路図で
ある。

【図４】本発明の整流器で用いられるインダクタを示す
説明図である。

【図５】図４のインダクタにおける直流磁路の流れを説
明する説明図である。

【図６】図４のインダクタにおける交流磁路の流れを説
明する説明図である。

【図７】本発明のＤＣ−ＤＣ圧電トランスコンバータを
示す回路図である。

【図８】本発明のＡＣ−ＤＣ圧電トランスコンバータを
示す回路図である。

【図９】実施例で用いられる測定回路図である。

【図１０】本発明の測定に用いた圧電トランスの構造を
示す斜視図である。

【図１１】従来のコンデンサ入力ブリッジ整流回路を示
す回路図である。

【図１２】従来の半波形倍電圧整流回路を示す回路図で
ある。

【符号の説明】

Ａ、Ｂ・・・整流回路の第１、第２入力端子Ｃ、Ｄ・・・整流回路の第１、第２出力端子Ｏ第１インダクタの中点１、１０・・・圧電トランス２、１１・・・第１インダクタ３、１２・・・第１インダクタのＡ−Ｏ間のインダクタ４、１３・・・第１インダクタのＢ−Ｏ間のインダクタ５、１４・・・第２インダクタ６・・・第１ダイオード７・・・第２ダイオード８、１７・・・コンデンサ９、１８・・・負荷１５・・・第１ＦＥＴ１６・・・第２ＦＥＴ

───────────────────────────────────────────────────── フロントページの続き (72)発明者福岡修一鹿児島県国分市山下町１番４号京セラ株式会社総合研究所内Ｆターム(参考） 5H006 AA00 CA02 CA07 CB04 CB07 HA09 5H730 AA14 AS01 BB21 CC01 EE06 EE07 EE13 EE59 FD01 FG01 ZZ16 ZZ19

Claims

【特許請求の範囲】

【請求項１】圧電トランスの一対の出力電極にそれぞれ
接続される第１、第２入力端子と、負荷に接続される第
１、第２出力端子と、前記第１、第２入力端子間に直列
に接続される第１、第２インダクタと、前記第１入力端
子にアノードが、前記第１出力端子にカソードがそれぞ
れ接続される第１ダイオードと、前記第２入力端子にア
ノードが、前記第１出力端子にカソードがそれぞれ接続
される第２ダイオードと、一端が前記第１、第２インダ
クタ間に接続され、他端が前記第２出力端子に接続され
る第３インダクタと、前記第１出力端子と前記第２出力
端子の間に接続されたコンデンサとを具備してなること
を特徴とする整流器。
【請求項２】圧電トランスの一対の出力電極にそれぞれ
接続される第１、第２入力端子と、負荷に接続される第
１、第２出力端子と、前記第１、第２入力端子間に直列
に接続される第１、第２インダクタと、前記第１入力端
子にドレインが、前記第１出力端子にソースが、前記第
２入力端子にゲートがそれぞれ接続される第１ＦＥＴ
と、前記第２入力端子にドレインが、前記第１出力端子
にソースが、前記第１入力端子にゲートがそれぞれ接続
される第２ＦＥＴと、一端が前記第１、第２インダクタ
間に接続され、他端が前記第２出力端子に接続される第
３インダクタと、前記第１出力端子と前記第２出力端子
の間に接続されるコンデンサとを具備してなることを特
徴とする整流器。
【請求項３】第１、第２インダクタは一つの共用インダ
クタで構成されており、該共用インダクタと第３インダ
クタは、一つの磁性体上に導線を巻回して構成されてい
ることを特徴とする請求項１又は２記載の整流器。
【請求項４】直流電源電圧を高周波交流電圧に変換する
インバータ部と、該インバータ部からの高周波交流電圧
の電圧変換を行う圧電トランスと、該圧電トランスから
出力される高周波交流電圧を直流電圧に変換する請求項
１乃至３のうちいずれかに記載の整流器と、該整流器か
らの出力電圧を検出する出力電圧検出部と、出力電圧に
基づいて前記インバータ部を制御する制御部とを具備す
ることを特徴とする圧電トランスコンバータ。
【請求項５】交流電源電圧を直流電圧に整流平滑化する
１次整流器と、該１次整流器からの直流電圧を高周波交
流電圧に変換するインバータ部と、該インバータ部から
の高周波交流電圧の電圧変換を行う圧電トランスと、該
圧電トランスから出力される高周波交流電圧を直流電圧
に変換する請求項１乃至３のうちいずれかに記載の整流
器と、該整流器からの出力電圧を検出する出力電圧検出
部と、出力電圧に基づいて前記インバータ部を制御する
制御部とを具備することを特徴とする圧電トランスコン
バータ。