JP3830377B2 - 圧電トランスコンバータ - Google Patents
圧電トランスコンバータ Download PDFInfo
- Publication number
- JP3830377B2 JP3830377B2 JP2001363601A JP2001363601A JP3830377B2 JP 3830377 B2 JP3830377 B2 JP 3830377B2 JP 2001363601 A JP2001363601 A JP 2001363601A JP 2001363601 A JP2001363601 A JP 2001363601A JP 3830377 B2 JP3830377 B2 JP 3830377B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- piezoelectric transformer
- rectifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、圧電トランスコンバータに関し、特に、圧電トランスを用いたスイッチング電源、さらには出力電圧を直流とするコンバータの高効率化に適した低損失な圧電トランスコンバータに関するものである。
【０００２】
【従来技術】
近年、地球環境への負荷軽減から、エネルギー変換効率の高い電源装置が求められている。また、各種電子機器の小型化に対応して、家庭用電源から電子機器（負荷）に電力供給するＡＣ−ＤＣコンバータや、電子機器内のプリント回路基板上に配置されるＤＣ−ＤＣコンバータの小型化及び低背化が重要な問題となっている。
【０００３】
そのような問題を解決する技術として、スイッチング電源技術が用いられつつあり、最近では、スイッチング電源の変圧器として、高い電力密度を持ち、小型化及び低背化が容易な圧電トランスを用いることで、ＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータの小型化を図る試みが進められている。
【０００４】
圧電トランスは、電気信号を機械的な弾性振動に変換して、その弾性振動を電気信号に変換することで、入力された電圧を降圧又は昇圧する電圧変換を行うものであり、弾性振動の伝搬損失が小さな構造を見出すことで、高い変換効率をもつ圧電トランスが得られる。
【０００５】
また、低背化に際しては、電磁トランスでは小型化による損失の増大が起こるため、小型化しても高い電力密度が得られる圧電トランスが有効な部品として着目されている。
【０００６】
さらに、圧電トランスは固有振動数で共振する弾性振動体のため、特定の周波数を持つ信号しか通過させないという特徴を持つ。従って、圧電トランスを用いたコンバータを内蔵した場合、コンバータがノイズ発生源となりにくいといった利点がある。
【０００７】
圧電トランスを用いたコンバータの高効率化には、電磁トランスを用いたコンバータと同様に、半導体素子にて発生する損失を抑えることが重要となる。スイッチング電源においては、スイッチにかかる電圧と流れる電流の位相差をインダクタやコンデンサによって制御するソフトスイッチング技術を導入するか、もしくは低損失なスナバー回路を用いることで高効率化が実現されている。一方、交流信号を直流信号に変換する整流回路では、整流素子での損失軽減も高効率なコンバータを実現する為の重要課題となる。
【０００８】
従来、一般的な整流器として、図１１に示すようなコンデンサ入力形のブリッジ整流器が知られている。
【０００９】
【発明が解決しようとする課題】
図１１に示すようなコンデンサ入力形のブリッジ整流器は、整流用ダイオード１１１、１１２、１１３、１１４と、平滑用コンデンサ１１５を用いて構成されており、コンバータの出力電力Ｐｏは、ブリッジ整流器の入力電圧Ｖ２、ダイオード順方向電圧をＶｄ、出力電流をＩｄ、出力電圧をＶｏとすると、
Ｐｏ＝ＶｏＩｄ＝（２・Ｖ２／π−２Ｖｄ）Ｉｄ
となる。２ＶｄＩｄの項は整流器における損失である。図１１に示すブリッジ整流器では、圧電トランス１１０からの電流は、Ａ点が正となる半周期では、ダイオード１１１、負荷１１６、ダイオード１１２を介して圧電トランスに戻り、次のＢ点が正となる半周期にて、ダイオード１１３、負荷１１６、ダイオード１１４を介して圧電トランス１１０に戻り、半周期ごとにダイオードを２個通る。一般的なダイオードの順方向降下電圧Ｖｄは、０．７Ｖである。
【００１０】
目標とするＶｏが小さい場合、ブリッジ整流器での損失が大きくなり、コンバータの効率が低下してしまう。近年、機器の動作電圧が低下していることから、降圧形コンバータにおける整流器での損失は重大な問題となっており、これは、圧電トランスを用いたコンバータにおいても例外でない。
【００１１】
このため、従来、圧電トランスコンバータの出力整流器として、半周期で電流がダイオードを１個だけ通過する、図１２に示すような、半波形の倍電圧整流器が知られている。
【００１２】
この倍電圧整流器では、Ａ点が正の半周期にて、圧電トランス１２０からの電流は、ダイオード１２１、負荷１２４を介して圧電トランス１２０に戻り、次のＢ点が正の半周期にて、ダイオード１２２を介して圧電トランス１２０に戻り、半周期ごとにダイオードを１個通る。
【００１３】
このような半波形の倍電圧整流器では、半周期ごとに電流が通過するダイオードは１個であるため、整流器での損失は軽減されるが、ダイオード通過後の電流が不連続モードとなるため、圧電トランスの効率が低下してしまうという問題があった。
【００１４】
ここで、圧電トランスの整流器としては、ダイオード通過後の電流が連続モードであることが望ましい。電流連続モードとは、流れる電流が１周期内で０（零電流）になる期間がない動作モードであり、一方、電流不連続モードは流れる電流が１周期内で０（零電流）になる動作モードである。一般的にダイオード通過後の電流が不連続モードの場合、非導通期間が生じてしまう。変圧を行う圧電トランスの振動は連続振動であり、非導通期間の存在は圧電トランスの連続振動を抑制してしまい、圧電トランス自身の効率低下を引き起こし、コンバータとしての効率が低下してしまうことになる。
【００１５】
本発明は、ダイオードで発生する損失が少なく、かつ電流連続モードで動作する圧電トランスコンバータを提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の圧電トランスコンバータは、直流電源電圧を高周波交流電圧に変換するインバータ部と、該インバータ部からの高周波交流電圧の電圧変換を行う圧電トランスと、該圧電トランスから出力される高周波交流電圧を直流電圧に変換する整流器と、該整流器からの出力電圧を検出する出力電圧検出部と、出力電圧に基づいて前記インバータ部を制御する制御部とを具備する圧電トランスコンバータであって、前記整流器が、前記圧電トランスの一対の出力電極にそれぞれ接続される第１、第２入力端子と、負荷に接続される第１、第２出力端子と、前記第１、第２入力端子間に直列に接続される第１、第２インダクタと、前記第１入力端子にアノードが、前記第１出力端子にカソードがそれぞれ接続される第１ダイオードと、前記第２入力端子にアノードが、前記第１出力端子にカソードがそれぞれ接続される第２ダイオードと、一端が前記第１、第２インダクタ間に接続され、他端が前記第２出力端子に接続される第３インダクタと、前記第１出力端子と前記第２出力端子の間に接続されたコンデンサとを具備してなるものである。
【００１７】
本発明の圧電トランスコンバータでは、半周期で通るダイオードが１個であり、またインダクタを用いることで、ダイオード通過後の電流を連続モードにすることができることから、整流器での損失が小さく、回路を接続することによる圧電トランスの効率低下が小さい整流器が得られる。
【００１８】
即ち、圧電トランスの一方の出力電極から出力された交流電圧が、ダイオード、インダクタ及びコンデンサを介することにより、整流、平滑化され、直流の電流及び電圧にすることができる。このとき、圧電トランスの出力側にそれぞれ設けたダイオードとインダクタにより、圧電トランスには、一方の出力電極から他方の出力電極に流れる電流と、他方の出力電極から一方の出力電極に流れる電流とが交互に存在し、常時圧電トランスに連続した電流が流れ、圧電トランスの駆動を抑制することがなく、これにより、圧電トランスの効率低下を抑制することができる。
【００１９】
また、一方の出力電極から他方の出力電極に流れる電流と、他方の出力電極から一方の出力電極に流れる電流は、それぞれ一つのダイオードを交互に流れるため、従来のブリッジ整流器よりも電流が流れるダイオード数が少なく、このためダイオードでの損失を小さくできる。
【００２０】
また、本発明の圧電トランスコンバータは、直流電源電圧を高周波交流電圧に変換するインバータ部と、該インバータ部からの高周波交流電圧の電圧変換を行う圧電トランスと、該圧電トランスから出力される高周波交流電圧を直流電圧に変換する整流器と、該整流器からの出力電圧を検出する出力電圧検出部と、出力電圧に基づいて前記インバータ部を制御する制御部とを具備する圧電トランスコンバータであって、前記整流器が、前記圧電トランスの一対の出力電極にそれぞれ接続される第１、第２入力端子と、負荷に接続される第１、第２出力端子と、前記第１、第２入力端子間に直列に接続される第１、第２インダクタと、前記第１入力端子にドレインが、前記第１出力端子にソースが、前記第２入力端子にゲートがそれぞれ接続される第１ＦＥＴと、前記第２入力端子にドレインが、前記第１出力端子にソースが、前記第１入力端子にゲートがそれぞれ接続される第２ＦＥＴと、一端が前記第１、第２インダクタ間に接続され、他端が前記第２出力端子に接続される第３インダクタと、前記第１出力端子と前記第２出力端子の間に接続されるコンデンサとを具備してなるものである。ＦＥＴはダイオードと比べて十分低損失であることから、さらに効率向上を図ることができる。
【００２１】
また、本発明の圧電トランスコンバータは、交流電源電圧を直流電圧に整流平滑化する１次整流器と、該１次整流器からの直流電圧を高周波交流電圧に変換するインバータ部と、該インバータ部からの高周波交流電圧の電圧変換を行う圧電トランスと、該圧電トランスから出力される高周波交流電圧を直流電圧に変換する整流器と、該整流器からの出力電圧を検出する出力電圧検出部と、出力電圧に基づいて前記インバータ部を制御する制御部とを具備する圧電トランスコンバータであって、前記整流器が、前記前記圧電トランスの一対の出力電極にそれぞれ接続される第１、第２入力端子と、負荷に接続される第１、第２出力端子と、前記第１、第２入力端子間に直列に接続される第１、第２インダクタと、前記第１入力端子にアノードが、前記第１出力端子にカソードがそれぞれ接続される第１ダイオードと、前記第２入力端子にアノードが、前記第１出力端子にカソードがそれぞれ接続される第２ダイオードと、一端が前記第１、第２インダクタ間に接続され、他端が前記第２出力端子に接続される第３インダクタと、前記第１出力端子と前記第２出力端子の間に接続されたコンデンサとを具備してなることを特徴とする。
【００２２】
本発明の圧電トランスコンバータは、交流電源電圧を直流電圧に整流平滑化する１次整流器と、該１次整流器からの直流電圧を高周波交流電圧に変換するインバータ部と、該インバータ部からの高周波交流電圧の電圧変換を行う圧電トランスと、該圧電トランスから出力される高周波交流電圧を直流電圧に変換する整流器と、該整流器からの出力電圧を検出する出力電圧検出部と、出力電圧に基づいて前記インバータ部を制御する制御部とを具備する圧電トランスコンバータであって、前記整流器が、前記圧電トランスの一対の出力電極にそれぞれ接続される第１、第２入力端子と、負荷に接続される第１、第２出力端子と、前記第１、第２入力端子間に直列に接続される第１、第２インダクタと、前記第１入力端子にドレインが、前記第１出力端子にソースが、前記第２入力端子にゲートがそれぞれ接続される第１ＦＥＴと、前記第２入力端子にドレインが、前記第１出力端子にソースが、前記第１入力端子にゲートがそれぞれ接続される第２ＦＥＴと、一端が前記第１、第２インダクタ間に接続され、他端が前記第２出力端子に接続される第３インダクタと、前記第１出力端子と前記第２出力端子の間に接続されるコンデンサとを具備してなることを特徴とする。
【００２４】
本発明のＤＣ−ＤＣ圧電トランスコンバータやＡＣ−ＤＣ圧電トランスコンバータでは、整流器が、上記したように、ダイオード等の整流素子で発生する損失は少なく、かつ電流連続モードで動作し、圧電トランスの効率が大きいため、圧電トランスコンバータの効率を向上することができる。
【００２５】
【発明の実施の形態】
図１に本発明の圧電トランスコンバータ用の整流器を示す。本発明の整流器は、圧電トランス１の一対の出力電極にそれぞれ接続される第１入力端子Ａ及び第２入力端子Ｂと、負荷９に接続される第１出力端子Ｃ及び第２出力端子Ｄと、第１入力端子Ａと第２入力端子Ｂの間に直列に配置される第１インダクタ３、第２インダクタ４とを有している。第１インダクタ３と第２インダクタ４は、後述するように、共用インダクタ２により構成されていることが望ましい。
【００２６】
第１インダクタ３と第２インダクタ４の間を中点Ｏとすると、これらのインダクタ３、４の合計インダクタンスをＬ１とすると、Ａ−Ｏ間の第１インダクタ３でＬ１／２のインダクタンスを、Ｂ−Ｏ間の第２インダクタ４でＬ１／２のインダクタンスを有している。なお、負荷９は一般に電子機器である。
【００２７】
第１ダイオード６のアノードは第１入力端子Ａに、第２ダイオード７のアノードは第２入力端子Ｂに接続し、第１ダイオード６のカソード及び第２ダイオード７のカソードが第１出力端子Ｃに接続され、中点Ｏには第３インダクタ５の一端を接続し、第２インダクタ５の他端を第２出力端子Ｄに接続し、第１出力端子Ｃと第２出力端子Ｄの間にコンデンサ８を接続している。直列に接続したインダクタ３、４の両端は、第１入力端子Ａと第１ダイオード６との間、第２入力端子Ｂと第２ダイオード７との間に接続されている。
【００２８】
このような圧電トランスコンバータ用の整流器では、第１入力端子Ａが正、第２入力端子Ｂが負のとき、Ａ−Ｏ間の第１インダクタ３で入力端子Ａ側が正で中点Ｏ側が負となる。またＢ−Ｏ間の第２インダクタ４で第２入力端子Ｂ側が負で中点Ｏ側が正となる。この場合、出力電流は、第１入力端子Ａ、第１ダイオード６、第１出力端子Ｃ、負荷９、第２出力端子Ｄ、第２インダクタ５、中点Ｏ、Ｂ−Ｏ間の第２インダクタ４の順に通過して第２入力端子Ｂに帰還する。
【００２９】
一方、第１入力端子Ａが負、第２入力端子Ｂが正のとき、Ｂ−Ｏ間の第２インダクタ４で、第２入力端子Ｂ側が正、中点Ｏ側が負となる。また、Ａ−Ｏ間の第１インダクタ３で、第１入力端子Ａ側が負、中点Ｏ側が正となる。この場合、出力電流は、第２入力端子Ｂ、第２ダイオード７、第１出力端子Ｃ、負荷９、第２出力端子Ｄ、第２インダクタ５、中点Ｏ、Ａ−Ｏ間の第１インダクタ３を通過して第１入力端子Ａに帰還する。
【００３０】
Ａ―Ｏ間の第１インダクタ３を通過する電流波形を図２にＩａとして記載する。一方、Ｂ―Ｏ間の第２インダクタ４を通過する電流波形を図２にＩｂとして記載する。
【００３１】
圧電トランスの出力電極と、本発明の整流回路の入力端子Ａ、Ｂを接続した場合、半周期でダイオード６又は７を１個しか通らないため、従来のブリッジ整流回路と比べて、損失がＶｄＩｄ（ダイオード順方向降下電圧×出力電流）だけ軽減されることから、コンバータの効率が向上する。
【００３２】
また、インダクタ３、４及び第３インダクタ５を入れることで、ダイオード通過後の電流が連続モードになり、圧電トランスの連続振動が維持されることから、高い効率が維持される。即ち、図２に示すように、第１入力端子Ａ−中点Ｏ間の第１インダクタ３に流れる電流Ｉａと、第２入力端子Ｂ−中点Ｏ間の第２インダクタ４に流れる電流Ｉｂをみると、それぞれは不連続で電流が流れているが、圧電トランスからみると、電流波形Ｉａと電流波形Ｉｂを合成した電流が流れており、圧電トランスからみると連続して電流が流れ、これにより圧電トランスの連続駆動を妨げることがなく、高い効率を得ることができる。
【００３３】
図３は、本発明の同期整流器を示すもので、整流素子として第１ダイオードと第２ダイオードの代わりに、Ｎ型ＭＯＳＦＥＴ１５とＮ型ＭＯＳＦＥＴ１６を用いている。ＦＥＴとして、Ｎ型ＭＯＳＦＥＴを用いたが、Ｐ形ＭＯＳＦＥＴを用いた回路構成でもかまわない。ＦＥＴは導通時の電圧降下がダイオードよりも小さいため、ダイオ−ドを用いた整流器である図１よりもさらに損失が小さくなる。図３をもとに詳細に説明すると、Ｎ型ＭＯＳＦＥＴ１５のゲートは第２入力端子Ｂに、Ｎ型ＭＯＳＦＥＴ１６のゲートは第１入力端子Ａに接続されている。また、Ｎ型ＭＯＳＦＥＴ１５のドレインは第１入力端子Ａ、ソースは第１出力端子Ｃに接続しており、一方、Ｎ型ＭＯＳＦＥＴ１６のドレインは第２入力端子Ｂ、ソースは第１出力端子Ｃに接続している。
【００３４】
入力端子Ａが正、入力端子Ｂが負のとき、Ａ−Ｏ間では、第１入力端子Ａが正で中点Ｏが負となり、Ｂ−Ｏ間では、中点Ｏが正で第２入力端子Ｂが負となる。入力端子Ａが正の時、Ｎ型ＭＯＳＦＥＴ１６のゲート電圧が正であるため、Ｎ型ＭＯＳＦＥＴ１６が導通する。Ｎ型ＭＯＳＦＥＴ１５のゲート電圧は負であるため、Ｎ型ＭＯＳＦＥＴ１５は導通しない。このとき電流は、第１入力端子Ａ、Ａ−Ｏ間の第１インダクタ１２、中点Ｏ、第３インダクタ１４、第２出力端子Ｄ、負荷１８、第１出力端子Ｃ、Ｎ型ＭＯＳＦＥＴ１６を通って、第２入力端子Ｂに戻る。一方、第２入力端子Ｂが正、第１入力端子Ａが負のとき、Ａ−Ｏ間では、第１入力端子Ａが負で中点Ｏが正となり、Ｂ−Ｏ間では、中点Ｏが負で第２入力端子Ｂが正となる。第２入力端子Ｂが正の時、Ｎ型ＭＯＳＦＥＴ１５のゲート電圧が正であるため、Ｎ型ＭＯＳＦＥＴ１５が導通する。Ｎ型ＭＯＳＦＥＴ１６のゲート電圧は負であるため、Ｎ型ＭＯＳＦＥＴ１６は導通しない。このとき電流は、第２入力端子Ｂ、Ｂ−Ｏ間の第２インダクタ１３、中点Ｏ、第３インダクタ１４、第２出力端子Ｄ、負荷１８、第１出力端子Ｃ、Ｎ型ＭＯＳＦＥＴ１５を通って、第１入力端子Ａに戻る。
【００３５】
図３の整流器においても、インダクタ１２、１３及び第３インダクタ１４を入れることで、ＦＥＴ１５、１６通過後の電流が連続モードになり、圧電トランスの連続振動が維持されることから、高い効率が維持される。
【００３６】
図１の第１インダクタ３と第２インダクタ４、及び図３の第１インダクタ１２と第２インダクタ１３は、一つの共用インダクタ２、１１を共用して回路的には２つのインダクタンス成分を形成することが望ましい。尚、図１、図３には、共用インダクタ２、１１の符号も記載した。
【００３７】
この共用インダクタ２と第３インダクタ５、及び図３の共用インダクタ１１と第３インダクタ１４は、図４に示すように、例えば、Ｅの形をした磁性体２０とＩの形をした磁性体２１を用いた、一つのＥＩ形の磁性体上に、２本の導線２２と２３を巻回することで構成できる。このとき、直流磁路は、図５に示すようにＥ形磁性体２０の中央部から両端方向へ向い、Ｉ形磁性体２１を通ってＥ形磁性体３０の中央部に戻る、もしくはその反対方向となるように発生する。一方、交流磁路は、図６に示すようにＥ形磁性体２０の端から中央部を通らずもう一端へ向い、Ｉ形磁性体２１を通って端へ戻るように発生する。Ｅ形磁性体２０の中央部にエアギャップＥを設けているのは、直流磁路の飽和によって流れる電流の上限値が小さくなることを防ぐためであり、飽和しないならばエアギャップを設けなくても良い。
【００３８】
尚、磁性体を共用した第１インダクタ３、１２、第２インダクタ４、１３は、上記図４に示したものに限定されるものではない。
【００３９】
このような整流器では、磁性体２０と２１を共用することにより、整流器の小型化、さらにはコンバータの小型化を実現できる。
【００４０】
図７は、本発明の整流器を用いたＤＣ−ＤＣ圧電トランスコンバータを示している。
【００４１】
このＤＣ−ＤＣ圧電トランスコンバータは、直流電源電圧５０を高周波交流信号に変換するインバータ部５１と、インバータ部５１から出力される高周波交流電圧を昇圧降圧する圧電トランス１と、圧電トランス１から出力される高周波交流電圧を直流電圧に変換する、上記した図１の整流器と、負荷９への出力電圧を検出する出力電圧検出部６１と、出力電圧に基づいてインバータ部５１を制御する制御部６２とを具備して構成されている。
【００４２】
制御部６２は、負荷に出力される出力電圧を一定にする為に、インバータ部５１のスイッチング周波数もしくはスイッチのパルス幅を変更する。
【００４３】
このような圧電トランスコンバータでは、整流器において、電流が半周期でダイオードを１個しか通らないため、損失を低減できるとともに、圧電トランスの連続駆動を妨げることがなく、高い効率を得ることができ、コンバータの効率を向上できる。また、図３に示す同期整流器を用いることで、さらに高効率化を図ることが出来る。また、図１もしくは図３の整流器を用いたＤＣ−ＤＣコンバータにおいて、図４に示すように一つの磁性体上に第１インダクタ３、１２、第２インダクタ４、１３、第３インダクタ５、１４を構成することで、整流器の小型化、さらにはコンバータの小型化が実現できる。
【００４４】
図８は、本発明の整流器を用いたＡＣ−ＤＣ圧電トランスコンバータを示すもので、交流電源電圧７０を直流電圧に平滑化する１次整流器７１と、この１次整流器７１からの直流電圧を高周波交流電圧に変換するインバータ部７２と、このインバータ部７２からの高周波交流電圧の電圧変換を行う圧電トランス１と、圧電トランス１から出力される高周波交流電圧を直流電圧に変換する図１の整流器と、負荷９の出力電圧を検出する出力電圧検出部８２と、出力電圧に基づいてインバータ部７２を制御する制御部８３とを具備して構成されている。
【００４５】
制御部８３は、負荷９に出力される出力電圧を一定にする為に、インバータ部７２のスイッチング周波数もしくはスイッチング周波数のパルス幅を変更する。
【００４６】
このような圧電トランスコンバータでは、整流器において、電流が半周期でダイオードを１個しか通らないため、損失が低減できるとともに、圧電トランスの連続駆動を妨げることがなく、高い効率を得ることができ、コンバータの効率を向上できる。また、図３に示す同期整流器を用いることで、さらに高効率化を図ることが出来る。
【００４７】
【実施例】
整流器を変えた場合の、測定回路の効率と、整流器の損失と、圧電トランスの効率を比較することで、本発明の整流器の優位性を確認した。図９は測定回路を示すものである。実験回路入力条件を同じにする為に圧電トランスへの入力電圧は、圧電トランス駆動源とすべく交流電源９０から振幅７０．７Ｖの正弦波を発生させたものに、直流電源９１から７０．７Ｖのオフセット電圧を加えたものとした。
【００４８】
ここでは、▲１▼本発明の図１の整流器、▲２▼本発明の図３の整流器、▲３▼図１１のコンデンサ入力形ブリッジ整流器、▲４▼図１２の半波形の倍電圧整流器、の４つの整流器を比較した。平滑コンデンサ８、１７、１１５、１２３の静電容量は、４つの整流器とも１０μＦとした。また、本発明の整流器では、第１インダクタ３、１２、第２インダクタ４、１３、第３インダクタ５、１４のインダクタンスをそれぞれ１００μＨとした。
【００４９】
また、実施例に使用した圧電トランス１００は、圧電材料としてＰＺＴ系を用い、長方形の圧電基板の長さ方向に、第１電圧入力部１０１、電圧出力部１０２、第２電圧入力部１０３を交互に形成した図１０に示すものを用いた。圧電トランスの変圧比（Ｖ２／Ｖ１）は、電圧入力部の静電容量をＣ１、電圧出力部の静電容量をＣ２とすると、
Ｖ２／Ｖ１＝（Ｃ１／Ｃ２）1/2
となることから、圧電トランスで降圧トランスを得るには、電圧出力部の静電容量を大きくすれば良い。ここでは、圧電トランスの出力層を積層することで、降圧形のトランスを得た。
【００５０】
ここで使用した圧電トランスは、１３０ｋＨｚ近傍で大きな出力電流が得られる。また、圧電トランス単体の効率は、出力３０Ｗにおいて９４％であった。圧電トランスは高周波で駆動することから、整流用ダイオードは逆回復時間が短いファストリカバリータイプのものを用いた。順方向の導通電圧は０．７Ｖであった。負荷は、固定抵抗８．３Ωを接続した。
【００５１】
整流器を比較するために、出力電力が等しい場合の整流器の回路効率と、整流素子での損失を求めた。ここで出力電力は、負荷での消費電力とする。また、効率＝（出力電力）／（電源からの入力電力）と定義する。入力電力は、入力が正弦波であるため、入力電圧の交流成分及び入力電流の振幅とその位相差から求めた。一方、出力電圧は、出力が直流であるため、出力電圧と出力電流の積で求まる。
【００５２】
整流素子の損失は、半周期で通る整流素子の個数ｎと、整流素子を通過する電流をＩｄ、整流素子順方向での導通電圧Ｖｄとすると、ｎ・Ｖｄ・Ｉｄとなる。加えて、整流器を接続した場合の圧電トランスの効率を求めた。圧電トランス効率＝（回路の出力電力＋整流器の損失）／入力電力、と定義した。表１に、目標出力電力を３０Ｗとした場合の結果を示す。
【００５３】
【表１】
【００５４】
この表１から、従来の倍電圧整流回路では、ダイオードでの損失を１．３３Ｗと低く抑えることができるが、圧電トランス効率は５４．７５％と低いため、回路効率は５２％程度となる。さらに、従来のコンデンサ入力形ブリッジ整流回路の場合、圧電トランスの効率は約７６％と比較的高いが、ダイオードでの損失が２．６６Ｗと高いため、回路効率は７０％程度に留まる。
【００５５】
一方、図１の本発明の整流器によると、圧電トランスの効率は約８９％であり、ダイオードでの損失も１．３３Ｗと低いことから、測定回路効率は８５％と高いことが判る。さらに図３の本発明の整流器によると、圧電トランスの効率は約８９％であり、ＦＥＴでの損失が０．３４Ｗと小さいことから、測定回路効率は８８．１６％とさらに高くなることが判る。
【００５６】
【発明の効果】
本発明の圧電トランスコンバータによれば、圧電トランスの一方の出力電極から出力された交流電圧が、ダイオード、インダクタ及びコンデンサを介することにより、整流、平滑化され、直流の電流及び電圧にすることができ、圧電トランスの出力側にそれぞれ設けたダイオードとインダクタにより、圧電トランスには、一方の出力電極から他方の出力電極に流れる電流と、他方の出力電極から一方の出力電極に流れる電流とが交互に存在し、常時圧電トランスに連続した電流が流れ、圧電トランスの駆動を抑制することがなく、これにより、圧電トランスの効率低下を抑制することができる。
【００５７】
また、一方の出力電極から他方の出力電極に流れる電流と、他方の出力電極から一方の出力電極に流れる電流は、それぞれ一つのダイオードを交互に流れるため、従来のブリッジ整流器よりも電流が流れるダイオード数が少なく、このためダイオードでの損失を小さくできる。さらに、ダイオードの代わりに低損失なＦＥＴを用いることが出来るため、整流素子での損失をさらに抑えることが出来る。
【００５８】
さらに、インダクタを一つの磁性体上に構成するため、整流器の小型化が図れ、コンバータの小型化が実現できる。
【図面の簡単な説明】
【図１】本発明の整流器を示す回路図である。
【図２】本発明の整流器に流れる電流波形を示す図である。
【図３】本発明のＦＥＴを用いた整流器を示す回路図である。
【図４】本発明の整流器で用いられるインダクタを示す説明図である。
【図５】図４のインダクタにおける直流磁路の流れを説明する説明図である。
【図６】図４のインダクタにおける交流磁路の流れを説明する説明図である。
【図７】本発明のＤＣ−ＤＣ圧電トランスコンバータを示す回路図である。
【図８】本発明のＡＣ−ＤＣ圧電トランスコンバータを示す回路図である。
【図９】実施例で用いられる測定回路図である。
【図１０】本発明の測定に用いた圧電トランスの構造を示す斜視図である。
【図１１】従来のコンデンサ入力ブリッジ整流回路を示す回路図である。
【図１２】従来の半波形倍電圧整流回路を示す回路図である。
【符号の説明】
Ａ、Ｂ・・・整流回路の第１、第２入力端子
Ｃ、Ｄ・・・整流回路の第１、第２出力端子
Ｏ 第１インダクタの中点
１、１０・・・圧電トランス
２、１１・・・第１インダクタ
３、１２・・・第１インダクタのＡ−Ｏ間のインダクタ
４、１３・・・第１インダクタのＢ−Ｏ間のインダクタ
５、１４・・・第２インダクタ
６・・・第１ダイオード
７・・・第２ダイオード
８、１７・・・コンデンサ
９、１８・・・負荷
１５・・・第１ＦＥＴ
１６・・・第２ＦＥＴ
【発明の属する技術分野】
本発明は、圧電トランスコンバータに関し、特に、圧電トランスを用いたスイッチング電源、さらには出力電圧を直流とするコンバータの高効率化に適した低損失な圧電トランスコンバータに関するものである。
【０００２】
【従来技術】
近年、地球環境への負荷軽減から、エネルギー変換効率の高い電源装置が求められている。また、各種電子機器の小型化に対応して、家庭用電源から電子機器（負荷）に電力供給するＡＣ−ＤＣコンバータや、電子機器内のプリント回路基板上に配置されるＤＣ−ＤＣコンバータの小型化及び低背化が重要な問題となっている。
【０００３】
そのような問題を解決する技術として、スイッチング電源技術が用いられつつあり、最近では、スイッチング電源の変圧器として、高い電力密度を持ち、小型化及び低背化が容易な圧電トランスを用いることで、ＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータの小型化を図る試みが進められている。
【０００４】
圧電トランスは、電気信号を機械的な弾性振動に変換して、その弾性振動を電気信号に変換することで、入力された電圧を降圧又は昇圧する電圧変換を行うものであり、弾性振動の伝搬損失が小さな構造を見出すことで、高い変換効率をもつ圧電トランスが得られる。
【０００５】
また、低背化に際しては、電磁トランスでは小型化による損失の増大が起こるため、小型化しても高い電力密度が得られる圧電トランスが有効な部品として着目されている。
【０００６】
さらに、圧電トランスは固有振動数で共振する弾性振動体のため、特定の周波数を持つ信号しか通過させないという特徴を持つ。従って、圧電トランスを用いたコンバータを内蔵した場合、コンバータがノイズ発生源となりにくいといった利点がある。
【０００７】
圧電トランスを用いたコンバータの高効率化には、電磁トランスを用いたコンバータと同様に、半導体素子にて発生する損失を抑えることが重要となる。スイッチング電源においては、スイッチにかかる電圧と流れる電流の位相差をインダクタやコンデンサによって制御するソフトスイッチング技術を導入するか、もしくは低損失なスナバー回路を用いることで高効率化が実現されている。一方、交流信号を直流信号に変換する整流回路では、整流素子での損失軽減も高効率なコンバータを実現する為の重要課題となる。
【０００８】
従来、一般的な整流器として、図１１に示すようなコンデンサ入力形のブリッジ整流器が知られている。
【０００９】
【発明が解決しようとする課題】
図１１に示すようなコンデンサ入力形のブリッジ整流器は、整流用ダイオード１１１、１１２、１１３、１１４と、平滑用コンデンサ１１５を用いて構成されており、コンバータの出力電力Ｐｏは、ブリッジ整流器の入力電圧Ｖ２、ダイオード順方向電圧をＶｄ、出力電流をＩｄ、出力電圧をＶｏとすると、
Ｐｏ＝ＶｏＩｄ＝（２・Ｖ２／π−２Ｖｄ）Ｉｄ
となる。２ＶｄＩｄの項は整流器における損失である。図１１に示すブリッジ整流器では、圧電トランス１１０からの電流は、Ａ点が正となる半周期では、ダイオード１１１、負荷１１６、ダイオード１１２を介して圧電トランスに戻り、次のＢ点が正となる半周期にて、ダイオード１１３、負荷１１６、ダイオード１１４を介して圧電トランス１１０に戻り、半周期ごとにダイオードを２個通る。一般的なダイオードの順方向降下電圧Ｖｄは、０．７Ｖである。
【００１０】
目標とするＶｏが小さい場合、ブリッジ整流器での損失が大きくなり、コンバータの効率が低下してしまう。近年、機器の動作電圧が低下していることから、降圧形コンバータにおける整流器での損失は重大な問題となっており、これは、圧電トランスを用いたコンバータにおいても例外でない。
【００１１】
このため、従来、圧電トランスコンバータの出力整流器として、半周期で電流がダイオードを１個だけ通過する、図１２に示すような、半波形の倍電圧整流器が知られている。
【００１２】
この倍電圧整流器では、Ａ点が正の半周期にて、圧電トランス１２０からの電流は、ダイオード１２１、負荷１２４を介して圧電トランス１２０に戻り、次のＢ点が正の半周期にて、ダイオード１２２を介して圧電トランス１２０に戻り、半周期ごとにダイオードを１個通る。
【００１３】
このような半波形の倍電圧整流器では、半周期ごとに電流が通過するダイオードは１個であるため、整流器での損失は軽減されるが、ダイオード通過後の電流が不連続モードとなるため、圧電トランスの効率が低下してしまうという問題があった。
【００１４】
ここで、圧電トランスの整流器としては、ダイオード通過後の電流が連続モードであることが望ましい。電流連続モードとは、流れる電流が１周期内で０（零電流）になる期間がない動作モードであり、一方、電流不連続モードは流れる電流が１周期内で０（零電流）になる動作モードである。一般的にダイオード通過後の電流が不連続モードの場合、非導通期間が生じてしまう。変圧を行う圧電トランスの振動は連続振動であり、非導通期間の存在は圧電トランスの連続振動を抑制してしまい、圧電トランス自身の効率低下を引き起こし、コンバータとしての効率が低下してしまうことになる。
【００１５】
本発明は、ダイオードで発生する損失が少なく、かつ電流連続モードで動作する圧電トランスコンバータを提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の圧電トランスコンバータは、直流電源電圧を高周波交流電圧に変換するインバータ部と、該インバータ部からの高周波交流電圧の電圧変換を行う圧電トランスと、該圧電トランスから出力される高周波交流電圧を直流電圧に変換する整流器と、該整流器からの出力電圧を検出する出力電圧検出部と、出力電圧に基づいて前記インバータ部を制御する制御部とを具備する圧電トランスコンバータであって、前記整流器が、前記圧電トランスの一対の出力電極にそれぞれ接続される第１、第２入力端子と、負荷に接続される第１、第２出力端子と、前記第１、第２入力端子間に直列に接続される第１、第２インダクタと、前記第１入力端子にアノードが、前記第１出力端子にカソードがそれぞれ接続される第１ダイオードと、前記第２入力端子にアノードが、前記第１出力端子にカソードがそれぞれ接続される第２ダイオードと、一端が前記第１、第２インダクタ間に接続され、他端が前記第２出力端子に接続される第３インダクタと、前記第１出力端子と前記第２出力端子の間に接続されたコンデンサとを具備してなるものである。
【００１７】
本発明の圧電トランスコンバータでは、半周期で通るダイオードが１個であり、またインダクタを用いることで、ダイオード通過後の電流を連続モードにすることができることから、整流器での損失が小さく、回路を接続することによる圧電トランスの効率低下が小さい整流器が得られる。
【００１８】
即ち、圧電トランスの一方の出力電極から出力された交流電圧が、ダイオード、インダクタ及びコンデンサを介することにより、整流、平滑化され、直流の電流及び電圧にすることができる。このとき、圧電トランスの出力側にそれぞれ設けたダイオードとインダクタにより、圧電トランスには、一方の出力電極から他方の出力電極に流れる電流と、他方の出力電極から一方の出力電極に流れる電流とが交互に存在し、常時圧電トランスに連続した電流が流れ、圧電トランスの駆動を抑制することがなく、これにより、圧電トランスの効率低下を抑制することができる。
【００１９】
また、一方の出力電極から他方の出力電極に流れる電流と、他方の出力電極から一方の出力電極に流れる電流は、それぞれ一つのダイオードを交互に流れるため、従来のブリッジ整流器よりも電流が流れるダイオード数が少なく、このためダイオードでの損失を小さくできる。
【００２０】
また、本発明の圧電トランスコンバータは、直流電源電圧を高周波交流電圧に変換するインバータ部と、該インバータ部からの高周波交流電圧の電圧変換を行う圧電トランスと、該圧電トランスから出力される高周波交流電圧を直流電圧に変換する整流器と、該整流器からの出力電圧を検出する出力電圧検出部と、出力電圧に基づいて前記インバータ部を制御する制御部とを具備する圧電トランスコンバータであって、前記整流器が、前記圧電トランスの一対の出力電極にそれぞれ接続される第１、第２入力端子と、負荷に接続される第１、第２出力端子と、前記第１、第２入力端子間に直列に接続される第１、第２インダクタと、前記第１入力端子にドレインが、前記第１出力端子にソースが、前記第２入力端子にゲートがそれぞれ接続される第１ＦＥＴと、前記第２入力端子にドレインが、前記第１出力端子にソースが、前記第１入力端子にゲートがそれぞれ接続される第２ＦＥＴと、一端が前記第１、第２インダクタ間に接続され、他端が前記第２出力端子に接続される第３インダクタと、前記第１出力端子と前記第２出力端子の間に接続されるコンデンサとを具備してなるものである。ＦＥＴはダイオードと比べて十分低損失であることから、さらに効率向上を図ることができる。
【００２１】
また、本発明の圧電トランスコンバータは、交流電源電圧を直流電圧に整流平滑化する１次整流器と、該１次整流器からの直流電圧を高周波交流電圧に変換するインバータ部と、該インバータ部からの高周波交流電圧の電圧変換を行う圧電トランスと、該圧電トランスから出力される高周波交流電圧を直流電圧に変換する整流器と、該整流器からの出力電圧を検出する出力電圧検出部と、出力電圧に基づいて前記インバータ部を制御する制御部とを具備する圧電トランスコンバータであって、前記整流器が、前記前記圧電トランスの一対の出力電極にそれぞれ接続される第１、第２入力端子と、負荷に接続される第１、第２出力端子と、前記第１、第２入力端子間に直列に接続される第１、第２インダクタと、前記第１入力端子にアノードが、前記第１出力端子にカソードがそれぞれ接続される第１ダイオードと、前記第２入力端子にアノードが、前記第１出力端子にカソードがそれぞれ接続される第２ダイオードと、一端が前記第１、第２インダクタ間に接続され、他端が前記第２出力端子に接続される第３インダクタと、前記第１出力端子と前記第２出力端子の間に接続されたコンデンサとを具備してなることを特徴とする。
【００２２】
本発明の圧電トランスコンバータは、交流電源電圧を直流電圧に整流平滑化する１次整流器と、該１次整流器からの直流電圧を高周波交流電圧に変換するインバータ部と、該インバータ部からの高周波交流電圧の電圧変換を行う圧電トランスと、該圧電トランスから出力される高周波交流電圧を直流電圧に変換する整流器と、該整流器からの出力電圧を検出する出力電圧検出部と、出力電圧に基づいて前記インバータ部を制御する制御部とを具備する圧電トランスコンバータであって、前記整流器が、前記圧電トランスの一対の出力電極にそれぞれ接続される第１、第２入力端子と、負荷に接続される第１、第２出力端子と、前記第１、第２入力端子間に直列に接続される第１、第２インダクタと、前記第１入力端子にドレインが、前記第１出力端子にソースが、前記第２入力端子にゲートがそれぞれ接続される第１ＦＥＴと、前記第２入力端子にドレインが、前記第１出力端子にソースが、前記第１入力端子にゲートがそれぞれ接続される第２ＦＥＴと、一端が前記第１、第２インダクタ間に接続され、他端が前記第２出力端子に接続される第３インダクタと、前記第１出力端子と前記第２出力端子の間に接続されるコンデンサとを具備してなることを特徴とする。
【００２４】
本発明のＤＣ−ＤＣ圧電トランスコンバータやＡＣ−ＤＣ圧電トランスコンバータでは、整流器が、上記したように、ダイオード等の整流素子で発生する損失は少なく、かつ電流連続モードで動作し、圧電トランスの効率が大きいため、圧電トランスコンバータの効率を向上することができる。
【００２５】
【発明の実施の形態】
図１に本発明の圧電トランスコンバータ用の整流器を示す。本発明の整流器は、圧電トランス１の一対の出力電極にそれぞれ接続される第１入力端子Ａ及び第２入力端子Ｂと、負荷９に接続される第１出力端子Ｃ及び第２出力端子Ｄと、第１入力端子Ａと第２入力端子Ｂの間に直列に配置される第１インダクタ３、第２インダクタ４とを有している。第１インダクタ３と第２インダクタ４は、後述するように、共用インダクタ２により構成されていることが望ましい。
【００２６】
第１インダクタ３と第２インダクタ４の間を中点Ｏとすると、これらのインダクタ３、４の合計インダクタンスをＬ１とすると、Ａ−Ｏ間の第１インダクタ３でＬ１／２のインダクタンスを、Ｂ−Ｏ間の第２インダクタ４でＬ１／２のインダクタンスを有している。なお、負荷９は一般に電子機器である。
【００２７】
第１ダイオード６のアノードは第１入力端子Ａに、第２ダイオード７のアノードは第２入力端子Ｂに接続し、第１ダイオード６のカソード及び第２ダイオード７のカソードが第１出力端子Ｃに接続され、中点Ｏには第３インダクタ５の一端を接続し、第２インダクタ５の他端を第２出力端子Ｄに接続し、第１出力端子Ｃと第２出力端子Ｄの間にコンデンサ８を接続している。直列に接続したインダクタ３、４の両端は、第１入力端子Ａと第１ダイオード６との間、第２入力端子Ｂと第２ダイオード７との間に接続されている。
【００２８】
このような圧電トランスコンバータ用の整流器では、第１入力端子Ａが正、第２入力端子Ｂが負のとき、Ａ−Ｏ間の第１インダクタ３で入力端子Ａ側が正で中点Ｏ側が負となる。またＢ−Ｏ間の第２インダクタ４で第２入力端子Ｂ側が負で中点Ｏ側が正となる。この場合、出力電流は、第１入力端子Ａ、第１ダイオード６、第１出力端子Ｃ、負荷９、第２出力端子Ｄ、第２インダクタ５、中点Ｏ、Ｂ−Ｏ間の第２インダクタ４の順に通過して第２入力端子Ｂに帰還する。
【００２９】
一方、第１入力端子Ａが負、第２入力端子Ｂが正のとき、Ｂ−Ｏ間の第２インダクタ４で、第２入力端子Ｂ側が正、中点Ｏ側が負となる。また、Ａ−Ｏ間の第１インダクタ３で、第１入力端子Ａ側が負、中点Ｏ側が正となる。この場合、出力電流は、第２入力端子Ｂ、第２ダイオード７、第１出力端子Ｃ、負荷９、第２出力端子Ｄ、第２インダクタ５、中点Ｏ、Ａ−Ｏ間の第１インダクタ３を通過して第１入力端子Ａに帰還する。
【００３０】
Ａ―Ｏ間の第１インダクタ３を通過する電流波形を図２にＩａとして記載する。一方、Ｂ―Ｏ間の第２インダクタ４を通過する電流波形を図２にＩｂとして記載する。
【００３１】
圧電トランスの出力電極と、本発明の整流回路の入力端子Ａ、Ｂを接続した場合、半周期でダイオード６又は７を１個しか通らないため、従来のブリッジ整流回路と比べて、損失がＶｄＩｄ（ダイオード順方向降下電圧×出力電流）だけ軽減されることから、コンバータの効率が向上する。
【００３２】
また、インダクタ３、４及び第３インダクタ５を入れることで、ダイオード通過後の電流が連続モードになり、圧電トランスの連続振動が維持されることから、高い効率が維持される。即ち、図２に示すように、第１入力端子Ａ−中点Ｏ間の第１インダクタ３に流れる電流Ｉａと、第２入力端子Ｂ−中点Ｏ間の第２インダクタ４に流れる電流Ｉｂをみると、それぞれは不連続で電流が流れているが、圧電トランスからみると、電流波形Ｉａと電流波形Ｉｂを合成した電流が流れており、圧電トランスからみると連続して電流が流れ、これにより圧電トランスの連続駆動を妨げることがなく、高い効率を得ることができる。
【００３３】
図３は、本発明の同期整流器を示すもので、整流素子として第１ダイオードと第２ダイオードの代わりに、Ｎ型ＭＯＳＦＥＴ１５とＮ型ＭＯＳＦＥＴ１６を用いている。ＦＥＴとして、Ｎ型ＭＯＳＦＥＴを用いたが、Ｐ形ＭＯＳＦＥＴを用いた回路構成でもかまわない。ＦＥＴは導通時の電圧降下がダイオードよりも小さいため、ダイオ−ドを用いた整流器である図１よりもさらに損失が小さくなる。図３をもとに詳細に説明すると、Ｎ型ＭＯＳＦＥＴ１５のゲートは第２入力端子Ｂに、Ｎ型ＭＯＳＦＥＴ１６のゲートは第１入力端子Ａに接続されている。また、Ｎ型ＭＯＳＦＥＴ１５のドレインは第１入力端子Ａ、ソースは第１出力端子Ｃに接続しており、一方、Ｎ型ＭＯＳＦＥＴ１６のドレインは第２入力端子Ｂ、ソースは第１出力端子Ｃに接続している。
【００３４】
入力端子Ａが正、入力端子Ｂが負のとき、Ａ−Ｏ間では、第１入力端子Ａが正で中点Ｏが負となり、Ｂ−Ｏ間では、中点Ｏが正で第２入力端子Ｂが負となる。入力端子Ａが正の時、Ｎ型ＭＯＳＦＥＴ１６のゲート電圧が正であるため、Ｎ型ＭＯＳＦＥＴ１６が導通する。Ｎ型ＭＯＳＦＥＴ１５のゲート電圧は負であるため、Ｎ型ＭＯＳＦＥＴ１５は導通しない。このとき電流は、第１入力端子Ａ、Ａ−Ｏ間の第１インダクタ１２、中点Ｏ、第３インダクタ１４、第２出力端子Ｄ、負荷１８、第１出力端子Ｃ、Ｎ型ＭＯＳＦＥＴ１６を通って、第２入力端子Ｂに戻る。一方、第２入力端子Ｂが正、第１入力端子Ａが負のとき、Ａ−Ｏ間では、第１入力端子Ａが負で中点Ｏが正となり、Ｂ−Ｏ間では、中点Ｏが負で第２入力端子Ｂが正となる。第２入力端子Ｂが正の時、Ｎ型ＭＯＳＦＥＴ１５のゲート電圧が正であるため、Ｎ型ＭＯＳＦＥＴ１５が導通する。Ｎ型ＭＯＳＦＥＴ１６のゲート電圧は負であるため、Ｎ型ＭＯＳＦＥＴ１６は導通しない。このとき電流は、第２入力端子Ｂ、Ｂ−Ｏ間の第２インダクタ１３、中点Ｏ、第３インダクタ１４、第２出力端子Ｄ、負荷１８、第１出力端子Ｃ、Ｎ型ＭＯＳＦＥＴ１５を通って、第１入力端子Ａに戻る。
【００３５】
図３の整流器においても、インダクタ１２、１３及び第３インダクタ１４を入れることで、ＦＥＴ１５、１６通過後の電流が連続モードになり、圧電トランスの連続振動が維持されることから、高い効率が維持される。
【００３６】
図１の第１インダクタ３と第２インダクタ４、及び図３の第１インダクタ１２と第２インダクタ１３は、一つの共用インダクタ２、１１を共用して回路的には２つのインダクタンス成分を形成することが望ましい。尚、図１、図３には、共用インダクタ２、１１の符号も記載した。
【００３７】
この共用インダクタ２と第３インダクタ５、及び図３の共用インダクタ１１と第３インダクタ１４は、図４に示すように、例えば、Ｅの形をした磁性体２０とＩの形をした磁性体２１を用いた、一つのＥＩ形の磁性体上に、２本の導線２２と２３を巻回することで構成できる。このとき、直流磁路は、図５に示すようにＥ形磁性体２０の中央部から両端方向へ向い、Ｉ形磁性体２１を通ってＥ形磁性体３０の中央部に戻る、もしくはその反対方向となるように発生する。一方、交流磁路は、図６に示すようにＥ形磁性体２０の端から中央部を通らずもう一端へ向い、Ｉ形磁性体２１を通って端へ戻るように発生する。Ｅ形磁性体２０の中央部にエアギャップＥを設けているのは、直流磁路の飽和によって流れる電流の上限値が小さくなることを防ぐためであり、飽和しないならばエアギャップを設けなくても良い。
【００３８】
尚、磁性体を共用した第１インダクタ３、１２、第２インダクタ４、１３は、上記図４に示したものに限定されるものではない。
【００３９】
このような整流器では、磁性体２０と２１を共用することにより、整流器の小型化、さらにはコンバータの小型化を実現できる。
【００４０】
図７は、本発明の整流器を用いたＤＣ−ＤＣ圧電トランスコンバータを示している。
【００４１】
このＤＣ−ＤＣ圧電トランスコンバータは、直流電源電圧５０を高周波交流信号に変換するインバータ部５１と、インバータ部５１から出力される高周波交流電圧を昇圧降圧する圧電トランス１と、圧電トランス１から出力される高周波交流電圧を直流電圧に変換する、上記した図１の整流器と、負荷９への出力電圧を検出する出力電圧検出部６１と、出力電圧に基づいてインバータ部５１を制御する制御部６２とを具備して構成されている。
【００４２】
制御部６２は、負荷に出力される出力電圧を一定にする為に、インバータ部５１のスイッチング周波数もしくはスイッチのパルス幅を変更する。
【００４３】
このような圧電トランスコンバータでは、整流器において、電流が半周期でダイオードを１個しか通らないため、損失を低減できるとともに、圧電トランスの連続駆動を妨げることがなく、高い効率を得ることができ、コンバータの効率を向上できる。また、図３に示す同期整流器を用いることで、さらに高効率化を図ることが出来る。また、図１もしくは図３の整流器を用いたＤＣ−ＤＣコンバータにおいて、図４に示すように一つの磁性体上に第１インダクタ３、１２、第２インダクタ４、１３、第３インダクタ５、１４を構成することで、整流器の小型化、さらにはコンバータの小型化が実現できる。
【００４４】
図８は、本発明の整流器を用いたＡＣ−ＤＣ圧電トランスコンバータを示すもので、交流電源電圧７０を直流電圧に平滑化する１次整流器７１と、この１次整流器７１からの直流電圧を高周波交流電圧に変換するインバータ部７２と、このインバータ部７２からの高周波交流電圧の電圧変換を行う圧電トランス１と、圧電トランス１から出力される高周波交流電圧を直流電圧に変換する図１の整流器と、負荷９の出力電圧を検出する出力電圧検出部８２と、出力電圧に基づいてインバータ部７２を制御する制御部８３とを具備して構成されている。
【００４５】
制御部８３は、負荷９に出力される出力電圧を一定にする為に、インバータ部７２のスイッチング周波数もしくはスイッチング周波数のパルス幅を変更する。
【００４６】
このような圧電トランスコンバータでは、整流器において、電流が半周期でダイオードを１個しか通らないため、損失が低減できるとともに、圧電トランスの連続駆動を妨げることがなく、高い効率を得ることができ、コンバータの効率を向上できる。また、図３に示す同期整流器を用いることで、さらに高効率化を図ることが出来る。
【００４７】
【実施例】
整流器を変えた場合の、測定回路の効率と、整流器の損失と、圧電トランスの効率を比較することで、本発明の整流器の優位性を確認した。図９は測定回路を示すものである。実験回路入力条件を同じにする為に圧電トランスへの入力電圧は、圧電トランス駆動源とすべく交流電源９０から振幅７０．７Ｖの正弦波を発生させたものに、直流電源９１から７０．７Ｖのオフセット電圧を加えたものとした。
【００４８】
ここでは、▲１▼本発明の図１の整流器、▲２▼本発明の図３の整流器、▲３▼図１１のコンデンサ入力形ブリッジ整流器、▲４▼図１２の半波形の倍電圧整流器、の４つの整流器を比較した。平滑コンデンサ８、１７、１１５、１２３の静電容量は、４つの整流器とも１０μＦとした。また、本発明の整流器では、第１インダクタ３、１２、第２インダクタ４、１３、第３インダクタ５、１４のインダクタンスをそれぞれ１００μＨとした。
【００４９】
また、実施例に使用した圧電トランス１００は、圧電材料としてＰＺＴ系を用い、長方形の圧電基板の長さ方向に、第１電圧入力部１０１、電圧出力部１０２、第２電圧入力部１０３を交互に形成した図１０に示すものを用いた。圧電トランスの変圧比（Ｖ２／Ｖ１）は、電圧入力部の静電容量をＣ１、電圧出力部の静電容量をＣ２とすると、
Ｖ２／Ｖ１＝（Ｃ１／Ｃ２）1/2
となることから、圧電トランスで降圧トランスを得るには、電圧出力部の静電容量を大きくすれば良い。ここでは、圧電トランスの出力層を積層することで、降圧形のトランスを得た。
【００５０】
ここで使用した圧電トランスは、１３０ｋＨｚ近傍で大きな出力電流が得られる。また、圧電トランス単体の効率は、出力３０Ｗにおいて９４％であった。圧電トランスは高周波で駆動することから、整流用ダイオードは逆回復時間が短いファストリカバリータイプのものを用いた。順方向の導通電圧は０．７Ｖであった。負荷は、固定抵抗８．３Ωを接続した。
【００５１】
整流器を比較するために、出力電力が等しい場合の整流器の回路効率と、整流素子での損失を求めた。ここで出力電力は、負荷での消費電力とする。また、効率＝（出力電力）／（電源からの入力電力）と定義する。入力電力は、入力が正弦波であるため、入力電圧の交流成分及び入力電流の振幅とその位相差から求めた。一方、出力電圧は、出力が直流であるため、出力電圧と出力電流の積で求まる。
【００５２】
整流素子の損失は、半周期で通る整流素子の個数ｎと、整流素子を通過する電流をＩｄ、整流素子順方向での導通電圧Ｖｄとすると、ｎ・Ｖｄ・Ｉｄとなる。加えて、整流器を接続した場合の圧電トランスの効率を求めた。圧電トランス効率＝（回路の出力電力＋整流器の損失）／入力電力、と定義した。表１に、目標出力電力を３０Ｗとした場合の結果を示す。
【００５３】
【表１】
この表１から、従来の倍電圧整流回路では、ダイオードでの損失を１．３３Ｗと低く抑えることができるが、圧電トランス効率は５４．７５％と低いため、回路効率は５２％程度となる。さらに、従来のコンデンサ入力形ブリッジ整流回路の場合、圧電トランスの効率は約７６％と比較的高いが、ダイオードでの損失が２．６６Ｗと高いため、回路効率は７０％程度に留まる。
【００５５】
一方、図１の本発明の整流器によると、圧電トランスの効率は約８９％であり、ダイオードでの損失も１．３３Ｗと低いことから、測定回路効率は８５％と高いことが判る。さらに図３の本発明の整流器によると、圧電トランスの効率は約８９％であり、ＦＥＴでの損失が０．３４Ｗと小さいことから、測定回路効率は８８．１６％とさらに高くなることが判る。
【００５６】
【発明の効果】
本発明の圧電トランスコンバータによれば、圧電トランスの一方の出力電極から出力された交流電圧が、ダイオード、インダクタ及びコンデンサを介することにより、整流、平滑化され、直流の電流及び電圧にすることができ、圧電トランスの出力側にそれぞれ設けたダイオードとインダクタにより、圧電トランスには、一方の出力電極から他方の出力電極に流れる電流と、他方の出力電極から一方の出力電極に流れる電流とが交互に存在し、常時圧電トランスに連続した電流が流れ、圧電トランスの駆動を抑制することがなく、これにより、圧電トランスの効率低下を抑制することができる。
【００５７】
また、一方の出力電極から他方の出力電極に流れる電流と、他方の出力電極から一方の出力電極に流れる電流は、それぞれ一つのダイオードを交互に流れるため、従来のブリッジ整流器よりも電流が流れるダイオード数が少なく、このためダイオードでの損失を小さくできる。さらに、ダイオードの代わりに低損失なＦＥＴを用いることが出来るため、整流素子での損失をさらに抑えることが出来る。
【００５８】
さらに、インダクタを一つの磁性体上に構成するため、整流器の小型化が図れ、コンバータの小型化が実現できる。
【図面の簡単な説明】
【図１】本発明の整流器を示す回路図である。
【図２】本発明の整流器に流れる電流波形を示す図である。
【図３】本発明のＦＥＴを用いた整流器を示す回路図である。
【図４】本発明の整流器で用いられるインダクタを示す説明図である。
【図５】図４のインダクタにおける直流磁路の流れを説明する説明図である。
【図６】図４のインダクタにおける交流磁路の流れを説明する説明図である。
【図７】本発明のＤＣ−ＤＣ圧電トランスコンバータを示す回路図である。
【図８】本発明のＡＣ−ＤＣ圧電トランスコンバータを示す回路図である。
【図９】実施例で用いられる測定回路図である。
【図１０】本発明の測定に用いた圧電トランスの構造を示す斜視図である。
【図１１】従来のコンデンサ入力ブリッジ整流回路を示す回路図である。
【図１２】従来の半波形倍電圧整流回路を示す回路図である。
【符号の説明】
Ａ、Ｂ・・・整流回路の第１、第２入力端子
Ｃ、Ｄ・・・整流回路の第１、第２出力端子
Ｏ 第１インダクタの中点
１、１０・・・圧電トランス
２、１１・・・第１インダクタ
３、１２・・・第１インダクタのＡ−Ｏ間のインダクタ
４、１３・・・第１インダクタのＢ−Ｏ間のインダクタ
５、１４・・・第２インダクタ
６・・・第１ダイオード
７・・・第２ダイオード
８、１７・・・コンデンサ
９、１８・・・負荷
１５・・・第１ＦＥＴ
１６・・・第２ＦＥＴ
Claims (4)
- 直流電源電圧を高周波交流電圧に変換するインバータ部と、該インバータ部からの高周波交流電圧の電圧変換を行う圧電トランスと、該圧電トランスから出力される高周波交流電圧を直流電圧に変換する整流器と、該整流器からの出力電圧を検出する出力電圧検出部と、出力電圧に基づいて前記インバータ部を制御する制御部とを具備する圧電トランスコンバータであって、前記整流器が、前記圧電トランスの一対の出力電極にそれぞれ接続される第１、第２入力端子と、負荷に接続される第１、第２出力端子と、前記第１、第２入力端子間に直列に接続される第１、第２インダクタと、前記第１入力端子にアノードが、前記第１出力端子にカソードがそれぞれ接続される第１ダイオードと、前記第２入力端子にアノードが、前記第１出力端子にカソードがそれぞれ接続される第２ダイオードと、一端が前記第１、第２インダクタ間に接続され、他端が前記第２出力端子に接続される第３インダクタと、前記第１出力端子と前記第２出力端子の間に接続されたコンデンサとを具備してなることを特徴とする圧電トランスコンバータ。
- 直流電源電圧を高周波交流電圧に変換するインバータ部と、該インバータ部からの高周波交流電圧の電圧変換を行う圧電トランスと、該圧電トランスから出力される高周波交流電圧を直流電圧に変換する整流器と、該整流器からの出力電圧を検出する出力電圧検出部と、出力電圧に基づいて前記インバータ部を制御する制御部とを具備する圧電トランスコンバータであって、前記整流器が、前記圧電トランスの一対の出力電極にそれぞれ接続される第１、第２入力端子と、負荷に接続される第１、第２出力端子と、前記第１、第２入力端子間に直列に接続される第１、第２インダクタと、前記第１入力端子にドレインが、前記第１出力端子にソースが、前記第２入力端子にゲートがそれぞれ接続される第１ＦＥＴと、前記第２入力端子にドレインが、前記第１出力端子にソースが、前記第１入力端子にゲートがそれぞれ接続される第２ＦＥＴと、一端が前記第１、第２インダクタ間に接続され、他端が前記第２出力端子に接続される第３インダクタと、前記第１出力端子と前記第２出力端子の間に接続されるコンデンサとを具備してなることを特徴とする圧電トランスコンバータ。
- 交流電源電圧を直流電圧に整流平滑化する１次整流器と、該１次整流器からの直流電圧を高周波交流電圧に変換するインバータ部と、該インバータ部からの高周波交流電圧の電圧変換を行う圧電トランスと、該圧電トランスから出力される高周波交流電圧を直流電圧に変換する整流器と、該整流器からの出力電圧を検出する出力電圧検出部と、出力電圧に基づいて前記インバータ部を制御する制御部とを具備する圧電トランスコンバータであって、前記整流器が、前記前記圧電トランスの一対の出力電極にそれぞれ接続される第１、第２入力端子と、負荷に接続される第１、第２出力端子と、前記第１、第２入力端子間に直列に接続される第１、第２インダクタと、前記第１入力端子にアノードが、前記第１出力端子にカソードがそれぞれ接続される第１ダイオードと、前記第２入力端子にアノードが、前記第１出力端子にカソードがそれぞれ接続される第２ダイオードと、一端が前記第１、第２インダクタ間に接続され、他端が前記第２出力端子に接続される第３インダクタと、前記第１出力端子と前記第２出力端子の間に接続されたコンデンサとを具備してなることを特徴とする圧電トランスコンバータ。
- 交流電源電圧を直流電圧に整流平滑化する１次整流器と、該１次整流器からの直流電圧を高周波交流電圧に変換するインバータ部と、該インバータ部からの高周波交流電圧の電圧変換を行う圧電トランスと、該圧電トランスから出力される高周波交流電圧を直流電圧に変換する整流器と、該整流器からの出力電圧を検出する出力電圧検出部と、出力電圧に基づいて前記インバータ部を制御する制御部とを具備する圧電トランスコンバータであって、前記整流器が、前記圧電トランスの一対の出力電極にそれぞれ接続される第１、第２入力端子と、負荷に接続される第１、第２出力端子と、前記第１、第２入力端子間に直列に接続される第１、第２インダクタと、前記第１入力端子にドレインが、前記第１出力端子にソースが、前記第２入力端子にゲートがそれぞれ接続される第１ＦＥＴと、前記第２入力端子にドレインが、前記第１出力端子にソースが、前記第１入力端子にゲートがそれぞれ接続される第２ＦＥＴと、一端が前記第１、第２インダクタ間に接続さ れ、他端が前記第２出力端子に接続される第３インダクタと、前記第１出力端子と前記第２出力端子の間に接続されるコンデンサとを具備してなることを特徴とする圧電トランスコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001363601A JP3830377B2 (ja) | 2001-11-29 | 2001-11-29 | 圧電トランスコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001363601A JP3830377B2 (ja) | 2001-11-29 | 2001-11-29 | 圧電トランスコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003164155A JP2003164155A (ja) | 2003-06-06 |
| JP3830377B2 true JP3830377B2 (ja) | 2006-10-04 |
Family
ID=19173918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001363601A Expired - Fee Related JP3830377B2 (ja) | 2001-11-29 | 2001-11-29 | 圧電トランスコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3830377B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006025155A (ja) * | 2004-07-07 | 2006-01-26 | Sony Corp | 通信装置及び半導体集積回路 |
| GB2421643B8 (en) * | 2004-12-22 | 2008-11-05 | Landis & Gyr Ag | Improvements in or relating to power supplies |
| JP5691137B2 (ja) * | 2008-05-14 | 2015-04-01 | 富士電機株式会社 | スイッチング電源 |
| CN208257660U (zh) | 2015-09-10 | 2018-12-18 | 株式会社村田制作所 | 压电振动器件、压电变压器模块、压电振子安装用柔性基板和压电变压器 |
-
2001
- 2001-11-29 JP JP2001363601A patent/JP3830377B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003164155A (ja) | 2003-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lei et al. | Nonisolated high step-up soft-switching DC–DC converter with interleaving and Dickson switched-capacitor techniques | |
| Ye et al. | Investigation of topology candidates for 48 V VRM | |
| US7307857B2 (en) | Non-isolated DC-DC converters with direct primary to load current | |
| Gui et al. | A high voltage-gain LLC micro-converter with high efficiency in wide input range for PV applications | |
| US20100259240A1 (en) | Bridgeless PFC converter | |
| EP2814155A1 (en) | LC snubber circuit | |
| Fujiwara et al. | A novel lossless passive snubber for soft-switching boost-type converters | |
| WO2014155604A1 (ja) | Ｄｃ／ｄｃコンバータ | |
| CN103201939A (zh) | 虚拟参数高压侧mosfet驱动器 | |
| JP4439979B2 (ja) | 電源装置 | |
| JP2021175306A (ja) | スイッチング電源装置および電力供給システム | |
| Hasanpour et al. | Analysis of a new soft-switched step-up trans-inverse DC/DC converter based on three-winding coupled-inductor | |
| CN100474753C (zh) | 电源电路及电子装置 | |
| Babaei et al. | High step-down bridgeless Sepic/Cuk PFC rectifiers with improved efficiency and reduced current stress | |
| Cortes et al. | Comparative evaluation of three-phase isolated matrix-type PFC rectifier concepts for high efficiency 380VDC supplies of future telco and data centers | |
| JP3830377B2 (ja) | 圧電トランスコンバータ | |
| Li et al. | An efficiency-oriented two-stage structure employing partial power regulation | |
| Aksoy et al. | Comparison of zero voltage switching phase-shifted PWM full bridge DC-DC converter topologies | |
| JP4337376B2 (ja) | 直流変換装置 | |
| Shamseh et al. | A 3.2-kW 13.56-MHz SiC passive rectifier with 94.0% efficiency using commutation capacitor | |
| JPH0974741A (ja) | コンバータ | |
| Baek et al. | A" Reverse-Feeding" Hold-up Time Strategy for Two-Stage Grid-Interface PFC with a Rectifier-Coupled Boost Inductor | |
| JP5500438B2 (ja) | 負荷駆動装置 | |
| JP4471546B2 (ja) | 圧電トランスコンバータ | |
| Kaewarsa et al. | An improved zero-voltage-transition technique in a single-phase power factor correction circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |