JP3555137B2 - 双方向ｄｃ−ｄｃコンバータ - Google Patents
双方向ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP3555137B2 JP3555137B2 JP2001305490A JP2001305490A JP3555137B2 JP 3555137 B2 JP3555137 B2 JP 3555137B2 JP 2001305490 A JP2001305490 A JP 2001305490A JP 2001305490 A JP2001305490 A JP 2001305490A JP 3555137 B2 JP3555137 B2 JP 3555137B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion circuit
- circuit unit
- switching element
- switching
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は双方向ＤＣ−ＤＣコンバータに関し、詳しくは、直流電源回路に使用され、直流電源の電源電圧を、異なった直流電圧に変換する双方向ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
例えば、直流電源回路に使用されるＤＣ−ＤＣコンバータの一例を図７に示し、そのＤＣ−ＤＣコンバータの各スイッチング素子Ｑ１〜Ｑ４をオンオフさせるゲート信号Ｖｇｓ１〜Ｖｇｓ４のタイミングチャートを図８に示す。
【０００３】
図７に示すＤＣ−ＤＣコンバータは、二対の還流ダイオードＤ１〜Ｄ４付きスイッチング素子Ｑ１〜Ｑ４（ＭＯＳ−ＦＥＴ）をフルブリッジ構成で直流電源Ｅに接続した変換回路部１と、その変換回路部１の出力側に接続されたトランスＴｒと、そのトランスＴｒの二次側出力に接続され、二対のダイオードＤ５〜Ｄ８からなる整流回路部２と、その整流回路部２の出力側に接続されたＬＣ平滑回路部３とで構成されている。
【０００４】
このＤＣ−ＤＣコンバータでは、図８のタイミングチャートで示すように変換回路部１のスイッチング素子Ｑ１，Ｑ４とＱ２，Ｑ３を交互にオンオフさせて交流波形出力を得る。この変換回路部１の交流波形出力をトランスＴｒにより変成し、そのトランスＴｒの二次側出力を整流回路部２により整流すると共にＬＣ平滑回路部３により平滑することにより、所望の直流電圧Ｖｏを生成する。
【０００５】
【発明が解決しようとする課題】
ところで、前述したＤＣ−ＤＣコンバータのトランス入力側から負荷側を見ると、一般的に誘導性負荷（遅れ負荷）に見え、その場合、スイッチング素子Ｑ１〜Ｑ４の電圧、つまり、ドレイン−ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄは図９に示すような波形となる。図１０（ａ）は図９に示すスイッチング素子Ｑ１〜Ｑ４のドレイン−ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄの各波形を模式的に表したものであり、同図（ｂ）はターンオン時のスイッチング損失Ｐ１とターンオフ時のスイッチング損失Ｐ２を示す。
【０００６】
スイッチング素子Ｑ１〜Ｑ４（ＭＯＳ−ＦＥＴ）における損失には、図１０（ｂ）に示すようにスイッチング素子Ｑ１〜Ｑ４のターンオン時に生じるターンオンスイッチング損失Ｐ１と、スイッチング素子Ｑ１〜Ｑ４のターンオフ時に生じるターンオフスイッチング損失Ｐ２とがある。スイッチング損失は、スイッチング素子Ｑ１〜Ｑ４がオンからオフ及びオフからオンに変化する短時間の過渡状態において、ドレイン電流Ｉｄが流れながらドレイン−ソース間電圧Ｖｄｓが印加されることで発生する。
【０００７】
なお、スイッチング損失については、誘導性負荷（遅れ負荷）の場合、ターンオフスイッチング損失Ｐ２の方がターンオンスイッチング損失Ｐ１よりも大きいのが一般的であり、ターンオンスイッチング損失Ｐ１は、回路定数の設定によっては発生しない場合もある。
【０００８】
このＤＣ−ＤＣコンバータを小型化しようとする場合、スイッチング周波数を高周波化すれば、トランスＴｒの小型化が図れることから、スイッチング周波数の高周波化は有効な手段である。しかしながら、スイッチング周波数が高くなると、そのスイッチング周波数に比例するスイッチング損失も増加することになり、スイッチング損失を低減するためには、スイッチング周波数の高周波化は好適な手段とはならない。
【０００９】
また、前述したＤＣ−ＤＣコンバータは、トランスＴｒの図示左側に設けられた変換回路部１を一次側とし、トランスＴｒの図示右側に設けられた整流回路２を二次側とすることにより、直流電源Ｅの放電により負荷に電力を一次側から二次側へ供給するものである。そのため、直流電源Ｅが放電だけでなく充電も可能な鉛電池などの二次電池である場合、一次側から二次側への電力変換だけでなく、直流電源Ｅを充電するための二次側から一次側への電力変換も存在するが、前記ＤＣ−ＤＣコンバータでは、一次側から二次側へ電力変換することしかできないため、二次側から一次側へ電力変換する用途に対応することが困難であった。
【００１０】
そこで、本発明は前記問題点に鑑みて提案されたもので、その目的とするところは、スイッチング損失の低減化を図り、一次側から二次側への電力変換だけでなく、二次側から一次側への電力変換も可能にする双方向ＤＣ−ＤＣコンバータを提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するための技術的手段として、本発明は、フルブリッジ接続された二対の還流ダイオード付きスイッチング素子からなる第一の変換回路部をｎ群並列に接続し、かつ、フルブリッジ接続された二対の還流ダイオード付きスイッチング素子からなる第二の変換回路部をｎ群並列に接続すると共に、第一の変換回路部と第二の変換回路部とをトランスを介してそれぞれ接続し、第一の変換回路部とトランスとの間および第二の変換回路部とトランスとの間に直列コンデンサをそれぞれ介挿させ、第一の変換回路部または第二の変換回路部のうち、入力側となるいずれか一方の変換回路部では、ｎ群の各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を１／３ｎ周期ずらすと共に、ｎ群の各変換回路部間で対応するスイッチング素子のスイッチング位相を１／２ｎ周期ずらすタイミングでインバータ動作させ、かつ、出力側となる他方の変換回路部では、還流ダイオードにより整流動作させることを特徴とする。
【００１２】
まず第一に、本発明では、ｎ群の変換回路部において、各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を１／３ｎ周期ずらすと共に、前記各変換回路部間で対応するスイッチング素子のスイッチング位相を１／２ｎ周期ずらすことにより、転流によりスイッチング素子にスイッチング電流が流れながらスイッチング電圧が印加される状態がなくなるのでスイッチング損失が発生することはない。なお、スイッチング素子として、ＭＯＳ−ＦＥＴ以外に、バイポーラトランジスタやＩＧＢＴにも適用可能である。
【００１３】
第二に、本発明では、フルブリッジ接続された二対の還流ダイオード付きスイッチング素子からなる第一の変換回路部と第二の変換回路部をトランスを介して接続したことにより、第一の変換回路部と第二の変換回路部が還流ダイオード付きスイッチング素子からなる同一回路構成を具備することから、第一の変換回路部または第二の変換回路部のうち、入力側となるいずれか一方の変換回路部をインバータ動作させ、かつ、出力側となる他方の変換回路部を還流ダイオードにより整流動作させることにより、第一の変換回路部から第二の変換回路への電力変換と、第二の変換回路部から第一の変換回路部への電力変換の両方が可能となり、双方向の電力変換が実現できる。
【００１４】
また、前記変換回路部とトランスとの間に直列コンデンサを挿入接続したことにより、変換回路部の出力電圧の平坦部にドループ（傾き）をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして前述した転流動作を確実に行うことができる。
【００１５】
さらに、本発明は、前記第一の変換回路部と第二の変換回路部に異常検出手段をそれぞれ設け、その異常検出手段からの検出信号に基づいてスイッチング素子をオフするゲートブロック信号を第一の変換回路部と第二の変換回路部に選択的に出力する異常判定回路を具備した構成とすることが望ましい。
【００１６】
このようにすれば、第一の変換回路部または第二の変換回路部に、過電圧や過電流、過剰温度などの異常が発生した場合でも、その異常事態を異常検出手段により検出して異常判定回路から出力されるゲートブロック信号により第一の変換回路部または第二の変換回路部を停止させることができ、装置の自己保護機能を発揮させることができる。
【００１７】
【発明の実施の形態】
図１は本発明の実施形態におけるＤＣ−ＤＣコンバータの回路図である。この実施形態のＤＣ−ＤＣコンバータは、同一回路構成からなる第一の変換回路部１１，１２と第二の変換回路部２１，２２とからなる。つまり、第一の変換回路部１１，１２は、二対のスイッチング素子Ｑ１１，Ｑ１４とＱ１２，Ｑ１３およびＱ１５，Ｑ１８とＱ１６，Ｑ１７（例えば、ＭＯＳ−ＦＥＴ、バイポーラトランジスタやＩＧＢＴ）をフルブリッジ接続したものであり、また、第二の変換回路部２１，２２は、二対のスイッチング素子Ｑ２１，Ｑ２４とＱ２２，Ｑ２３およびＱ２５，Ｑ２８とＱ２６，Ｑ２７（例えば、ＭＯＳ−ＦＥＴ、バイポーラトランジスタやＩＧＢＴ）をフルブリッジ接続したものである。
【００１８】
これら第一の変換回路部１１，１２と第二の変換回路部２１，２２のすべてのスイッチング素子Ｑ１１〜Ｑ１８，Ｑ２１〜Ｑ２８は、逆並列ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：以下、還流ダイオードＤ１１〜Ｄ１８，Ｄ２１〜Ｄ２８と称す）を具備する。この還流ダイオードＤ１１〜Ｄ１８，Ｄ２１〜Ｄ２８は、例えばＭＯＳ−ＦＥＴに逆並列で構造上等価的に存在する素子である。
【００１９】
このＤＣ−ＤＣコンバータでは、ｎ群、例えば二群からなる第一の変換回路部１１と１２を、直流電源、例えば充放電可能な鉛電池などの二次電池Ｅｄに対して並列接続すると共に、第一の変換回路部１１，１２と二次電池Ｅｄとの間に第一のＬＣ平滑回路部１３と第一のスイッチＳｄを挿入接続する。前記第一の変換回路部１１，１２に対してｎ群、例えば二群からなる第二の変換回路部２１と２２を二つのトランスＴｒ１，Ｔｒ２を介して並列接続する。この第二の変換回路部２１，２２には前記第一の変換回路部１１，１２と同様、第二のＬＣ平滑回路部２３と第二のスイッチＳｏを接続する。
【００２０】
また、第一の変換回路部１１，１２とトランスＴｒ１，Ｔｒ２との間には第一の直列コンデンサＣ１１，Ｃ１２が挿入接続され、同様に、第二の変換回路部２１，２２とトランスＴｒ１，Ｔｒ２との間にも第二の直列コンデンサＣ２１，Ｃ２２が挿入接続されている。なお、図１では、第二の変換回路部２１，２２に直流電源Ｅｏを接続した構成を示しているが、この直流電源Ｅｏは、第二の変換回路部２１，２２の端子間に直流電圧Ｖｏが現出することにより等価的に表したもの、あるいは充放電可能な二次電池など（例えば鉛電池）のいずれかである。
【００２１】
このＤＣ−ＤＣコンバータにおいて、まず第一に、第一の変換回路部１１，１２から第二の変換回路２１，２２への電力変換による二次電池Ｅｄの放電を説明する。この時、第一のスイッチＳｄをオンすると共に第二のスイッチＳｏをオフすることにより、第一の変換回路部１１，１２を入力側としてスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８にゲート信号Ｖｇｓ１１〜Ｖｇｓ１４，Ｖｇｓ１５〜Ｖｇｓ１８を付与することでインバータ動作させ、かつ、第二の変換回路部２１，２２を出力側としてスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８にゲート信号Ｖｇｓ２１〜Ｖｇｓ２４，Ｖｇｓ２５〜Ｖｇｓ２８を付与しないことで還流ダイオードＤ１１〜Ｄ１４，Ｄ１５〜Ｄ１８により整流動作させる。
【００２２】
図２はそのＤＣ−ＤＣコンバータの各スイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８をオンオフさせるゲート信号Ｖｇｓ１１〜Ｖｇｓ１４，Ｖｇｓ１５〜Ｖｇｓ１８のタイミングチャートを示す。図２で示すように第一の変換回路部１１，１２のスイッチング素子Ｑ１１，Ｑ１４とＱ１２，Ｑ１３およびＱ１５，Ｑ１８とＱ１６，Ｑ１７を交互にオンオフさせて交流波形出力を得る。この第一の変換回路部１１，１２の交流波形出力をトランスＴｒ１，Ｔｒ２を介して第二の変換回路部２１，２２の還流ダイオードＤ２１〜Ｄ２４，Ｄ２５〜Ｄ２８により整流すると共に第二のＬＣ平滑回路部２３により平滑することにより、二次電池Ｅｄの放電による所望の直流電圧Ｖｏを生成する。
【００２３】
二群からなる第一の変換回路部１１，１２では、図２のタイミングチャートで示すように一方の変換回路部１１で対をなすスイッチング素子Ｑ１１，Ｑ１４のうち、一方のスイッチング素子Ｑ１１（スイッチング素子Ｑ１２はスイッチング素子Ｑ１１の反転）に対して他方のスイッチング素子Ｑ１４（スイッチング素子Ｑ１３はスイッチング素子Ｑ１４の反転）のスイッチング位相を１／３ｎ周期、この実施形態の場合では１／６周期遅らせる。また、変換回路部１１と１２間で対応するスイッチング素子Ｑ１１，Ｑ１５について、他方の変換回路部１２のスイッチング素子Ｑ１５（スイッチング素子Ｑ１６はスイッチング素子Ｑ１５の反転）のスイッチング位相をスイッチング素子Ｑ１１に対して１／２ｎ周期、この実施形態の場合では１／４周期遅らせる。さらに、他方の変換回路部１２で対をなすスイッチング素子Ｑ１５，Ｑ１８のうち、一方のスイッチング素子Ｑ１５（スイッチング素子Ｑ１６はスイッチング素子Ｑ１５の反転）に対して他方のスイッチング素子Ｑ１８（スイッチング素子Ｑ１７はスイッチング素子Ｑ１８の反転）のスイッチング位相を１／６周期遅らせる。
【００２４】
図３は第二の変換回路部２１，２２のそれぞれの出力電圧Ｖ１，Ｖ２、トランスＴｒ１，Ｔｒ２の一次側電圧、各スイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８のドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄの波形図である。第一の変換回路部１１，１２のスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８は、図３に示すようなドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄでもってスイッチング動作する（図４の表参照）。ここで、図４の表は、各スイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８の電流値の変化・推移を示す。負荷に一定電力を供給、つまり定電圧出力のもとで一定電流を供給するため、スイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８からの出力電流の合計は、いずれのタイミングにおいても電流値１ｐｕとなる。すなわち、いずれかのタイミングで一方の変換回路部１１のスイッチング素子Ｑ１１〜Ｑ１４からの出力電流が０→１ｐｕに変化していれば、他方の変換回路部１２のスイッチング素子Ｑ１５〜Ｑ１８からの出力電流は１→０ｐｕに変化している。また、別のタイミングで一方の変換回路部１１のスイッチング素子Ｑ１１〜Ｑ１４からの出力電流が１ｐｕであれば、他方の変換回路部１２のスイッチング素子Ｑ１５〜Ｑ１８からの出力電流は０ｐｕである。
【００２５】
なお、区間ｔ１〜ｔ８は、０＜ｔ１≦１／４・Ｔ、０≦ｔ２＜１／４・Ｔ、０＜ｔ３≦１／４・Ｔ、０≦ｔ４＜１／４・Ｔ、０＜ｔ５≦１／４・Ｔ、０≦ｔ６＜１／４・Ｔ、０＜ｔ７≦１／４・Ｔ、０≦ｔ８＜１／４・Ｔの条件の範囲内で自由に変更可能である。この８つの条件はｏｒ条件であるが、ｔ１＋ｔ２＋ｔ３＋ｔ４＋ｔ５＋ｔ６＋ｔ７＋ｔ８＝Ｔを満たすことが必要である。電流が増減する区間ｔ１，ｔ３，ｔ５，ｔ７は回路定数により波形が異なるので、実際上、スイッチング損失が発生しない範囲に限られる。
【００２６】
各スイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８のスイッチング動作により、トランスＴｒ１，Ｔｒ２の一次側電圧（図３の最上段から二番目）にトランスＴｒ１，Ｔｒ２の変成比をかけてその絶対値をとったもの、つまり、一次側電圧の波形を零点で折り返したもの（図３の最上段）が、トランスＴｒ１，Ｔｒ２の二次側電圧を第二の変換回路部２１，２２の還流ダイオードＤ２１〜Ｄ２４，Ｄ２５〜Ｄ２８により整流した出力電圧Ｖ１，Ｖ２として得られる。この第二の変換回路部２１，２２の出力電圧Ｖ１，Ｖ２を転流により最も電圧値の高いところでトレースすることにより直流電圧Ｖｏが生成される。この転流は、図３の矢印で示すタイミングでもって、スイッチング素子Ｑ１１，Ｑ１４→スイッチング素子Ｑ１５，Ｑ１８→スイッチング素子Ｑ１２，Ｑ１３→スイッチング素子Ｑ１６，Ｑ１７→スイッチング素子Ｑ１１，Ｑ１４の順で繰り返し行われる。
【００２７】
これらスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８を前述したスイッチング位相をずらしたタイミングでオンオフさせることにより、第二の変換回路部２１，２２の出力電圧Ｖ１，Ｖ２は、転流によりスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８にドレイン電流Ｉｄが流れながらドレイン−ソース間電圧Ｖｄｓが印加される状態がなくなるのでスイッチング損失が発生することはない。また、転流のタイミングを決定するのは、転流のトリガとなっているスイッチング素子Ｑ１３，Ｑ１４，Ｑ１７，Ｑ１８であるが、これらのスイッチング素子Ｑ１３，Ｑ１４，Ｑ１７，Ｑ１８は、ゲート信号が付与されてターンオンしてもドレイン電流ＩｄがトランスＴｒ１，Ｔｒ２の漏れリアクタンスのために転流後瞬時にピーク電流に達するのではなく、電流の立ち上がりが抑制されることから、ターンオンスイッチング損失が発生することはない。
【００２８】
また、第一の変換回路部１１，１２とトランスＴｒ１，Ｔｒ２との間に直列コンデンサＣ１１，Ｃ１２を挿入接続したことにより、この直列コンデンサＣ１１，Ｃ１２とトランスＴｒ１，Ｔｒ２の漏れリアクタンスによって構成される微分回路でもって、第一の変換回路部１１，１２の出力電圧の平坦部にドループ（傾き）をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして転流動作を確実に行う。さらに、スイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８の個体差によるオン抵抗やスイッチング速度のばらつきによって含まれる直流成分をカットしてトランスＴｒ１，Ｔｒ２の直流偏励磁を防止することも可能である。
【００２９】
このＤＣ−ＤＣコンバータは、第一の変換回路部１１，１２と第二の変換回路部２１，２２とが還流ダイオードＤ１１〜Ｄ１８，Ｄ２１〜Ｄ２８付きスイッチング素子Ｑ１１〜Ｑ１８，Ｑ２１〜Ｑ２８からなる同一回路構成を具備することから、第二の変換回路部２１，２２から第一の変換回路部１１，１２への電力変換により二次電池Ｅｄの充電が可能である。この時、第二のスイッチＳｏをオンすると共に第一のスイッチＳｄをオフすることにより、第二の変換回路部２１，２２を入力側としてスイッチング素子Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８にゲート信号Ｖｇｓ２１〜Ｖｇｓ２４，Ｖｇｓ２５〜Ｖｇｓ２８を付与することでインバータ動作させ、かつ、第一の変換回路部１１，１２を出力側としてスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８にゲート信号Ｖｇｓ１１〜Ｖｇｓ１４，Ｖｇｓ１５〜Ｖｇｓ１８を付与しないことで還流ダイオードＤ１１〜Ｄ１４，Ｄ１５〜Ｄ１８により整流動作させる。
【００３０】
つまり、図２のタイミングチャートで示すように第二の変換回路部２１，２２のスイッチング素子Ｑ２１，Ｑ２４とＱ２２，Ｑ２３およびＱ２５，Ｑ２８とＱ２６，Ｑ２７を交互にオンオフさせて交流波形出力を得る。この第二の変換回路部２１，２２の交流波形出力をトランスＴｒ１，Ｔｒ２を介して第一の変換回路部１１，１２の還流ダイオードＤ１１〜Ｄ１４，Ｄ１５〜Ｄ１８により整流すると共に第一のＬＣ平滑回路部１３により平滑することにより、直流電源Ｅｏと等価な直流電源Ｖｏに基づいて所望の直流電圧Ｖｄを生成して二次電池Ｅｄを充電する。
【００３１】
二群からなる第二の変換回路部２１，２２では、第一の変換回路部１１，１２から第二の変換回路部２１，２２への電力変換で説明した第一の変換回路部１１，１２と同様、図２のタイミングチャートに示すようにスイッチング素子Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８を前述したようにスイッチング位相をずらしたタイミングでオンオフさせる。これらスイッチング素子Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８の位相の相関関係は、第一の変換回路部１１，１２から第二の変換回路部２１，２２への電力変換時におけるスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８と同一であるが、第一の変換回路部１１，１２と第二の変換回路部２１，２２が同時にスイッチング動作するわけではないので、そのスイッチング周波数は同一周波数である必要はない。
【００３２】
これら第二の変換回路部２１，２２のスイッチング素子Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８は、前述した第一の変換回路部１１，１２から第二の変換回路部２１，２２への電力変換時における第一の変換回路部１１，１２と同様、図３に示すようなドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄでもってスイッチング動作する（図４の表参照）ことにより、第一の変換回路部１１，１２の還流ダイオードＤ２１〜Ｄ２４，Ｄ２５〜Ｄ２８により整流した結果として得られた出力電圧Ｖ１，Ｖ２を転流により最も電圧値の高いところでトレースすることにより直流電圧Ｖｄが生成される。
【００３３】
これにより、第二の変換回路部２１，２２の出力電圧Ｖ１，Ｖ２は、転流によりスイッチング素子Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８にドレイン電流Ｉｄが流れながらドレイン−ソース間電圧Ｖｄｓが印加される状態がなくなるのでスイッチング損失が発生することはない。また、転流のタイミングを決定するのは、転流のトリガとなっているスイッチング素子Ｑ２３，Ｑ２４，Ｑ２７，Ｑ２８であるが、これらのスイッチング素子Ｑ２３，Ｑ２４，Ｑ２７，Ｑ２８は、ゲート信号が付与されてターンオンしてもドレイン電流ＩｄがトランスＴｒ１，Ｔｒ２の漏れリアクタンスのために転流後瞬時にピーク電流に達するのではなく、電流の立ち上がりが抑制されることから、ターンオンスイッチング損失が発生することはない。
【００３４】
また、第二の変換回路部２１，２２とトランスＴｒ１，Ｔｒ２との間に直列コンデンサＣ２１，Ｃ２２を挿入接続したことにより、第二の変換回路部２１，２２の出力電圧の平坦部にドループ（傾き）をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして転流動作を確実に行う。さらに、スイッチング素子Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８の個体差によるオン抵抗やスイッチング速度のばらつきによって含まれる直流成分をカットしてトランスＴｒ１，Ｔｒ２の直流偏励磁を防止することも可能である。
【００３５】
なお、図１の実施形態で第一の変換回路部１１，１２とトランスＴｒ１，Ｔｒ２との間に挿入接続した直列コンデンサＣ１１，Ｃ１２、および第二の変換回路部２１，２２とトランスＴｒ１，Ｔｒ２との間に挿入接続した直列コンデンサＣ２１，Ｃ２２を二分割して、図５の実施形態のように直列コンデンサＣ１１ａとＣ１１ｂ，Ｃ１２ａとＣ１２ｂを第一の変換回路部１１，１２とトランスＴｒ１，Ｔｒ２との間に挿入接続し、かつ、直列コンデンサＣ２１ａとＣ２１ｂ，Ｃ２２ａとＣ２２ｂを第二の変換回路部２１，２２とトランスＴｒ１，Ｔｒ２との間に挿入接続するように構成してもよい。
【００３６】
図６は図１の実施形態に保護機能を付加した応用例を示す。なお、この応用例は図２に示す実施形態にも適用可能であるのは勿論である。図６に示すＤＣ−ＤＣコンバータは、第一の変換回路部１１，１２の直流電源Ｅｄ側に異常検出手段である電圧検出部１４と電流検出部１５を設けると共に、第二の変換回路部２１，２２の直流電源Ｅｏ側に電圧検出部２４と電流検出部２５を設ける。また、第一の変換回路部１１，１２と第二の変換回路部２１，２２の過熱を検出するための異常検出手段である温度センサ３１を配設する。これら電圧検出部１４，２４、電流検出部１５，２５および温度センサ３１により検出信号に基づいてスイッチング素子Ｑ１１〜Ｑ１８，Ｑ２１〜Ｑ２８を駆動するためのゲート信号Ｖｇｓ１１〜Ｖｇｓ１８，Ｖｇｓ２１〜Ｖｇｓ２８をブロックするゲートブロック信号を出力する異常判定回路４１を具備する。
【００３７】
このＤＣ−ＤＣコンバータでは、第一の変換回路部１１，１２から第二の変換回路部２１，２２への電力変換時、または第二の変換回路部２１，２２から第一の変換回路部１１，１２への電力変換時に、第一の変換回路部１１，１２および第二の変換回路部２１，２２の入出力電圧（入出力電流）を電圧検出部１４，２４（電流検出部１５，２５）により検出し、その検出信号に基づいて異常判定回路４１では、入出力電圧（入出力電流）が予め設定された所定の許容値を超えた場合、ゲートブロック信号を、インバータ動作中に過電圧（過電流）などの異常電圧（異常電流）が発生した第一の変換回路部１１，１２または第二の変換回路部２１，２２へ出力し、そのスイッチング素子をオフすることにより第一の変換回路部１１，１２または第二の変換回路部２１，２２のインバータ動作を停止させる。なお、ゲートブロック信号により第一の変換回路部１１，１２または第二の変換回路部２１，２２を停止させると共に、必要であれば、入力側または出力側の遮断器１６，２６を開放すればよい。
【００３８】
また、第一の変換回路部１１，１２および第二の変換回路部２１，２２を構成する還流ダイオードＤ１１〜Ｄ１８，Ｄ２１〜Ｄ２８付きスイッチング素子Ｑ１１〜Ｑ１８，Ｑ２１〜Ｑ２８などの温度を温度センサ３１により検出し、その検出信号に基づいて異常判定回路４１では、その温度が予め設定された所定の許容値を超えた場合、ゲートブロック信号を、インバータ動作中に過剰温度などの異常温度が発生した第一の変換回路部１１，１２または第二の変換回路部２１，２２へ出力し、そのスイッチング素子をオフすることにより第一の変換回路部１１，１２または第二の変換回路部２１，２２のインバータ動作を停止させる。なお、ゲートブロック信号により第一の変換回路部１１，１２または第二の変換回路部２１，２２を停止させると共に、必要であれば、入力側または出力側の遮断器１６，２６を開放すればよい。
【００３９】
【発明の効果】
本発明によれば、ｎ群の変換回路部において、各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を１／３ｎ周期ずらすと共に、前記各変換回路部間で対応するスイッチング素子のスイッチング位相を１／２ｎ周期ずらすことにより、転流によりスイッチング素子にスイッチング電流が流れながらスイッチング電圧が印加される状態がなくなるのでスイッチング損失が発生することはない。
【００４０】
また、本発明によれば、フルブリッジ接続された二対の還流ダイオード付きスイッチング素子からなる第一の変換回路部と第二の変換回路部をトランスを介して接続したことにより、第一の変換回路部と第二の変換回路部が還流ダイオード付きスイッチング素子からなる同一回路構成を具備することから、第一の変換回路部または第二の変換回路部のうち、入力側となるいずれか一方の変換回路部をインバータ動作させ、かつ、出力側となる他方の変換回路部を還流ダイオードにより整流動作させることにより、第一の変換回路部から第二の変換回路への電力変換と、第二の変換回路部から第一の変換回路部への電力変換の両方が可能となり、双方向の電力変換が実現できる。
【００４１】
従って、スイッチング損失の低減化を図り、一次側から二次側への電力変換だけでなく、二次側から一次側への電力変換も可能にする高効率のＤＣ−ＤＣコンバータを提供することができる。
【００４２】
さらに、前記第一の変換回路部と第二の変換回路部に異常検出手段をそれぞれ設け、その異常検出手段からの検出信号に基づいてスイッチング素子をオフするゲートブロック信号を第一の変換回路部と第二の変換回路部に選択的に出力する異常判定回路を具備した構成とすれば、装置の自己保護機能を発揮させることができて装置の安全性や信頼性も向上する。
【図面の簡単な説明】
【図１】本発明の実施形態における双方向ＤＣ−ＤＣコンバータの回路図である。
【図２】図１のＤＣ−ＤＣコンバータの各スイッチング素子をオンオフさせるゲート信号のタイミングチャートである。
【図３】図１の整流動作時の第一または第二の変換回路部の出力電圧、トランスの一次側電圧、各スイッチング素子のドレイン−ソース間電圧およびドレイン電流の波形図である。
【図４】図３のトランスの一次側電圧波形の１周期における各スイッチング素子のオンオフ状態を示す表である。
【図５】本発明の他の実施形態を示すＤＣ−ＤＣコンバータを示す回路図である。
【図６】図１のＤＣ−ＤＣコンバータに保護機能を付加した応用例を示す回路図である。
【図７】ＤＣ−ＤＣコンバータの従来例を示す回路図である。
【図８】図７のＤＣ−ＤＣコンバータの各スイッチング素子をオンオフさせるゲート信号のタイミングチャートである。
【図９】図７の各スイッチング素子のドレイン−ソース間電圧およびドレイン電流の波形図である。
【図１０】（ａ）は図９に示すスイッチング素子のドレイン−ソース間電圧及びドレイン電流の各波形を示す模式図、（ｂ）はターンオン時とターンオフ時のスイッチング損失を示す模式図である。
【符号の説明】
１１，１２ 第一の変換回路部
２１，２２ 第二の変換回路部
１４，２４ 異常検出手段（電圧検出部）
１５，２５ 異常検出手段（電流検出部）
３１ 異常検出手段（温度センサ）
４１ 異常判定回路
Ｃ１１，Ｃ１２ 直列コンデンサ
Ｃ２１，Ｃ２２ 直列コンデンサ
Ｔｒ１，Ｔｒ２ トランス
Ｄ１１〜Ｄ１４，Ｄ１５〜Ｄ１８ 還流ダイオード
Ｄ２１〜Ｄ２４，Ｄ２５〜Ｄ２８ 還流ダイオード
Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８ スイッチング素子
Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８ スイッチング素子
【発明の属する技術分野】
本発明は双方向ＤＣ−ＤＣコンバータに関し、詳しくは、直流電源回路に使用され、直流電源の電源電圧を、異なった直流電圧に変換する双方向ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
例えば、直流電源回路に使用されるＤＣ−ＤＣコンバータの一例を図７に示し、そのＤＣ−ＤＣコンバータの各スイッチング素子Ｑ１〜Ｑ４をオンオフさせるゲート信号Ｖｇｓ１〜Ｖｇｓ４のタイミングチャートを図８に示す。
【０００３】
図７に示すＤＣ−ＤＣコンバータは、二対の還流ダイオードＤ１〜Ｄ４付きスイッチング素子Ｑ１〜Ｑ４（ＭＯＳ−ＦＥＴ）をフルブリッジ構成で直流電源Ｅに接続した変換回路部１と、その変換回路部１の出力側に接続されたトランスＴｒと、そのトランスＴｒの二次側出力に接続され、二対のダイオードＤ５〜Ｄ８からなる整流回路部２と、その整流回路部２の出力側に接続されたＬＣ平滑回路部３とで構成されている。
【０００４】
このＤＣ−ＤＣコンバータでは、図８のタイミングチャートで示すように変換回路部１のスイッチング素子Ｑ１，Ｑ４とＱ２，Ｑ３を交互にオンオフさせて交流波形出力を得る。この変換回路部１の交流波形出力をトランスＴｒにより変成し、そのトランスＴｒの二次側出力を整流回路部２により整流すると共にＬＣ平滑回路部３により平滑することにより、所望の直流電圧Ｖｏを生成する。
【０００５】
【発明が解決しようとする課題】
ところで、前述したＤＣ−ＤＣコンバータのトランス入力側から負荷側を見ると、一般的に誘導性負荷（遅れ負荷）に見え、その場合、スイッチング素子Ｑ１〜Ｑ４の電圧、つまり、ドレイン−ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄは図９に示すような波形となる。図１０（ａ）は図９に示すスイッチング素子Ｑ１〜Ｑ４のドレイン−ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄの各波形を模式的に表したものであり、同図（ｂ）はターンオン時のスイッチング損失Ｐ１とターンオフ時のスイッチング損失Ｐ２を示す。
【０００６】
スイッチング素子Ｑ１〜Ｑ４（ＭＯＳ−ＦＥＴ）における損失には、図１０（ｂ）に示すようにスイッチング素子Ｑ１〜Ｑ４のターンオン時に生じるターンオンスイッチング損失Ｐ１と、スイッチング素子Ｑ１〜Ｑ４のターンオフ時に生じるターンオフスイッチング損失Ｐ２とがある。スイッチング損失は、スイッチング素子Ｑ１〜Ｑ４がオンからオフ及びオフからオンに変化する短時間の過渡状態において、ドレイン電流Ｉｄが流れながらドレイン−ソース間電圧Ｖｄｓが印加されることで発生する。
【０００７】
なお、スイッチング損失については、誘導性負荷（遅れ負荷）の場合、ターンオフスイッチング損失Ｐ２の方がターンオンスイッチング損失Ｐ１よりも大きいのが一般的であり、ターンオンスイッチング損失Ｐ１は、回路定数の設定によっては発生しない場合もある。
【０００８】
このＤＣ−ＤＣコンバータを小型化しようとする場合、スイッチング周波数を高周波化すれば、トランスＴｒの小型化が図れることから、スイッチング周波数の高周波化は有効な手段である。しかしながら、スイッチング周波数が高くなると、そのスイッチング周波数に比例するスイッチング損失も増加することになり、スイッチング損失を低減するためには、スイッチング周波数の高周波化は好適な手段とはならない。
【０００９】
また、前述したＤＣ−ＤＣコンバータは、トランスＴｒの図示左側に設けられた変換回路部１を一次側とし、トランスＴｒの図示右側に設けられた整流回路２を二次側とすることにより、直流電源Ｅの放電により負荷に電力を一次側から二次側へ供給するものである。そのため、直流電源Ｅが放電だけでなく充電も可能な鉛電池などの二次電池である場合、一次側から二次側への電力変換だけでなく、直流電源Ｅを充電するための二次側から一次側への電力変換も存在するが、前記ＤＣ−ＤＣコンバータでは、一次側から二次側へ電力変換することしかできないため、二次側から一次側へ電力変換する用途に対応することが困難であった。
【００１０】
そこで、本発明は前記問題点に鑑みて提案されたもので、その目的とするところは、スイッチング損失の低減化を図り、一次側から二次側への電力変換だけでなく、二次側から一次側への電力変換も可能にする双方向ＤＣ−ＤＣコンバータを提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するための技術的手段として、本発明は、フルブリッジ接続された二対の還流ダイオード付きスイッチング素子からなる第一の変換回路部をｎ群並列に接続し、かつ、フルブリッジ接続された二対の還流ダイオード付きスイッチング素子からなる第二の変換回路部をｎ群並列に接続すると共に、第一の変換回路部と第二の変換回路部とをトランスを介してそれぞれ接続し、第一の変換回路部とトランスとの間および第二の変換回路部とトランスとの間に直列コンデンサをそれぞれ介挿させ、第一の変換回路部または第二の変換回路部のうち、入力側となるいずれか一方の変換回路部では、ｎ群の各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を１／３ｎ周期ずらすと共に、ｎ群の各変換回路部間で対応するスイッチング素子のスイッチング位相を１／２ｎ周期ずらすタイミングでインバータ動作させ、かつ、出力側となる他方の変換回路部では、還流ダイオードにより整流動作させることを特徴とする。
【００１２】
まず第一に、本発明では、ｎ群の変換回路部において、各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を１／３ｎ周期ずらすと共に、前記各変換回路部間で対応するスイッチング素子のスイッチング位相を１／２ｎ周期ずらすことにより、転流によりスイッチング素子にスイッチング電流が流れながらスイッチング電圧が印加される状態がなくなるのでスイッチング損失が発生することはない。なお、スイッチング素子として、ＭＯＳ−ＦＥＴ以外に、バイポーラトランジスタやＩＧＢＴにも適用可能である。
【００１３】
第二に、本発明では、フルブリッジ接続された二対の還流ダイオード付きスイッチング素子からなる第一の変換回路部と第二の変換回路部をトランスを介して接続したことにより、第一の変換回路部と第二の変換回路部が還流ダイオード付きスイッチング素子からなる同一回路構成を具備することから、第一の変換回路部または第二の変換回路部のうち、入力側となるいずれか一方の変換回路部をインバータ動作させ、かつ、出力側となる他方の変換回路部を還流ダイオードにより整流動作させることにより、第一の変換回路部から第二の変換回路への電力変換と、第二の変換回路部から第一の変換回路部への電力変換の両方が可能となり、双方向の電力変換が実現できる。
【００１４】
また、前記変換回路部とトランスとの間に直列コンデンサを挿入接続したことにより、変換回路部の出力電圧の平坦部にドループ（傾き）をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして前述した転流動作を確実に行うことができる。
【００１５】
さらに、本発明は、前記第一の変換回路部と第二の変換回路部に異常検出手段をそれぞれ設け、その異常検出手段からの検出信号に基づいてスイッチング素子をオフするゲートブロック信号を第一の変換回路部と第二の変換回路部に選択的に出力する異常判定回路を具備した構成とすることが望ましい。
【００１６】
このようにすれば、第一の変換回路部または第二の変換回路部に、過電圧や過電流、過剰温度などの異常が発生した場合でも、その異常事態を異常検出手段により検出して異常判定回路から出力されるゲートブロック信号により第一の変換回路部または第二の変換回路部を停止させることができ、装置の自己保護機能を発揮させることができる。
【００１７】
【発明の実施の形態】
図１は本発明の実施形態におけるＤＣ−ＤＣコンバータの回路図である。この実施形態のＤＣ−ＤＣコンバータは、同一回路構成からなる第一の変換回路部１１，１２と第二の変換回路部２１，２２とからなる。つまり、第一の変換回路部１１，１２は、二対のスイッチング素子Ｑ１１，Ｑ１４とＱ１２，Ｑ１３およびＱ１５，Ｑ１８とＱ１６，Ｑ１７（例えば、ＭＯＳ−ＦＥＴ、バイポーラトランジスタやＩＧＢＴ）をフルブリッジ接続したものであり、また、第二の変換回路部２１，２２は、二対のスイッチング素子Ｑ２１，Ｑ２４とＱ２２，Ｑ２３およびＱ２５，Ｑ２８とＱ２６，Ｑ２７（例えば、ＭＯＳ−ＦＥＴ、バイポーラトランジスタやＩＧＢＴ）をフルブリッジ接続したものである。
【００１８】
これら第一の変換回路部１１，１２と第二の変換回路部２１，２２のすべてのスイッチング素子Ｑ１１〜Ｑ１８，Ｑ２１〜Ｑ２８は、逆並列ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：以下、還流ダイオードＤ１１〜Ｄ１８，Ｄ２１〜Ｄ２８と称す）を具備する。この還流ダイオードＤ１１〜Ｄ１８，Ｄ２１〜Ｄ２８は、例えばＭＯＳ−ＦＥＴに逆並列で構造上等価的に存在する素子である。
【００１９】
このＤＣ−ＤＣコンバータでは、ｎ群、例えば二群からなる第一の変換回路部１１と１２を、直流電源、例えば充放電可能な鉛電池などの二次電池Ｅｄに対して並列接続すると共に、第一の変換回路部１１，１２と二次電池Ｅｄとの間に第一のＬＣ平滑回路部１３と第一のスイッチＳｄを挿入接続する。前記第一の変換回路部１１，１２に対してｎ群、例えば二群からなる第二の変換回路部２１と２２を二つのトランスＴｒ１，Ｔｒ２を介して並列接続する。この第二の変換回路部２１，２２には前記第一の変換回路部１１，１２と同様、第二のＬＣ平滑回路部２３と第二のスイッチＳｏを接続する。
【００２０】
また、第一の変換回路部１１，１２とトランスＴｒ１，Ｔｒ２との間には第一の直列コンデンサＣ１１，Ｃ１２が挿入接続され、同様に、第二の変換回路部２１，２２とトランスＴｒ１，Ｔｒ２との間にも第二の直列コンデンサＣ２１，Ｃ２２が挿入接続されている。なお、図１では、第二の変換回路部２１，２２に直流電源Ｅｏを接続した構成を示しているが、この直流電源Ｅｏは、第二の変換回路部２１，２２の端子間に直流電圧Ｖｏが現出することにより等価的に表したもの、あるいは充放電可能な二次電池など（例えば鉛電池）のいずれかである。
【００２１】
このＤＣ−ＤＣコンバータにおいて、まず第一に、第一の変換回路部１１，１２から第二の変換回路２１，２２への電力変換による二次電池Ｅｄの放電を説明する。この時、第一のスイッチＳｄをオンすると共に第二のスイッチＳｏをオフすることにより、第一の変換回路部１１，１２を入力側としてスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８にゲート信号Ｖｇｓ１１〜Ｖｇｓ１４，Ｖｇｓ１５〜Ｖｇｓ１８を付与することでインバータ動作させ、かつ、第二の変換回路部２１，２２を出力側としてスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８にゲート信号Ｖｇｓ２１〜Ｖｇｓ２４，Ｖｇｓ２５〜Ｖｇｓ２８を付与しないことで還流ダイオードＤ１１〜Ｄ１４，Ｄ１５〜Ｄ１８により整流動作させる。
【００２２】
図２はそのＤＣ−ＤＣコンバータの各スイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８をオンオフさせるゲート信号Ｖｇｓ１１〜Ｖｇｓ１４，Ｖｇｓ１５〜Ｖｇｓ１８のタイミングチャートを示す。図２で示すように第一の変換回路部１１，１２のスイッチング素子Ｑ１１，Ｑ１４とＱ１２，Ｑ１３およびＱ１５，Ｑ１８とＱ１６，Ｑ１７を交互にオンオフさせて交流波形出力を得る。この第一の変換回路部１１，１２の交流波形出力をトランスＴｒ１，Ｔｒ２を介して第二の変換回路部２１，２２の還流ダイオードＤ２１〜Ｄ２４，Ｄ２５〜Ｄ２８により整流すると共に第二のＬＣ平滑回路部２３により平滑することにより、二次電池Ｅｄの放電による所望の直流電圧Ｖｏを生成する。
【００２３】
二群からなる第一の変換回路部１１，１２では、図２のタイミングチャートで示すように一方の変換回路部１１で対をなすスイッチング素子Ｑ１１，Ｑ１４のうち、一方のスイッチング素子Ｑ１１（スイッチング素子Ｑ１２はスイッチング素子Ｑ１１の反転）に対して他方のスイッチング素子Ｑ１４（スイッチング素子Ｑ１３はスイッチング素子Ｑ１４の反転）のスイッチング位相を１／３ｎ周期、この実施形態の場合では１／６周期遅らせる。また、変換回路部１１と１２間で対応するスイッチング素子Ｑ１１，Ｑ１５について、他方の変換回路部１２のスイッチング素子Ｑ１５（スイッチング素子Ｑ１６はスイッチング素子Ｑ１５の反転）のスイッチング位相をスイッチング素子Ｑ１１に対して１／２ｎ周期、この実施形態の場合では１／４周期遅らせる。さらに、他方の変換回路部１２で対をなすスイッチング素子Ｑ１５，Ｑ１８のうち、一方のスイッチング素子Ｑ１５（スイッチング素子Ｑ１６はスイッチング素子Ｑ１５の反転）に対して他方のスイッチング素子Ｑ１８（スイッチング素子Ｑ１７はスイッチング素子Ｑ１８の反転）のスイッチング位相を１／６周期遅らせる。
【００２４】
図３は第二の変換回路部２１，２２のそれぞれの出力電圧Ｖ１，Ｖ２、トランスＴｒ１，Ｔｒ２の一次側電圧、各スイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８のドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄの波形図である。第一の変換回路部１１，１２のスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８は、図３に示すようなドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄでもってスイッチング動作する（図４の表参照）。ここで、図４の表は、各スイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８の電流値の変化・推移を示す。負荷に一定電力を供給、つまり定電圧出力のもとで一定電流を供給するため、スイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８からの出力電流の合計は、いずれのタイミングにおいても電流値１ｐｕとなる。すなわち、いずれかのタイミングで一方の変換回路部１１のスイッチング素子Ｑ１１〜Ｑ１４からの出力電流が０→１ｐｕに変化していれば、他方の変換回路部１２のスイッチング素子Ｑ１５〜Ｑ１８からの出力電流は１→０ｐｕに変化している。また、別のタイミングで一方の変換回路部１１のスイッチング素子Ｑ１１〜Ｑ１４からの出力電流が１ｐｕであれば、他方の変換回路部１２のスイッチング素子Ｑ１５〜Ｑ１８からの出力電流は０ｐｕである。
【００２５】
なお、区間ｔ１〜ｔ８は、０＜ｔ１≦１／４・Ｔ、０≦ｔ２＜１／４・Ｔ、０＜ｔ３≦１／４・Ｔ、０≦ｔ４＜１／４・Ｔ、０＜ｔ５≦１／４・Ｔ、０≦ｔ６＜１／４・Ｔ、０＜ｔ７≦１／４・Ｔ、０≦ｔ８＜１／４・Ｔの条件の範囲内で自由に変更可能である。この８つの条件はｏｒ条件であるが、ｔ１＋ｔ２＋ｔ３＋ｔ４＋ｔ５＋ｔ６＋ｔ７＋ｔ８＝Ｔを満たすことが必要である。電流が増減する区間ｔ１，ｔ３，ｔ５，ｔ７は回路定数により波形が異なるので、実際上、スイッチング損失が発生しない範囲に限られる。
【００２６】
各スイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８のスイッチング動作により、トランスＴｒ１，Ｔｒ２の一次側電圧（図３の最上段から二番目）にトランスＴｒ１，Ｔｒ２の変成比をかけてその絶対値をとったもの、つまり、一次側電圧の波形を零点で折り返したもの（図３の最上段）が、トランスＴｒ１，Ｔｒ２の二次側電圧を第二の変換回路部２１，２２の還流ダイオードＤ２１〜Ｄ２４，Ｄ２５〜Ｄ２８により整流した出力電圧Ｖ１，Ｖ２として得られる。この第二の変換回路部２１，２２の出力電圧Ｖ１，Ｖ２を転流により最も電圧値の高いところでトレースすることにより直流電圧Ｖｏが生成される。この転流は、図３の矢印で示すタイミングでもって、スイッチング素子Ｑ１１，Ｑ１４→スイッチング素子Ｑ１５，Ｑ１８→スイッチング素子Ｑ１２，Ｑ１３→スイッチング素子Ｑ１６，Ｑ１７→スイッチング素子Ｑ１１，Ｑ１４の順で繰り返し行われる。
【００２７】
これらスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８を前述したスイッチング位相をずらしたタイミングでオンオフさせることにより、第二の変換回路部２１，２２の出力電圧Ｖ１，Ｖ２は、転流によりスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８にドレイン電流Ｉｄが流れながらドレイン−ソース間電圧Ｖｄｓが印加される状態がなくなるのでスイッチング損失が発生することはない。また、転流のタイミングを決定するのは、転流のトリガとなっているスイッチング素子Ｑ１３，Ｑ１４，Ｑ１７，Ｑ１８であるが、これらのスイッチング素子Ｑ１３，Ｑ１４，Ｑ１７，Ｑ１８は、ゲート信号が付与されてターンオンしてもドレイン電流ＩｄがトランスＴｒ１，Ｔｒ２の漏れリアクタンスのために転流後瞬時にピーク電流に達するのではなく、電流の立ち上がりが抑制されることから、ターンオンスイッチング損失が発生することはない。
【００２８】
また、第一の変換回路部１１，１２とトランスＴｒ１，Ｔｒ２との間に直列コンデンサＣ１１，Ｃ１２を挿入接続したことにより、この直列コンデンサＣ１１，Ｃ１２とトランスＴｒ１，Ｔｒ２の漏れリアクタンスによって構成される微分回路でもって、第一の変換回路部１１，１２の出力電圧の平坦部にドループ（傾き）をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして転流動作を確実に行う。さらに、スイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８の個体差によるオン抵抗やスイッチング速度のばらつきによって含まれる直流成分をカットしてトランスＴｒ１，Ｔｒ２の直流偏励磁を防止することも可能である。
【００２９】
このＤＣ−ＤＣコンバータは、第一の変換回路部１１，１２と第二の変換回路部２１，２２とが還流ダイオードＤ１１〜Ｄ１８，Ｄ２１〜Ｄ２８付きスイッチング素子Ｑ１１〜Ｑ１８，Ｑ２１〜Ｑ２８からなる同一回路構成を具備することから、第二の変換回路部２１，２２から第一の変換回路部１１，１２への電力変換により二次電池Ｅｄの充電が可能である。この時、第二のスイッチＳｏをオンすると共に第一のスイッチＳｄをオフすることにより、第二の変換回路部２１，２２を入力側としてスイッチング素子Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８にゲート信号Ｖｇｓ２１〜Ｖｇｓ２４，Ｖｇｓ２５〜Ｖｇｓ２８を付与することでインバータ動作させ、かつ、第一の変換回路部１１，１２を出力側としてスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８にゲート信号Ｖｇｓ１１〜Ｖｇｓ１４，Ｖｇｓ１５〜Ｖｇｓ１８を付与しないことで還流ダイオードＤ１１〜Ｄ１４，Ｄ１５〜Ｄ１８により整流動作させる。
【００３０】
つまり、図２のタイミングチャートで示すように第二の変換回路部２１，２２のスイッチング素子Ｑ２１，Ｑ２４とＱ２２，Ｑ２３およびＱ２５，Ｑ２８とＱ２６，Ｑ２７を交互にオンオフさせて交流波形出力を得る。この第二の変換回路部２１，２２の交流波形出力をトランスＴｒ１，Ｔｒ２を介して第一の変換回路部１１，１２の還流ダイオードＤ１１〜Ｄ１４，Ｄ１５〜Ｄ１８により整流すると共に第一のＬＣ平滑回路部１３により平滑することにより、直流電源Ｅｏと等価な直流電源Ｖｏに基づいて所望の直流電圧Ｖｄを生成して二次電池Ｅｄを充電する。
【００３１】
二群からなる第二の変換回路部２１，２２では、第一の変換回路部１１，１２から第二の変換回路部２１，２２への電力変換で説明した第一の変換回路部１１，１２と同様、図２のタイミングチャートに示すようにスイッチング素子Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８を前述したようにスイッチング位相をずらしたタイミングでオンオフさせる。これらスイッチング素子Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８の位相の相関関係は、第一の変換回路部１１，１２から第二の変換回路部２１，２２への電力変換時におけるスイッチング素子Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８と同一であるが、第一の変換回路部１１，１２と第二の変換回路部２１，２２が同時にスイッチング動作するわけではないので、そのスイッチング周波数は同一周波数である必要はない。
【００３２】
これら第二の変換回路部２１，２２のスイッチング素子Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８は、前述した第一の変換回路部１１，１２から第二の変換回路部２１，２２への電力変換時における第一の変換回路部１１，１２と同様、図３に示すようなドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄでもってスイッチング動作する（図４の表参照）ことにより、第一の変換回路部１１，１２の還流ダイオードＤ２１〜Ｄ２４，Ｄ２５〜Ｄ２８により整流した結果として得られた出力電圧Ｖ１，Ｖ２を転流により最も電圧値の高いところでトレースすることにより直流電圧Ｖｄが生成される。
【００３３】
これにより、第二の変換回路部２１，２２の出力電圧Ｖ１，Ｖ２は、転流によりスイッチング素子Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８にドレイン電流Ｉｄが流れながらドレイン−ソース間電圧Ｖｄｓが印加される状態がなくなるのでスイッチング損失が発生することはない。また、転流のタイミングを決定するのは、転流のトリガとなっているスイッチング素子Ｑ２３，Ｑ２４，Ｑ２７，Ｑ２８であるが、これらのスイッチング素子Ｑ２３，Ｑ２４，Ｑ２７，Ｑ２８は、ゲート信号が付与されてターンオンしてもドレイン電流ＩｄがトランスＴｒ１，Ｔｒ２の漏れリアクタンスのために転流後瞬時にピーク電流に達するのではなく、電流の立ち上がりが抑制されることから、ターンオンスイッチング損失が発生することはない。
【００３４】
また、第二の変換回路部２１，２２とトランスＴｒ１，Ｔｒ２との間に直列コンデンサＣ２１，Ｃ２２を挿入接続したことにより、第二の変換回路部２１，２２の出力電圧の平坦部にドループ（傾き）をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして転流動作を確実に行う。さらに、スイッチング素子Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８の個体差によるオン抵抗やスイッチング速度のばらつきによって含まれる直流成分をカットしてトランスＴｒ１，Ｔｒ２の直流偏励磁を防止することも可能である。
【００３５】
なお、図１の実施形態で第一の変換回路部１１，１２とトランスＴｒ１，Ｔｒ２との間に挿入接続した直列コンデンサＣ１１，Ｃ１２、および第二の変換回路部２１，２２とトランスＴｒ１，Ｔｒ２との間に挿入接続した直列コンデンサＣ２１，Ｃ２２を二分割して、図５の実施形態のように直列コンデンサＣ１１ａとＣ１１ｂ，Ｃ１２ａとＣ１２ｂを第一の変換回路部１１，１２とトランスＴｒ１，Ｔｒ２との間に挿入接続し、かつ、直列コンデンサＣ２１ａとＣ２１ｂ，Ｃ２２ａとＣ２２ｂを第二の変換回路部２１，２２とトランスＴｒ１，Ｔｒ２との間に挿入接続するように構成してもよい。
【００３６】
図６は図１の実施形態に保護機能を付加した応用例を示す。なお、この応用例は図２に示す実施形態にも適用可能であるのは勿論である。図６に示すＤＣ−ＤＣコンバータは、第一の変換回路部１１，１２の直流電源Ｅｄ側に異常検出手段である電圧検出部１４と電流検出部１５を設けると共に、第二の変換回路部２１，２２の直流電源Ｅｏ側に電圧検出部２４と電流検出部２５を設ける。また、第一の変換回路部１１，１２と第二の変換回路部２１，２２の過熱を検出するための異常検出手段である温度センサ３１を配設する。これら電圧検出部１４，２４、電流検出部１５，２５および温度センサ３１により検出信号に基づいてスイッチング素子Ｑ１１〜Ｑ１８，Ｑ２１〜Ｑ２８を駆動するためのゲート信号Ｖｇｓ１１〜Ｖｇｓ１８，Ｖｇｓ２１〜Ｖｇｓ２８をブロックするゲートブロック信号を出力する異常判定回路４１を具備する。
【００３７】
このＤＣ−ＤＣコンバータでは、第一の変換回路部１１，１２から第二の変換回路部２１，２２への電力変換時、または第二の変換回路部２１，２２から第一の変換回路部１１，１２への電力変換時に、第一の変換回路部１１，１２および第二の変換回路部２１，２２の入出力電圧（入出力電流）を電圧検出部１４，２４（電流検出部１５，２５）により検出し、その検出信号に基づいて異常判定回路４１では、入出力電圧（入出力電流）が予め設定された所定の許容値を超えた場合、ゲートブロック信号を、インバータ動作中に過電圧（過電流）などの異常電圧（異常電流）が発生した第一の変換回路部１１，１２または第二の変換回路部２１，２２へ出力し、そのスイッチング素子をオフすることにより第一の変換回路部１１，１２または第二の変換回路部２１，２２のインバータ動作を停止させる。なお、ゲートブロック信号により第一の変換回路部１１，１２または第二の変換回路部２１，２２を停止させると共に、必要であれば、入力側または出力側の遮断器１６，２６を開放すればよい。
【００３８】
また、第一の変換回路部１１，１２および第二の変換回路部２１，２２を構成する還流ダイオードＤ１１〜Ｄ１８，Ｄ２１〜Ｄ２８付きスイッチング素子Ｑ１１〜Ｑ１８，Ｑ２１〜Ｑ２８などの温度を温度センサ３１により検出し、その検出信号に基づいて異常判定回路４１では、その温度が予め設定された所定の許容値を超えた場合、ゲートブロック信号を、インバータ動作中に過剰温度などの異常温度が発生した第一の変換回路部１１，１２または第二の変換回路部２１，２２へ出力し、そのスイッチング素子をオフすることにより第一の変換回路部１１，１２または第二の変換回路部２１，２２のインバータ動作を停止させる。なお、ゲートブロック信号により第一の変換回路部１１，１２または第二の変換回路部２１，２２を停止させると共に、必要であれば、入力側または出力側の遮断器１６，２６を開放すればよい。
【００３９】
【発明の効果】
本発明によれば、ｎ群の変換回路部において、各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を１／３ｎ周期ずらすと共に、前記各変換回路部間で対応するスイッチング素子のスイッチング位相を１／２ｎ周期ずらすことにより、転流によりスイッチング素子にスイッチング電流が流れながらスイッチング電圧が印加される状態がなくなるのでスイッチング損失が発生することはない。
【００４０】
また、本発明によれば、フルブリッジ接続された二対の還流ダイオード付きスイッチング素子からなる第一の変換回路部と第二の変換回路部をトランスを介して接続したことにより、第一の変換回路部と第二の変換回路部が還流ダイオード付きスイッチング素子からなる同一回路構成を具備することから、第一の変換回路部または第二の変換回路部のうち、入力側となるいずれか一方の変換回路部をインバータ動作させ、かつ、出力側となる他方の変換回路部を還流ダイオードにより整流動作させることにより、第一の変換回路部から第二の変換回路への電力変換と、第二の変換回路部から第一の変換回路部への電力変換の両方が可能となり、双方向の電力変換が実現できる。
【００４１】
従って、スイッチング損失の低減化を図り、一次側から二次側への電力変換だけでなく、二次側から一次側への電力変換も可能にする高効率のＤＣ−ＤＣコンバータを提供することができる。
【００４２】
さらに、前記第一の変換回路部と第二の変換回路部に異常検出手段をそれぞれ設け、その異常検出手段からの検出信号に基づいてスイッチング素子をオフするゲートブロック信号を第一の変換回路部と第二の変換回路部に選択的に出力する異常判定回路を具備した構成とすれば、装置の自己保護機能を発揮させることができて装置の安全性や信頼性も向上する。
【図面の簡単な説明】
【図１】本発明の実施形態における双方向ＤＣ−ＤＣコンバータの回路図である。
【図２】図１のＤＣ−ＤＣコンバータの各スイッチング素子をオンオフさせるゲート信号のタイミングチャートである。
【図３】図１の整流動作時の第一または第二の変換回路部の出力電圧、トランスの一次側電圧、各スイッチング素子のドレイン−ソース間電圧およびドレイン電流の波形図である。
【図４】図３のトランスの一次側電圧波形の１周期における各スイッチング素子のオンオフ状態を示す表である。
【図５】本発明の他の実施形態を示すＤＣ−ＤＣコンバータを示す回路図である。
【図６】図１のＤＣ−ＤＣコンバータに保護機能を付加した応用例を示す回路図である。
【図７】ＤＣ−ＤＣコンバータの従来例を示す回路図である。
【図８】図７のＤＣ−ＤＣコンバータの各スイッチング素子をオンオフさせるゲート信号のタイミングチャートである。
【図９】図７の各スイッチング素子のドレイン−ソース間電圧およびドレイン電流の波形図である。
【図１０】（ａ）は図９に示すスイッチング素子のドレイン−ソース間電圧及びドレイン電流の各波形を示す模式図、（ｂ）はターンオン時とターンオフ時のスイッチング損失を示す模式図である。
【符号の説明】
１１，１２ 第一の変換回路部
２１，２２ 第二の変換回路部
１４，２４ 異常検出手段（電圧検出部）
１５，２５ 異常検出手段（電流検出部）
３１ 異常検出手段（温度センサ）
４１ 異常判定回路
Ｃ１１，Ｃ１２ 直列コンデンサ
Ｃ２１，Ｃ２２ 直列コンデンサ
Ｔｒ１，Ｔｒ２ トランス
Ｄ１１〜Ｄ１４，Ｄ１５〜Ｄ１８ 還流ダイオード
Ｄ２１〜Ｄ２４，Ｄ２５〜Ｄ２８ 還流ダイオード
Ｑ１１〜Ｑ１４，Ｑ１５〜Ｑ１８ スイッチング素子
Ｑ２１〜Ｑ２４，Ｑ２５〜Ｑ２８ スイッチング素子
Claims (2)
- フルブリッジ接続された二対の還流ダイオード付きスイッチング素子からなる第一の変換回路部をｎ群並列に接続し、かつ、フルブリッジ接続された二対の還流ダイオード付きスイッチング素子からなる第二の変換回路部をｎ群並列に接続すると共に、第一の変換回路部と第二の変換回路部とをトランスを介してそれぞれ接続し、第一の変換回路部とトランスとの間および第二の変換回路部とトランスとの間に直列コンデンサをそれぞれ介挿させ、第一の変換回路部または第二の変換回路部のうち、入力側となるいずれか一方の変換回路部では、ｎ群の各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を１／３ｎ周期ずらすと共に、ｎ群の各変換回路部間で対応するスイッチング素子のスイッチング位相を１／２ｎ周期ずらすタイミングでインバータ動作させ、かつ、出力側となる他方の変換回路部では、還流ダイオードにより整流動作させることを特徴とする双方向ＤＣ−ＤＣコンバータ。
- 前記第一の変換回路部と第二の変換回路部に異常検出手段をそれぞれ設け、その異常検出手段からの検出信号に基づいてスイッチング素子をオフするゲートブロック信号を第一の変換回路部と第二の変換回路部に選択的に出力する異常判定回路を具備したことを特徴とする請求項１に記載の双方向ＤＣ−ＤＣコンバータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001305490A JP3555137B2 (ja) | 2001-10-01 | 2001-10-01 | 双方向ｄｃ−ｄｃコンバータ |
| CA002369060A CA2369060C (en) | 2001-01-24 | 2002-01-22 | Dc-dc-converter and bi-directional dc-dc converter and method of controlling the same |
| US10/052,414 US6574125B2 (en) | 2001-01-24 | 2002-01-23 | DC-DC converter and bi-directional DC-DC converter and method of controlling the same |
| EP02001712A EP1227571A3 (en) | 2001-01-24 | 2002-01-24 | DC-DC converter and bi-directional DC-DC converter and method of controlling the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001305490A JP3555137B2 (ja) | 2001-10-01 | 2001-10-01 | 双方向ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003111413A JP2003111413A (ja) | 2003-04-11 |
| JP3555137B2 true JP3555137B2 (ja) | 2004-08-18 |
Family
ID=19125271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001305490A Expired - Fee Related JP3555137B2 (ja) | 2001-01-24 | 2001-10-01 | 双方向ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3555137B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4542844B2 (ja) * | 2003-07-16 | 2010-09-15 | 株式会社日本自動車部品総合研究所 | ２トランス型ｄｃ−ｄｃコンバータ |
| JP4266951B2 (ja) | 2005-03-31 | 2009-05-27 | Ｔｄｋ株式会社 | 磁気素子および電源装置 |
| JP4487199B2 (ja) | 2005-05-27 | 2010-06-23 | Ｔｄｋ株式会社 | スイッチング電源装置 |
| JP4719567B2 (ja) * | 2005-12-21 | 2011-07-06 | 日立オートモティブシステムズ株式会社 | 双方向ｄｃ−ｄｃコンバータおよびその制御方法 |
| JP5210824B2 (ja) * | 2008-11-21 | 2013-06-12 | 新電元工業株式会社 | 双方向ｄｃ／ｄｃコンバータ |
| KR20110110783A (ko) | 2009-01-29 | 2011-10-07 | 브루사 일렉트로닉 아게 | 단상과 3상 동작을 위한 컨버터, ｄｃ 전압원 및 배터리충전기 |
| JP5642356B2 (ja) * | 2009-04-02 | 2014-12-17 | 株式会社日本自動車部品総合研究所 | 電力変換システム |
| KR20120048572A (ko) | 2009-06-24 | 2012-05-15 | 브루사 일렉트로닉 아게 | 자동차 배전용 회로장치 |
| JP5402573B2 (ja) * | 2009-11-27 | 2014-01-29 | Ｔｄｋ株式会社 | スイッチング電源装置 |
| EP2589136B1 (en) | 2010-06-29 | 2018-03-21 | Brusa Elektronik AG | Voltage converter |
| FR2987190B1 (fr) * | 2012-02-22 | 2014-06-27 | Inst Polytechnique Grenoble | Convertisseur de tension |
| JP5783195B2 (ja) * | 2013-02-18 | 2015-09-24 | トヨタ自動車株式会社 | 電源装置及び制御方法 |
| JP5935789B2 (ja) * | 2013-12-24 | 2016-06-15 | トヨタ自動車株式会社 | 電力変換装置及び電力変換方法 |
| JP5943952B2 (ja) * | 2014-03-26 | 2016-07-05 | 株式会社豊田中央研究所 | 電源システム |
| DE102018221195A1 (de) * | 2018-12-07 | 2020-06-10 | Robert Bosch Gmbh | Bidirektionaler DC/DC-Wandler und Verfahren zum Betreiben des DC/DC Wandlers |
-
2001
- 2001-10-01 JP JP2001305490A patent/JP3555137B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003111413A (ja) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6574125B2 (en) | DC-DC converter and bi-directional DC-DC converter and method of controlling the same | |
| JP3555137B2 (ja) | 双方向ｄｃ−ｄｃコンバータ | |
| Zhang et al. | High-power density design of a soft-switching high-power bidirectional dc–dc converter | |
| US8036008B2 (en) | DC/DC power converting apparatus | |
| US10819222B2 (en) | Circuitry for power factor correction and methods of operation | |
| US7778048B2 (en) | Switching power supply apparatus | |
| JP5428480B2 (ja) | 電力変換装置 | |
| US9166498B2 (en) | Power converter with non-symmetrical totem pole rectifier and current-shaping branch circuits | |
| US20100220500A1 (en) | Power converter and method for controlling power converter | |
| US20110090725A1 (en) | Systems and Methods of Synchronous Rectifier Control | |
| KR20130063809A (ko) | 공진 및 ｐｆｃ 제어 통합 ｉｃ, 및 파워 컨버터 | |
| US6856521B1 (en) | Pulse width modulation soft-switching control | |
| Ghodke et al. | ZVZCS, dual, two-transistor forward DC-DC converter with peak voltage of Vin/2, high input and high power application | |
| JP2002238257A (ja) | 共振型ｄｃ−ｄｃコンバータの制御方法 | |
| JP3681596B2 (ja) | 直流電源装置 | |
| US20170331385A1 (en) | Dc/dc converter | |
| US10917004B2 (en) | Snubber circuit and power conversion system using same | |
| JP2010178501A (ja) | 電力変換装置 | |
| US11770093B2 (en) | AC chopping circuit and associated single-phase AC motor driving system | |
| WO2017090118A1 (ja) | 電力変換装置および鉄道車両 | |
| KR100911541B1 (ko) | 연료전지 차량용 양방향 3상 ｐｗｍ ｄｃ-ｄｃ 컨버터 | |
| KR101276582B1 (ko) | 전원 공급 회로를 가지는 인버터 장치 | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| KR101946369B1 (ko) | 전력 변환 장치 및 이를 포함하는 공기 조화기 | |
| KR101024307B1 (ko) | 직류/직류 변환 컨버터 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040318 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040318 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |