JP2003111413A - 双方向ｄｃ−ｄｃコンバータ - Google Patents
双方向ｄｃ−ｄｃコンバータInfo
- Publication number
- JP2003111413A JP2003111413A JP2001305490A JP2001305490A JP2003111413A JP 2003111413 A JP2003111413 A JP 2003111413A JP 2001305490 A JP2001305490 A JP 2001305490A JP 2001305490 A JP2001305490 A JP 2001305490A JP 2003111413 A JP2003111413 A JP 2003111413A
- Authority
- JP
- Japan
- Prior art keywords
- conversion circuit
- switching
- circuit unit
- switching element
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 スイッチング損失の低減化を図り、一次側か
ら二次側への電力変換と二次側から一次側への電力変換
との双方向変換を可能にすることにある。 【解決手段】 フルブリッジ接続の還流ダイオードＤ11
〜Ｄ18，Ｄ21〜Ｄ28付きスイッチング素子Ｑ11〜Ｑ18，
Ｑ21〜Ｑ28からなる第一、第二の変換回路部１１と１
２，２１と２２を並列に接続し、第一と第二の変換回路
部１１，１２と２１，２２をトランスＴｒ1，Ｔｒ2を介
して接続し、第一または第二の変換回路部１１，１２，
２１，２２のうちいずれか一方を入力側として、各変換
回路部で対をなすスイッチング素子のうち、一方のスイ
ッチング素子に対して他方のスイッチング素子のスイッ
チング位相を１／６周期ずらし、各変換回路部間で対応
するスイッチング素子のスイッチング位相を１／４周期
ずらすタイミングでインバータ動作させ、かつ、他方を
出力側として、還流ダイオードにより整流動作させる。
ら二次側への電力変換と二次側から一次側への電力変換
との双方向変換を可能にすることにある。 【解決手段】 フルブリッジ接続の還流ダイオードＤ11
〜Ｄ18，Ｄ21〜Ｄ28付きスイッチング素子Ｑ11〜Ｑ18，
Ｑ21〜Ｑ28からなる第一、第二の変換回路部１１と１
２，２１と２２を並列に接続し、第一と第二の変換回路
部１１，１２と２１，２２をトランスＴｒ1，Ｔｒ2を介
して接続し、第一または第二の変換回路部１１，１２，
２１，２２のうちいずれか一方を入力側として、各変換
回路部で対をなすスイッチング素子のうち、一方のスイ
ッチング素子に対して他方のスイッチング素子のスイッ
チング位相を１／６周期ずらし、各変換回路部間で対応
するスイッチング素子のスイッチング位相を１／４周期
ずらすタイミングでインバータ動作させ、かつ、他方を
出力側として、還流ダイオードにより整流動作させる。
Description
【０００１】
【発明の属する技術分野】本発明は双方向ＤＣ−ＤＣコ
ンバータに関し、詳しくは、直流電源回路に使用され、
直流電源の電源電圧を、異なった直流電圧に変換する双
方向ＤＣ−ＤＣコンバータに関する。
ンバータに関し、詳しくは、直流電源回路に使用され、
直流電源の電源電圧を、異なった直流電圧に変換する双
方向ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】例えば、直流電源回路に使用されるＤＣ
−ＤＣコンバータの一例を図７に示し、そのＤＣ−ＤＣ
コンバータの各スイッチング素子Ｑ1〜Ｑ4をオンオフさ
せるゲート信号Ｖｇｓ1〜Ｖｇｓ4のタイミングチャート
を図８に示す。
−ＤＣコンバータの一例を図７に示し、そのＤＣ−ＤＣ
コンバータの各スイッチング素子Ｑ1〜Ｑ4をオンオフさ
せるゲート信号Ｖｇｓ1〜Ｖｇｓ4のタイミングチャート
を図８に示す。
【０００３】図７に示すＤＣ−ＤＣコンバータは、二対
の還流ダイオードＤ1〜Ｄ4付きスイッチング素子Ｑ1〜
Ｑ4（ＭＯＳ−ＦＥＴ）をフルブリッジ構成で直流電源
Ｅに接続した変換回路部１と、その変換回路部１の出力
側に接続されたトランスＴｒと、そのトランスＴｒの二
次側出力に接続され、二対のダイオードＤ5〜Ｄ8からな
る整流回路部２と、その整流回路部２の出力側に接続さ
れたＬＣ平滑回路部３とで構成されている。
の還流ダイオードＤ1〜Ｄ4付きスイッチング素子Ｑ1〜
Ｑ4（ＭＯＳ−ＦＥＴ）をフルブリッジ構成で直流電源
Ｅに接続した変換回路部１と、その変換回路部１の出力
側に接続されたトランスＴｒと、そのトランスＴｒの二
次側出力に接続され、二対のダイオードＤ5〜Ｄ8からな
る整流回路部２と、その整流回路部２の出力側に接続さ
れたＬＣ平滑回路部３とで構成されている。
【０００４】このＤＣ−ＤＣコンバータでは、図８のタ
イミングチャートで示すように変換回路部１のスイッチ
ング素子Ｑ1，Ｑ4とＱ2，Ｑ3を交互にオンオフさせて交
流波形出力を得る。この変換回路部１の交流波形出力を
トランスＴｒにより変成し、そのトランスＴｒの二次側
出力を整流回路部２により整流すると共にＬＣ平滑回路
部３により平滑することにより、所望の直流電圧Ｖｏを
生成する。
イミングチャートで示すように変換回路部１のスイッチ
ング素子Ｑ1，Ｑ4とＱ2，Ｑ3を交互にオンオフさせて交
流波形出力を得る。この変換回路部１の交流波形出力を
トランスＴｒにより変成し、そのトランスＴｒの二次側
出力を整流回路部２により整流すると共にＬＣ平滑回路
部３により平滑することにより、所望の直流電圧Ｖｏを
生成する。
【０００５】
【発明が解決しようとする課題】ところで、前述したＤ
Ｃ−ＤＣコンバータのトランス入力側から負荷側を見る
と、一般的に誘導性負荷（遅れ負荷）に見え、その場
合、スイッチング素子Ｑ1〜Ｑ4の電圧、つまり、ドレイ
ン−ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄは図９に
示すような波形となる。図１０（ａ）は図９に示すスイ
ッチング素子Ｑ1〜Ｑ4のドレイン−ソース間電圧Ｖｄｓ
及びドレイン電流Ｉｄの各波形を模式的に表したもので
あり、同図（ｂ）はターンオン時のスイッチング損失Ｐ
1とターンオフ時のスイッチング損失Ｐ2を示す。
Ｃ−ＤＣコンバータのトランス入力側から負荷側を見る
と、一般的に誘導性負荷（遅れ負荷）に見え、その場
合、スイッチング素子Ｑ1〜Ｑ4の電圧、つまり、ドレイ
ン−ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄは図９に
示すような波形となる。図１０（ａ）は図９に示すスイ
ッチング素子Ｑ1〜Ｑ4のドレイン−ソース間電圧Ｖｄｓ
及びドレイン電流Ｉｄの各波形を模式的に表したもので
あり、同図（ｂ）はターンオン時のスイッチング損失Ｐ
1とターンオフ時のスイッチング損失Ｐ2を示す。
【０００６】スイッチング素子Ｑ1〜Ｑ4（ＭＯＳ−ＦＥ
Ｔ）における損失には、図１０（ｂ）に示すようにスイ
ッチング素子Ｑ1〜Ｑ4のターンオン時に生じるターンオ
ンスイッチング損失Ｐ1と、スイッチング素子Ｑ1〜Ｑ4
のターンオフ時に生じるターンオフスイッチング損失Ｐ
2とがある。スイッチング損失は、スイッチング素子Ｑ1
〜Ｑ4がオンからオフ及びオフからオンに変化する短時
間の過渡状態において、ドレイン電流Ｉｄが流れながら
ドレイン−ソース間電圧Ｖｄｓが印加されることで発生
する。
Ｔ）における損失には、図１０（ｂ）に示すようにスイ
ッチング素子Ｑ1〜Ｑ4のターンオン時に生じるターンオ
ンスイッチング損失Ｐ1と、スイッチング素子Ｑ1〜Ｑ4
のターンオフ時に生じるターンオフスイッチング損失Ｐ
2とがある。スイッチング損失は、スイッチング素子Ｑ1
〜Ｑ4がオンからオフ及びオフからオンに変化する短時
間の過渡状態において、ドレイン電流Ｉｄが流れながら
ドレイン−ソース間電圧Ｖｄｓが印加されることで発生
する。
【０００７】なお、スイッチング損失については、誘導
性負荷（遅れ負荷）の場合、ターンオフスイッチング損
失Ｐ2の方がターンオンスイッチング損失Ｐ1よりも大き
いのが一般的であり、ターンオンスイッチング損失Ｐ1
は、回路定数の設定によっては発生しない場合もある。
性負荷（遅れ負荷）の場合、ターンオフスイッチング損
失Ｐ2の方がターンオンスイッチング損失Ｐ1よりも大き
いのが一般的であり、ターンオンスイッチング損失Ｐ1
は、回路定数の設定によっては発生しない場合もある。
【０００８】このＤＣ−ＤＣコンバータを小型化しよう
とする場合、スイッチング周波数を高周波化すれば、ト
ランスＴｒの小型化が図れることから、スイッチング周
波数の高周波化は有効な手段である。しかしながら、ス
イッチング周波数が高くなると、そのスイッチング周波
数に比例するスイッチング損失も増加することになり、
スイッチング損失を低減するためには、スイッチング周
波数の高周波化は好適な手段とはならない。
とする場合、スイッチング周波数を高周波化すれば、ト
ランスＴｒの小型化が図れることから、スイッチング周
波数の高周波化は有効な手段である。しかしながら、ス
イッチング周波数が高くなると、そのスイッチング周波
数に比例するスイッチング損失も増加することになり、
スイッチング損失を低減するためには、スイッチング周
波数の高周波化は好適な手段とはならない。
【０００９】また、前述したＤＣ−ＤＣコンバータは、
トランスＴｒの図示左側に設けられた変換回路部１を一
次側とし、トランスＴｒの図示右側に設けられた整流回
路２を二次側とすることにより、直流電源Ｅの放電によ
り負荷に電力を一次側から二次側へ供給するものであ
る。そのため、直流電源Ｅが放電だけでなく充電も可能
な鉛電池などの二次電池である場合、一次側から二次側
への電力変換だけでなく、直流電源Ｅを充電するための
二次側から一次側への電力変換も存在するが、前記ＤＣ
−ＤＣコンバータでは、一次側から二次側へ電力変換す
ることしかできないため、二次側から一次側へ電力変換
する用途に対応することが困難であった。
トランスＴｒの図示左側に設けられた変換回路部１を一
次側とし、トランスＴｒの図示右側に設けられた整流回
路２を二次側とすることにより、直流電源Ｅの放電によ
り負荷に電力を一次側から二次側へ供給するものであ
る。そのため、直流電源Ｅが放電だけでなく充電も可能
な鉛電池などの二次電池である場合、一次側から二次側
への電力変換だけでなく、直流電源Ｅを充電するための
二次側から一次側への電力変換も存在するが、前記ＤＣ
−ＤＣコンバータでは、一次側から二次側へ電力変換す
ることしかできないため、二次側から一次側へ電力変換
する用途に対応することが困難であった。
【００１０】そこで、本発明は前記問題点に鑑みて提案
されたもので、その目的とするところは、スイッチング
損失の低減化を図り、一次側から二次側への電力変換だ
けでなく、二次側から一次側への電力変換も可能にする
双方向ＤＣ−ＤＣコンバータを提供することにある。
されたもので、その目的とするところは、スイッチング
損失の低減化を図り、一次側から二次側への電力変換だ
けでなく、二次側から一次側への電力変換も可能にする
双方向ＤＣ−ＤＣコンバータを提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するため
の技術的手段として、本発明は、フルブリッジ接続され
た二対の還流ダイオード付きスイッチング素子からなる
第一の変換回路部をｎ群並列に接続し、かつ、フルブリ
ッジ接続された二対の還流ダイオード付きスイッチング
素子からなる第二の変換回路部をｎ群並列に接続すると
共に、第一の変換回路部と第二の変換回路部とをトラン
スを介してそれぞれ接続し、第一の変換回路部または第
二の変換回路部のうち、入力側となるいずれか一方の変
換回路部では、ｎ群の各変換回路部で対をなすスイッチ
ング素子のうち、一方のスイッチング素子に対して他方
のスイッチング素子のスイッチング位相を１／３ｎ周期
ずらすと共に、ｎ群の各変換回路部間で対応するスイッ
チング素子のスイッチング位相を１／２ｎ周期ずらすタ
イミングでインバータ動作させ、かつ、出力側となる他
方の変換回路部では、還流ダイオードにより整流動作さ
せることを特徴とする。
の技術的手段として、本発明は、フルブリッジ接続され
た二対の還流ダイオード付きスイッチング素子からなる
第一の変換回路部をｎ群並列に接続し、かつ、フルブリ
ッジ接続された二対の還流ダイオード付きスイッチング
素子からなる第二の変換回路部をｎ群並列に接続すると
共に、第一の変換回路部と第二の変換回路部とをトラン
スを介してそれぞれ接続し、第一の変換回路部または第
二の変換回路部のうち、入力側となるいずれか一方の変
換回路部では、ｎ群の各変換回路部で対をなすスイッチ
ング素子のうち、一方のスイッチング素子に対して他方
のスイッチング素子のスイッチング位相を１／３ｎ周期
ずらすと共に、ｎ群の各変換回路部間で対応するスイッ
チング素子のスイッチング位相を１／２ｎ周期ずらすタ
イミングでインバータ動作させ、かつ、出力側となる他
方の変換回路部では、還流ダイオードにより整流動作さ
せることを特徴とする。
【００１２】まず第一に、本発明では、ｎ群の変換回路
部において、各変換回路部で対をなすスイッチング素子
のうち、一方のスイッチング素子に対して他方のスイッ
チング素子のスイッチング位相を１／３ｎ周期ずらすと
共に、前記各変換回路部間で対応するスイッチング素子
のスイッチング位相を１／２ｎ周期ずらすことにより、
転流によりスイッチング素子にスイッチング電流が流れ
ながらスイッチング電圧が印加される状態がなくなるの
でスイッチング損失が発生することはない。なお、スイ
ッチング素子として、ＭＯＳ−ＦＥＴ以外に、バイポー
ラトランジスタやＩＧＢＴにも適用可能である。
部において、各変換回路部で対をなすスイッチング素子
のうち、一方のスイッチング素子に対して他方のスイッ
チング素子のスイッチング位相を１／３ｎ周期ずらすと
共に、前記各変換回路部間で対応するスイッチング素子
のスイッチング位相を１／２ｎ周期ずらすことにより、
転流によりスイッチング素子にスイッチング電流が流れ
ながらスイッチング電圧が印加される状態がなくなるの
でスイッチング損失が発生することはない。なお、スイ
ッチング素子として、ＭＯＳ−ＦＥＴ以外に、バイポー
ラトランジスタやＩＧＢＴにも適用可能である。
【００１３】第二に、本発明では、フルブリッジ接続さ
れた二対の還流ダイオード付きスイッチング素子からな
る第一の変換回路部と第二の変換回路部をトランスを介
して接続したことにより、第一の変換回路部と第二の変
換回路部が還流ダイオード付きスイッチング素子からな
る同一回路構成を具備することから、第一の変換回路部
または第二の変換回路部のうち、入力側となるいずれか
一方の変換回路部をインバータ動作させ、かつ、出力側
となる他方の変換回路部を還流ダイオードにより整流動
作させることにより、第一の変換回路部から第二の変換
回路への電力変換と、第二の変換回路部から第一の変換
回路部への電力変換の両方が可能となり、双方向の電力
変換が実現できる。
れた二対の還流ダイオード付きスイッチング素子からな
る第一の変換回路部と第二の変換回路部をトランスを介
して接続したことにより、第一の変換回路部と第二の変
換回路部が還流ダイオード付きスイッチング素子からな
る同一回路構成を具備することから、第一の変換回路部
または第二の変換回路部のうち、入力側となるいずれか
一方の変換回路部をインバータ動作させ、かつ、出力側
となる他方の変換回路部を還流ダイオードにより整流動
作させることにより、第一の変換回路部から第二の変換
回路への電力変換と、第二の変換回路部から第一の変換
回路部への電力変換の両方が可能となり、双方向の電力
変換が実現できる。
【００１４】また、前記変換回路部とトランスとの間に
直列コンデンサを挿入接続すれば、変換回路部の出力電
圧の平坦部にドループ（傾き）をつけ、立ち上がり部分
の高い電圧波形とすることで、転流タイミング時の前後
で電圧差を大きくして前述した転流動作を確実に行うこ
とができる。
直列コンデンサを挿入接続すれば、変換回路部の出力電
圧の平坦部にドループ（傾き）をつけ、立ち上がり部分
の高い電圧波形とすることで、転流タイミング時の前後
で電圧差を大きくして前述した転流動作を確実に行うこ
とができる。
【００１５】さらに、本発明は、前記第一の変換回路部
と第二の変換回路部に異常検出手段をそれぞれ設け、そ
の異常検出手段からの検出信号に基づいてスイッチング
素子をオフするゲートブロック信号を第一の変換回路部
と第二の変換回路部に選択的に出力する異常判定回路を
具備した構成とすることが望ましい。
と第二の変換回路部に異常検出手段をそれぞれ設け、そ
の異常検出手段からの検出信号に基づいてスイッチング
素子をオフするゲートブロック信号を第一の変換回路部
と第二の変換回路部に選択的に出力する異常判定回路を
具備した構成とすることが望ましい。
【００１６】このようにすれば、第一の変換回路部また
は第二の変換回路部に、過電圧や過電流、過剰温度など
の異常が発生した場合でも、その異常事態を異常検出手
段により検出して異常判定回路から出力されるゲートブ
ロック信号により第一の変換回路部または第二の変換回
路部を停止させることができ、装置の自己保護機能を発
揮させることができる。
は第二の変換回路部に、過電圧や過電流、過剰温度など
の異常が発生した場合でも、その異常事態を異常検出手
段により検出して異常判定回路から出力されるゲートブ
ロック信号により第一の変換回路部または第二の変換回
路部を停止させることができ、装置の自己保護機能を発
揮させることができる。
【００１７】
【発明の実施の形態】図１は本発明の実施形態における
ＤＣ−ＤＣコンバータの回路図である。この実施形態の
ＤＣ−ＤＣコンバータは、同一回路構成からなる第一の
変換回路部１１，１２と第二の変換回路部２１，２２と
からなる。つまり、第一の変換回路部１１，１２は、二
対のスイッチング素子Ｑ11，Ｑ14とＱ12，Ｑ13およびＱ
15，Ｑ 18とＱ16，Ｑ17（例えば、ＭＯＳ−ＦＥＴ、バイ
ポーラトランジスタやＩＧＢＴ）をフルブリッジ接続し
たものであり、また、第二の変換回路部２１，２２は、
二対のスイッチング素子Ｑ21，Ｑ24とＱ22，Ｑ23および
Ｑ25，Ｑ28とＱ26，Ｑ27（例えば、ＭＯＳ−ＦＥＴ、バ
イポーラトランジスタやＩＧＢＴ）をフルブリッジ接続
したものである。
ＤＣ−ＤＣコンバータの回路図である。この実施形態の
ＤＣ−ＤＣコンバータは、同一回路構成からなる第一の
変換回路部１１，１２と第二の変換回路部２１，２２と
からなる。つまり、第一の変換回路部１１，１２は、二
対のスイッチング素子Ｑ11，Ｑ14とＱ12，Ｑ13およびＱ
15，Ｑ 18とＱ16，Ｑ17（例えば、ＭＯＳ−ＦＥＴ、バイ
ポーラトランジスタやＩＧＢＴ）をフルブリッジ接続し
たものであり、また、第二の変換回路部２１，２２は、
二対のスイッチング素子Ｑ21，Ｑ24とＱ22，Ｑ23および
Ｑ25，Ｑ28とＱ26，Ｑ27（例えば、ＭＯＳ−ＦＥＴ、バ
イポーラトランジスタやＩＧＢＴ）をフルブリッジ接続
したものである。
【００１８】これら第一の変換回路部１１，１２と第二
の変換回路部２１，２２のすべてのスイッチング素子Ｑ
11〜Ｑ18，Ｑ21〜Ｑ28は、逆並列ＦＷＤ（Free Wheelin
g Diode：以下、還流ダイオードＤ11〜Ｄ18，Ｄ21〜Ｄ
28と称す）を具備する。この還流ダイオードＤ11〜
Ｄ18，Ｄ21〜Ｄ28は、例えばＭＯＳ−ＦＥＴに逆並列で
構造上等価的に存在する素子である。
の変換回路部２１，２２のすべてのスイッチング素子Ｑ
11〜Ｑ18，Ｑ21〜Ｑ28は、逆並列ＦＷＤ（Free Wheelin
g Diode：以下、還流ダイオードＤ11〜Ｄ18，Ｄ21〜Ｄ
28と称す）を具備する。この還流ダイオードＤ11〜
Ｄ18，Ｄ21〜Ｄ28は、例えばＭＯＳ−ＦＥＴに逆並列で
構造上等価的に存在する素子である。
【００１９】このＤＣ−ＤＣコンバータでは、ｎ群、例
えば二群からなる第一の変換回路部１１と１２を、直流
電源、例えば充放電可能な鉛電池などの二次電池Ｅｄに
対して並列接続すると共に、第一の変換回路部１１，１
２と二次電池Ｅｄとの間に第一のＬＣ平滑回路部１３と
第一のスイッチＳｄを挿入接続する。前記第一の変換回
路部１１，１２に対してｎ群、例えば二群からなる第二
の変換回路部２１と２２を二つのトランスＴｒ1，Ｔｒ2
を介して並列接続する。この第二の変換回路部２１，２
２には前記第一の変換回路部１１，１２と同様、第二の
ＬＣ平滑回路部２３と第二のスイッチＳｏを接続する。
えば二群からなる第一の変換回路部１１と１２を、直流
電源、例えば充放電可能な鉛電池などの二次電池Ｅｄに
対して並列接続すると共に、第一の変換回路部１１，１
２と二次電池Ｅｄとの間に第一のＬＣ平滑回路部１３と
第一のスイッチＳｄを挿入接続する。前記第一の変換回
路部１１，１２に対してｎ群、例えば二群からなる第二
の変換回路部２１と２２を二つのトランスＴｒ1，Ｔｒ2
を介して並列接続する。この第二の変換回路部２１，２
２には前記第一の変換回路部１１，１２と同様、第二の
ＬＣ平滑回路部２３と第二のスイッチＳｏを接続する。
【００２０】また、第一の変換回路部１１，１２とトラ
ンスＴｒ1，Ｔｒ2との間には第一の直列コンデンサ
Ｃ11，Ｃ12が挿入接続され、同様に、第二の変換回路部
２１，２２とトランスＴｒ1，Ｔｒ2との間にも第二の直
列コンデンサＣ21，Ｃ22が挿入接続されている。なお、
図１では、第二の変換回路部２１，２２に直流電源Ｅｏ
を接続した構成を示しているが、この直流電源Ｅｏは、
第二の変換回路部２１，２２の端子間に直流電圧Ｖｏが
現出することにより等価的に表したもの、あるいは充放
電可能な二次電池など（例えば鉛電池）のいずれかであ
る。
ンスＴｒ1，Ｔｒ2との間には第一の直列コンデンサ
Ｃ11，Ｃ12が挿入接続され、同様に、第二の変換回路部
２１，２２とトランスＴｒ1，Ｔｒ2との間にも第二の直
列コンデンサＣ21，Ｃ22が挿入接続されている。なお、
図１では、第二の変換回路部２１，２２に直流電源Ｅｏ
を接続した構成を示しているが、この直流電源Ｅｏは、
第二の変換回路部２１，２２の端子間に直流電圧Ｖｏが
現出することにより等価的に表したもの、あるいは充放
電可能な二次電池など（例えば鉛電池）のいずれかであ
る。
【００２１】このＤＣ−ＤＣコンバータにおいて、まず
第一に、第一の変換回路部１１，１２から第二の変換回
路２１，２２への電力変換による二次電池Ｅｄの放電を
説明する。この時、第一のスイッチＳｄをオンすると共
に第二のスイッチＳｏをオフすることにより、第一の変
換回路部１１，１２を入力側としてスイッチング素子Ｑ
11〜Ｑ14，Ｑ15〜Ｑ18にゲート信号Ｖｇｓ11〜Ｖｇ
ｓ14，Ｖｇｓ15〜Ｖｇｓ18を付与することでインバータ
動作させ、かつ、第二の変換回路部２１，２２を出力側
としてスイッチング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ18にゲー
ト信号Ｖｇｓ21〜Ｖｇｓ24，Ｖｇｓ25〜Ｖｇｓ28を付与
しないことで還流ダイオードＤ11〜Ｄ14，Ｄ 15〜Ｄ18に
より整流動作させる。
第一に、第一の変換回路部１１，１２から第二の変換回
路２１，２２への電力変換による二次電池Ｅｄの放電を
説明する。この時、第一のスイッチＳｄをオンすると共
に第二のスイッチＳｏをオフすることにより、第一の変
換回路部１１，１２を入力側としてスイッチング素子Ｑ
11〜Ｑ14，Ｑ15〜Ｑ18にゲート信号Ｖｇｓ11〜Ｖｇ
ｓ14，Ｖｇｓ15〜Ｖｇｓ18を付与することでインバータ
動作させ、かつ、第二の変換回路部２１，２２を出力側
としてスイッチング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ18にゲー
ト信号Ｖｇｓ21〜Ｖｇｓ24，Ｖｇｓ25〜Ｖｇｓ28を付与
しないことで還流ダイオードＤ11〜Ｄ14，Ｄ 15〜Ｄ18に
より整流動作させる。
【００２２】図２はそのＤＣ−ＤＣコンバータの各スイ
ッチング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ 18をオンオフさせる
ゲート信号Ｖｇｓ11〜Ｖｇｓ14，Ｖｇｓ15〜Ｖｇｓ18の
タイミングチャートを示す。図２で示すように第一の変
換回路部１１，１２のスイッチング素子Ｑ11，Ｑ14とＱ
12，Ｑ13およびＱ15，Ｑ18とＱ16，Ｑ17を交互にオンオ
フさせて交流波形出力を得る。この第一の変換回路部１
１，１２の交流波形出力をトランスＴｒ1，Ｔｒ2を介し
て第二の変換回路部２１，２２の還流ダイオードＤ21〜
Ｄ24，Ｄ25〜Ｄ28により整流すると共に第二のＬＣ平滑
回路部２３により平滑することにより、二次電池Ｅｄの
放電による所望の直流電圧Ｖｏを生成する。
ッチング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ 18をオンオフさせる
ゲート信号Ｖｇｓ11〜Ｖｇｓ14，Ｖｇｓ15〜Ｖｇｓ18の
タイミングチャートを示す。図２で示すように第一の変
換回路部１１，１２のスイッチング素子Ｑ11，Ｑ14とＱ
12，Ｑ13およびＱ15，Ｑ18とＱ16，Ｑ17を交互にオンオ
フさせて交流波形出力を得る。この第一の変換回路部１
１，１２の交流波形出力をトランスＴｒ1，Ｔｒ2を介し
て第二の変換回路部２１，２２の還流ダイオードＤ21〜
Ｄ24，Ｄ25〜Ｄ28により整流すると共に第二のＬＣ平滑
回路部２３により平滑することにより、二次電池Ｅｄの
放電による所望の直流電圧Ｖｏを生成する。
【００２３】二群からなる第一の変換回路部１１，１２
では、図２のタイミングチャートで示すように一方の変
換回路部１１で対をなすスイッチング素子Ｑ11，Ｑ14の
うち、一方のスイッチング素子Ｑ11（スイッチング素子
Ｑ12はスイッチング素子Ｑ11の反転）に対して他方のス
イッチング素子Ｑ14（スイッチング素子Ｑ13はスイッチ
ング素子Ｑ14の反転）のスイッチング位相を１／３ｎ周
期、この実施形態の場合では１／６周期遅らせる。ま
た、変換回路部１１と１２間で対応するスイッチング素
子Ｑ11，Ｑ15について、他方の変換回路部１２のスイッ
チング素子Ｑ15（スイッチング素子Ｑ16はスイッチング
素子Ｑ15の反転）のスイッチング位相をスイッチング素
子Ｑ11に対して１／２ｎ周期、この実施形態の場合では
１／４周期遅らせる。さらに、他方の変換回路部１２で
対をなすスイッチング素子Ｑ15，Ｑ 18のうち、一方のス
イッチング素子Ｑ15（スイッチング素子Ｑ16はスイッチ
ング素子Ｑ15の反転）に対して他方のスイッチング素子
Ｑ18（スイッチング素子Ｑ17はスイッチング素子Ｑ18の
反転）のスイッチング位相を１／６周期遅らせる。
では、図２のタイミングチャートで示すように一方の変
換回路部１１で対をなすスイッチング素子Ｑ11，Ｑ14の
うち、一方のスイッチング素子Ｑ11（スイッチング素子
Ｑ12はスイッチング素子Ｑ11の反転）に対して他方のス
イッチング素子Ｑ14（スイッチング素子Ｑ13はスイッチ
ング素子Ｑ14の反転）のスイッチング位相を１／３ｎ周
期、この実施形態の場合では１／６周期遅らせる。ま
た、変換回路部１１と１２間で対応するスイッチング素
子Ｑ11，Ｑ15について、他方の変換回路部１２のスイッ
チング素子Ｑ15（スイッチング素子Ｑ16はスイッチング
素子Ｑ15の反転）のスイッチング位相をスイッチング素
子Ｑ11に対して１／２ｎ周期、この実施形態の場合では
１／４周期遅らせる。さらに、他方の変換回路部１２で
対をなすスイッチング素子Ｑ15，Ｑ 18のうち、一方のス
イッチング素子Ｑ15（スイッチング素子Ｑ16はスイッチ
ング素子Ｑ15の反転）に対して他方のスイッチング素子
Ｑ18（スイッチング素子Ｑ17はスイッチング素子Ｑ18の
反転）のスイッチング位相を１／６周期遅らせる。
【００２４】図３は第二の変換回路部２１，２２のそれ
ぞれの出力電圧Ｖ1，Ｖ2、トランスＴｒ1，Ｔｒ2の一次
側電圧、各スイッチング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ18の
ドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄ
の波形図である。第一の変換回路部１１，１２のスイッ
チング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ18は、図３に示すよう
なドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉ
ｄでもってスイッチング動作する（図４の表参照）。こ
こで、図４の表は、各スイッチング素子Ｑ11〜Ｑ14，Ｑ
15〜Ｑ18の電流値の変化・推移を示す。負荷に一定電力
を供給、つまり定電圧出力のもとで一定電流を供給する
ため、スイッチング素子Ｑ11〜Ｑ14，Ｑ 15〜Ｑ18からの
出力電流の合計は、いずれのタイミングにおいても電流
値１ｐｕとなる。すなわち、いずれかのタイミングで一
方の変換回路部１１のスイッチング素子Ｑ11〜Ｑ14から
の出力電流が０→１ｐｕに変化していれば、他方の変換
回路部１２のスイッチング素子Ｑ15〜Ｑ18からの出力電
流は１→０ｐｕに変化している。また、別のタイミング
で一方の変換回路部１１のスイッチング素子Ｑ11〜Ｑ14
からの出力電流が１ｐｕであれば、他方の変換回路部１
２のスイッチング素子Ｑ15〜Ｑ18からの出力電流は０ｐ
ｕである。
ぞれの出力電圧Ｖ1，Ｖ2、トランスＴｒ1，Ｔｒ2の一次
側電圧、各スイッチング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ18の
ドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉｄ
の波形図である。第一の変換回路部１１，１２のスイッ
チング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ18は、図３に示すよう
なドレイン−ソース間電圧Ｖｄｓおよびドレイン電流Ｉ
ｄでもってスイッチング動作する（図４の表参照）。こ
こで、図４の表は、各スイッチング素子Ｑ11〜Ｑ14，Ｑ
15〜Ｑ18の電流値の変化・推移を示す。負荷に一定電力
を供給、つまり定電圧出力のもとで一定電流を供給する
ため、スイッチング素子Ｑ11〜Ｑ14，Ｑ 15〜Ｑ18からの
出力電流の合計は、いずれのタイミングにおいても電流
値１ｐｕとなる。すなわち、いずれかのタイミングで一
方の変換回路部１１のスイッチング素子Ｑ11〜Ｑ14から
の出力電流が０→１ｐｕに変化していれば、他方の変換
回路部１２のスイッチング素子Ｑ15〜Ｑ18からの出力電
流は１→０ｐｕに変化している。また、別のタイミング
で一方の変換回路部１１のスイッチング素子Ｑ11〜Ｑ14
からの出力電流が１ｐｕであれば、他方の変換回路部１
２のスイッチング素子Ｑ15〜Ｑ18からの出力電流は０ｐ
ｕである。
【００２５】なお、区間ｔ1〜ｔ8は、０＜ｔ1≦１／４
・Ｔ、０≦ｔ2＜１／４・Ｔ、０＜ｔ 3≦１／４・Ｔ、０
≦ｔ4＜１／４・Ｔ、０＜ｔ5≦１／４・Ｔ、０≦ｔ6＜
１／４・Ｔ、０＜ｔ7≦１／４・Ｔ、０≦ｔ8＜１／４・
Ｔの条件の範囲内で自由に変更可能である。この８つの
条件はｏｒ条件であるが、ｔ1＋ｔ2＋ｔ3＋ｔ4＋ｔ5＋
ｔ6＋ｔ7＋ｔ8＝Ｔを満たすことが必要である。電流が
増減する区間ｔ1，ｔ3，ｔ5，ｔ7は回路定数により波形
が異なるので、実際上、スイッチング損失が発生しない
範囲に限られる。
・Ｔ、０≦ｔ2＜１／４・Ｔ、０＜ｔ 3≦１／４・Ｔ、０
≦ｔ4＜１／４・Ｔ、０＜ｔ5≦１／４・Ｔ、０≦ｔ6＜
１／４・Ｔ、０＜ｔ7≦１／４・Ｔ、０≦ｔ8＜１／４・
Ｔの条件の範囲内で自由に変更可能である。この８つの
条件はｏｒ条件であるが、ｔ1＋ｔ2＋ｔ3＋ｔ4＋ｔ5＋
ｔ6＋ｔ7＋ｔ8＝Ｔを満たすことが必要である。電流が
増減する区間ｔ1，ｔ3，ｔ5，ｔ7は回路定数により波形
が異なるので、実際上、スイッチング損失が発生しない
範囲に限られる。
【００２６】各スイッチング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ
18のスイッチング動作により、トランスＴｒ1，Ｔｒ2の
一次側電圧（図３の最上段から二番目）にトランスＴｒ
1，Ｔｒ2の変成比をかけてその絶対値をとったもの、つ
まり、一次側電圧の波形を零点で折り返したもの（図３
の最上段）が、トランスＴｒ1，Ｔｒ2の二次側電圧を第
二の変換回路部２１，２２の還流ダイオードＤ21〜
Ｄ24，Ｄ25〜Ｄ28により整流した出力電圧Ｖ1，Ｖ2とし
て得られる。この第二の変換回路部２１，２２の出力電
圧Ｖ1，Ｖ2を転流により最も電圧値の高いところでトレ
ースすることにより直流電圧Ｖｏが生成される。この転
流は、図３の矢印で示すタイミングでもって、スイッチ
ング素子Ｑ11，Ｑ14→スイッチング素子Ｑ15，Ｑ18→ス
イッチング素子Ｑ12，Ｑ13→スイッチング素子Ｑ16，Ｑ
17→スイッチング素子Ｑ11，Ｑ14の順で繰り返し行われ
る。
18のスイッチング動作により、トランスＴｒ1，Ｔｒ2の
一次側電圧（図３の最上段から二番目）にトランスＴｒ
1，Ｔｒ2の変成比をかけてその絶対値をとったもの、つ
まり、一次側電圧の波形を零点で折り返したもの（図３
の最上段）が、トランスＴｒ1，Ｔｒ2の二次側電圧を第
二の変換回路部２１，２２の還流ダイオードＤ21〜
Ｄ24，Ｄ25〜Ｄ28により整流した出力電圧Ｖ1，Ｖ2とし
て得られる。この第二の変換回路部２１，２２の出力電
圧Ｖ1，Ｖ2を転流により最も電圧値の高いところでトレ
ースすることにより直流電圧Ｖｏが生成される。この転
流は、図３の矢印で示すタイミングでもって、スイッチ
ング素子Ｑ11，Ｑ14→スイッチング素子Ｑ15，Ｑ18→ス
イッチング素子Ｑ12，Ｑ13→スイッチング素子Ｑ16，Ｑ
17→スイッチング素子Ｑ11，Ｑ14の順で繰り返し行われ
る。
【００２７】これらスイッチング素子Ｑ11〜Ｑ14，Ｑ15
〜Ｑ18を前述したスイッチング位相をずらしたタイミン
グでオンオフさせることにより、第二の変換回路部２
１，２２の出力電圧Ｖ1，Ｖ2は、転流によりスイッチン
グ素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ18にドレイン電流Ｉｄが流
れながらドレイン−ソース間電圧Ｖｄｓが印加される状
態がなくなるのでスイッチング損失が発生することはな
い。また、転流のタイミングを決定するのは、転流のト
リガとなっているスイッチング素子Ｑ13，Ｑ14，Ｑ17，
Ｑ18であるが、これらのスイッチング素子Ｑ13，Ｑ14，
Ｑ17，Ｑ18は、ゲート信号が付与されてターンオンして
もドレイン電流ＩｄがトランスＴｒ1，Ｔｒ2の漏れリア
クタンスのために転流後瞬時にピーク電流に達するので
はなく、電流の立ち上がりが抑制されることから、ター
ンオンスイッチング損失が発生することはない。
〜Ｑ18を前述したスイッチング位相をずらしたタイミン
グでオンオフさせることにより、第二の変換回路部２
１，２２の出力電圧Ｖ1，Ｖ2は、転流によりスイッチン
グ素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ18にドレイン電流Ｉｄが流
れながらドレイン−ソース間電圧Ｖｄｓが印加される状
態がなくなるのでスイッチング損失が発生することはな
い。また、転流のタイミングを決定するのは、転流のト
リガとなっているスイッチング素子Ｑ13，Ｑ14，Ｑ17，
Ｑ18であるが、これらのスイッチング素子Ｑ13，Ｑ14，
Ｑ17，Ｑ18は、ゲート信号が付与されてターンオンして
もドレイン電流ＩｄがトランスＴｒ1，Ｔｒ2の漏れリア
クタンスのために転流後瞬時にピーク電流に達するので
はなく、電流の立ち上がりが抑制されることから、ター
ンオンスイッチング損失が発生することはない。
【００２８】また、第一の変換回路部１１，１２とトラ
ンスＴｒ1，Ｔｒ2との間に直列コンデンサＣ11，Ｃ12を
挿入接続したことにより、この直列コンデンサＣ11，Ｃ
12とトランスＴｒ1，Ｔｒ2の漏れリアクタンスによって
構成される微分回路でもって、第一の変換回路部１１，
１２の出力電圧の平坦部にドループ（傾き）をつけ、立
ち上がり部分の高い電圧波形とすることで、転流タイミ
ング時の前後で電圧差を大きくして転流動作を確実に行
う。さらに、スイッチング素子Ｑ11〜Ｑ14，Ｑ 15〜Ｑ18
の個体差によるオン抵抗やスイッチング速度のばらつき
によって含まれる直流成分をカットしてトランスＴ
ｒ1，Ｔｒ2の直流偏励磁を防止することも可能である。
ンスＴｒ1，Ｔｒ2との間に直列コンデンサＣ11，Ｃ12を
挿入接続したことにより、この直列コンデンサＣ11，Ｃ
12とトランスＴｒ1，Ｔｒ2の漏れリアクタンスによって
構成される微分回路でもって、第一の変換回路部１１，
１２の出力電圧の平坦部にドループ（傾き）をつけ、立
ち上がり部分の高い電圧波形とすることで、転流タイミ
ング時の前後で電圧差を大きくして転流動作を確実に行
う。さらに、スイッチング素子Ｑ11〜Ｑ14，Ｑ 15〜Ｑ18
の個体差によるオン抵抗やスイッチング速度のばらつき
によって含まれる直流成分をカットしてトランスＴ
ｒ1，Ｔｒ2の直流偏励磁を防止することも可能である。
【００２９】このＤＣ−ＤＣコンバータは、第一の変換
回路部１１，１２と第二の変換回路部２１，２２とが還
流ダイオードＤ11〜Ｄ18，Ｄ21〜Ｄ28付きスイッチング
素子Ｑ11〜Ｑ18，Ｑ21〜Ｑ28からなる同一回路構成を具
備することから、第二の変換回路部２１，２２から第一
の変換回路部１１，１２への電力変換により二次電池Ｅ
ｄの充電が可能である。この時、第二のスイッチＳｏを
オンすると共に第一のスイッチＳｄをオフすることによ
り、第二の変換回路部２１，２２を入力側としてスイッ
チング素子Ｑ21〜Ｑ24，Ｑ25〜Ｑ28にゲート信号Ｖｇｓ
21〜Ｖｇｓ24，Ｖｇｓ25〜Ｖｇｓ28を付与することでイ
ンバータ動作させ、かつ、第一の変換回路部１１，１２
を出力側としてスイッチング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ
18にゲート信号Ｖｇｓ11〜Ｖｇｓ14，Ｖｇｓ15〜Ｖｇｓ
18を付与しないことで還流ダイオードＤ11〜Ｄ14，Ｄ15
〜Ｄ18により整流動作させる。
回路部１１，１２と第二の変換回路部２１，２２とが還
流ダイオードＤ11〜Ｄ18，Ｄ21〜Ｄ28付きスイッチング
素子Ｑ11〜Ｑ18，Ｑ21〜Ｑ28からなる同一回路構成を具
備することから、第二の変換回路部２１，２２から第一
の変換回路部１１，１２への電力変換により二次電池Ｅ
ｄの充電が可能である。この時、第二のスイッチＳｏを
オンすると共に第一のスイッチＳｄをオフすることによ
り、第二の変換回路部２１，２２を入力側としてスイッ
チング素子Ｑ21〜Ｑ24，Ｑ25〜Ｑ28にゲート信号Ｖｇｓ
21〜Ｖｇｓ24，Ｖｇｓ25〜Ｖｇｓ28を付与することでイ
ンバータ動作させ、かつ、第一の変換回路部１１，１２
を出力側としてスイッチング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ
18にゲート信号Ｖｇｓ11〜Ｖｇｓ14，Ｖｇｓ15〜Ｖｇｓ
18を付与しないことで還流ダイオードＤ11〜Ｄ14，Ｄ15
〜Ｄ18により整流動作させる。
【００３０】つまり、図２のタイミングチャートで示す
ように第二の変換回路部２１，２２のスイッチング素子
Ｑ21，Ｑ24とＱ22，Ｑ23およびＱ25，Ｑ28とＱ26，Ｑ27
を交互にオンオフさせて交流波形出力を得る。この第二
の変換回路部２１，２２の交流波形出力をトランスＴｒ
1，Ｔｒ2を介して第一の変換回路部１１，１２の還流ダ
イオードＤ11〜Ｄ14，Ｄ15〜Ｄ18により整流すると共に
第一のＬＣ平滑回路部１３により平滑することにより、
直流電源Ｅｏと等価な直流電源Ｖｏに基づいて所望の直
流電圧Ｖｄを生成して二次電池Ｅｄを充電する。
ように第二の変換回路部２１，２２のスイッチング素子
Ｑ21，Ｑ24とＱ22，Ｑ23およびＱ25，Ｑ28とＱ26，Ｑ27
を交互にオンオフさせて交流波形出力を得る。この第二
の変換回路部２１，２２の交流波形出力をトランスＴｒ
1，Ｔｒ2を介して第一の変換回路部１１，１２の還流ダ
イオードＤ11〜Ｄ14，Ｄ15〜Ｄ18により整流すると共に
第一のＬＣ平滑回路部１３により平滑することにより、
直流電源Ｅｏと等価な直流電源Ｖｏに基づいて所望の直
流電圧Ｖｄを生成して二次電池Ｅｄを充電する。
【００３１】二群からなる第二の変換回路部２１，２２
では、第一の変換回路部１１，１２から第二の変換回路
部２１，２２への電力変換で説明した第一の変換回路部
１１，１２と同様、図２のタイミングチャートに示すよ
うにスイッチング素子Ｑ21〜Ｑ24，Ｑ25〜Ｑ28を前述し
たようにスイッチング位相をずらしたタイミングでオン
オフさせる。これらスイッチング素子Ｑ21〜Ｑ24，Ｑ25
〜Ｑ28の位相の相関関係は、第一の変換回路部１１，１
２から第二の変換回路部２１，２２への電力変換時にお
けるスイッチング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ18と同一で
あるが、第一の変換回路部１１，１２と第二の変換回路
部２１，２２が同時にスイッチング動作するわけではな
いので、そのスイッチング周波数は同一周波数である必
要はない。
では、第一の変換回路部１１，１２から第二の変換回路
部２１，２２への電力変換で説明した第一の変換回路部
１１，１２と同様、図２のタイミングチャートに示すよ
うにスイッチング素子Ｑ21〜Ｑ24，Ｑ25〜Ｑ28を前述し
たようにスイッチング位相をずらしたタイミングでオン
オフさせる。これらスイッチング素子Ｑ21〜Ｑ24，Ｑ25
〜Ｑ28の位相の相関関係は、第一の変換回路部１１，１
２から第二の変換回路部２１，２２への電力変換時にお
けるスイッチング素子Ｑ11〜Ｑ14，Ｑ15〜Ｑ18と同一で
あるが、第一の変換回路部１１，１２と第二の変換回路
部２１，２２が同時にスイッチング動作するわけではな
いので、そのスイッチング周波数は同一周波数である必
要はない。
【００３２】これら第二の変換回路部２１，２２のスイ
ッチング素子Ｑ21〜Ｑ24，Ｑ25〜Ｑ 28は、前述した第一
の変換回路部１１，１２から第二の変換回路部２１，２
２への電力変換時における第一の変換回路部１１，１２
と同様、図３に示すようなドレイン−ソース間電圧Ｖｄ
ｓおよびドレイン電流Ｉｄでもってスイッチング動作す
る（図４の表参照）ことにより、第一の変換回路部１
１，１２の還流ダイオードＤ21〜Ｄ24，Ｄ25〜Ｄ28によ
り整流した結果として得られた出力電圧Ｖ1，Ｖ2を転流
により最も電圧値の高いところでトレースすることによ
り直流電圧Ｖｄが生成される。
ッチング素子Ｑ21〜Ｑ24，Ｑ25〜Ｑ 28は、前述した第一
の変換回路部１１，１２から第二の変換回路部２１，２
２への電力変換時における第一の変換回路部１１，１２
と同様、図３に示すようなドレイン−ソース間電圧Ｖｄ
ｓおよびドレイン電流Ｉｄでもってスイッチング動作す
る（図４の表参照）ことにより、第一の変換回路部１
１，１２の還流ダイオードＤ21〜Ｄ24，Ｄ25〜Ｄ28によ
り整流した結果として得られた出力電圧Ｖ1，Ｖ2を転流
により最も電圧値の高いところでトレースすることによ
り直流電圧Ｖｄが生成される。
【００３３】これにより、第二の変換回路部２１，２２
の出力電圧Ｖ1，Ｖ2は、転流によりスイッチング素子Ｑ
21〜Ｑ24，Ｑ25〜Ｑ28にドレイン電流Ｉｄが流れながら
ドレイン−ソース間電圧Ｖｄｓが印加される状態がなく
なるのでスイッチング損失が発生することはない。ま
た、転流のタイミングを決定するのは、転流のトリガと
なっているスイッチング素子Ｑ23，Ｑ24，Ｑ27，Ｑ28で
あるが、これらのスイッチング素子Ｑ23，Ｑ24，Ｑ27，
Ｑ28は、ゲート信号が付与されてターンオンしてもドレ
イン電流ＩｄがトランスＴｒ1，Ｔｒ2の漏れリアクタン
スのために転流後瞬時にピーク電流に達するのではな
く、電流の立ち上がりが抑制されることから、ターンオ
ンスイッチング損失が発生することはない。
の出力電圧Ｖ1，Ｖ2は、転流によりスイッチング素子Ｑ
21〜Ｑ24，Ｑ25〜Ｑ28にドレイン電流Ｉｄが流れながら
ドレイン−ソース間電圧Ｖｄｓが印加される状態がなく
なるのでスイッチング損失が発生することはない。ま
た、転流のタイミングを決定するのは、転流のトリガと
なっているスイッチング素子Ｑ23，Ｑ24，Ｑ27，Ｑ28で
あるが、これらのスイッチング素子Ｑ23，Ｑ24，Ｑ27，
Ｑ28は、ゲート信号が付与されてターンオンしてもドレ
イン電流ＩｄがトランスＴｒ1，Ｔｒ2の漏れリアクタン
スのために転流後瞬時にピーク電流に達するのではな
く、電流の立ち上がりが抑制されることから、ターンオ
ンスイッチング損失が発生することはない。
【００３４】また、第二の変換回路部２１，２２とトラ
ンスＴｒ1，Ｔｒ2との間に直列コンデンサＣ21，Ｃ22を
挿入接続したことにより、第二の変換回路部２１，２２
の出力電圧の平坦部にドループ（傾き）をつけ、立ち上
がり部分の高い電圧波形とすることで、転流タイミング
時の前後で電圧差を大きくして転流動作を確実に行う。
さらに、スイッチング素子Ｑ21〜Ｑ24，Ｑ25〜Ｑ28の個
体差によるオン抵抗やスイッチング速度のばらつきによ
って含まれる直流成分をカットしてトランスＴｒ1，Ｔ
ｒ2の直流偏励磁を防止することも可能である。
ンスＴｒ1，Ｔｒ2との間に直列コンデンサＣ21，Ｃ22を
挿入接続したことにより、第二の変換回路部２１，２２
の出力電圧の平坦部にドループ（傾き）をつけ、立ち上
がり部分の高い電圧波形とすることで、転流タイミング
時の前後で電圧差を大きくして転流動作を確実に行う。
さらに、スイッチング素子Ｑ21〜Ｑ24，Ｑ25〜Ｑ28の個
体差によるオン抵抗やスイッチング速度のばらつきによ
って含まれる直流成分をカットしてトランスＴｒ1，Ｔ
ｒ2の直流偏励磁を防止することも可能である。
【００３５】なお、図１の実施形態で第一の変換回路部
１１，１２とトランスＴｒ1，Ｔｒ2との間に挿入接続し
た直列コンデンサＣ11，Ｃ12、および第二の変換回路部
２１，２２とトランスＴｒ1，Ｔｒ2との間に挿入接続し
た直列コンデンサＣ21，Ｃ22を二分割して、図５の実施
形態のように直列コンデンサＣ11aとＣ11b，Ｃ12aとＣ
12bを第一の変換回路部１１，１２とトランスＴｒ1，Ｔ
ｒ2との間に挿入接続し、かつ、直列コンデンサＣ21aと
Ｃ21b，Ｃ22aとＣ22bを第二の変換回路部２１，２２と
トランスＴｒ1，Ｔｒ2との間に挿入接続するように構成
してもよい。
１１，１２とトランスＴｒ1，Ｔｒ2との間に挿入接続し
た直列コンデンサＣ11，Ｃ12、および第二の変換回路部
２１，２２とトランスＴｒ1，Ｔｒ2との間に挿入接続し
た直列コンデンサＣ21，Ｃ22を二分割して、図５の実施
形態のように直列コンデンサＣ11aとＣ11b，Ｃ12aとＣ
12bを第一の変換回路部１１，１２とトランスＴｒ1，Ｔ
ｒ2との間に挿入接続し、かつ、直列コンデンサＣ21aと
Ｃ21b，Ｃ22aとＣ22bを第二の変換回路部２１，２２と
トランスＴｒ1，Ｔｒ2との間に挿入接続するように構成
してもよい。
【００３６】図６は図１の実施形態に保護機能を付加し
た応用例を示す。なお、この応用例は図２に示す実施形
態にも適用可能であるのは勿論である。図６に示すＤＣ
−ＤＣコンバータは、第一の変換回路部１１，１２の直
流電源Ｅｄ側に異常検出手段である電圧検出部１４と電
流検出部１５を設けると共に、第二の変換回路部２１，
２２の直流電源Ｅｏ側に電圧検出部２４と電流検出部２
５を設ける。また、第一の変換回路部１１，１２と第二
の変換回路部２１，２２の過熱を検出するための異常検
出手段である温度センサ３１を配設する。これら電圧検
出部１４，２４、電流検出部１５，２５および温度セン
サ３１により検出信号に基づいてスイッチング素子Ｑ11
〜Ｑ18，Ｑ21〜Ｑ28を駆動するためのゲート信号Ｖｇｓ
11〜Ｖｇｓ18，Ｖｇｓ21〜Ｖｇｓ28をブロックするゲー
トブロック信号を出力する異常判定回路４１を具備す
る。
た応用例を示す。なお、この応用例は図２に示す実施形
態にも適用可能であるのは勿論である。図６に示すＤＣ
−ＤＣコンバータは、第一の変換回路部１１，１２の直
流電源Ｅｄ側に異常検出手段である電圧検出部１４と電
流検出部１５を設けると共に、第二の変換回路部２１，
２２の直流電源Ｅｏ側に電圧検出部２４と電流検出部２
５を設ける。また、第一の変換回路部１１，１２と第二
の変換回路部２１，２２の過熱を検出するための異常検
出手段である温度センサ３１を配設する。これら電圧検
出部１４，２４、電流検出部１５，２５および温度セン
サ３１により検出信号に基づいてスイッチング素子Ｑ11
〜Ｑ18，Ｑ21〜Ｑ28を駆動するためのゲート信号Ｖｇｓ
11〜Ｖｇｓ18，Ｖｇｓ21〜Ｖｇｓ28をブロックするゲー
トブロック信号を出力する異常判定回路４１を具備す
る。
【００３７】このＤＣ−ＤＣコンバータでは、第一の変
換回路部１１，１２から第二の変換回路部２１，２２へ
の電力変換時、または第二の変換回路部２１，２２から
第一の変換回路部１１，１２への電力変換時に、第一の
変換回路部１１，１２および第二の変換回路部２１，２
２の入出力電圧（入出力電流）を電圧検出部１４，２４
（電流検出部１５，２５）により検出し、その検出信号
に基づいて異常判定回路４１では、入出力電圧（入出力
電流）が予め設定された所定の許容値を超えた場合、ゲ
ートブロック信号を、インバータ動作中に過電圧（過電
流）などの異常電圧（異常電流）が発生した第一の変換
回路部１１，１２または第二の変換回路部２１，２２へ
出力し、そのスイッチング素子をオフすることにより第
一の変換回路部１１，１２または第二の変換回路部２
１，２２のインバータ動作を停止させる。なお、ゲート
ブロック信号により第一の変換回路部１１，１２または
第二の変換回路部２１，２２を停止させると共に、必要
であれば、入力側または出力側の遮断器１６，２６を開
放すればよい。
換回路部１１，１２から第二の変換回路部２１，２２へ
の電力変換時、または第二の変換回路部２１，２２から
第一の変換回路部１１，１２への電力変換時に、第一の
変換回路部１１，１２および第二の変換回路部２１，２
２の入出力電圧（入出力電流）を電圧検出部１４，２４
（電流検出部１５，２５）により検出し、その検出信号
に基づいて異常判定回路４１では、入出力電圧（入出力
電流）が予め設定された所定の許容値を超えた場合、ゲ
ートブロック信号を、インバータ動作中に過電圧（過電
流）などの異常電圧（異常電流）が発生した第一の変換
回路部１１，１２または第二の変換回路部２１，２２へ
出力し、そのスイッチング素子をオフすることにより第
一の変換回路部１１，１２または第二の変換回路部２
１，２２のインバータ動作を停止させる。なお、ゲート
ブロック信号により第一の変換回路部１１，１２または
第二の変換回路部２１，２２を停止させると共に、必要
であれば、入力側または出力側の遮断器１６，２６を開
放すればよい。
【００３８】また、第一の変換回路部１１，１２および
第二の変換回路部２１，２２を構成する還流ダイオード
Ｄ11〜Ｄ18，Ｄ21〜Ｄ28付きスイッチング素子Ｑ11〜Ｑ
18，Ｑ21〜Ｑ28などの温度を温度センサ３１により検出
し、その検出信号に基づいて異常判定回路４１では、そ
の温度が予め設定された所定の許容値を超えた場合、ゲ
ートブロック信号を、インバータ動作中に過剰温度など
の異常温度が発生した第一の変換回路部１１，１２また
は第二の変換回路部２１，２２へ出力し、そのスイッチ
ング素子をオフすることにより第一の変換回路部１１，
１２または第二の変換回路部２１，２２のインバータ動
作を停止させる。なお、ゲートブロック信号により第一
の変換回路部１１，１２または第二の変換回路部２１，
２２を停止させると共に、必要であれば、入力側または
出力側の遮断器１６，２６を開放すればよい。
第二の変換回路部２１，２２を構成する還流ダイオード
Ｄ11〜Ｄ18，Ｄ21〜Ｄ28付きスイッチング素子Ｑ11〜Ｑ
18，Ｑ21〜Ｑ28などの温度を温度センサ３１により検出
し、その検出信号に基づいて異常判定回路４１では、そ
の温度が予め設定された所定の許容値を超えた場合、ゲ
ートブロック信号を、インバータ動作中に過剰温度など
の異常温度が発生した第一の変換回路部１１，１２また
は第二の変換回路部２１，２２へ出力し、そのスイッチ
ング素子をオフすることにより第一の変換回路部１１，
１２または第二の変換回路部２１，２２のインバータ動
作を停止させる。なお、ゲートブロック信号により第一
の変換回路部１１，１２または第二の変換回路部２１，
２２を停止させると共に、必要であれば、入力側または
出力側の遮断器１６，２６を開放すればよい。
【００３９】
【発明の効果】本発明によれば、ｎ群の変換回路部にお
いて、各変換回路部で対をなすスイッチング素子のう
ち、一方のスイッチング素子に対して他方のスイッチン
グ素子のスイッチング位相を１／３ｎ周期ずらすと共
に、前記各変換回路部間で対応するスイッチング素子の
スイッチング位相を１／２ｎ周期ずらすことにより、転
流によりスイッチング素子にスイッチング電流が流れな
がらスイッチング電圧が印加される状態がなくなるので
スイッチング損失が発生することはない。
いて、各変換回路部で対をなすスイッチング素子のう
ち、一方のスイッチング素子に対して他方のスイッチン
グ素子のスイッチング位相を１／３ｎ周期ずらすと共
に、前記各変換回路部間で対応するスイッチング素子の
スイッチング位相を１／２ｎ周期ずらすことにより、転
流によりスイッチング素子にスイッチング電流が流れな
がらスイッチング電圧が印加される状態がなくなるので
スイッチング損失が発生することはない。
【００４０】また、本発明によれば、フルブリッジ接続
された二対の還流ダイオード付きスイッチング素子から
なる第一の変換回路部と第二の変換回路部をトランスを
介して接続したことにより、第一の変換回路部と第二の
変換回路部が還流ダイオード付きスイッチング素子から
なる同一回路構成を具備することから、第一の変換回路
部または第二の変換回路部のうち、入力側となるいずれ
か一方の変換回路部をインバータ動作させ、かつ、出力
側となる他方の変換回路部を還流ダイオードにより整流
動作させることにより、第一の変換回路部から第二の変
換回路への電力変換と、第二の変換回路部から第一の変
換回路部への電力変換の両方が可能となり、双方向の電
力変換が実現できる。
された二対の還流ダイオード付きスイッチング素子から
なる第一の変換回路部と第二の変換回路部をトランスを
介して接続したことにより、第一の変換回路部と第二の
変換回路部が還流ダイオード付きスイッチング素子から
なる同一回路構成を具備することから、第一の変換回路
部または第二の変換回路部のうち、入力側となるいずれ
か一方の変換回路部をインバータ動作させ、かつ、出力
側となる他方の変換回路部を還流ダイオードにより整流
動作させることにより、第一の変換回路部から第二の変
換回路への電力変換と、第二の変換回路部から第一の変
換回路部への電力変換の両方が可能となり、双方向の電
力変換が実現できる。
【００４１】従って、スイッチング損失の低減化を図
り、一次側から二次側への電力変換だけでなく、二次側
から一次側への電力変換も可能にする高効率のＤＣ−Ｄ
Ｃコンバータを提供することができる。
り、一次側から二次側への電力変換だけでなく、二次側
から一次側への電力変換も可能にする高効率のＤＣ−Ｄ
Ｃコンバータを提供することができる。
【００４２】さらに、前記第一の変換回路部と第二の変
換回路部に異常検出手段をそれぞれ設け、その異常検出
手段からの検出信号に基づいてスイッチング素子をオフ
するゲートブロック信号を第一の変換回路部と第二の変
換回路部に選択的に出力する異常判定回路を具備した構
成とすれば、装置の自己保護機能を発揮させることがで
きて装置の安全性や信頼性も向上する。
換回路部に異常検出手段をそれぞれ設け、その異常検出
手段からの検出信号に基づいてスイッチング素子をオフ
するゲートブロック信号を第一の変換回路部と第二の変
換回路部に選択的に出力する異常判定回路を具備した構
成とすれば、装置の自己保護機能を発揮させることがで
きて装置の安全性や信頼性も向上する。
【図面の簡単な説明】
【図１】本発明の実施形態における双方向ＤＣ−ＤＣコ
ンバータの回路図である。
ンバータの回路図である。
【図２】図１のＤＣ−ＤＣコンバータの各スイッチング
素子をオンオフさせるゲート信号のタイミングチャート
である。
素子をオンオフさせるゲート信号のタイミングチャート
である。
【図３】図１の整流動作時の第一または第二の変換回路
部の出力電圧、トランスの一次側電圧、各スイッチング
素子のドレイン−ソース間電圧およびドレイン電流の波
形図である。
部の出力電圧、トランスの一次側電圧、各スイッチング
素子のドレイン−ソース間電圧およびドレイン電流の波
形図である。
【図４】図３のトランスの一次側電圧波形の１周期にお
ける各スイッチング素子のオンオフ状態を示す表であ
る。
ける各スイッチング素子のオンオフ状態を示す表であ
る。
【図５】本発明の他の実施形態を示すＤＣ−ＤＣコンバ
ータを示す回路図である。
ータを示す回路図である。
【図６】図１のＤＣ−ＤＣコンバータに保護機能を付加
した応用例を示す回路図である。
した応用例を示す回路図である。
【図７】ＤＣ−ＤＣコンバータの従来例を示す回路図で
ある。
ある。
【図８】図７のＤＣ−ＤＣコンバータの各スイッチング
素子をオンオフさせるゲート信号のタイミングチャート
である。
素子をオンオフさせるゲート信号のタイミングチャート
である。
【図９】図７の各スイッチング素子のドレイン−ソース
間電圧およびドレイン電流の波形図である。
間電圧およびドレイン電流の波形図である。
【図１０】（ａ）は図９に示すスイッチング素子のドレ
イン−ソース間電圧及びドレイン電流の各波形を示す模
式図、（ｂ）はターンオン時とターンオフ時のスイッチ
ング損失を示す模式図である。
イン−ソース間電圧及びドレイン電流の各波形を示す模
式図、（ｂ）はターンオン時とターンオフ時のスイッチ
ング損失を示す模式図である。
１１，１２ 第一の変換回路部
２１，２２ 第二の変換回路部
１４，２４ 異常検出手段（電圧検出部）
１５，２５ 異常検出手段（電流検出部）
３１ 異常検出手段（温度センサ）
４１ 異常判定回路
Ｃ11，Ｃ12 直列コンデンサ
Ｃ21，Ｃ22 直列コンデンサ
Ｔｒ1，Ｔｒ2 トランス
Ｄ11〜Ｄ14，Ｄ15〜Ｄ18 還流ダイオード
Ｄ21〜Ｄ24，Ｄ25〜Ｄ28 還流ダイオード
Ｑ11〜Ｑ14，Ｑ15〜Ｑ18 スイッチング素子
Ｑ21〜Ｑ24，Ｑ25〜Ｑ28 スイッチング素子
フロントページの続き
(72)発明者 長谷部 孝弥
京都府京都市右京区梅津高畝町47番地 日
新電機株式会社内
Ｆターム(参考） 5H730 AA16 AS08 AS17 BB27 BB57
BB84 BB88 BB89 DD04 EE13
EE19 EE37 EE39 FG21
Claims (3)
- 【請求項１】 フルブリッジ接続された二対の還流ダイ
オード付きスイッチング素子からなる第一の変換回路部
をｎ群並列に接続し、かつ、フルブリッジ接続された二
対の還流ダイオード付きスイッチング素子からなる第二
の変換回路部をｎ群並列に接続すると共に、第一の変換
回路部と第二の変換回路部とをトランスを介してそれぞ
れ接続し、第一の変換回路部または第二の変換回路部の
うち、入力側となるいずれか一方の変換回路部では、ｎ
群の各変換回路部で対をなすスイッチング素子のうち、
一方のスイッチング素子に対して他方のスイッチング素
子のスイッチング位相を１／３ｎ周期ずらすと共に、ｎ
群の各変換回路部間で対応するスイッチング素子のスイ
ッチング位相を１／２ｎ周期ずらすタイミングでインバ
ータ動作させ、かつ、出力側となる他方の変換回路部で
は、還流ダイオードにより整流動作させることを特徴と
する双方向ＤＣ−ＤＣコンバータ。 - 【請求項２】 前記第一の変換回路部とトランスとの
間、および第二の変換回路部とトランスとの間に直列コ
ンデンサをそれぞれ介挿させたことを特徴とする請求項
１に記載の双方向ＤＣ−ＤＣコンバータ。 - 【請求項３】 前記第一の変換回路部と第二の変換回路
部に異常検出手段をそれぞれ設け、その異常検出手段か
らの検出信号に基づいてスイッチング素子をオフするゲ
ートブロック信号を第一の変換回路部と第二の変換回路
部に選択的に出力する異常判定回路を具備したことを特
徴とする請求項１又は２に記載の双方向ＤＣ−ＤＣコン
バータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001305490A JP3555137B2 (ja) | 2001-10-01 | 2001-10-01 | 双方向ｄｃ−ｄｃコンバータ |
| CA002369060A CA2369060C (en) | 2001-01-24 | 2002-01-22 | Dc-dc-converter and bi-directional dc-dc converter and method of controlling the same |
| US10/052,414 US6574125B2 (en) | 2001-01-24 | 2002-01-23 | DC-DC converter and bi-directional DC-DC converter and method of controlling the same |
| EP02001712A EP1227571A3 (en) | 2001-01-24 | 2002-01-24 | DC-DC converter and bi-directional DC-DC converter and method of controlling the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001305490A JP3555137B2 (ja) | 2001-10-01 | 2001-10-01 | 双方向ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003111413A true JP2003111413A (ja) | 2003-04-11 |
| JP3555137B2 JP3555137B2 (ja) | 2004-08-18 |
Family
ID=19125271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001305490A Expired - Fee Related JP3555137B2 (ja) | 2001-01-24 | 2001-10-01 | 双方向ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3555137B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051994A (ja) * | 2003-07-16 | 2005-02-24 | Nippon Soken Inc | ２トランス型ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータ |
| US7193496B2 (en) | 2005-03-31 | 2007-03-20 | Tdk Corporation | Magnetic element and power supply |
| US7405955B2 (en) | 2005-05-27 | 2008-07-29 | Tdk Corporation | Switching power supply unit and voltage converting method |
| EP1801960A3 (en) * | 2005-12-21 | 2008-11-19 | Hitachi, Ltd. | Bi-directional DC-DC converter and control method |
| JP2010124671A (ja) * | 2008-11-21 | 2010-06-03 | Shindengen Electric Mfg Co Ltd | 双方向ｄｃ／ｄｃコンバータ |
| JP2010246201A (ja) * | 2009-04-02 | 2010-10-28 | Nippon Soken Inc | 電力変換システム |
| JP2011114957A (ja) * | 2009-11-27 | 2011-06-09 | Tdk Corp | スイッチング電源装置 |
| US8009443B2 (en) | 2009-01-29 | 2011-08-30 | Brusa Elektronik Ag | DC/DC converter and AC/DC converter |
| US8693214B2 (en) | 2010-06-29 | 2014-04-08 | Brusa Elektronik Ag | Voltage converter |
| JP2014158403A (ja) * | 2013-02-18 | 2014-08-28 | Toyota Motor Corp | 電源装置及び制御方法 |
| US8866332B2 (en) | 2009-06-24 | 2014-10-21 | Brusa Elektronik Ag | Circuit arrangement for power distribution in a motor vehicle |
| JP2015508277A (ja) * | 2012-02-22 | 2015-03-16 | インスティチュート ポリテクニック デ グレノーブル | 電圧変換器 |
| JP2015122889A (ja) * | 2013-12-24 | 2015-07-02 | トヨタ自動車株式会社 | 電力変換装置及び電力変換方法 |
| CN104953692A (zh) * | 2014-03-26 | 2015-09-30 | 丰田自动车株式会社 | 供电系统 |
| WO2020114649A1 (de) * | 2018-12-07 | 2020-06-11 | Robert Bosch Gmbh | Bidirektionaler dc/dc-wandler und verfahren zum betreiben des dc/dc wandlers |
-
2001
- 2001-10-01 JP JP2001305490A patent/JP3555137B2/ja not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051994A (ja) * | 2003-07-16 | 2005-02-24 | Nippon Soken Inc | ２トランス型ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータ |
| JP4542844B2 (ja) * | 2003-07-16 | 2010-09-15 | 株式会社日本自動車部品総合研究所 | ２トランス型ｄｃ−ｄｃコンバータ |
| US7193496B2 (en) | 2005-03-31 | 2007-03-20 | Tdk Corporation | Magnetic element and power supply |
| DE102006014603B4 (de) | 2005-03-31 | 2018-04-19 | Tdk Corp. | Magnetisches Element und Energieversorgung |
| US7405955B2 (en) | 2005-05-27 | 2008-07-29 | Tdk Corporation | Switching power supply unit and voltage converting method |
| EP1801960A3 (en) * | 2005-12-21 | 2008-11-19 | Hitachi, Ltd. | Bi-directional DC-DC converter and control method |
| US7692935B2 (en) | 2005-12-21 | 2010-04-06 | Hitachi, Ltd. | Bi-directional DC-DC converter and control method |
| US7936573B2 (en) | 2005-12-21 | 2011-05-03 | Hitachi, Ltd. | Bi-directional DC-DC converter and control method |
| JP2010124671A (ja) * | 2008-11-21 | 2010-06-03 | Shindengen Electric Mfg Co Ltd | 双方向ｄｃ／ｄｃコンバータ |
| US8009443B2 (en) | 2009-01-29 | 2011-08-30 | Brusa Elektronik Ag | DC/DC converter and AC/DC converter |
| JP4910078B1 (ja) * | 2009-01-29 | 2012-04-04 | ブルサ エレクトロニック アーゲー | Ｄｃ／ｄｃ変換器およびａｃ／ｄｃ変換器 |
| JP2012516671A (ja) * | 2009-01-29 | 2012-07-19 | ブルサ エレクトロニック アーゲー | Ｄｃ／ｄｃ変換器およびａｃ／ｄｃ変換器 |
| JP2010246201A (ja) * | 2009-04-02 | 2010-10-28 | Nippon Soken Inc | 電力変換システム |
| US8866332B2 (en) | 2009-06-24 | 2014-10-21 | Brusa Elektronik Ag | Circuit arrangement for power distribution in a motor vehicle |
| JP2011114957A (ja) * | 2009-11-27 | 2011-06-09 | Tdk Corp | スイッチング電源装置 |
| US8693214B2 (en) | 2010-06-29 | 2014-04-08 | Brusa Elektronik Ag | Voltage converter |
| JP2015508277A (ja) * | 2012-02-22 | 2015-03-16 | インスティチュート ポリテクニック デ グレノーブル | 電圧変換器 |
| JP2014158403A (ja) * | 2013-02-18 | 2014-08-28 | Toyota Motor Corp | 電源装置及び制御方法 |
| JP2015122889A (ja) * | 2013-12-24 | 2015-07-02 | トヨタ自動車株式会社 | 電力変換装置及び電力変換方法 |
| CN104953692A (zh) * | 2014-03-26 | 2015-09-30 | 丰田自动车株式会社 | 供电系统 |
| JP2015186437A (ja) * | 2014-03-26 | 2015-10-22 | 株式会社豊田中央研究所 | 電源システム |
| US9882491B2 (en) | 2014-03-26 | 2018-01-30 | Toyota Jidosha Kabushiki Kaisha | Power supply system |
| WO2020114649A1 (de) * | 2018-12-07 | 2020-06-11 | Robert Bosch Gmbh | Bidirektionaler dc/dc-wandler und verfahren zum betreiben des dc/dc wandlers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3555137B2 (ja) | 2004-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhu et al. | 7.2-kv single-stage solid-state transformer based on the current-fed series resonant converter and 15-kv sic mosfet s | |
| JP5995139B2 (ja) | 双方向ｄｃ／ｄｃコンバータ | |
| US6574125B2 (en) | DC-DC converter and bi-directional DC-DC converter and method of controlling the same | |
| JP5428480B2 (ja) | 電力変換装置 | |
| Wheeler et al. | Gate drive level intelligence and current sensing for matrix converter current commutation | |
| US7652899B2 (en) | Switching sequence control method for a PS-ZVT bridge converter | |
| JP2003111413A (ja) | 双方向ｄｃ−ｄｃコンバータ | |
| CN108028607B (zh) | 基于空间矢量调制的三相整流转换器pwm方案 | |
| US9042122B2 (en) | Power converter and method for balancing voltages across input capacitors | |
| US10601303B2 (en) | Control method and device for circuit with a bridge arm of a switch | |
| JP6355187B2 (ja) | 電力変換装置 | |
| US10432101B2 (en) | Power conversion apparatus | |
| JP2004088814A (ja) | Ｄｃ−ｄｃコンバータ | |
| CN112134463A (zh) | 全桥型llc谐振变换器及其谐振电流检测方法 | |
| JP3463807B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2002238257A (ja) | 共振型ｄｃ−ｄｃコンバータの制御方法 | |
| Sen et al. | Medium voltage single-stage dual active bridge based solid state transformer (DABSST) | |
| TWI479795B (zh) | 具有零電流漣波的電力逆變或整流電路 | |
| Wang et al. | Device loss model of a fully SiC based dual active bridge considering the effect of synchronous rectification and deadtime | |
| JP3681596B2 (ja) | 直流電源装置 | |
| Muhammad et al. | Two-switch ZCS totem-pole bridgeless PFC boost rectifier | |
| Asghari | A nonisolated soft switching interleaved converter with extended duty cycle and low output current ripple | |
| Lagier et al. | Theoretical and experimental analysis of the soft switching process for SiC MOSFETs based Dual Active Bridge converters | |
| US10848071B2 (en) | Highly reliable and compact universal power converter | |
| Lee et al. | Auxiliary resonant commutated pole inverter with clamping diodes for voltage stress reduction across auxiliary switches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040318 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040318 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |