JP5724486B2 - マルチレベル電力変換器 - Google Patents
マルチレベル電力変換器 Download PDFInfo
- Publication number
- JP5724486B2 JP5724486B2 JP2011056653A JP2011056653A JP5724486B2 JP 5724486 B2 JP5724486 B2 JP 5724486B2 JP 2011056653 A JP2011056653 A JP 2011056653A JP 2011056653 A JP2011056653 A JP 2011056653A JP 5724486 B2 JP5724486 B2 JP 5724486B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- voltage
- circuit
- capacitor
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
図8は、従来のマルチレベル電力変換器の主回路1相分の構成図を示し、5レベル電圧の交流出力を得る場合である(例えば、非特許文献1参照)。この回路は、5レベルインバータ1の直流側に設けたダイオード整流器2の直流出力電圧を5分圧するために4台の直流リンクコンデンサCdc1〜Cdc4を直列接続し、これらコンデンサCdc1〜Cdc4に蓄えられたエネルギーを用いて、インバータ1には5分圧に対応する5レベルの電位を有する交流出力を生成する。
(SM1)S1,S2,S3とS4がオン、S5,S6,S7とS8がオフのとき、端子間AMには電圧+2Eが出力される。
単一電圧出力の直流電源から直流リアクトルと充電期間制御用スイッチング素子を介したPU極側とNX極側の間に2つのHブリッジ回路を直列接続し、
各Hブリッジ回路は、直流コンデンサと、2つのスイッチング素子の直列接続点を入力端とした入力側スイッチング回路と、2つのスイッチング素子の直列接続点を出力端とした出力側スイッチング回路を並列接続してマルチレベル電力変換器を構成し、
各Hブリッジ回路のスイッチング素子のオン・オフパターン制御によって、各Hブリッジ回路の直流コンデンサの単体又は直列接続回路の切換接続および該コンデンサの正負極に切換接続して出力端と入力端間に出力するマルチレベル電圧を切り換え、
充電期間制御用スイッチング素子の接続期間制御およびスイッチング素子のオン・オフパターン制御によって、直流電源から直流リアクトル(LDC)を通した経路で各Hブリッジ回路の直流コンデンサの単体または直列接続回路を一定電圧に充電するようにしたもので、以下の構成を特徴とする。
前記直流電源から直流リアクトル(LDC)と充電期間制御用スイッチング素子(SU5,SX5)を介したPU極側とNX極側の間に2つのHブリッジ回路を直列接続し、
前記2つのHブリッジ回路は、それぞれ、2つのスイッチング素子(SUlとSU2)をそれぞれ直列に接続した出力側スイッチング回路と、2つのスイッチング素子(SU3とSU4)をそれぞれ直列に接続した入力側スイッチング回路と、直流コンデンサ(CDC1)を並列に接続し、
前記PU極に高電位側が接続される第1のHブリッジ回路の出力側スイッチング素子の直列接続点をマルチレベル電圧の出力端(G)とし、前記N X 極に低電位側が接続される第2のHブリッジ回路の入力側スイッチング素子の直列接続点をマルチレベル電圧の中性点(H)とし、前記第1のHブリッジ回路の入力側スイッチング素子の直列接続点と第2のHブリッジ回路の出力側スイッチング素子の直列接続点を接続し、
前記2つのHブリッジ回路のスイッチング素子(SUl〜SU4,SX1〜SX4)のオン・オフパターン制御によって、各Hブリッジ回路の直流コンデンサ(CDC1)の単体又は両方の直列接続回路の切換接続および該コンデンサの正負極に切換接続して前記出力端(G)と中性点(H)間に出力するマルチレベル電圧を切り換えるマルチレベル電圧切換用スイッチングパターン生成回路を設け、
前記充電期間制御用スイッチング素子(SU5,SX5)の接続期間制御および前記スイッチング素子(SU3,SU4,SX3,SX4)のオン・オフパターン制御によって、前記直流リアクトル(LDC)を通した経路で前記各Hブリッジ回路の直流コンデンサ(CDC1とCDC2)の単体または両方の直列接続回路を一定電圧に充電するコンデンサ充電用スイッチングパターン生成回路を設けたことを特徴とする。
図1は、本発明に係る5レベル電力変換器の主回路構成を示す。ここでは、U相回路を代表して5レベル電力変換器の回路構成を説明する。このU相回路は、直流電源VDCと、直流リアクトルLDCと、逆耐圧を有する2個の充電期間制御用スイッチング素子RB_IGBT[以下、逆阻止SW素子と言う](SU5,SX5)と、8個のスイッチング素子(SU1〜SU4,SX1〜SX4)および2個の直流コンデンサ(CDC1,CDC2)から構成される。
直流電源VDCの両端をP極,N極とし、P極側に直流リアクトルLDCを介して逆阻止SW素子SU5を順方向に配置し、N極側に逆阻止SW素子SX5を順方向に配置し、これらの両端をPU極,NX極とする。これら逆阻止SW素子SU5,SX5は、図1右下に示すように、逆耐圧保護用のダイオードとIGBTを組み合わせたもので代替が可能である。
直流電源を電源とするPU極とNX極の間に一対のHブリッジ回路INV_U,INV_Xを直列接続する。このうち、PU極側に接続されるHブリッジ回路INV_Uは、2つのスイッチング素子SUlとSU2,SU3とSU4をそれぞれ直列に接続し、出力側になるスイッチング素子SUlとSU2の直列接続回路に並列に直流コンデンサCDC1を接続し、さらに、入力側になるスイッチング素子SU3とSU4の直列接続回路を直流コンデンサCDC1に並列に接続した3並列で構成する。NX極側に接続されるHブリッジ回路INV_Xは、スイッチング素子SX1とSX2,SX3とSX4と直流コンデンサCDC2を用いて同様に構成し、スイッチング素子SXlとSX2の直列接続回路を入力側とし、スイッチング素子SX3とSX4の直列接続回路を出力側とする。
Hブリッジ回路INV_Uの入力端になるスイッチング素子SU3,SU4の直列接続点Aと、Hブリッジ回路INV_Xの出力端になるスイッチング素子SX3,SX4の直列接続点Bを互いに接続する。Hブリッジ回路INV_Uの出力端になるスイッチング素子SU1,SU2の直列接続点は、U相の出力端Gとして負荷へ接続する。Hブリッジ回路INV_Xの入力端になるスイッチング素子SX1,SX2の直列接続点Hは、他の相の接続点J,Lと相互に接続し、これらの点を中性点Mとする。
図2に制御ブロック図を示す。マルチレベル電圧切換用スイッチングパターン生成回路11は、U相用には、両直流コンデンサ(CDC1,CDC2)の単体又は直列接続回路の切換および両コンデンサの正負極に切換えて出力端(G)と中性点(H)間に出力するマルチレベル電圧を切り換えるスイッチングパターンゲート信号を生成、さらには正弦波電圧指令値とキャリア信号によりパルス幅変調したスイッチングパターンゲート信号を生成する。同様に、マルチレベル電圧切換用スイッチングパターン生成回路11は、図1のV相用およびW相用のスイッチングパターンゲート信号を生成する。
コンデンサ充電用スイッチングパターン生成回路12は、U相用には、充電期間制御用スイッチング素子(SU5,SX5)の接続期間制御およびスイッチング素子(SU3,SU4,SX3,SX4)のオン・オフパターン制御によって、直流リアクトル(LDC)を通した経路で両直流コンデンサ(CDC1,CDC2)の単体または両方の直列接続回路を充電するためのスイッチングパターンゲート信号を生成する。同様に、図1のV相用およびW相用のスイッチングパターンゲート信号を生成する。なお、コンデンサ充電用スイッチングパターン生成回路12によるスイッチング制御は、三相インバータ装置に適用する場合は、各相(U,V,W)の電圧指令値(VU *,VV *,VW *)に応じて各相で互いに異なる接続期間にして直流リアクトルLDCからの充電電流を均等にし、各相の直流コンデンサを相間で同じ電圧に充電する。以下、これら制御を説明する。
スイッチングパターン生成回路11は、図3に正弦波と三角波の比較によるパルス幅変調波形図を示すように、各相の電圧指令値VU *,VV *,VW *とマルチレベル電圧範囲別に電圧波形レベルを設定した4個の三角波キャリアCarrierl〜Carrier4の各々を振幅比較することでパルス幅変調したゲート信号GU1〜GU4,GX1〜GX4,GVl〜GV4,GY1〜GY4,GW1〜GW4,GZ1〜GZ4を生成する。そして、これらゲート信号の組み合わせになるスイッチングパターン(P1〜P16)の選択で、各相のHブリッジ回路のスイッチング素子SUl〜SU4,SX1〜SX4,SV1〜SV4,SY1〜SY4,SW1〜SW4,SZ1〜SZ4をオン・オフパターン制御し、各相に5レベル電圧を出力する。
(ケース1)「電圧指令値>Carrier1」となる場合
SU1オン,SU2オフ,SU3オフ,SU4オン,SXlオフ,SX2オン,SX3オン,SX4オフとなり、+2Eの電圧が出力される。
SU1オン,SU2オフ,SU3オフ,SU4オン,SXlオフ,SX2オン,SX3オフ,SX4オン
SU1オフ,SU2オン,SU3オフ,SU4オン,SXlオフ,SX2オン,SX3オン,SX4オフ
SU1オン,SU2オフ,SU3オン,SU4オフ,SXlオフ,SX2オン,SX3オン,SX4オフ
SU1オン,SU2オフ,SU3オフ,SU4オン,SXlオン,SX2オフ,SX3オン,SX4オフ
の4通りの組み合わせがあり、それぞれ+Eの電圧が出力される。
SU1オフ,SU2オン,SU3オフ,SU4オン,SXlオフ,SX2オン,SX3オフ,SX4オン
SU1オフ,SU2オン,SU3オフ,SU4オン,SXlオン,SX2オフ,SX3オン,SX4オフ
SU1オフ,SU2オン,SU3オン,SU4オフ,SXlオフ,SX2オン,SX3オン,SX4オフ
SU1オン,SU2オフ,SU3オフ,SU4オン,SXlオン,SX2オフ,SX3オフ,SX4オン
SU1オン,SU2オフ,SU3オン,SU4オフ,SXlオフ,SX2オン,SX3オフ,SX4オン
SU1オン,SU2オフ,SU3オン,SU4オフ,SXlオン,SX2オフ,SX3オン,SX4オフ
の6通りの組み合わせがあり、0の電圧が出力される。
SU1オフ,SU2オン,SU3オン,SU4オフ,SXlオフ,SX2オン,SX3オフ,SX4オン
SU1オフ,SU2オン,SU3オフ,SU4オン,SXlオン,SX2オフ,SX3オフ,SX4オン
SU1オン,SU2オフ,SU3オン,SU4オフ,SXlオン,SX2オフ,SX3オフ,SX4オン
SU1オフ,SU2オン,SU3オン,SU4オフ,SXlオン,SX2オフ,SX3オン,SX4オフ
の4通りの組み合わせがあり、それぞれ−Eの電圧が出力される。
SU1オフ,SU2オン,SU3オン,SU4オフ,SXlオン,SX2オフ,SX3オフ,SX4オンとなり、−2Eの電圧が出力される。
上記のように、パルス幅変調したゲート信号(GU1〜GU4,GX1〜GX4)の組み合わせでスイッチング素子(SUl〜SU4,SX1〜SX4)をオン・オフパターン制御するスイッチングパターンは、図4に表で示すように、16通りのパターン(P1〜P16)があり、各相のN極側入力点Hを互いに接続した中性点Mを基準としたときの端子Uに出力される電圧、及びその時のスイッチングパターンP1〜P16における端子Uに出力される電圧と経路を以下に説明する。なお、下記の説明中、VUは直流コンデンサCDC1の電圧、VXは直流コンデンサCDC2の電圧である。
(P1)VU+VX:中性点M(H)→SX2→CDC2→SX3→端子B(A)→SU4→SUl→端子U(G)となる経路で電圧+2Eを発生する。
(P2)VU:中性点M(H)→SX2→SX4→端子B(A)→SU4→CDC1→SUl→端子U(G)となる経路で電圧+Eを発生する。
(P3)VX:中性点M(H)→SX2→CDC2→SX3→端子B(A)→SU4→SU2→端子U(G)となる経路で電圧+Eを発生する。
(P4)VX:中性点M(H)→SX2→CDC2→SX3→端子B(A)→SU3→SUl→端子U(G)となる経路で電圧+Eを発生する。
(P5)VU:中性点M(H)→SXl→SX3→端子B(A)→SU4→CDC1→SUl→端子U(G)となる経路で電圧+Eを発生する。
(P6)0:中性点M(H)→SX2→SX4→端子B(A)→SU4→SU2→端子U(G)となる経路で電圧0を発生する。
(P7)0:中性点M(H)→SXl→SX3→端子B(A)→SU4→SU2→端子U(G)となる経路で電圧0を発生する。
(P8)VX−VU:中性点M(H)→SX2→CDC2→SX3→端子B(A)→SU3→CDC1→SU2→端子U(G)となる経路で電圧0を発生する。
(P9)VU−VX:中性点M(H)→SXl→CDC2→SX4→端子B(A)→SU4→CDC1→SUl→端子U(G)となる経路で電圧0を発生する。
(P10)0:中性点M(H)→SX2→SX4→端子B(A)→SU3→SUl→端子U(G)となる経路で電圧0を発生する。
(P11)0:中性点M(H)→SXl→SX3→端子B(A)→SU3→SUl→端子U(G)となる経路で電圧0を発生する。
(P12)−VU:中性点M(H)→SX2→SX4→端子B(A)→SU3→CDC1→SU2→端子U(G)となる経路で電圧−Eを発生する。
(P13)−VX:中性点M(H)→SXl→CDC2→SX4→端子B(A)→SU4→SU2→端子U(G)となる経路で電圧−Eを発生する。
(P14)−VX:中性点M(H)→SXl→CDC2→SX4→端子B(A)→SU3→SUl→端子U(G)となる経路で電圧−Eを発生する。
(P15)−VU:中性点M(H)→SXl→SX3→端子B(A)→SU3→CDC1→SU2→端子U(G)となる経路で電圧−Eを発生する。
(P16)−VU−VX:中性点M(H)→SXl→CDC2→SX4→端子B(A)→SU3→CDC1→SU2→端子U(G)となる経路で電圧−2Eを発生する。
これらパターンのうち、2個の直流コンデンサCDC1,CDC2に生じる電圧を一定に保つように、スイッチングパターンを選択してオン・オフ制御することで、直流コンデンサCDC1の電圧VUと直流コンデンサCDC2の電圧VXを等しくする。したがって、VU+VXは+2E、VU,VXは+E、VX−VU,VU−VXは0、−VU,−VXは−E、−VU−VXは−2Eとなり、中性点Mからみて端子Uには5レベルの相電圧を出力できる。
スイッチングパターン生成回路12は、各相の電圧指令値VU *,VV *,VW *をそれぞれ振幅比較し、ゲート信号GU5,GX5,GV5,GY5,GW5,GZ5を生成する。そして、生成されたゲート信号に基づいて、逆阻止SW素子SU5,SX5,SV5,SY5,SW5,SZ5をオン・オフパターン制御し、各相の逆阻止SW素子がオン制御されたときに直流コンデンサを充電する。
(MODE1)CDC1充電モード:SU3オフ,SU4オン,SX3オフ,SX4オン
VDC→端子P’→SU5→端子PU→CDC1→SU4→端子A(B)→SX4→端子NX→SX5→端子N’となる経路で充電する。
(MODE2)CDC2充電モード:SU3オン,SU4オフ,SX3オン,SX4オフ
VDC→端子P’→SU5→端子PU→SU3→端子A(B)→SX3→CDC2→端子NX→SX5→端子N’となる経路で充電する。
(MODE3)CDC1,CDC2両方を充電するモード:SU3オフ,SU4オン,SX3オン,SX4オフ
VDC→端子P’→SU5→端子PU→CDC1→SU4→端子A(B)→SX3→CDC2→端子NX→SX5→端子N’となる経路で充電する。
(MODE4)どちらも充電しないモード:SU3オン,SU4オフ,SX3オフ,SX4オン
VDC→端子P’→SU5→端子PU→SU3→端子A(B)→SX4→端子NX→SX5→端子N’となる経路となり、充電しない。
なお、本実施形態では、CDC1,CDC2の両方を充電するモードMODE3、どちらも充電しないモードMODE4が現れるスイッチングパターンは使用せずに制御を行なうことができる。ただし、図7に示すような区間で電源を接続する相を切り替えた場合、表1の+2Eの電圧を出力するスイッチングパターンP1と、−2Eの電圧を出力するスイッチングパターンP16では電源が接続されないため、その例外とする。つまり、表1に示すスイッチングパターンP1,P2,P4,P6,P8,P9,P11,P13,P15,P16の10パターンを用いて出力電圧を制御する。また、表1に示すスイッチングパターンP2,P4,P6,P8,P9,P11,P13,P15の8パターンで各相の直流コンデンサが充電される。
SU1〜SU4,SX1〜SX4 Hブリッジ回路のスイッチング素子
SU5,SX5 充電期間制御用スイッチング素子
CDC1,CDC2 直流コンデンサ
LDC 直流リアクトル
Claims (4)
- 単一電圧出力の直流電源からマルチレベル電圧に変換した交流出力を生成するマルチレベル電力変換器であって、
前記直流電源から直流リアクトル(LDC)と充電期間制御用スイッチング素子(SU5,SX5)を介したPU極側とNX極側の間に2つのHブリッジ回路を直列接続し、
前記2つのHブリッジ回路は、それぞれ、2つのスイッチング素子(SUlとSU2)をそれぞれ直列に接続した出力側スイッチング回路と、2つのスイッチング素子(SU3とSU4)をそれぞれ直列に接続した入力側スイッチング回路と、直流コンデンサ(CDC1)を並列に接続し、
前記PU極に高電位側が接続される第1のHブリッジ回路の出力側スイッチング素子の直列接続点をマルチレベル電圧の出力端(G)とし、前記N X 極に低電位側が接続される第2のHブリッジ回路の入力側スイッチング素子の直列接続点をマルチレベル電圧の中性点(H)とし、前記第1のHブリッジ回路の入力側スイッチング素子の直列接続点と第2のHブリッジ回路の出力側スイッチング素子の直列接続点を接続し、
前記2つのHブリッジ回路のスイッチング素子(SUl〜SU4,SX1〜SX4)のオン・オフパターン制御によって、各Hブリッジ回路の直流コンデンサ(CDC1)の単体又は両方の直列接続回路の切換接続および該コンデンサの正負極に切換接続して前記出力端(G)と中性点(H)間に出力するマルチレベル電圧を切り換えるマルチレベル電圧切換用スイッチングパターン生成回路を設け、
前記充電期間制御用スイッチング素子(SU5,SX5)の接続期間制御および前記スイッチング素子(SU3,SU4,SX3,SX4)のオン・オフパターン制御によって、前記直流リアクトル(LDC)を通した経路で前記各Hブリッジ回路の直流コンデンサ(CDC1とCDC2)の単体または両方の直列接続回路を一定電圧に充電するコンデンサ充電用スイッチングパターン生成回路を設けたことを特徴とするマルチレベル電力変換器。 - 前記マルチレベル電圧切換用スイッチングパターン生成回路は、電圧指令値(VU *)とマルチレベル電圧範囲別に電圧波形レベルを設定した複数の三角波キャリア(Carrierl〜Carrier4)の各々を振幅比較することでパルス幅変調したゲート信号(GU1〜GU4,GX1〜GX4)を生成し、これらゲート信号の組み合わせになるスイッチングパターン(P1〜P16)の選択で前記スイッチング素子(SU3とSU4,SX3とSX4)をオン・オフパターン制御し、前記出力端(G)と中性点(H)間に出力するパルス幅変調したマルチレベル電圧を切り換える構成にしたことを特徴とする請求項1に記載のマルチレベル電力変換器。
- 前記コンデンサ充電用スイッチングパターン生成回路は、前記充電期間制御用スイッチング素子(SU5,SX5)がオン制御されたときに、前記スイッチング素子(SU3,SU4,SX3,SX4)のオン・オフ状態との関係で前記直流コンデンサ(CDC1またはCDC2)を単体で充電するモードと、両直流コンデンサ(CDC1とCDC2)の両方の直列接続回路を充電するモード、どちらも充電しないモードのいずれかで両直流コンデンサ(CDC1とCDC2)を充電するスイッチングパターンを生成することを特徴とする請求項1に記載のマルチレベル電力変換器。
- 前記マルチレベル電力変換器を3つ用いて三相インバータ装置を構成し、
前記コンデンサ充電用スイッチングパターン生成回路は、前記充電期間制御用スイッチング素子(SU5,SX5)の接続期間を各相(U,V,W)の電圧指令値(VU *,VV *,VW *)に応じて互いに異なる接続期間となるよう充電する相のHブリッジ回路を選択し、各Hブリッジ回路の各直流コンデンサを相間で同じ電圧に充電することを特徴とする請求項1に記載のマルチレベル電力変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011056653A JP5724486B2 (ja) | 2011-03-15 | 2011-03-15 | マルチレベル電力変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011056653A JP5724486B2 (ja) | 2011-03-15 | 2011-03-15 | マルチレベル電力変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012196013A JP2012196013A (ja) | 2012-10-11 |
JP5724486B2 true JP5724486B2 (ja) | 2015-05-27 |
Family
ID=47087440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011056653A Expired - Fee Related JP5724486B2 (ja) | 2011-03-15 | 2011-03-15 | マルチレベル電力変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5724486B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102969922B (zh) * | 2012-11-23 | 2014-11-05 | 中国科学院电工研究所 | 一种模块化多电平变流器功率模块电容电压均压方法 |
WO2014136248A1 (ja) * | 2013-03-08 | 2014-09-12 | 株式会社 日立製作所 | 電源装置 |
CN104253471B (zh) * | 2013-06-28 | 2017-02-22 | 比亚迪股份有限公司 | 电动汽车的充电系统及电动汽车的充电控制方法 |
CN105337522B (zh) * | 2015-11-03 | 2018-05-25 | 湖南大学 | 一种模块化多电平换流器的双载波调制方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002058251A (ja) * | 2000-08-08 | 2002-02-22 | Fuji Electric Co Ltd | 電力変換器の制御装置 |
JP3967706B2 (ja) * | 2003-10-22 | 2007-08-29 | 三菱電機株式会社 | 電力変換装置 |
-
2011
- 2011-03-15 JP JP2011056653A patent/JP5724486B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012196013A (ja) | 2012-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11456679B2 (en) | Voltage level multiplier module for multilevel power converters | |
US9973108B2 (en) | Hybrid modulation strategy for multilevel inverters | |
Ho et al. | Single-phase modified quasi-Z-source cascaded hybrid five-level inverter | |
Edpuganti et al. | Optimal pulsewidth modulation for common-mode voltage elimination scheme of medium-voltage modular multilevel converter-fed open-end stator winding induction motor drives | |
JP6123219B2 (ja) | マルチレベル電力変換器 | |
US9325252B2 (en) | Multilevel converter systems and sinusoidal pulse width modulation methods | |
JP5734672B2 (ja) | 半導体電力変換装置 | |
US20120206948A1 (en) | Device and method for converting direct current into alternate current | |
Lewicki et al. | Space vector pulsewidth modulation strategy for multilevel cascaded H-bridge inverter with DC-link voltage balancing ability | |
Lee et al. | An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter | |
Deng et al. | Space vector modulation method for modular multilevel converters | |
Zhang et al. | Performance study for high power density three-phase Vienna PFC rectifier by using SVPWM control method | |
JP2015027170A (ja) | 直流/交流変換装置 | |
JP5724486B2 (ja) | マルチレベル電力変換器 | |
US11784583B2 (en) | Cascaded pulse width modulation converter control | |
KR101297320B1 (ko) | 향상된 전력품질을 제공하는 단상풀브릿지인버터 | |
Panda et al. | Reduced switch count seven-level self-balanced switched-capacitor boost multilevel inverter | |
US20150214830A1 (en) | System and method of power conversion | |
Jeong et al. | Discontinuous PWM scheme for switching losses reduction in modular multilevel converters | |
Li et al. | Start-up control with constant precharge current for the modular multilevel converter | |
JP2013055753A (ja) | マルチレベル電力変換器 | |
Maswood et al. | High power multilevel inverter with unity PF front-end rectifier | |
Dos Santos et al. | Flying capacitor four-level H-Bridge converter | |
Sarkar et al. | Performance Improved Multi-Level OEIM Drive With Voltage Boost Through Unequal Levels | |
Park et al. | A Z-source sparse matrix converter under a voltage sag condition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141205 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20141205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5724486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |