JP2012196013A - マルチレベル電力変換器 - Google Patents
マルチレベル電力変換器 Download PDFInfo
- Publication number
- JP2012196013A JP2012196013A JP2011056653A JP2011056653A JP2012196013A JP 2012196013 A JP2012196013 A JP 2012196013A JP 2011056653 A JP2011056653 A JP 2011056653A JP 2011056653 A JP2011056653 A JP 2011056653A JP 2012196013 A JP2012196013 A JP 2012196013A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- voltage
- switching elements
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】直流リアクトル、直流リンクコンデンサおよび半導体素子の必要個数を減らし、装置の小型化及びコスト低減ができる。
【解決手段】Ｕ相は、直流電源ＶDCから直流リアクトルＬDCとスイッチング素子（ＳU5，ＳX5）を介したＰU極側とＮX極側の間に複数のＨブリッジ回路ＩＮＶ＿Ｕ，ＩＮＶ＿Ｘを直列接続し、各Ｈブリッジ回路のスイッチング素子（ＳUl〜ＳU4，ＳX1〜ＳX4）のオン・オフパターン制御によって、各Ｈブリッジ回路の直流コンデンサの単体又は直列接続回路の切換接続および該コンデンサの正負極に切換接続して出力端（Ｇ）と中性点（Ｈ）間に出力する電圧に５レベル電圧を生成する。スイッチング素子（ＳU5，ＳX5）の接続期間制御およびスイッチング素子（ＳU3，ＳU4，ＳX3，ＳX4）のオン・オフパターン制御によって、各Ｈブリッジ回路の直流コンデンサの単体または直列接続回路を一定電圧に充電する。
【選択図】図１
【解決手段】Ｕ相は、直流電源ＶDCから直流リアクトルＬDCとスイッチング素子（ＳU5，ＳX5）を介したＰU極側とＮX極側の間に複数のＨブリッジ回路ＩＮＶ＿Ｕ，ＩＮＶ＿Ｘを直列接続し、各Ｈブリッジ回路のスイッチング素子（ＳUl〜ＳU4，ＳX1〜ＳX4）のオン・オフパターン制御によって、各Ｈブリッジ回路の直流コンデンサの単体又は直列接続回路の切換接続および該コンデンサの正負極に切換接続して出力端（Ｇ）と中性点（Ｈ）間に出力する電圧に５レベル電圧を生成する。スイッチング素子（ＳU5，ＳX5）の接続期間制御およびスイッチング素子（ＳU3，ＳU4，ＳX3，ＳX4）のオン・オフパターン制御によって、各Ｈブリッジ回路の直流コンデンサの単体または直列接続回路を一定電圧に充電する。
【選択図】図１
Description
本発明は、単一電圧出力の直流電源からマルチレベル電圧に変換した交流出力を生成するマルチレベル電力変換器に関する。
従来、インバータ装置（逆電力変換装置）の高圧化には複数の単相インバータユニットの出力を直列接続する手法が採られていたが、この手法では各インバータユニットに個別の直流電源が必要となるため、インバータ装置の直流電源部には多巻線変圧器を必要とし、直流電源部の重量および体積が増大してしまう。この従来装置に対し、マルチレベル電力変換器は、単一電圧出力の直流電源から直接的に高圧のマルチレベル電圧に変換した交流出力を生成することができ、多巻線変圧器が不要となり、その小型化を図ることができる。
図８は、従来のマルチレベル電力変換器の主回路１相分の構成図を示し、５レベル電圧の交流出力を得る場合である（例えば、非特許文献１参照）。この回路は、５レベルインバータ１の直流側に設けたダイオード整流器２の直流出力電圧を５分圧するために４台の直流リンクコンデンサＣｄｃ１〜Ｃｄｃ４を直列接続し、これらコンデンサＣｄｃ１〜Ｃｄｃ４に蓄えられたエネルギーを用いて、インバータ１には５分圧に対応する５レベルの電位を有する交流出力を生成する。
図８は、従来のマルチレベル電力変換器の主回路１相分の構成図を示し、５レベル電圧の交流出力を得る場合である（例えば、非特許文献１参照）。この回路は、５レベルインバータ１の直流側に設けたダイオード整流器２の直流出力電圧を５分圧するために４台の直流リンクコンデンサＣｄｃ１〜Ｃｄｃ４を直列接続し、これらコンデンサＣｄｃ１〜Ｃｄｃ４に蓄えられたエネルギーを用いて、インバータ１には５分圧に対応する５レベルの電位を有する交流出力を生成する。
上記の５レベルインバータ１の動作を説明する。コンデンサＣｄｃ１〜Ｃｄｃ４で分圧する電圧の中性点をＭ点とし、インバータ１の出力端をＡ点とし、直流電圧を均一に４分圧した電圧をＥとすると、半導体スイッチＳ１〜Ｓ８について以下のオン・オフパターン制御の組み合わせ（スイッチングモードＳＭ１〜ＳＭ５）によって、端子間ＡＭに５レベルの電圧出力を生成する。
（ＳＭ１）Ｓ１，Ｓ２，Ｓ３とＳ４がオン、Ｓ５，Ｓ６，Ｓ７とＳ８がオフのとき、端子間ＡＭには電圧＋２Ｅが出力される。
（ＳＭ１）Ｓ１，Ｓ２，Ｓ３とＳ４がオン、Ｓ５，Ｓ６，Ｓ７とＳ８がオフのとき、端子間ＡＭには電圧＋２Ｅが出力される。
（ＳＭ２）Ｓ２，Ｓ３，Ｓ４とＳ５がオン、Ｓ１，Ｓ６，Ｓ７とＳ８がオフのとき、端子間ＡＭには電圧＋Ｅが出力される。
（ＳＭ３）Ｓ３，Ｓ４，Ｓ５とＳ６がオン、Ｓ１，Ｓ２，Ｓ７とＳ８がオフのとき、端子間ＡＭには電圧０が出力される。
（ＳＭ４）Ｓ４，Ｓ５，Ｓ６とＳ７がオン、Ｓ１，Ｓ２，Ｓ３とＳ８がオフのとき、端子間ＡＭには電圧−Ｅが出力される。
（ＳＭ５）Ｓ５，Ｓ６，Ｓ７とＳ８がオン、Ｓ１，Ｓ２，Ｓ３とＳ４がオフのとき、端子間ＡＭには電圧−２Ｅが出力される。
「Ｖｏｌｔａｇｅ Ｂａｌａｎｃｉｎｇ ｏｆ ｔｈｅ Ｆｏｕｒ Ｓｐｌｉｔ ＤＣ Ｃａｐａｃｉｔｏｒｓ ｆｏｒ ａ Ｆｉｖｅ−Ｌｅｖｅｌ Ｄｉｏｄｅ−Ｃｌａｎｐｅｄ ＰＷＭ Ｉｎｖｅｒｔｅｒ ｗｉｔｈ ａ Ｆｒｏｎｔ−Ｅｎｄ Ｄｉｏｄｅ Ｒｅｃｔｉｆｉｅｒ」、ｉｎｔｅｒｎａｔｉｏｎａｌ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｎｆｅｒｅｎｃｅ （ＩＰＥＣ），ＩＥＥＪ／ＩＥＥＥ，ｐｐ．７３４−７３９，Ｊｕｎ，２０１０
前記の図８の構成では、５レベルインバータの直流側の電源電圧を５分圧するために４つの直流リンクコンデンサＣdc1〜Ｃdc4が直列接続されており、これらのコンデンサに蓄えられたエネルギーを用いて５レベル電圧の交流出力が生成される。
この５レベルインバータには有効電力が流入もしくは流出するため、４つのコンデンサＣdc1〜Ｃdc4に生じる電圧の各平均値が等しくならない。交流出力の各レベルについての波高を全て等しくするためには、各コンデンサＣdc1〜Ｃdc4に生じる直流電圧の平均値が全て等しくなるよう制御する必要がある。
そのため、非特許文献１では、各コンデンサＣdc1〜Ｃdc4に生じる直流電圧の平均値を昇降圧チョッパ動作によって均一にするための電圧均一回路３をインバータ１の直流側に設けている。この電圧均一回路３は、半導体スイッチの他に、結合巻線をもつ大型の直流リアクトルＬCや逆流阻止用ダイオードを必要とし、これら回路素子の増加が装置の大形化及びコスト高になるという問題があった。
また、図８に示す５レベルインバータ１には、半導体スイッチの他に、高耐圧大電流容量のクランプ用ダイオードを多く必要とし、それらが回路の大形化及びコスト高の要因になる。
本発明の目的は、半導体素子の必要個数を減らし、装置の小型化及びコスト低減ができるマルチレベル電力変換器を提供することにある。
本発明は、前記の課題を解決するため、
単一電圧出力の直流電源から直流リアクトルと充電期間制御用スイッチング素子を介したＰU極側とＮX極側の間に複数のＨブリッジ回路を直列接続し、
各Ｈブリッジ回路は、直流コンデンサと、２つのスイッチング素子の直列接続点を入力端とした入力側スイッチング回路と、２つのスイッチング素子の直列接続点を出力端とした出力側スイッチング回路を並列接続してマルチレベル電力変換器を構成し、
各Ｈブリッジ回路のスイッチング素子のオン・オフパターン制御によって、各Ｈブリッジ回路の直流コンデンサの単体又は直列接続回路の切換接続および該コンデンサの正負極に切換接続して出力端と入力端間に出力するマルチレベル電圧を切り換え、
充電期間制御用スイッチング素子の接続期間制御およびスイッチング素子のオン・オフパターン制御によって、直流電源から直流リアクトル（ＬDC）を通した経路で各Ｈブリッジ回路の直流コンデンサの単体または直列接続回路を一定電圧に充電するようにしたもので、以下の構成を特徴とする。
単一電圧出力の直流電源から直流リアクトルと充電期間制御用スイッチング素子を介したＰU極側とＮX極側の間に複数のＨブリッジ回路を直列接続し、
各Ｈブリッジ回路は、直流コンデンサと、２つのスイッチング素子の直列接続点を入力端とした入力側スイッチング回路と、２つのスイッチング素子の直列接続点を出力端とした出力側スイッチング回路を並列接続してマルチレベル電力変換器を構成し、
各Ｈブリッジ回路のスイッチング素子のオン・オフパターン制御によって、各Ｈブリッジ回路の直流コンデンサの単体又は直列接続回路の切換接続および該コンデンサの正負極に切換接続して出力端と入力端間に出力するマルチレベル電圧を切り換え、
充電期間制御用スイッチング素子の接続期間制御およびスイッチング素子のオン・オフパターン制御によって、直流電源から直流リアクトル（ＬDC）を通した経路で各Ｈブリッジ回路の直流コンデンサの単体または直列接続回路を一定電圧に充電するようにしたもので、以下の構成を特徴とする。
（１）単一電圧出力の直流電源からマルチレベル電圧に変換した交流出力を生成するマルチレベル電力変換器であって、
前記直流電源から直流リアクトル（ＬDC）と充電期間制御用スイッチング素子（ＳU5，ＳX5）を介したＰU極側とＮX極側の間に複数のＨブリッジ回路を直列接続し、
前記複数のＨブリッジ回路は、それぞれ、２つのスイッチング素子（ＳUlとＳU2）をそれぞれ直列に接続した出力側スイッチング回路と、２つのスイッチング素子（ＳU3とＳU4）をそれぞれ直列に接続した入力側スイッチング回路と、直流コンデンサ（ＣDC1）を並列に接続し、
前記ＰU極に高電位側が接続される第１のＨブリッジ回路の出力側スイッチング素子の直列接続点をマルチレベル電圧の出力端（Ｇ）とし、前記ＰN極に低電位側が接続される第２のＨブリッジ回路の入力側スイッチング素子の直列接続点をマルチレベル電圧の中性点（Ｈ）とし、前記第１と第２のＨブリッジ回路の間に直列接続されるＨブリッジ回路の入力側スイッチング素子の直列接続点と出力側スイッチング素子の直列接続点を互いに接続し、
前記複数のＨブリッジ回路のスイッチング素子（ＳUl〜ＳU4，ＳX1〜ＳX4）のオン・オフパターン制御によって、各Ｈブリッジ回路の直流コンデンサ（ＣDC1）の単体又は両方の直列接続回路の切換接続および該コンデンサの正負極に切換接続して前記出力端（Ｇ）と中性点（Ｈ）間に出力するマルチレベル電圧を切り換えるマルチレベル電圧切換用スイッチングパターン生成回路を設け、
前記充電期間制御用スイッチング素子（ＳU5，ＳX5）の接続期間制御および前記スイッチング素子（ＳU3，ＳU4，ＳX3，ＳX4）のオン・オフパターン制御によって、前記直流リアクトル（ＬDC）を通した経路で前記各Ｈブリッジ回路の直流コンデンサ（ＣDC1とＣDC2）の単体または両方の直列接続回路を一定電圧に充電するコンデンサ充電用スイッチングパターン生成回路を設けたことを特徴とする。
前記直流電源から直流リアクトル（ＬDC）と充電期間制御用スイッチング素子（ＳU5，ＳX5）を介したＰU極側とＮX極側の間に複数のＨブリッジ回路を直列接続し、
前記複数のＨブリッジ回路は、それぞれ、２つのスイッチング素子（ＳUlとＳU2）をそれぞれ直列に接続した出力側スイッチング回路と、２つのスイッチング素子（ＳU3とＳU4）をそれぞれ直列に接続した入力側スイッチング回路と、直流コンデンサ（ＣDC1）を並列に接続し、
前記ＰU極に高電位側が接続される第１のＨブリッジ回路の出力側スイッチング素子の直列接続点をマルチレベル電圧の出力端（Ｇ）とし、前記ＰN極に低電位側が接続される第２のＨブリッジ回路の入力側スイッチング素子の直列接続点をマルチレベル電圧の中性点（Ｈ）とし、前記第１と第２のＨブリッジ回路の間に直列接続されるＨブリッジ回路の入力側スイッチング素子の直列接続点と出力側スイッチング素子の直列接続点を互いに接続し、
前記複数のＨブリッジ回路のスイッチング素子（ＳUl〜ＳU4，ＳX1〜ＳX4）のオン・オフパターン制御によって、各Ｈブリッジ回路の直流コンデンサ（ＣDC1）の単体又は両方の直列接続回路の切換接続および該コンデンサの正負極に切換接続して前記出力端（Ｇ）と中性点（Ｈ）間に出力するマルチレベル電圧を切り換えるマルチレベル電圧切換用スイッチングパターン生成回路を設け、
前記充電期間制御用スイッチング素子（ＳU5，ＳX5）の接続期間制御および前記スイッチング素子（ＳU3，ＳU4，ＳX3，ＳX4）のオン・オフパターン制御によって、前記直流リアクトル（ＬDC）を通した経路で前記各Ｈブリッジ回路の直流コンデンサ（ＣDC1とＣDC2）の単体または両方の直列接続回路を一定電圧に充電するコンデンサ充電用スイッチングパターン生成回路を設けたことを特徴とする。
（２）前記マルチレベル電圧切換用スイッチングパターン生成回路は、電圧指令値（ＶU *）とマルチレベル電圧範囲別に電圧波形レベルを設定した複数の三角波キャリア（Ｃａｒｒｉｅｒｌ〜Ｃａｒｒｉｅｒ４）の各々を振幅比較することでパルス幅変調したゲート信号（ＧU1〜ＧU4，ＧX1〜ＧX4）を生成し、これらゲート信号の組み合わせになるスイッチングパターン（Ｐ１〜Ｐ１６）の選択で前記スイッチング素子（ＳU3とＳU4，ＳX3とＳX4）をオン・オフパターン制御し、前記出力端（Ｇ）と中性点（Ｈ）間に出力するパルス幅変調したマルチレベル電圧を切り換える構成にしたことを特徴とする。
（３）前記コンデンサ充電用スイッチングパターン生成回路は、前記充電期間制御用スイッチング素子（ＳU5，ＳX5）がオン制御されたときに、前記スイッチング素子（ＳU3，ＳU4，ＳX3，ＳX4）のオン・オフ状態との関係で前記直流コンデンサ（ＣDC1またはＣDC2）を単体で充電するモードと、両直流コンデンサ（ＣDC1とＣDC2）の両方の直列接続回路を充電するモード、どちらも充電しないモードのいずれかで両直流コンデンサ（ＣDC1とＣDC2）を充電するスイッチングパターンを生成することを特徴とする。
（４）前記マルチレベル電力変換器を３つ用いた構成とし、前記コンデンサ充電用スイッチングパターン生成回路は、前記充電期間制御用スイッチング素子（ＳU5，ＳX5）の接続期間を各相（Ｕ，Ｖ，Ｗ）の電圧指令値（ＶU *，ＶV *，ＶW *）に応じて互いに異なる接続期間となるよう充電する相のＨブリッジ回路を選択し、各Ｈブリッジ回路の各直流コンデンサを相間で同じ電圧に充電することを特徴とする。
以上のとおり、本発明によれば、非特許文献１のマルチレベルインバータと比較して、半導体素子の必要個数を減らし、装置の小型化及びコスト低減ができる。
具体的には、スイッチングパターンを選択し制御することで、各相の２個の直流コンデンサに生じる電圧を一定に保つことができるため、電圧均―回路を必要としない。また、図８に示す５レベルインバータと比較して、図１に示す本発明に係る５レベルインバータでは、電力変換器を少ない素子数で実現できる。
（１）回路構成
図１は、本発明に係る５レベル電力変換器の主回路構成を示す。ここでは、Ｕ相回路を代表して５レベル電力変換器の回路構成を説明する。このＵ相回路は、直流電源ＶDCと、直流リアクトルＬDCと、逆耐圧を有する２個の充電期間制御用スイッチング素子ＲＢ＿ＩＧＢＴ［以下、逆阻止ＳＷ素子と言う］（ＳU5,ＳX5）と、８個のスイッチング素子（ＳU1〜ＳU4，ＳX1〜ＳX4）および２個の直流コンデンサ（ＣDC1，ＣDC2）から構成される。
直流電源ＶDCの両端をＰ極，Ｎ極とし、Ｐ極側に直流リアクトルＬDCを介して逆阻止ＳＷ素子ＳU5を順方向に配置し、Ｎ極側に逆阻止ＳＷ素子ＳX5を順方向に配置し、これらの両端をＰU極，ＮX極とする。これら逆阻止ＳＷ素子ＳU5,ＳX5は、図１右下に示すように、逆耐圧保護用のダイオードとＩＧＢＴを組み合わせたもので代替が可能である。
直流電源を電源とするＰU極とＮX極の間に一対のＨブリッジ回路ＩＮＶ＿Ｕ，ＩＮＶ＿Ｘを直列接続する。このうち、ＰU極側に接続されるＨブリッジ回路ＩＮＶ＿Ｕは、２つのスイッチング素子ＳUlとＳU2，ＳU3とＳU4をそれぞれ直列に接続し、出力側になるスイッチング素子ＳUlとＳU2の直列接続回路に並列に直流コンデンサＣDC1を接続し、さらに、入力側になるスイッチング素子ＳU3とＳU4の直列接続回路を直流コンデンサＣDC1に並列に接続した３並列で構成する。ＮX極側に接続されるＨブリッジ回路ＩＮＶ＿Ｘは、スイッチング素子ＳX1とＳX2，ＳX3とＳX4と直流コンデンサＣDC2を用いて同様に構成し、スイッチング素子ＳXlとＳX2の直列接続回路を入力側とし、スイッチング素子ＳX3とＳX4の直列接続回路を出力側とする。
Ｈブリッジ回路ＩＮＶ＿Ｕの入力端になるスイッチング素子ＳU3，ＳU4の直列接続点Ａと、Ｈブリッジ回路ＩＮＶ＿Ｘの出力端になるスイッチング素子ＳX3，ＳX4の直列接続点Ｂを互いに接続する。Ｈブリッジ回路ＩＮＶ＿Ｕの出力端になるスイッチング素子ＳU1，ＳU2の直列接続点は、Ｕ相の出力端Ｇとして負荷へ接続する。Ｈブリッジ回路ＩＮＶ＿Ｘの入力端になるスイッチング素子ＳX1，ＳX2の直列接続点Ｈは、他の相の接続点Ｊ，Ｌと相互に接続し、これらの点を中性点Ｍとする。
図１は、本発明に係る５レベル電力変換器の主回路構成を示す。ここでは、Ｕ相回路を代表して５レベル電力変換器の回路構成を説明する。このＵ相回路は、直流電源ＶDCと、直流リアクトルＬDCと、逆耐圧を有する２個の充電期間制御用スイッチング素子ＲＢ＿ＩＧＢＴ［以下、逆阻止ＳＷ素子と言う］（ＳU5,ＳX5）と、８個のスイッチング素子（ＳU1〜ＳU4，ＳX1〜ＳX4）および２個の直流コンデンサ（ＣDC1，ＣDC2）から構成される。
直流電源ＶDCの両端をＰ極，Ｎ極とし、Ｐ極側に直流リアクトルＬDCを介して逆阻止ＳＷ素子ＳU5を順方向に配置し、Ｎ極側に逆阻止ＳＷ素子ＳX5を順方向に配置し、これらの両端をＰU極，ＮX極とする。これら逆阻止ＳＷ素子ＳU5,ＳX5は、図１右下に示すように、逆耐圧保護用のダイオードとＩＧＢＴを組み合わせたもので代替が可能である。
直流電源を電源とするＰU極とＮX極の間に一対のＨブリッジ回路ＩＮＶ＿Ｕ，ＩＮＶ＿Ｘを直列接続する。このうち、ＰU極側に接続されるＨブリッジ回路ＩＮＶ＿Ｕは、２つのスイッチング素子ＳUlとＳU2，ＳU3とＳU4をそれぞれ直列に接続し、出力側になるスイッチング素子ＳUlとＳU2の直列接続回路に並列に直流コンデンサＣDC1を接続し、さらに、入力側になるスイッチング素子ＳU3とＳU4の直列接続回路を直流コンデンサＣDC1に並列に接続した３並列で構成する。ＮX極側に接続されるＨブリッジ回路ＩＮＶ＿Ｘは、スイッチング素子ＳX1とＳX2，ＳX3とＳX4と直流コンデンサＣDC2を用いて同様に構成し、スイッチング素子ＳXlとＳX2の直列接続回路を入力側とし、スイッチング素子ＳX3とＳX4の直列接続回路を出力側とする。
Ｈブリッジ回路ＩＮＶ＿Ｕの入力端になるスイッチング素子ＳU3，ＳU4の直列接続点Ａと、Ｈブリッジ回路ＩＮＶ＿Ｘの出力端になるスイッチング素子ＳX3，ＳX4の直列接続点Ｂを互いに接続する。Ｈブリッジ回路ＩＮＶ＿Ｕの出力端になるスイッチング素子ＳU1，ＳU2の直列接続点は、Ｕ相の出力端Ｇとして負荷へ接続する。Ｈブリッジ回路ＩＮＶ＿Ｘの入力端になるスイッチング素子ＳX1，ＳX2の直列接続点Ｈは、他の相の接続点Ｊ，Ｌと相互に接続し、これらの点を中性点Ｍとする。
Ｖ相，Ｗ相も同様に構成し、各相の接続点Ｉ，ＫはＶ，Ｗ相の出力端として負荷へマルチレベル電圧を出力する。
（２）マルチレベル電力変換器のスイッチングパターン生成回路
図２に制御ブロック図を示す。マルチレベル電圧切換用スイッチングパターン生成回路１１は、Ｕ相用には、両直流コンデンサ（ＣDC1,ＣDC2）の単体又は直列接続回路の切換および両コンデンサの正負極に切換えて出力端（Ｇ）と中性点（Ｈ）間に出力するマルチレベル電圧を切り換えるスイッチングパターンゲート信号を生成、さらには正弦波電圧指令値とキャリア信号によりパルス幅変調したスイッチングパターンゲート信号を生成する。同様に、マルチレベル電圧切換用スイッチングパターン生成回路１１は、図１のＶ相用およびＷ相用のスイッチングパターンゲート信号を生成する。
コンデンサ充電用スイッチングパターン生成回路１２は、Ｕ相用には、充電期間制御用スイッチング素子（ＳU5，ＳX5）の接続期間制御およびスイッチング素子（ＳU3，ＳU4，ＳX3，ＳX4）のオン・オフパターン制御によって、直流リアクトル（ＬDC）を通した経路で両直流コンデンサ（ＣDC1,ＣDC2）の単体または両方の直列接続回路を充電するためのスイッチングパターンゲート信号を生成する。同様に、図１のＶ相用およびＷ相用のスイッチングパターンゲート信号を生成する。なお、コンデンサ充電用スイッチングパターン生成回路１２によるスイッチング制御は、三相インバータ装置に適用する場合は、各相（Ｕ，Ｖ，Ｗ）の電圧指令値（ＶU *，ＶV *，ＶW *）に応じて各相で互いに異なる接続期間にして直流リアクトルＬDCからの充電電流を均等にし、各相の直流コンデンサを相間で同じ電圧に充電する。以下、これら制御を説明する。
図２に制御ブロック図を示す。マルチレベル電圧切換用スイッチングパターン生成回路１１は、Ｕ相用には、両直流コンデンサ（ＣDC1,ＣDC2）の単体又は直列接続回路の切換および両コンデンサの正負極に切換えて出力端（Ｇ）と中性点（Ｈ）間に出力するマルチレベル電圧を切り換えるスイッチングパターンゲート信号を生成、さらには正弦波電圧指令値とキャリア信号によりパルス幅変調したスイッチングパターンゲート信号を生成する。同様に、マルチレベル電圧切換用スイッチングパターン生成回路１１は、図１のＶ相用およびＷ相用のスイッチングパターンゲート信号を生成する。
コンデンサ充電用スイッチングパターン生成回路１２は、Ｕ相用には、充電期間制御用スイッチング素子（ＳU5，ＳX5）の接続期間制御およびスイッチング素子（ＳU3，ＳU4，ＳX3，ＳX4）のオン・オフパターン制御によって、直流リアクトル（ＬDC）を通した経路で両直流コンデンサ（ＣDC1,ＣDC2）の単体または両方の直列接続回路を充電するためのスイッチングパターンゲート信号を生成する。同様に、図１のＶ相用およびＷ相用のスイッチングパターンゲート信号を生成する。なお、コンデンサ充電用スイッチングパターン生成回路１２によるスイッチング制御は、三相インバータ装置に適用する場合は、各相（Ｕ，Ｖ，Ｗ）の電圧指令値（ＶU *，ＶV *，ＶW *）に応じて各相で互いに異なる接続期間にして直流リアクトルＬDCからの充電電流を均等にし、各相の直流コンデンサを相間で同じ電圧に充電する。以下、これら制御を説明する。
（２Ａ）スイッチングパターン生成回路１１のゲート信号生成と電圧出力
スイッチングパターン生成回路１１は、図３に正弦波と三角波の比較によるパルス幅変調波形図を示すように、各相の電圧指令値ＶU *，ＶV *，ＶW *とマルチレベル電圧範囲別に電圧波形レベルを設定した４個の三角波キャリアＣａｒｒｉｅｒｌ〜Ｃａｒｒｉｅｒ４の各々を振幅比較することでパルス幅変調したゲート信号ＧU1〜ＧU4，ＧX1〜ＧX4，ＧVl〜ＧV4，ＧY1〜ＧY4，ＧW1〜ＧW4，ＧZ1〜ＧZ4を生成する。そして、これらゲート信号の組み合わせになるスイッチングパターン（Ｐ１〜Ｐ１６）の選択で、各相のＨブリッジ回路のスイッチング素子ＳUl〜ＳU4，ＳX1〜ＳX4，ＳV1〜ＳV4，ＳY1〜ＳY4，ＳW1〜ＳW4，ＳZ1〜ＳZ4をオン・オフパターン制御し、各相に５レベル電圧を出力する。
スイッチングパターン生成回路１１は、図３に正弦波と三角波の比較によるパルス幅変調波形図を示すように、各相の電圧指令値ＶU *，ＶV *，ＶW *とマルチレベル電圧範囲別に電圧波形レベルを設定した４個の三角波キャリアＣａｒｒｉｅｒｌ〜Ｃａｒｒｉｅｒ４の各々を振幅比較することでパルス幅変調したゲート信号ＧU1〜ＧU4，ＧX1〜ＧX4，ＧVl〜ＧV4，ＧY1〜ＧY4，ＧW1〜ＧW4，ＧZ1〜ＧZ4を生成する。そして、これらゲート信号の組み合わせになるスイッチングパターン（Ｐ１〜Ｐ１６）の選択で、各相のＨブリッジ回路のスイッチング素子ＳUl〜ＳU4，ＳX1〜ＳX4，ＳV1〜ＳV4，ＳY1〜ＳY4，ＳW1〜ＳW4，ＳZ1〜ＳZ4をオン・オフパターン制御し、各相に５レベル電圧を出力する。
スイッチングパターン生成回路１１の内部におけるＵ相電圧指令値ＶU *の振幅比較による各スイッチング素子（ＳUl〜ＳU4，ＳX1〜ＳX4）のオン・オフパターン制御を以下に説明する。
（ケース１）「電圧指令値＞Ｃａｒｒｉｅｒ１」となる場合
ＳU1オン，ＳU2オフ，ＳU3オフ，ＳU4オン，ＳXlオフ，ＳX2オン，ＳX3オン，ＳX4オフとなり、＋２Ｅの電圧が出力される。
（ケース１）「電圧指令値＞Ｃａｒｒｉｅｒ１」となる場合
ＳU1オン，ＳU2オフ，ＳU3オフ，ＳU4オン，ＳXlオフ，ＳX2オン，ＳX3オン，ＳX4オフとなり、＋２Ｅの電圧が出力される。
（ケース２）「電圧指令値＜Ｃａｒｒｉｅｒ１、かつ電圧指令値＞Ｃａｒｒｉｅｒ２」となる場合
ＳU1オン，ＳU2オフ，ＳU3オフ，ＳU4オン，ＳXlオフ，ＳX2オン，ＳX3オフ，ＳX4オン
ＳU1オフ，ＳU2オン，ＳU3オフ，ＳU4オン，ＳXlオフ，ＳX2オン，ＳX3オン，ＳX4オフ
ＳU1オン，ＳU2オフ，ＳU3オン，ＳU4オフ，ＳXlオフ，ＳX2オン，ＳX3オン，ＳX4オフ
ＳU1オン，ＳU2オフ，ＳU3オフ，ＳU4オン，ＳXlオン，ＳX2オフ，ＳX3オン，ＳX4オフ
の４通りの組み合わせがあり、それぞれ＋Ｅの電圧が出力される。
ＳU1オン，ＳU2オフ，ＳU3オフ，ＳU4オン，ＳXlオフ，ＳX2オン，ＳX3オフ，ＳX4オン
ＳU1オフ，ＳU2オン，ＳU3オフ，ＳU4オン，ＳXlオフ，ＳX2オン，ＳX3オン，ＳX4オフ
ＳU1オン，ＳU2オフ，ＳU3オン，ＳU4オフ，ＳXlオフ，ＳX2オン，ＳX3オン，ＳX4オフ
ＳU1オン，ＳU2オフ，ＳU3オフ，ＳU4オン，ＳXlオン，ＳX2オフ，ＳX3オン，ＳX4オフ
の４通りの組み合わせがあり、それぞれ＋Ｅの電圧が出力される。
（ケース３）「電圧指令値＜Ｃａｒｒｉｅｒ２、かつ電圧指令値＞Ｃａｒｒｉｅｒ３」となる場合
ＳU1オフ，ＳU2オン，ＳU3オフ，ＳU4オン，ＳXlオフ，ＳX2オン，ＳX3オフ，ＳX4オン
ＳU1オフ，ＳU2オン，ＳU3オフ，ＳU4オン，ＳXlオン，ＳX2オフ，ＳX3オン，ＳX4オフ
ＳU1オフ，ＳU2オン，ＳU3オン，ＳU4オフ，ＳXlオフ，ＳX2オン，ＳX3オン，ＳX4オフ
ＳU1オン，ＳU2オフ，ＳU3オフ，ＳU4オン，ＳXlオン，ＳX2オフ，ＳX3オフ，ＳX4オン
ＳU1オン，ＳU2オフ，ＳU3オン，ＳU4オフ，ＳXlオフ，ＳX2オン，ＳX3オフ，ＳX4オン
ＳU1オン，ＳU2オフ，ＳU3オン，ＳU4オフ，ＳXlオン，ＳX2オフ，ＳX3オン，ＳX4オフ
の６通りの組み合わせがあり、０の電圧が出力される。
ＳU1オフ，ＳU2オン，ＳU3オフ，ＳU4オン，ＳXlオフ，ＳX2オン，ＳX3オフ，ＳX4オン
ＳU1オフ，ＳU2オン，ＳU3オフ，ＳU4オン，ＳXlオン，ＳX2オフ，ＳX3オン，ＳX4オフ
ＳU1オフ，ＳU2オン，ＳU3オン，ＳU4オフ，ＳXlオフ，ＳX2オン，ＳX3オン，ＳX4オフ
ＳU1オン，ＳU2オフ，ＳU3オフ，ＳU4オン，ＳXlオン，ＳX2オフ，ＳX3オフ，ＳX4オン
ＳU1オン，ＳU2オフ，ＳU3オン，ＳU4オフ，ＳXlオフ，ＳX2オン，ＳX3オフ，ＳX4オン
ＳU1オン，ＳU2オフ，ＳU3オン，ＳU4オフ，ＳXlオン，ＳX2オフ，ＳX3オン，ＳX4オフ
の６通りの組み合わせがあり、０の電圧が出力される。
（ケース４）「電圧指令値＜Ｃａｒｒｉｅｒ３、かつ電圧指令値＞Ｃａｒｒｉｅｒ４」となる場合
ＳU1オフ，ＳU2オン，ＳU3オン，ＳU4オフ，ＳXlオフ，ＳX2オン，ＳX3オフ，ＳX4オン
ＳU1オフ，ＳU2オン，ＳU3オフ，ＳU4オン，ＳXlオン，ＳX2オフ，ＳX3オフ，ＳX4オン
ＳU1オン，ＳU2オフ，ＳU3オン，ＳU4オフ，ＳXlオン，ＳX2オフ，ＳX3オフ，ＳX4オン
ＳU1オフ，ＳU2オン，ＳU3オン，ＳU4オフ，ＳXlオン，ＳX2オフ，ＳX3オン，ＳX4オフ
の４通りの組み合わせがあり、それぞれ−Ｅの電圧が出力される。
ＳU1オフ，ＳU2オン，ＳU3オン，ＳU4オフ，ＳXlオフ，ＳX2オン，ＳX3オフ，ＳX4オン
ＳU1オフ，ＳU2オン，ＳU3オフ，ＳU4オン，ＳXlオン，ＳX2オフ，ＳX3オフ，ＳX4オン
ＳU1オン，ＳU2オフ，ＳU3オン，ＳU4オフ，ＳXlオン，ＳX2オフ，ＳX3オフ，ＳX4オン
ＳU1オフ，ＳU2オン，ＳU3オン，ＳU4オフ，ＳXlオン，ＳX2オフ，ＳX3オン，ＳX4オフ
の４通りの組み合わせがあり、それぞれ−Ｅの電圧が出力される。
（ケース５）「電圧指令値＜Ｃａｒｒｉｅｒ４」となる場合
ＳU1オフ，ＳU2オン，ＳU3オン，ＳU4オフ，ＳXlオン，ＳX2オフ，ＳX3オフ，ＳX4オンとなり、−２Ｅの電圧が出力される。
ＳU1オフ，ＳU2オン，ＳU3オン，ＳU4オフ，ＳXlオン，ＳX2オフ，ＳX3オフ，ＳX4オンとなり、−２Ｅの電圧が出力される。
（２Ｂ）Ｕ相の５レベル電圧（相電圧ＶUM）切換
上記のように、パルス幅変調したゲート信号（ＧU1〜ＧU4，ＧX1〜ＧX4）の組み合わせでスイッチング素子（ＳUl〜ＳU4，ＳX1〜ＳX4）をオン・オフパターン制御するスイッチングパターンは、図４に表で示すように、１６通りのパターン（Ｐ１〜Ｐ１６）があり、各相のＮ極側入力点Ｈを互いに接続した中性点Ｍを基準としたときの端子Ｕに出力される電圧、及びその時のスイッチングパターンＰ１〜Ｐ１６における端子Ｕに出力される電圧と経路を以下に説明する。なお、下記の説明中、ＶUは直流コンデンサＣDC1の電圧、ＶXは直流コンデンサＣDC2の電圧である。
（Ｐ１）ＶU＋ＶX：中性点Ｍ（Ｈ）→ＳX2→ＣDC2→ＳX3→端子Ｂ（Ａ）→ＳU4→ＳUl→端子Ｕ（Ｇ）となる経路で電圧＋２Ｅを発生する。
（Ｐ２）ＶU：中性点Ｍ（Ｈ）→ＳX2→ＳX4→端子Ｂ（Ａ）→ＳU4→ＣDC1→ＳUl→端子Ｕ（Ｇ）となる経路で電圧＋Ｅを発生する。
（Ｐ３）ＶX：中性点Ｍ（Ｈ）→ＳX2→ＣDC2→ＳX3→端子Ｂ（Ａ）→ＳU4→ＳU2→端子Ｕ（Ｇ）となる経路で電圧＋Ｅを発生する。
（Ｐ４）ＶX：中性点Ｍ（Ｈ）→ＳX2→ＣDC2→ＳX3→端子Ｂ（Ａ）→ＳU3→ＳUl→端子Ｕ（Ｇ）となる経路で電圧＋Ｅを発生する。
（Ｐ５）ＶU：中性点Ｍ（Ｈ）→ＳXl→ＳX3→端子Ｂ（Ａ）→ＳU4→ＣDC1→ＳUl→端子Ｕ（Ｇ）となる経路で電圧＋Ｅを発生する。
（Ｐ６）０：中性点Ｍ（Ｈ）→ＳX2→ＳX4→端子Ｂ（Ａ）→ＳU4→ＳU2→端子Ｕ（Ｇ）となる経路で電圧０を発生する。
（Ｐ７）０：中性点Ｍ（Ｈ）→ＳXl→ＳX3→端子Ｂ（Ａ）→ＳU4→ＳU2→端子Ｕ（Ｇ）となる経路で電圧０を発生する。
（Ｐ８）ＶX−ＶU：中性点Ｍ（Ｈ）→ＳX2→ＣDC2→ＳX3→端子Ｂ（Ａ）→ＳU3→ＣDC1→ＳU2→端子Ｕ（Ｇ）となる経路で電圧０を発生する。
（Ｐ９）ＶU−ＶX：中性点Ｍ（Ｈ）→ＳXl→ＣDC2→ＳX4→端子Ｂ（Ａ）→ＳU4→ＣDC1→ＳUl→端子Ｕ（Ｇ）となる経路で電圧０を発生する。
（Ｐ１０）０：中性点Ｍ（Ｈ）→ＳX2→ＳX4→端子Ｂ（Ａ）→ＳU3→ＳUl→端子Ｕ（Ｇ）となる経路で電圧０を発生する。
（Ｐ１１）０：中性点Ｍ（Ｈ）→ＳXl→ＳX3→端子Ｂ（Ａ）→ＳU3→ＳUl→端子Ｕ（Ｇ）となる経路で電圧０を発生する。
（Ｐ１２）−ＶU：中性点Ｍ（Ｈ）→ＳX2→ＳX4→端子Ｂ（Ａ）→ＳU3→ＣDC1→ＳU2→端子Ｕ（Ｇ）となる経路で電圧−Ｅを発生する。
（Ｐ１３）−ＶX：中性点Ｍ（Ｈ）→ＳXl→ＣDC2→ＳX4→端子Ｂ（Ａ）→ＳU4→ＳU2→端子Ｕ（Ｇ）となる経路で電圧−Ｅを発生する。
（Ｐ１４）−ＶX：中性点Ｍ（Ｈ）→ＳXl→ＣDC2→ＳX4→端子Ｂ（Ａ）→ＳU3→ＳUl→端子Ｕ（Ｇ）となる経路で電圧−Ｅを発生する。
（Ｐ１５）−ＶU：中性点Ｍ（Ｈ）→ＳXl→ＳX3→端子Ｂ（Ａ）→ＳU3→ＣDC1→ＳU2→端子Ｕ（Ｇ）となる経路で電圧−Ｅを発生する。
（Ｐ１６）−ＶU−ＶX：中性点Ｍ（Ｈ）→ＳXl→ＣDC2→ＳX4→端子Ｂ（Ａ）→ＳU3→ＣDC1→ＳU2→端子Ｕ（Ｇ）となる経路で電圧−２Ｅを発生する。
これらパターンのうち、２個の直流コンデンサＣDC1，ＣDC2に生じる電圧を一定に保つように、スイッチングパターンを選択してオン・オフ制御することで、直流コンデンサＣDC1の電圧ＶUと直流コンデンサＣDC2の電圧ＶXを等しくする。したがって、ＶU＋ＶXは＋２Ｅ、ＶU，ＶXは＋Ｅ、ＶX−ＶU，ＶU−ＶXは０、−ＶU，−ＶXは−Ｅ、−ＶU−ＶXは−２Ｅとなり、中性点Ｍからみて端子Ｕには５レベルの相電圧を出力できる。
上記のように、パルス幅変調したゲート信号（ＧU1〜ＧU4，ＧX1〜ＧX4）の組み合わせでスイッチング素子（ＳUl〜ＳU4，ＳX1〜ＳX4）をオン・オフパターン制御するスイッチングパターンは、図４に表で示すように、１６通りのパターン（Ｐ１〜Ｐ１６）があり、各相のＮ極側入力点Ｈを互いに接続した中性点Ｍを基準としたときの端子Ｕに出力される電圧、及びその時のスイッチングパターンＰ１〜Ｐ１６における端子Ｕに出力される電圧と経路を以下に説明する。なお、下記の説明中、ＶUは直流コンデンサＣDC1の電圧、ＶXは直流コンデンサＣDC2の電圧である。
（Ｐ１）ＶU＋ＶX：中性点Ｍ（Ｈ）→ＳX2→ＣDC2→ＳX3→端子Ｂ（Ａ）→ＳU4→ＳUl→端子Ｕ（Ｇ）となる経路で電圧＋２Ｅを発生する。
（Ｐ２）ＶU：中性点Ｍ（Ｈ）→ＳX2→ＳX4→端子Ｂ（Ａ）→ＳU4→ＣDC1→ＳUl→端子Ｕ（Ｇ）となる経路で電圧＋Ｅを発生する。
（Ｐ３）ＶX：中性点Ｍ（Ｈ）→ＳX2→ＣDC2→ＳX3→端子Ｂ（Ａ）→ＳU4→ＳU2→端子Ｕ（Ｇ）となる経路で電圧＋Ｅを発生する。
（Ｐ４）ＶX：中性点Ｍ（Ｈ）→ＳX2→ＣDC2→ＳX3→端子Ｂ（Ａ）→ＳU3→ＳUl→端子Ｕ（Ｇ）となる経路で電圧＋Ｅを発生する。
（Ｐ５）ＶU：中性点Ｍ（Ｈ）→ＳXl→ＳX3→端子Ｂ（Ａ）→ＳU4→ＣDC1→ＳUl→端子Ｕ（Ｇ）となる経路で電圧＋Ｅを発生する。
（Ｐ６）０：中性点Ｍ（Ｈ）→ＳX2→ＳX4→端子Ｂ（Ａ）→ＳU4→ＳU2→端子Ｕ（Ｇ）となる経路で電圧０を発生する。
（Ｐ７）０：中性点Ｍ（Ｈ）→ＳXl→ＳX3→端子Ｂ（Ａ）→ＳU4→ＳU2→端子Ｕ（Ｇ）となる経路で電圧０を発生する。
（Ｐ８）ＶX−ＶU：中性点Ｍ（Ｈ）→ＳX2→ＣDC2→ＳX3→端子Ｂ（Ａ）→ＳU3→ＣDC1→ＳU2→端子Ｕ（Ｇ）となる経路で電圧０を発生する。
（Ｐ９）ＶU−ＶX：中性点Ｍ（Ｈ）→ＳXl→ＣDC2→ＳX4→端子Ｂ（Ａ）→ＳU4→ＣDC1→ＳUl→端子Ｕ（Ｇ）となる経路で電圧０を発生する。
（Ｐ１０）０：中性点Ｍ（Ｈ）→ＳX2→ＳX4→端子Ｂ（Ａ）→ＳU3→ＳUl→端子Ｕ（Ｇ）となる経路で電圧０を発生する。
（Ｐ１１）０：中性点Ｍ（Ｈ）→ＳXl→ＳX3→端子Ｂ（Ａ）→ＳU3→ＳUl→端子Ｕ（Ｇ）となる経路で電圧０を発生する。
（Ｐ１２）−ＶU：中性点Ｍ（Ｈ）→ＳX2→ＳX4→端子Ｂ（Ａ）→ＳU3→ＣDC1→ＳU2→端子Ｕ（Ｇ）となる経路で電圧−Ｅを発生する。
（Ｐ１３）−ＶX：中性点Ｍ（Ｈ）→ＳXl→ＣDC2→ＳX4→端子Ｂ（Ａ）→ＳU4→ＳU2→端子Ｕ（Ｇ）となる経路で電圧−Ｅを発生する。
（Ｐ１４）−ＶX：中性点Ｍ（Ｈ）→ＳXl→ＣDC2→ＳX4→端子Ｂ（Ａ）→ＳU3→ＳUl→端子Ｕ（Ｇ）となる経路で電圧−Ｅを発生する。
（Ｐ１５）−ＶU：中性点Ｍ（Ｈ）→ＳXl→ＳX3→端子Ｂ（Ａ）→ＳU3→ＣDC1→ＳU2→端子Ｕ（Ｇ）となる経路で電圧−Ｅを発生する。
（Ｐ１６）−ＶU−ＶX：中性点Ｍ（Ｈ）→ＳXl→ＣDC2→ＳX4→端子Ｂ（Ａ）→ＳU3→ＣDC1→ＳU2→端子Ｕ（Ｇ）となる経路で電圧−２Ｅを発生する。
これらパターンのうち、２個の直流コンデンサＣDC1，ＣDC2に生じる電圧を一定に保つように、スイッチングパターンを選択してオン・オフ制御することで、直流コンデンサＣDC1の電圧ＶUと直流コンデンサＣDC2の電圧ＶXを等しくする。したがって、ＶU＋ＶXは＋２Ｅ、ＶU，ＶXは＋Ｅ、ＶX−ＶU，ＶU−ＶXは０、−ＶU，−ＶXは−Ｅ、−ＶU−ＶXは−２Ｅとなり、中性点Ｍからみて端子Ｕには５レベルの相電圧を出力できる。
また、Ｖ相，Ｗ相も同様で、端子Ｖ，Ｗにはそれぞれ５レベルの相電圧を出力できる。このとき、端子Ｕ，Ｖ，Ｗの端子間の電圧（線間電圧）は、９レベルの電圧を出力できる。図５に相電圧ＶUMと線間電圧ＶUVの波形を示す。
（２Ｃ）スイッチングパターン生成回路１２のゲート信号生成
スイッチングパターン生成回路１２は、各相の電圧指令値ＶU *，ＶV *，ＶW *をそれぞれ振幅比較し、ゲート信号ＧU5，ＧX5，ＧV5，ＧY5，ＧW5，ＧZ5を生成する。そして、生成されたゲート信号に基づいて、逆阻止ＳＷ素子ＳU5，ＳX5，ＳV5，ＳY5，ＳW5，ＳZ5をオン・オフパターン制御し、各相の逆阻止ＳＷ素子がオン制御されたときに直流コンデンサを充電する。
スイッチングパターン生成回路１２は、各相の電圧指令値ＶU *，ＶV *，ＶW *をそれぞれ振幅比較し、ゲート信号ＧU5，ＧX5，ＧV5，ＧY5，ＧW5，ＧZ5を生成する。そして、生成されたゲート信号に基づいて、逆阻止ＳＷ素子ＳU5，ＳX5，ＳV5，ＳY5，ＳW5，ＳZ5をオン・オフパターン制御し、各相の逆阻止ＳＷ素子がオン制御されたときに直流コンデンサを充電する。
直流コンデンサの充電モードについてＵ相を例に説明する。図６に、Ｕ相の直流コンデンサ充電モードでの経路を示す。直流コンデンサの充電モードは、ＣDC1を単体で充電するモードＭＯＤＥ１、ＣDC2を単体で充電するモードＭＯＤＥ２、ＣDC1とＣDC2の両方の直列接続回路を充電するモードＭＯＤＥ３、どちらも充電しないモードＭＯＤＥ４の４つがある。これら４つのモードは、電源が接続された時の各相のスイッチング素子ＳU3，ＳU4，ＳX3，ＳX4，ＳV3，ＳV4，ＳY3，ＳY4，ＳW3，ＳW4，ＳZ3，ＳZ4のオン・オフ状態に応じて決められ、各直流コンデンサを充電する経路は、Ｕ相の例ではスイッチング素子（ＳU3，ＳU4，ＳX3，ＳX4）のオン・オフ状態との関係で以下のようになる。
（ＭＯＤＥ１）ＣDC1充電モード：ＳU3オフ，ＳU4オン，ＳX3オフ，ＳX4オン
ＶDC→端子Ｐ’→ＳU5→端子ＰU→ＣDC1→ＳU4→端子Ａ（Ｂ）→ＳX4→端子ＮX→ＳX5→端子Ｎ’となる経路で充電する。
（ＭＯＤＥ２）ＣDC2充電モード：ＳU3オン，ＳU4オフ，ＳX3オン，ＳX4オフ
ＶDC→端子Ｐ’→ＳU5→端子ＰU→ＳU3→端子Ａ（Ｂ）→ＳX3→ＣDC2→端子ＮX→ＳX5→端子Ｎ’となる経路で充電する。
（ＭＯＤＥ３）ＣDC1，ＣDC2両方を充電するモード：ＳU3オフ，ＳU4オン，ＳX3オン，ＳX4オフ
ＶDC→端子Ｐ’→ＳU5→端子ＰU→ＣDC1→ＳU4→端子Ａ（Ｂ）→ＳX3→ＣDC2→端子ＮX→ＳX5→端子Ｎ’となる経路で充電する。
（ＭＯＤＥ４）どちらも充電しないモード：ＳU3オン，ＳU4オフ，ＳX3オフ，ＳX4オン
ＶDC→端子Ｐ’→ＳU5→端子ＰU→ＳU3→端子Ａ（Ｂ）→ＳX4→端子ＮX→ＳX5→端子Ｎ’となる経路となり、充電しない。
（ＭＯＤＥ１）ＣDC1充電モード：ＳU3オフ，ＳU4オン，ＳX3オフ，ＳX4オン
ＶDC→端子Ｐ’→ＳU5→端子ＰU→ＣDC1→ＳU4→端子Ａ（Ｂ）→ＳX4→端子ＮX→ＳX5→端子Ｎ’となる経路で充電する。
（ＭＯＤＥ２）ＣDC2充電モード：ＳU3オン，ＳU4オフ，ＳX3オン，ＳX4オフ
ＶDC→端子Ｐ’→ＳU5→端子ＰU→ＳU3→端子Ａ（Ｂ）→ＳX3→ＣDC2→端子ＮX→ＳX5→端子Ｎ’となる経路で充電する。
（ＭＯＤＥ３）ＣDC1，ＣDC2両方を充電するモード：ＳU3オフ，ＳU4オン，ＳX3オン，ＳX4オフ
ＶDC→端子Ｐ’→ＳU5→端子ＰU→ＣDC1→ＳU4→端子Ａ（Ｂ）→ＳX3→ＣDC2→端子ＮX→ＳX5→端子Ｎ’となる経路で充電する。
（ＭＯＤＥ４）どちらも充電しないモード：ＳU3オン，ＳU4オフ，ＳX3オフ，ＳX4オン
ＶDC→端子Ｐ’→ＳU5→端子ＰU→ＳU3→端子Ａ（Ｂ）→ＳX4→端子ＮX→ＳX5→端子Ｎ’となる経路となり、充電しない。
これらの経路を通り、Ｕ相の直流コンデンサＣDC1，ＣDC2はそれぞれ充電される。
なお、Ｖ相，Ｗ相も同様に、両Ｈブリッジ回路に内蔵される２つの直流コンデンサの充電が行なわれる。また、充電される相の選択は、以下のように行なわれ、各相（Ｕ，Ｖ，Ｗ）の電圧指令値（ＶU *，ＶV *，ＶW *）に応じて互いに異なる接続期間となるよう充電する相のＨブリッジ回路を選択し、直流コンデンサが接続される直流電源が各相間で６０度毎に切り替わり、相間で同じ電圧に充電する。
・ＶV *＞ＶU *＞ＶW *，ＶW *＞ＶU *＞ＶV *となる６０度区間で逆阻止ＳＷ素子ＳU5，ＳX5はオン動作し、Ｕ相に直流電源が接続され、Ｕ相のＨブリッジ回路に内蔵された直流コンデンサＣDC1，ＣDC2が充電される。
・ＶU *＞ＶV *＞ＶW *，ＶW *＞ＶV *＞ＶU *となる６０度区間で逆阻止ＳＷ素子ＳV5，ＳY5はオン動作し，Ｖ相に直流電源が接続され，Ｖ相のＨブリッジ回路に内蔵された直流コンデンサＣDC1，ＣDC2が充電される。
・ＶU *＞ＶW *＞ＶV *、ＶV *＞ＶW *＞ＶU *となる６０度区間で逆阻止ＳＷ素子ＳV5，ＳY5はオン動作し、Ｗ相に直流電源が接続され、Ｗ相のＨブリッジ回路に内蔵された直流コンデンサＣDC1，ＣDC2が充電される。
図７に、三相電圧指令値に対する逆阻止ＳＷ素子の導通区間をそれらのゲート信号ＧU5，ＧX5とＧV5，ＧY5およびＧW5，ＧZ5で示す。図に示すように、６０度毎に、直流電源が接続される相が切り替わる。
以上のことから、本実施形態による５レベル電力変換器は、前記の図４に表１で示すように、各スイッチングパターンＰ１〜Ｐ１６のパターン選択制御によって５レベル電圧を出力できる。また、それとともに、電源に接続されている相では、表１に示すように直流コンデンサの充電も同時に行うことができる。
なお、本実施形態では、ＣDC1，ＣDC2の両方を充電するモードＭＯＤＥ３、どちらも充電しないモードＭＯＤＥ４が現れるスイッチングパターンは使用せずに制御を行なうことができる。ただし、図７に示すような区間で電源を接続する相を切り替えた場合、表１の＋２Ｅの電圧を出力するスイッチングパターンＰ１と、−２Ｅの電圧を出力するスイッチングパターンＰ１６では電源が接続されないため、その例外とする。つまり、表１に示すスイッチングパターンＰ１，Ｐ２，Ｐ４，Ｐ６，Ｐ８，Ｐ９，Ｐ１１，Ｐ１３，Ｐ１５，Ｐ１６の１０パターンを用いて出力電圧を制御する。また、表１に示すスイッチングパターンＰ２，Ｐ４，Ｐ６，Ｐ８，Ｐ９，Ｐ１１，Ｐ１３，Ｐ１５の８パターンで各相の直流コンデンサが充電される。
なお、本実施形態では、ＣDC1，ＣDC2の両方を充電するモードＭＯＤＥ３、どちらも充電しないモードＭＯＤＥ４が現れるスイッチングパターンは使用せずに制御を行なうことができる。ただし、図７に示すような区間で電源を接続する相を切り替えた場合、表１の＋２Ｅの電圧を出力するスイッチングパターンＰ１と、−２Ｅの電圧を出力するスイッチングパターンＰ１６では電源が接続されないため、その例外とする。つまり、表１に示すスイッチングパターンＰ１，Ｐ２，Ｐ４，Ｐ６，Ｐ８，Ｐ９，Ｐ１１，Ｐ１３，Ｐ１５，Ｐ１６の１０パターンを用いて出力電圧を制御する。また、表１に示すスイッチングパターンＰ２，Ｐ４，Ｐ６，Ｐ８，Ｐ９，Ｐ１１，Ｐ１３，Ｐ１５の８パターンで各相の直流コンデンサが充電される。
ＩＮＶ＿Ｕ，ＩＮＶ＿Ｘ Ｈブリッジ回路
ＳU1〜ＳU4，ＳX1〜ＳX4 Ｈブリッジ回路のスイッチング素子
ＳU5,ＳX5 充電期間制御用スイッチング素子
ＣDC1，ＣDC2 直流コンデンサ
ＬDC 直流リアクトル
ＳU1〜ＳU4，ＳX1〜ＳX4 Ｈブリッジ回路のスイッチング素子
ＳU5,ＳX5 充電期間制御用スイッチング素子
ＣDC1，ＣDC2 直流コンデンサ
ＬDC 直流リアクトル
Claims (4)
- 単一電圧出力の直流電源からマルチレベル電圧に変換した交流出力を生成するマルチレベル電力変換器であって、
前記直流電源から直流リアクトル（ＬDC）と充電期間制御用スイッチング素子（ＳU5，ＳX5）を介したＰU極側とＮX極側の間に複数のＨブリッジ回路を直列接続し、
前記複数のＨブリッジ回路は、それぞれ、２つのスイッチング素子（ＳUlとＳU2）をそれぞれ直列に接続した出力側スイッチング回路と、２つのスイッチング素子（ＳU3とＳU4）をそれぞれ直列に接続した入力側スイッチング回路と、直流コンデンサ（ＣDC1）を並列に接続し、
前記ＰU極に高電位側が接続される第１のＨブリッジ回路の出力側スイッチング素子の直列接続点をマルチレベル電圧の出力端（Ｇ）とし、前記ＰN極に低電位側が接続される第２のＨブリッジ回路の入力側スイッチング素子の直列接続点をマルチレベル電圧の中性点（Ｈ）とし、前記第１と第２のＨブリッジ回路の間に直列接続されるＨブリッジ回路の入力側スイッチング素子の直列接続点と出力側スイッチング素子の直列接続点を互いに接続し、
前記複数のＨブリッジ回路のスイッチング素子（ＳUl〜ＳU4，ＳX1〜ＳX4）のオン・オフパターン制御によって、各Ｈブリッジ回路の直流コンデンサ（ＣDC1）の単体又は両方の直列接続回路の切換接続および該コンデンサの正負極に切換接続して前記出力端（Ｇ）と中性点（Ｈ）間に出力するマルチレベル電圧を切り換えるマルチレベル電圧切換用スイッチングパターン生成回路を設け、
前記充電期間制御用スイッチング素子（ＳU5，ＳX5）の接続期間制御および前記スイッチング素子（ＳU3，ＳU4，ＳX3，ＳX4）のオン・オフパターン制御によって、前記直流リアクトル（ＬDC）を通した経路で前記各Ｈブリッジ回路の直流コンデンサ（ＣDC1とＣDC2）の単体または両方の直列接続回路を一定電圧に充電するコンデンサ充電用スイッチングパターン生成回路を設けたことを特徴とするマルチレベル電力変換器。 - 前記マルチレベル電圧切換用スイッチングパターン生成回路は、電圧指令値（ＶU *）とマルチレベル電圧範囲別に電圧波形レベルを設定した複数の三角波キャリア（Ｃａｒｒｉｅｒｌ〜Ｃａｒｒｉｅｒ４）の各々を振幅比較することでパルス幅変調したゲート信号（ＧU1〜ＧU4，ＧX1〜ＧX4）を生成し、これらゲート信号の組み合わせになるスイッチングパターン（Ｐ１〜Ｐ１６）の選択で前記スイッチング素子（ＳU3とＳU4，ＳX3とＳX4）をオン・オフパターン制御し、前記出力端（Ｇ）と中性点（Ｈ）間に出力するパルス幅変調したマルチレベル電圧を切り換える構成にしたことを特徴とする請求項１に記載のマルチレベル電力変換器。
- 前記コンデンサ充電用スイッチングパターン生成回路は、前記充電期間制御用スイッチング素子（ＳU5，ＳX5）がオン制御されたときに、前記スイッチング素子（ＳU3，ＳU4，ＳX3，ＳX4）のオン・オフ状態との関係で前記直流コンデンサ（ＣDC1またはＣDC2）を単体で充電するモードと、両直流コンデンサ（ＣDC1とＣDC2）の両方の直列接続回路を充電するモード、どちらも充電しないモードのいずれかで両直流コンデンサ（ＣDC1とＣDC2）を充電するスイッチングパターンを生成することを特徴とする請求項１に記載のマルチレベル電力変換器。
- 前記マルチレベル電力変換器を３つ用いて三相インバータ装置を構成し、
前記コンデンサ充電用スイッチングパターン生成回路は、前記充電期間制御用スイッチング素子（ＳU5，ＳX5）の接続期間を各相（Ｕ，Ｖ，Ｗ）の電圧指令値（ＶU *，ＶV *，ＶW *）に応じて互いに異なる接続期間となるよう充電する相のＨブリッジ回路を選択し、各Ｈブリッジ回路の各直流コンデンサを相間で同じ電圧に充電することを特徴とする請求項１に記載のマルチレベル電力変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011056653A JP5724486B2 (ja) | 2011-03-15 | 2011-03-15 | マルチレベル電力変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011056653A JP5724486B2 (ja) | 2011-03-15 | 2011-03-15 | マルチレベル電力変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012196013A true JP2012196013A (ja) | 2012-10-11 |
| JP5724486B2 JP5724486B2 (ja) | 2015-05-27 |
Family
ID=47087440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011056653A Expired - Fee Related JP5724486B2 (ja) | 2011-03-15 | 2011-03-15 | マルチレベル電力変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5724486B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969922A (zh) * | 2012-11-23 | 2013-03-13 | 中国科学院电工研究所 | 一种模块化多电平变流器功率模块电容电压均压方法 |
| WO2014136248A1 (ja) * | 2013-03-08 | 2014-09-12 | 株式会社 日立製作所 | 電源装置 |
| CN105337522A (zh) * | 2015-11-03 | 2016-02-17 | 湖南大学 | 一种模块化多电平换流器的双载波调制方法 |
| JP2016525327A (ja) * | 2013-06-28 | 2016-08-22 | ビーワイディー カンパニー リミテッド | 電気自動車のための充電システムおよび電気自動車の充電を制御するための方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002058251A (ja) * | 2000-08-08 | 2002-02-22 | Fuji Electric Co Ltd | 電力変換器の制御装置 |
| JP2005130562A (ja) * | 2003-10-22 | 2005-05-19 | Mitsubishi Electric Corp | 電力変換装置 |
-
2011
- 2011-03-15 JP JP2011056653A patent/JP5724486B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002058251A (ja) * | 2000-08-08 | 2002-02-22 | Fuji Electric Co Ltd | 電力変換器の制御装置 |
| JP2005130562A (ja) * | 2003-10-22 | 2005-05-19 | Mitsubishi Electric Corp | 電力変換装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969922A (zh) * | 2012-11-23 | 2013-03-13 | 中国科学院电工研究所 | 一种模块化多电平变流器功率模块电容电压均压方法 |
| WO2014136248A1 (ja) * | 2013-03-08 | 2014-09-12 | 株式会社 日立製作所 | 電源装置 |
| JP2016525327A (ja) * | 2013-06-28 | 2016-08-22 | ビーワイディー カンパニー リミテッド | 電気自動車のための充電システムおよび電気自動車の充電を制御するための方法 |
| CN105337522A (zh) * | 2015-11-03 | 2016-02-17 | 湖南大学 | 一种模块化多电平换流器的双载波调制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5724486B2 (ja) | 2015-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11456679B2 (en) | Voltage level multiplier module for multilevel power converters | |
| Ho et al. | Single-phase modified quasi-Z-source cascaded hybrid five-level inverter | |
| US9973108B2 (en) | Hybrid modulation strategy for multilevel inverters | |
| Edpuganti et al. | Optimal pulsewidth modulation for common-mode voltage elimination scheme of medium-voltage modular multilevel converter-fed open-end stator winding induction motor drives | |
| JP6123219B2 (ja) | マルチレベル電力変換器 | |
| JP5734672B2 (ja) | 半導体電力変換装置 | |
| US20120206948A1 (en) | Device and method for converting direct current into alternate current | |
| Lewicki et al. | Space vector pulsewidth modulation strategy for multilevel cascaded H-bridge inverter with DC-link voltage balancing ability | |
| Lee et al. | An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter | |
| Deng et al. | Space vector modulation method for modular multilevel converters | |
| Zhang et al. | Performance study for high power density three-phase Vienna PFC rectifier by using SVPWM control method | |
| JP2015027170A (ja) | 直流／交流変換装置 | |
| JP5724486B2 (ja) | マルチレベル電力変換器 | |
| US11784583B2 (en) | Cascaded pulse width modulation converter control | |
| KR101297320B1 (ko) | 향상된 전력품질을 제공하는 단상풀브릿지인버터 | |
| Panda et al. | Reduced switch count seven-level self-balanced switched-capacitor boost multilevel inverter | |
| US20150214830A1 (en) | System and method of power conversion | |
| Jeong et al. | Discontinuous PWM scheme for switching losses reduction in modular multilevel converters | |
| JP2013055753A (ja) | マルチレベル電力変換器 | |
| Singh et al. | Analysis of THD and output voltage for seven level asymmetrical cascaded H-bridge multilevel inverter using LSCPWM technique | |
| Yue et al. | Research on DC capacitor voltage self-balancing space vector modulation strategy of five-level NPC converter | |
| Maswood et al. | High power multilevel inverter with unity PF front-end rectifier | |
| Dos Santos et al. | Flying capacitor four-level H-Bridge converter | |
| Park et al. | A Z-source sparse matrix converter under a voltage sag condition | |
| Darijevic et al. | Performance comparison of two four-level five-phase open-end winding drives |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141205 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20141205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5724486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |