JP2002058251A - 電力変換器の制御装置 - Google Patents
電力変換器の制御装置Info
- Publication number
- JP2002058251A JP2002058251A JP2000239389A JP2000239389A JP2002058251A JP 2002058251 A JP2002058251 A JP 2002058251A JP 2000239389 A JP2000239389 A JP 2000239389A JP 2000239389 A JP2000239389 A JP 2000239389A JP 2002058251 A JP2002058251 A JP 2002058251A
- Authority
- JP
- Japan
- Prior art keywords
- voltage command
- voltage
- bias
- generating
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 零電圧を含む微小電圧から高い電圧まで連続
的に制御可能な制御装置を実現する。 【解決手段】 電圧指令演算回路１と、電圧指令バイア
ス発生回路４と、バイアスＢ１に応じて第１の電圧指令
Ｖ＊の振幅を決定する振幅切替回路７と、第２，第３の
電圧指令Ｖａ ＊，Ｖｂ ＊を発生する加算器２１，２２
と、基準搬送波Ｔｒを発生する発振器１０と、互いに異
なる第１〜第４の搬送波バイアスを基準搬送波に加算し
て第１〜第４の搬送波を生成する加算器２３〜２６と、
電圧指令Ｖ ａ ＊と加算器２３，２４出力の搬送波とを比
較して２個のＰＷＭ信号Ｐ１，Ｐ３を生成する比較器６
１，６２と、電圧指令Ｖｂ ＊と加算器２５，２６出力の
搬送波とを比較して２個のＰＷＭ信号Ｐ２，Ｐ４を生成
する比較器６３，６４と、これら４個のＰＷＭ信号から
１相分の８個の半導体素子に対するＰＷＭ信号を生成す
る反転回路等を備える。
的に制御可能な制御装置を実現する。 【解決手段】 電圧指令演算回路１と、電圧指令バイア
ス発生回路４と、バイアスＢ１に応じて第１の電圧指令
Ｖ＊の振幅を決定する振幅切替回路７と、第２，第３の
電圧指令Ｖａ ＊，Ｖｂ ＊を発生する加算器２１，２２
と、基準搬送波Ｔｒを発生する発振器１０と、互いに異
なる第１〜第４の搬送波バイアスを基準搬送波に加算し
て第１〜第４の搬送波を生成する加算器２３〜２６と、
電圧指令Ｖ ａ ＊と加算器２３，２４出力の搬送波とを比
較して２個のＰＷＭ信号Ｐ１，Ｐ３を生成する比較器６
１，６２と、電圧指令Ｖｂ ＊と加算器２５，２６出力の
搬送波とを比較して２個のＰＷＭ信号Ｐ２，Ｐ４を生成
する比較器６３，６４と、これら４個のＰＷＭ信号から
１相分の８個の半導体素子に対するＰＷＭ信号を生成す
る反転回路等を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、１相当たり５以上
の奇数個の電位を出力可能な、ＰＷＭ制御される電力変
換器の制御装置に関する。
の奇数個の電位を出力可能な、ＰＷＭ制御される電力変
換器の制御装置に関する。
【０００２】
【従来の技術】図１０は従来のマルチレベルインバータ
の主回路構成を示す図であり、例えば、公知文献１の
「多レベルインバータ」（平成４年電気学会全国大会シ
ンポジウムＳ．８−４）に記載されたものである。図１
１は、図１０の回路を基本にして構成された５レベルイ
ンバータの主回路であり、その構成及び動作を以下に説
明する。
の主回路構成を示す図であり、例えば、公知文献１の
「多レベルインバータ」（平成４年電気学会全国大会シ
ンポジウムＳ．８−４）に記載されたものである。図１
１は、図１０の回路を基本にして構成された５レベルイ
ンバータの主回路であり、その構成及び動作を以下に説
明する。
【０００３】図１１において、Ｅｄは直流電源（その電
圧値もＥｄとする）、Ｐ，Ｎは直流入力端子、Ｃ１〜Ｃ
４は直流平滑コンデンサ、Ｄ１〜Ｄ１８はクランプダイ
オード、Ｑ１〜Ｑ２４は半導体素子としてのＩＧＢＴ
（絶縁ゲートバイポーラトランジスタ）、Ｒ，Ｓ，Ｔは
交流出力端子、Ｍは負荷としての三相交流電動機であ
る。この例では、直流入力端子Ｐ，Ｎ間に直流電源が接
続されているが、一般的には、ダイオードコンバータ等
の整流器が直流入力端子Ｐ，Ｎ間または個々のコンデン
サＣ１〜Ｃ４間に接続される。各部の電位は、直流電源
両端の＋２Ｅｄ（端子Ｐ）及び−２Ｅｄ（端子Ｎ）のほ
かに、直列接続されたコンデンサＣ１〜Ｃ４の分圧によ
る０（中性点），＋Ｅｄ，−Ｅｄがあり、各相からはこ
れら５個の電位を出力可能である。
圧値もＥｄとする）、Ｐ，Ｎは直流入力端子、Ｃ１〜Ｃ
４は直流平滑コンデンサ、Ｄ１〜Ｄ１８はクランプダイ
オード、Ｑ１〜Ｑ２４は半導体素子としてのＩＧＢＴ
（絶縁ゲートバイポーラトランジスタ）、Ｒ，Ｓ，Ｔは
交流出力端子、Ｍは負荷としての三相交流電動機であ
る。この例では、直流入力端子Ｐ，Ｎ間に直流電源が接
続されているが、一般的には、ダイオードコンバータ等
の整流器が直流入力端子Ｐ，Ｎ間または個々のコンデン
サＣ１〜Ｃ４間に接続される。各部の電位は、直流電源
両端の＋２Ｅｄ（端子Ｐ）及び−２Ｅｄ（端子Ｎ）のほ
かに、直列接続されたコンデンサＣ１〜Ｃ４の分圧によ
る０（中性点），＋Ｅｄ，−Ｅｄがあり、各相からはこ
れら５個の電位を出力可能である。
【０００４】図１２は、図１１の１相分（Ｒ相）の出力
電圧レベルに対するＩＧＢＴ Ｑ１〜Ｑ８のスイッチン
グ状態（オンまたはオフ）を示している。図１２から明
らかなように、スイッチング素子Ｑ１とＱ５、Ｑ２とＱ
６、Ｑ３とＱ７、Ｑ４とＱ８の２個ずつ４組の素子は、
それぞれオン状態とオフ状態とが排他的（一方がオン状
態ならば他方はオフ状態）な動作関係にある。これらの
関係を使って出力電圧の大きさを切替える過程を説明す
ると、出力電圧ＶＲ＝＋２Ｅｄの状態からスイッチング
素子Ｑ１をオフすると排他的な関係にあるＱ５がオン
し、この時点で出力電圧ＶＲ＝＋Ｅｄとなる。同様にし
てＱ２をオフするとＱ６がオンし、出力電圧はＶＲ＝＋
ＥｄからＶＲ＝０に切り替わる。
電圧レベルに対するＩＧＢＴ Ｑ１〜Ｑ８のスイッチン
グ状態（オンまたはオフ）を示している。図１２から明
らかなように、スイッチング素子Ｑ１とＱ５、Ｑ２とＱ
６、Ｑ３とＱ７、Ｑ４とＱ８の２個ずつ４組の素子は、
それぞれオン状態とオフ状態とが排他的（一方がオン状
態ならば他方はオフ状態）な動作関係にある。これらの
関係を使って出力電圧の大きさを切替える過程を説明す
ると、出力電圧ＶＲ＝＋２Ｅｄの状態からスイッチング
素子Ｑ１をオフすると排他的な関係にあるＱ５がオン
し、この時点で出力電圧ＶＲ＝＋Ｅｄとなる。同様にし
てＱ２をオフするとＱ６がオンし、出力電圧はＶＲ＝＋
ＥｄからＶＲ＝０に切り替わる。
【０００５】図１３は、公知文献２の「A New Multilev
el PWM Method:A Theoretical Analisys」(IEEE TRANSA
CTIONS ON POWER ELECTRONICS, VOL.7, NO.3, 1992)に
記載されているマルチレベルインバータ（この場合は５
レベルインバータ）に対するＰＷＭ演算方法を示す搬送
波及び電圧指令の波形図（図１３（ａ））と出力電圧波
形図（同（ｂ））であり、４つの搬送波と正弦波の電圧
指令とを比較してＰＷＭ信号を生成し、このＰＷＭ信号
により半導体素子をオン、オフして出力電圧を制御して
いる。図１３では、電圧指令に基づいて出力電圧を発生
するまでの過程が明らかでないため、この点を図１４〜
図１６を用いて説明する。
el PWM Method:A Theoretical Analisys」(IEEE TRANSA
CTIONS ON POWER ELECTRONICS, VOL.7, NO.3, 1992)に
記載されているマルチレベルインバータ（この場合は５
レベルインバータ）に対するＰＷＭ演算方法を示す搬送
波及び電圧指令の波形図（図１３（ａ））と出力電圧波
形図（同（ｂ））であり、４つの搬送波と正弦波の電圧
指令とを比較してＰＷＭ信号を生成し、このＰＷＭ信号
により半導体素子をオン、オフして出力電圧を制御して
いる。図１３では、電圧指令に基づいて出力電圧を発生
するまでの過程が明らかでないため、この点を図１４〜
図１６を用いて説明する。
【０００６】図１４は、１相分(例えばＲ相)に対するＰ
ＷＭ信号の発生方法を示す制御ブロック図である。図１
４において、１は電圧指令演算回路、１０は搬送波発振
器、９１，９２は搬送波バイアス設定回路、２３〜２６
は加算器、６１〜６４は電圧指令ＶＲ ＊と加算器２３〜
２６の出力信号とを比較してＰＷＭ信号Ｐ１〜Ｐ４を発
生する比較器である。図１５は、ＰＷＭ信号Ｐ１〜Ｐ４
を主回路のＩＧＢＴ Ｑ１〜Ｑ８に分配する方法を示し
ており、９０１〜９０４は反転回路である。また、図１
６は電圧指令からＲ相電圧が生成されるまでの過程を示
したＰＷＭ演算方法の波形図であり、ＶＲ ＊は電圧指
令、λ＊は変調率指令、ＴＲＩ１〜ＴＲＩ４は三角波で
ある搬送波（加算器２３〜２６の出力信号）である。
ＷＭ信号の発生方法を示す制御ブロック図である。図１
４において、１は電圧指令演算回路、１０は搬送波発振
器、９１，９２は搬送波バイアス設定回路、２３〜２６
は加算器、６１〜６４は電圧指令ＶＲ ＊と加算器２３〜
２６の出力信号とを比較してＰＷＭ信号Ｐ１〜Ｐ４を発
生する比較器である。図１５は、ＰＷＭ信号Ｐ１〜Ｐ４
を主回路のＩＧＢＴ Ｑ１〜Ｑ８に分配する方法を示し
ており、９０１〜９０４は反転回路である。また、図１
６は電圧指令からＲ相電圧が生成されるまでの過程を示
したＰＷＭ演算方法の波形図であり、ＶＲ ＊は電圧指
令、λ＊は変調率指令、ＴＲＩ１〜ＴＲＩ４は三角波で
ある搬送波（加算器２３〜２６の出力信号）である。
【０００７】図１６において、（１）電圧指令ＶＲ ＊は
変調率指令λ＊と電圧位相指令θ＊とに基づいて図１４
の電圧指令演算回路１により演算される。これらの関係
は、電圧指令を正弦波とした場合に数式（１）により表
される。 ＶＲ ＊＝λ＊・sinθ＊ ---------- （１）
変調率指令λ＊と電圧位相指令θ＊とに基づいて図１４
の電圧指令演算回路１により演算される。これらの関係
は、電圧指令を正弦波とした場合に数式（１）により表
される。 ＶＲ ＊＝λ＊・sinθ＊ ---------- （１）
【０００８】（２）ＰＷＭ演算に示した搬送波ＴＲＩ１
〜ＴＲＩ４は、図１４の搬送波発振器１０から出力され
た基準搬送波Ｔｒに搬送波バイアス設定回路９１，９２
から出力されたバイアスを加減算した結果である。すな
わち、搬送波ＴＲＩ１〜ＴＲＩ４は数式（２）〜（５）
によって表される。 ＴＲＩ１＝Ｔｒ＋１．０ ---------- （２） ＴＲＩ２＝Ｔｒ−１．０ ---------- （３） ＴＲＩ３＝Ｔｒ＋３．０ ---------- （４） ＴＲＩ４＝Ｔｒ−３．０ ---------- （５） ここで、搬送波発振器１０から出力される基準搬送波Ｔ
ｒは、振幅が１．０で一定の周波数を持つ関数と考えれ
ば良い。
〜ＴＲＩ４は、図１４の搬送波発振器１０から出力され
た基準搬送波Ｔｒに搬送波バイアス設定回路９１，９２
から出力されたバイアスを加減算した結果である。すな
わち、搬送波ＴＲＩ１〜ＴＲＩ４は数式（２）〜（５）
によって表される。 ＴＲＩ１＝Ｔｒ＋１．０ ---------- （２） ＴＲＩ２＝Ｔｒ−１．０ ---------- （３） ＴＲＩ３＝Ｔｒ＋３．０ ---------- （４） ＴＲＩ４＝Ｔｒ−３．０ ---------- （５） ここで、搬送波発振器１０から出力される基準搬送波Ｔ
ｒは、振幅が１．０で一定の周波数を持つ関数と考えれ
ば良い。
【０００９】次に、図１４の比較器６１により電圧指令
ＶＲ ＊と搬送波ＴＲＩ１とが比較され、図１５に示すご
とくＩＧＢＴ Ｑ２，Ｑ６のスイッチングを行なうＰＷ
Ｍ信号Ｐ１が演算される。 このＰＷＭ信号Ｐ１のレベル
は、ＶＲ ＊≧ＴＲＩ１の時はHighレベル、ＶＲ ＊＜ＴＲ
Ｉ１の時はLowレベルとなる。他のＰＷＭ信号Ｐ２〜Ｐ
４についても同様にして図１６のように生成され、ＩＧ
ＢＴ Ｑ1〜Ｑ４は対応するＰＷＭ信号がHighレベル（Lo
wレベル）の時にオン（オフ）状態となり、一方、Ｑ５
〜Ｑ８は既に述べた関係から排他的なスイッチング状態
となる。以上の動作により決定されたスイッチング状態
の組合せから、図１６（７）のようなＲ相電圧ＶＲが出
力される。
ＶＲ ＊と搬送波ＴＲＩ１とが比較され、図１５に示すご
とくＩＧＢＴ Ｑ２，Ｑ６のスイッチングを行なうＰＷ
Ｍ信号Ｐ１が演算される。 このＰＷＭ信号Ｐ１のレベル
は、ＶＲ ＊≧ＴＲＩ１の時はHighレベル、ＶＲ ＊＜ＴＲ
Ｉ１の時はLowレベルとなる。他のＰＷＭ信号Ｐ２〜Ｐ
４についても同様にして図１６のように生成され、ＩＧ
ＢＴ Ｑ1〜Ｑ４は対応するＰＷＭ信号がHighレベル（Lo
wレベル）の時にオン（オフ）状態となり、一方、Ｑ５
〜Ｑ８は既に述べた関係から排他的なスイッチング状態
となる。以上の動作により決定されたスイッチング状態
の組合せから、図１６（７）のようなＲ相電圧ＶＲが出
力される。
【００１０】図１７はマルチレベルインバータの他の従
来技術を示す主回路構成図であり、例えば、公知文献３
の「Multilevel Converters - A New Breed of Power C
onverters」(IEEE TRANSACTIONS ON INDUSTRY APPLICAT
IONS, VOL.32, NO.3, MAY/JUNE 1996)等に記載されてい
る。この方式は隣り合う単相インバータの交流出力端子
を順次直列に繋ぎ合わせることで、マルチレベルインバ
ータを構成するものである。
来技術を示す主回路構成図であり、例えば、公知文献３
の「Multilevel Converters - A New Breed of Power C
onverters」(IEEE TRANSACTIONS ON INDUSTRY APPLICAT
IONS, VOL.32, NO.3, MAY/JUNE 1996)等に記載されてい
る。この方式は隣り合う単相インバータの交流出力端子
を順次直列に繋ぎ合わせることで、マルチレベルインバ
ータを構成するものである。
【００１１】更に、図１８は、半導体素子をＩＧＢＴと
した５レベルインバータの例であり、それぞれの交流出
力端子が直列接続されたＲ相インバータＩＮＶ１，ＩＮ
Ｖ２の直列回路と、同じくＳ相インバータＩＮＶ１，Ｉ
ＮＶ２の直列回路と、同じくＴ相インバータＩＮＶ１，
ＩＮＶ２の直列回路との各一端を出力端中性点Ｏとし、
各他端の出力端子Ｒ，Ｓ，Ｔが負荷としての交流電動機
Ｍに接続されている。なお、Ｅｄは直流電源、Ｐ１〜Ｐ
６は正極、Ｎ１〜Ｎ６は負極、Ｃ１〜Ｃ６は直流平滑コ
ンデンサ、Ｑ１〜Ｑ２４はＩＧＢＴである。
した５レベルインバータの例であり、それぞれの交流出
力端子が直列接続されたＲ相インバータＩＮＶ１，ＩＮ
Ｖ２の直列回路と、同じくＳ相インバータＩＮＶ１，Ｉ
ＮＶ２の直列回路と、同じくＴ相インバータＩＮＶ１，
ＩＮＶ２の直列回路との各一端を出力端中性点Ｏとし、
各他端の出力端子Ｒ，Ｓ，Ｔが負荷としての交流電動機
Ｍに接続されている。なお、Ｅｄは直流電源、Ｐ１〜Ｐ
６は正極、Ｎ１〜Ｎ６は負極、Ｃ１〜Ｃ６は直流平滑コ
ンデンサ、Ｑ１〜Ｑ２４はＩＧＢＴである。
【００１２】図１９は、図１８における出力端中性点Ｏ
を基準とした１相（Ｒ相）分の出力電圧に対応するスイ
ッチング状態（ＩＧＢＴのオンまたはオフ状態）を、Ｉ
ＧＢＴ Ｑ１〜Ｑ８を例にとって示している。図１８に
示される主回路は単相インバータを基本とした構成であ
るため、Ｑ１とＱ２、Ｑ３とＱ４、Ｑ５とＱ６、Ｑ７と
Ｑ８の4組の素子がそれぞれ排他的な動作関係になる。
を基準とした１相（Ｒ相）分の出力電圧に対応するスイ
ッチング状態（ＩＧＢＴのオンまたはオフ状態）を、Ｉ
ＧＢＴ Ｑ１〜Ｑ８を例にとって示している。図１８に
示される主回路は単相インバータを基本とした構成であ
るため、Ｑ１とＱ２、Ｑ３とＱ４、Ｑ５とＱ６、Ｑ７と
Ｑ８の4組の素子がそれぞれ排他的な動作関係になる。
【００１３】図２０は図１８の主回路におけるＲ相イン
バータＩＮＶ１，ＩＮＶ２を例にとって、４個のＰＷＭ
信号Ｐ１〜Ｐ４を各ＩＧＢＴ Ｑ１〜Ｑ８に分配する方
法を示している。９０１〜９０６は反転回路である。先
の図１４に示した制御ブロック図に従って生成したＰＷ
Ｍ信号Ｐ１〜Ｐ４を図２０のごとく分配してＩＧＢＴ
Ｑ１〜Ｑ８をスイッチングすることで、図１０，図１１
の従来技術と同様に、図１６のような出力電圧（Ｒ相電
圧）ＶＲを得ることができる。
バータＩＮＶ１，ＩＮＶ２を例にとって、４個のＰＷＭ
信号Ｐ１〜Ｐ４を各ＩＧＢＴ Ｑ１〜Ｑ８に分配する方
法を示している。９０１〜９０６は反転回路である。先
の図１４に示した制御ブロック図に従って生成したＰＷ
Ｍ信号Ｐ１〜Ｐ４を図２０のごとく分配してＩＧＢＴ
Ｑ１〜Ｑ８をスイッチングすることで、図１０，図１１
の従来技術と同様に、図１６のような出力電圧（Ｒ相電
圧）ＶＲを得ることができる。
【００１４】図２１はマルチレベルインバータ（５レベ
ルインバータ）の更に別の従来技術を示す主回路構成図
であり、例えば、公知文献４の「スター結線方式による
高圧インバータ」（平成１１年電気学会全国大会NO.79
1）等に記載されている。この方式は、先の公知文献３
の主回路において単相インバータ部分をＮＰＣ（中性点
クランプ形）インバータとした構成である。
ルインバータ）の更に別の従来技術を示す主回路構成図
であり、例えば、公知文献４の「スター結線方式による
高圧インバータ」（平成１１年電気学会全国大会NO.79
1）等に記載されている。この方式は、先の公知文献３
の主回路において単相インバータ部分をＮＰＣ（中性点
クランプ形）インバータとした構成である。
【００１５】図２２は、図２１の出力端中性点Ｏを基準
とした１相分の出力電圧に対応するスイッチング状態を
ＩＧＢＴ Ｑ１〜Ｑ８につき示したものである。図２１
のマルチレベルインバータはＮＰＣインバータを基本に
した構成であり、ＩＧＢＴＱ１とＱ３、Ｑ２とＱ４、Ｑ
５とＱ７、Ｑ６とＱ８の４組の素子が何れも互いに排他
的な動作関係になっている。このようなＮＰＣインバー
タの動作については、例えば特開昭５６−７４０８８号
公報等に記載されている。図２３は、４個のＰＷＭ信号
Ｐ１〜Ｐ４を分配する方法を示しており、これらのＰＷ
Ｍ信号Ｐ１〜Ｐ４に基づいてＩＧＢＴ Ｑ１〜Ｑ８をス
イッチングすれば、図１６のような出力電圧ＶＲを得る
ことができる。
とした１相分の出力電圧に対応するスイッチング状態を
ＩＧＢＴ Ｑ１〜Ｑ８につき示したものである。図２１
のマルチレベルインバータはＮＰＣインバータを基本に
した構成であり、ＩＧＢＴＱ１とＱ３、Ｑ２とＱ４、Ｑ
５とＱ７、Ｑ６とＱ８の４組の素子が何れも互いに排他
的な動作関係になっている。このようなＮＰＣインバー
タの動作については、例えば特開昭５６−７４０８８号
公報等に記載されている。図２３は、４個のＰＷＭ信号
Ｐ１〜Ｐ４を分配する方法を示しており、これらのＰＷ
Ｍ信号Ｐ１〜Ｐ４に基づいてＩＧＢＴ Ｑ１〜Ｑ８をス
イッチングすれば、図１６のような出力電圧ＶＲを得る
ことができる。
【００１６】
【発明が解決しようとする課題】上述した各種の従来技
術では、出力電圧の大きさをある程度制御可能である
が、零電圧を含む微小電圧の制御方法が考慮されていな
いため、特に電動機のように低周波数領域で零電圧に近
い電圧を必要とする用途では制御性能が悪化する問題が
ある。図２４から明らかなように、変調率指令λ＊を小
さくすると電圧指令ＶＲ ＊の振幅が小さくなる。この
時、電圧指令ＶＲ ＊は搬送波（三角波）のピークに近づ
くのでＰＷＭ信号のパルス幅は次第に狭くなり、出力さ
れる電圧の値も小さくなる。
術では、出力電圧の大きさをある程度制御可能である
が、零電圧を含む微小電圧の制御方法が考慮されていな
いため、特に電動機のように低周波数領域で零電圧に近
い電圧を必要とする用途では制御性能が悪化する問題が
ある。図２４から明らかなように、変調率指令λ＊を小
さくすると電圧指令ＶＲ ＊の振幅が小さくなる。この
時、電圧指令ＶＲ ＊は搬送波（三角波）のピークに近づ
くのでＰＷＭ信号のパルス幅は次第に狭くなり、出力さ
れる電圧の値も小さくなる。
【００１７】微小な出力電圧を得るには、理論上はパル
ス幅をその分だけ狭くすれば良いが、実際の装置では制
御回路側の遅れ時間やＩＧＢＴ等の半導体素子の特性
（ターンオンまたはターンオフ時間）から決まるパルス
幅の最小値があり、これより狭いパルスは出力すること
ができない。このため、出力電圧の最小値も制限される
ことになる。また、仮に半導体素子に狭いパルスを与え
てもオン状態（またはオフ状態）を確立できないことか
ら動作は不安定になり、必要な電圧を確保できなくな
る。
ス幅をその分だけ狭くすれば良いが、実際の装置では制
御回路側の遅れ時間やＩＧＢＴ等の半導体素子の特性
（ターンオンまたはターンオフ時間）から決まるパルス
幅の最小値があり、これより狭いパルスは出力すること
ができない。このため、出力電圧の最小値も制限される
ことになる。また、仮に半導体素子に狭いパルスを与え
てもオン状態（またはオフ状態）を確立できないことか
ら動作は不安定になり、必要な電圧を確保できなくな
る。
【００１８】以上は電圧指令ＶＲ ＊が搬送波の上側また
は下側のピークに接近したことで発生する問題であり、
図１６の（２）、図２４の（２）において電圧指令ＶＲ
＊が±４．０及び±２．０の付近に達する出力電圧領域
でも発生するが、この場合は電圧指令ＶＲ ＊のピーク付
近（電圧指令位相が９０°と２７０°付近）の比較的狭
い領域なので影響は小さいと考えられる。これに対し
て、電圧指令ＶＲ ＊の零付近では、電圧指令ＶＲ ＊の１
周期中のほぼ全領域が搬送波のピーク付近に達するこ
と、更には、周波数が低い場合は出力電圧の１周期中で
発生するパルスの数が多くなることから、影響が大きく
なる。
は下側のピークに接近したことで発生する問題であり、
図１６の（２）、図２４の（２）において電圧指令ＶＲ
＊が±４．０及び±２．０の付近に達する出力電圧領域
でも発生するが、この場合は電圧指令ＶＲ ＊のピーク付
近（電圧指令位相が９０°と２７０°付近）の比較的狭
い領域なので影響は小さいと考えられる。これに対し
て、電圧指令ＶＲ ＊の零付近では、電圧指令ＶＲ ＊の１
周期中のほぼ全領域が搬送波のピーク付近に達するこ
と、更には、周波数が低い場合は出力電圧の１周期中で
発生するパルスの数が多くなることから、影響が大きく
なる。
【００１９】そこで本発明は、零電圧を含む微小な電圧
を始めとして負荷が必要とする電圧の全領域にわたり出
力電圧を連続的に制御可能とした電力変換器の制御装置
を提供しようとするものである。
を始めとして負荷が必要とする電圧の全領域にわたり出
力電圧を連続的に制御可能とした電力変換器の制御装置
を提供しようとするものである。
【００２０】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、搬送波と電圧指令とを比較して電力変
換器の半導体素子に対するＰＷＭ信号を生成するＰＷＭ
方式において、零電圧を含む微小な電圧を必要とする領
域で電圧指令に対する正負のバイアスを設定する。そし
て、このバイアス（電圧指令バイアス）を変調率や電圧
指令の周波数に応じて切り替えることで、零電圧を含む
微小な大きさで低い周波数領域から高い出力電圧の領域
までを連続的かつ安定に制御するようにした。
め、本発明では、搬送波と電圧指令とを比較して電力変
換器の半導体素子に対するＰＷＭ信号を生成するＰＷＭ
方式において、零電圧を含む微小な電圧を必要とする領
域で電圧指令に対する正負のバイアスを設定する。そし
て、このバイアス（電圧指令バイアス）を変調率や電圧
指令の周波数に応じて切り替えることで、零電圧を含む
微小な大きさで低い周波数領域から高い出力電圧の領域
までを連続的かつ安定に制御するようにした。
【００２１】すなわち、請求項１記載の発明は、互いに
排他的にスイッチング動作する２個の半導体素子を主回
路１相につきｎ（ｎは４以上の偶数）組備え、これらｎ
組の半導体素子のスイッチング状態の組合せにより１相
当たり最大（ｎ＋１）個の電位を出力可能な電力変換器
の制御装置において、第１の電圧指令を発生する手段
と、第１の電圧指令に対する電圧指令バイアスを発生す
る手段と、前記電圧指令バイアスに応じて第１の電圧指
令の振幅を決定する手段と、第１の電圧指令に電圧指令
バイアスを加減算して得た量に基づいて第２の電圧指令
及び第３の電圧指令を発生する手段と、基準搬送波を発
生する手段と、前記基準搬送波に対するバイアスであっ
て互いに異なる第１〜第ｎの搬送波バイアスを前記基準
搬送波にそれぞれ加算して第１〜第ｎの搬送波を生成す
る手段と、第２の電圧指令と（ｎ／２）個の搬送波とを
それぞれ比較して（ｎ／２）個のＰＷＭ信号を生成する
手段と、第３の電圧指令と残りの（ｎ／２）個の搬送波
とをそれぞれ比較して（ｎ／２）個のＰＷＭ信号を生成
する手段と、生成された合計ｎ個のＰＷＭ信号から１相
分の２ｎ個の半導体素子に対するＰＷＭ信号を生成する
手段と、を備えたものである。
排他的にスイッチング動作する２個の半導体素子を主回
路１相につきｎ（ｎは４以上の偶数）組備え、これらｎ
組の半導体素子のスイッチング状態の組合せにより１相
当たり最大（ｎ＋１）個の電位を出力可能な電力変換器
の制御装置において、第１の電圧指令を発生する手段
と、第１の電圧指令に対する電圧指令バイアスを発生す
る手段と、前記電圧指令バイアスに応じて第１の電圧指
令の振幅を決定する手段と、第１の電圧指令に電圧指令
バイアスを加減算して得た量に基づいて第２の電圧指令
及び第３の電圧指令を発生する手段と、基準搬送波を発
生する手段と、前記基準搬送波に対するバイアスであっ
て互いに異なる第１〜第ｎの搬送波バイアスを前記基準
搬送波にそれぞれ加算して第１〜第ｎの搬送波を生成す
る手段と、第２の電圧指令と（ｎ／２）個の搬送波とを
それぞれ比較して（ｎ／２）個のＰＷＭ信号を生成する
手段と、第３の電圧指令と残りの（ｎ／２）個の搬送波
とをそれぞれ比較して（ｎ／２）個のＰＷＭ信号を生成
する手段と、生成された合計ｎ個のＰＷＭ信号から１相
分の２ｎ個の半導体素子に対するＰＷＭ信号を生成する
手段と、を備えたものである。
【００２２】請求項２記載の発明は、請求項１記載の電
力変換器の制御装置において、前記電圧指令バイアスを
変調率に基づいて決定するものである。
力変換器の制御装置において、前記電圧指令バイアスを
変調率に基づいて決定するものである。
【００２３】請求項３記載の発明は、請求項１記載の電
力変換器の制御装置において、前記電圧指令バイアスを
電圧指令の周波数に基づいて決定するものである。
力変換器の制御装置において、前記電圧指令バイアスを
電圧指令の周波数に基づいて決定するものである。
【００２４】請求項４記載の発明は、請求項１記載の電
力変換器の制御装置において、前記電圧指令バイアスを
変調率及び電圧指令の周波数に基づいて決定するもので
ある。
力変換器の制御装置において、前記電圧指令バイアスを
変調率及び電圧指令の周波数に基づいて決定するもので
ある。
【００２５】請求項５記載の発明は、請求項１，２，３
または４の何れか１項に記載した電力変換器の制御装置
において、前記基準搬送波の周波数を電圧指令の周波数
に基づいて決定するものである。
または４の何れか１項に記載した電力変換器の制御装置
において、前記基準搬送波の周波数を電圧指令の周波数
に基づいて決定するものである。
【００２６】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。まず、図１は本発明の第１実施形態を示
す１相分の制御ブロック図であり、請求項１，２の発明
の実施形態に相当する。図１において、１は変調率指令
λ＊及び電圧位相指令θ＊に基づいて電圧指令（第１の
電圧指令）を演算する電圧指令演算回路、４は変調率指
令λ＊の大きさに応じた電圧指令バイアスＢ１を発生す
る電圧指令バイアス発生回路、７は電圧指令バイアスＢ
１の大きさに応じて第１の電圧指令Ｖ＊の振幅を切り替
える振幅切替回路、１０は基準搬送波Ｔｒを出力する搬
送波発振器、２１，２２は振幅切替回路７から出力され
る第１の電圧指令Ｖ＊（Ｒ相電圧であればＶＲ ＊）に対
してバイアスＢ１を加算または減算する加算器、９１，
９２は搬送波バイアス設定回路、２３〜２６は搬送波発
振器１０からの基準搬送波Ｔｒに搬送波バイアスを加え
るための加算器、６１，６２は加算器２１から出力され
る第２の電圧指令Ｖ ａ ＊と加算器２３または２４の出力
信号とを比較してＰＷＭ信号Ｐ１，Ｐ３を発生する比較
器、６３，６４は加算器２２から出力される第２の電圧
指令Ｖｂ ＊と加算器２５または２６の出力信号とを比較
してＰＷＭ信号Ｐ２，Ｐ４を発生する比較器である。
態を説明する。まず、図１は本発明の第１実施形態を示
す１相分の制御ブロック図であり、請求項１，２の発明
の実施形態に相当する。図１において、１は変調率指令
λ＊及び電圧位相指令θ＊に基づいて電圧指令（第１の
電圧指令）を演算する電圧指令演算回路、４は変調率指
令λ＊の大きさに応じた電圧指令バイアスＢ１を発生す
る電圧指令バイアス発生回路、７は電圧指令バイアスＢ
１の大きさに応じて第１の電圧指令Ｖ＊の振幅を切り替
える振幅切替回路、１０は基準搬送波Ｔｒを出力する搬
送波発振器、２１，２２は振幅切替回路７から出力され
る第１の電圧指令Ｖ＊（Ｒ相電圧であればＶＲ ＊）に対
してバイアスＢ１を加算または減算する加算器、９１，
９２は搬送波バイアス設定回路、２３〜２６は搬送波発
振器１０からの基準搬送波Ｔｒに搬送波バイアスを加え
るための加算器、６１，６２は加算器２１から出力され
る第２の電圧指令Ｖ ａ ＊と加算器２３または２４の出力
信号とを比較してＰＷＭ信号Ｐ１，Ｐ３を発生する比較
器、６３，６４は加算器２２から出力される第２の電圧
指令Ｖｂ ＊と加算器２５または２６の出力信号とを比較
してＰＷＭ信号Ｐ２，Ｐ４を発生する比較器である。
【００２７】次に、この実施形態の動作を説明する。零
電圧を含むような低い電圧指令の場合（変調率指令が小
さい場合）には、電圧指令バイアスＢ１を零以外のＢ１
＝０．５のような値に設定する。この時、振幅切替回路
７では、バイアスＢ１に対応させて電圧指令演算回路１
の出力である第１の電圧指令の振幅を１／２倍とする。
電圧を含むような低い電圧指令の場合（変調率指令が小
さい場合）には、電圧指令バイアスＢ１を零以外のＢ１
＝０．５のような値に設定する。この時、振幅切替回路
７では、バイアスＢ１に対応させて電圧指令演算回路１
の出力である第１の電圧指令の振幅を１／２倍とする。
【００２８】次いで、電圧指令が大きくなった場合（変
調率指令が大きい場合)には、電圧指令バイアスＢ１を
Ｂ１＝０とする。この時、振幅切替回路７では、バイア
スＢ１に対応させて第１の電圧指令の振幅を１倍（すな
わちバイアスをかけない状態）とする。ここで、第１の
電圧指令の振幅を切替えるか否かの判定は、変調率指令
の大きさを搬送波（三角波）の振幅（１．０）と比較し
て行えば良い。
調率指令が大きい場合)には、電圧指令バイアスＢ１を
Ｂ１＝０とする。この時、振幅切替回路７では、バイア
スＢ１に対応させて第１の電圧指令の振幅を１倍（すな
わちバイアスをかけない状態）とする。ここで、第１の
電圧指令の振幅を切替えるか否かの判定は、変調率指令
の大きさを搬送波（三角波）の振幅（１．０）と比較し
て行えば良い。
【００２９】以上の動作を数式によって表すと、数式
（６），（７）のようになる。 Ｂ１＝０．５ （λ＊＜１．０），または、 Ｂ１＝０ （λ＊≧１．０） ---------- （６） Ｖ＊＝（１／２）・sinθ （Ｂ１＝０．５），または、 Ｖ＊＝sinθ （Ｂ１＝０） ---------- （７）
（６），（７）のようになる。 Ｂ１＝０．５ （λ＊＜１．０），または、 Ｂ１＝０ （λ＊≧１．０） ---------- （６） Ｖ＊＝（１／２）・sinθ （Ｂ１＝０．５），または、 Ｖ＊＝sinθ （Ｂ１＝０） ---------- （７）
【００３０】図１の加算器２１，２２により、数式
（６）に示す電圧指令バイアスＢ１を数式（７）の第１
の電圧指令Ｖ＊に加算すると、第２，第３の電圧指令Ｖ
ａ ＊，Ｖ ｂ ＊が生成される。これらの電圧指令Ｖａ ＊，
Ｖｂ ＊は、数式（８），（９）によって表される。 Ｖａ ＊＝Ｖ＊＋Ｂ１ ---------- （８） Ｖｂ ＊＝Ｖ＊−Ｂ１ ---------- （９）
（６）に示す電圧指令バイアスＢ１を数式（７）の第１
の電圧指令Ｖ＊に加算すると、第２，第３の電圧指令Ｖ
ａ ＊，Ｖ ｂ ＊が生成される。これらの電圧指令Ｖａ ＊，
Ｖｂ ＊は、数式（８），（９）によって表される。 Ｖａ ＊＝Ｖ＊＋Ｂ１ ---------- （８） Ｖｂ ＊＝Ｖ＊−Ｂ１ ---------- （９）
【００３１】ここで、Ｖａ ＊は正側の出力電圧を発生す
るための電圧指令であり、比較器６１，６２においてそ
れぞれ加算器２３，２４の出力信号と比較されてＰＷＭ
信号Ｐ１，Ｐ３が生成される。なお、加算器２３の出力
信号は前述した数式（２）による搬送波ＴＲＩ１であ
り、加算器２４の出力信号は前述した数式（４）による
搬送波ＴＲＩ３である。また、Ｖｂ ＊は負側の出力電圧
を発生するための電圧指令であり、比較器６３，６４に
おいてそれぞれ加算器２５，２６の出力信号と比較され
てＰＷＭ信号Ｐ２，Ｐ４が生成される。なお、加算器２
５の出力信号は前述した数式（３）による搬送波ＴＲＩ
２であり、加算器２６の出力信号は前述した数式（５）
による搬送波ＴＲＩ４である。これらのＰＷＭ信号Ｐ
１，Ｐ２，Ｐ３，Ｐ４は、例えば図１５に示したような
分配方法によって主回路のＩＧＢＴ Ｑ１〜Ｑ８に供給
される。
るための電圧指令であり、比較器６１，６２においてそ
れぞれ加算器２３，２４の出力信号と比較されてＰＷＭ
信号Ｐ１，Ｐ３が生成される。なお、加算器２３の出力
信号は前述した数式（２）による搬送波ＴＲＩ１であ
り、加算器２４の出力信号は前述した数式（４）による
搬送波ＴＲＩ３である。また、Ｖｂ ＊は負側の出力電圧
を発生するための電圧指令であり、比較器６３，６４に
おいてそれぞれ加算器２５，２６の出力信号と比較され
てＰＷＭ信号Ｐ２，Ｐ４が生成される。なお、加算器２
５の出力信号は前述した数式（３）による搬送波ＴＲＩ
２であり、加算器２６の出力信号は前述した数式（５）
による搬送波ＴＲＩ４である。これらのＰＷＭ信号Ｐ
１，Ｐ２，Ｐ３，Ｐ４は、例えば図１５に示したような
分配方法によって主回路のＩＧＢＴ Ｑ１〜Ｑ８に供給
される。
【００３２】図９は、本実施形態におけるＲ相１相分の
ＰＷＭ演算方法を示す波形図である。この例ではλ＊＜
１．０であるから、Ｂ１＝０．５であり、第１の電圧指
令Ｖ Ｒ ＊は、ＶＲ ＊＝（１／２）・sinθである。ま
た、数式（８）、数式（９）から、ＶＲａ ＊＝ＶＲ ＊＋
Ｂ１，ＶＲｂ ＊＝ＶＲ ＊−Ｂ１である。図９と図２４と
を比較すると、本実施形態の図９の電圧指令は図２４よ
りも一層小さいにも関わらず、電圧指令ＶＲ ＊の１周期
全域にわたってＰＷＭ信号Ｐ１，Ｐ２が得られており、
振幅が零近傍であって低周波数領域であっても出力電圧
（Ｒ相電圧）ＶＲを連続的に制御可能であることがわか
る。
ＰＷＭ演算方法を示す波形図である。この例ではλ＊＜
１．０であるから、Ｂ１＝０．５であり、第１の電圧指
令Ｖ Ｒ ＊は、ＶＲ ＊＝（１／２）・sinθである。ま
た、数式（８）、数式（９）から、ＶＲａ ＊＝ＶＲ ＊＋
Ｂ１，ＶＲｂ ＊＝ＶＲ ＊−Ｂ１である。図９と図２４と
を比較すると、本実施形態の図９の電圧指令は図２４よ
りも一層小さいにも関わらず、電圧指令ＶＲ ＊の１周期
全域にわたってＰＷＭ信号Ｐ１，Ｐ２が得られており、
振幅が零近傍であって低周波数領域であっても出力電圧
（Ｒ相電圧）ＶＲを連続的に制御可能であることがわか
る。
【００３３】次に、本発明の第２実施形態を説明する。
この実施形態は、請求項３に記載した発明の実施形態に
相当する。図２において、５はインバータの周波数指令
（電圧指令の周波数）ｆｉｎｖ ＊に応じて電圧指令バイ
アスＢ１を出力する電圧指令バイアス発生回路であり、
このバイアス発生回路５以外の構成は図１と同一であ
る。上記バイアス発生回路５は周波数指令ｆｉｎｖ ＊の
大きさに従って電圧指令バイアスＢ１の大きさを切替え
る機能を持っている。
この実施形態は、請求項３に記載した発明の実施形態に
相当する。図２において、５はインバータの周波数指令
（電圧指令の周波数）ｆｉｎｖ ＊に応じて電圧指令バイ
アスＢ１を出力する電圧指令バイアス発生回路であり、
このバイアス発生回路５以外の構成は図１と同一であ
る。上記バイアス発生回路５は周波数指令ｆｉｎｖ ＊の
大きさに従って電圧指令バイアスＢ１の大きさを切替え
る機能を持っている。
【００３４】この動作を説明すると、周波数が低い領域
では出力電圧が小さいのでバイアスＢ１を零以外のＢ１
＝０．５のように設定し、第１実施形態と同様に零電圧
を含む微小な電圧制御を可能にする。この時の振幅切替
回路７の動作は前述した通りである。次に、周波数が高
くなるとバイアスＢ１をＢ１＝０とする。この時の振幅
切替回路７の動作も前述した通りである。ここで、バイ
アスＢ１の切替基準となる周波数ｆｍの大きさは、例え
ば運転周波数の最大値に対して１／２以下の適宜な値と
すれば良い。
では出力電圧が小さいのでバイアスＢ１を零以外のＢ１
＝０．５のように設定し、第１実施形態と同様に零電圧
を含む微小な電圧制御を可能にする。この時の振幅切替
回路７の動作は前述した通りである。次に、周波数が高
くなるとバイアスＢ１をＢ１＝０とする。この時の振幅
切替回路７の動作も前述した通りである。ここで、バイ
アスＢ１の切替基準となる周波数ｆｍの大きさは、例え
ば運転周波数の最大値に対して１／２以下の適宜な値と
すれば良い。
【００３５】以上を整理すると、電圧指令バイアスＢ１
の大きさは数式（１０）のようになる。 Ｂ１＝０．５ （ｆｉｎｖ ＊＜ｆｍ），または、 Ｂ１＝０ （ｆｉｎｖ ＊≧ｆｍ） ---------- （１０） 数式（１０）に示すバイアスＢ１の値に基づいて振幅切
替回路７が電圧指令を出力した後の動作は、第１実施形
態と同様である。
の大きさは数式（１０）のようになる。 Ｂ１＝０．５ （ｆｉｎｖ ＊＜ｆｍ），または、 Ｂ１＝０ （ｆｉｎｖ ＊≧ｆｍ） ---------- （１０） 数式（１０）に示すバイアスＢ１の値に基づいて振幅切
替回路７が電圧指令を出力した後の動作は、第１実施形
態と同様である。
【００３６】次いで、本発明の第３実施形態を図３を参
照しつつ説明する。この実施形態は、請求項４に記載し
た発明の実施形態に相当する。図３において、６は電圧
指令バイアス発生回路であり、この回路６は第１実施形
態のように変調率指令の大きさによりバイアスＢ１を切
り替える機能と第２の実施形態のように周波数指令の大
きさによりバイアスＢ１を切り替える機能とを併せ持っ
ている。その動作は第１，第２実施形態から容易に理解
できるので説明を省略する。なお、電圧指令バイアス発
生回路６以外の構成は第１，第２実施形態と同一であ
る。
照しつつ説明する。この実施形態は、請求項４に記載し
た発明の実施形態に相当する。図３において、６は電圧
指令バイアス発生回路であり、この回路６は第１実施形
態のように変調率指令の大きさによりバイアスＢ１を切
り替える機能と第２の実施形態のように周波数指令の大
きさによりバイアスＢ１を切り替える機能とを併せ持っ
ている。その動作は第１，第２実施形態から容易に理解
できるので説明を省略する。なお、電圧指令バイアス発
生回路６以外の構成は第１，第２実施形態と同一であ
る。
【００３７】本発明の第４実施形態を図４を参照しつつ
説明する。この実施形態は、請求項５に記載した発明の
実施形態に相当しており、図１における搬送波発振器１
０を周波数指令ｆｉｎｖ ＊及び電圧位相指令θ＊に基づ
いて基準搬送波Ｔｒを演算する搬送波発振器１１に置き
換えたものである。その他の構成は図１と同様である。
説明する。この実施形態は、請求項５に記載した発明の
実施形態に相当しており、図１における搬送波発振器１
０を周波数指令ｆｉｎｖ ＊及び電圧位相指令θ＊に基づ
いて基準搬送波Ｔｒを演算する搬送波発振器１１に置き
換えたものである。その他の構成は図１と同様である。
【００３８】一般に、出力電圧の大きさ及び周波数を可
変とするインバータでは、出力電圧が低くしかも周波数
が直流（周波数零）を含む低周波数領域から、出力電圧
が高く商用周波数を超える高周波数領域まで、インバー
タの出力電圧の大きさ及び周波数を連続的に制御しなけ
ればならない。このためには、出力周波数の低周波領域
では搬送波の周波数を一定として周波数指令（電圧指令
の周波数）のみを変化させる非同期式ＰＷＭとし、高周
波領域では周波数指令と搬送波周波数との比率を数式
（１１）のように一定とする同期式ＰＷＭが採用され
る。 ｆｃ＝ＮＮ・ｆｉｎｖ ＊ -------- （１１） なお、数式（１１）における各値は次のとおりである。 ｆｃ：搬送波周波数 ｆｉｎｖ ＊：周波数指令 ＮＮ：周波数指令と搬送波周波数との比率（変調比）
変とするインバータでは、出力電圧が低くしかも周波数
が直流（周波数零）を含む低周波数領域から、出力電圧
が高く商用周波数を超える高周波数領域まで、インバー
タの出力電圧の大きさ及び周波数を連続的に制御しなけ
ればならない。このためには、出力周波数の低周波領域
では搬送波の周波数を一定として周波数指令（電圧指令
の周波数）のみを変化させる非同期式ＰＷＭとし、高周
波領域では周波数指令と搬送波周波数との比率を数式
（１１）のように一定とする同期式ＰＷＭが採用され
る。 ｆｃ＝ＮＮ・ｆｉｎｖ ＊ -------- （１１） なお、数式（１１）における各値は次のとおりである。 ｆｃ：搬送波周波数 ｆｉｎｖ ＊：周波数指令 ＮＮ：周波数指令と搬送波周波数との比率（変調比）
【００３９】このため、第４実施形態では、周波数指令
ｆｉｎｖ ＊を予め設定した切替周波数ｆasytosyと比較
し、数式（１２）に従って搬送波周波数ｆｃを決定する
ようにした。数式（１２）において、ｆcasy は定数で
ある。なお、切替周波数ｆasy tosyは搬送波周波数ｆｃ
の１０分の１程度に設定すれば良い。 ｆｃ＝ｆcasy （ｆｉｎｖ ＊＜ｆasytosy），または、 ｆｃ＝ＮＮ・ｆｉｎｖ ＊ （ｆｉｎｖ ＊≧ｆasytosy）-------- （１２） このようにして決定された周波数ｆｃを持つ基準搬送波
Ｔｒに基づいて、以後は先の各実施形態と同様に搬送波
ＴＲＩ１〜ＴＲＩ４が生成される。
ｆｉｎｖ ＊を予め設定した切替周波数ｆasytosyと比較
し、数式（１２）に従って搬送波周波数ｆｃを決定する
ようにした。数式（１２）において、ｆcasy は定数で
ある。なお、切替周波数ｆasy tosyは搬送波周波数ｆｃ
の１０分の１程度に設定すれば良い。 ｆｃ＝ｆcasy （ｆｉｎｖ ＊＜ｆasytosy），または、 ｆｃ＝ＮＮ・ｆｉｎｖ ＊ （ｆｉｎｖ ＊≧ｆasytosy）-------- （１２） このようにして決定された周波数ｆｃを持つ基準搬送波
Ｔｒに基づいて、以後は先の各実施形態と同様に搬送波
ＴＲＩ１〜ＴＲＩ４が生成される。
【００４０】図５〜図８は、本発明の第５〜第８実施形
態に相当する。これらの実施形態はそれぞれ請求項１〜
５の発明の実施形態でもある。つまり、前述の第１〜第
４実施形態は本発明を５レベルインバータに適用した場
合のものであるが、第５〜第８実施形態は本発明を７レ
ベル、９レベル等の奇数レベルのマルチレベルインバー
タに拡張したものであって、例えば９レベルインバータ
に適用した例である。この場合、１相当たりの半導体素
子数は１６（請求項１におけるｎ＝８）となり、例えば
図５に示す８個のＰＷＭ信号Ｐ１〜Ｐ８とそれらの反転
信号とによって１６個の半導体素子がオン、オフされ
る。図５〜図８において、９３，９４は搬送波バイアス
設定回路、２７，２９〜３２は加算器、６５〜６８は比
較器を示す。その他の構成要素は図１〜図４と同一符号
を付してある。これらの第５〜第８実施形態の動作は第
１〜第４実施形態から容易に類推可能であるため、その
説明は省略する。
態に相当する。これらの実施形態はそれぞれ請求項１〜
５の発明の実施形態でもある。つまり、前述の第１〜第
４実施形態は本発明を５レベルインバータに適用した場
合のものであるが、第５〜第８実施形態は本発明を７レ
ベル、９レベル等の奇数レベルのマルチレベルインバー
タに拡張したものであって、例えば９レベルインバータ
に適用した例である。この場合、１相当たりの半導体素
子数は１６（請求項１におけるｎ＝８）となり、例えば
図５に示す８個のＰＷＭ信号Ｐ１〜Ｐ８とそれらの反転
信号とによって１６個の半導体素子がオン、オフされ
る。図５〜図８において、９３，９４は搬送波バイアス
設定回路、２７，２９〜３２は加算器、６５〜６８は比
較器を示す。その他の構成要素は図１〜図４と同一符号
を付してある。これらの第５〜第８実施形態の動作は第
１〜第４実施形態から容易に類推可能であるため、その
説明は省略する。
【００４１】
【発明の効果】以上述べたように本発明によれば、マル
チレベルインバータのＰＷＭ演算方法において、零電圧
を含む微小な電圧を出力できるように電圧指令に対する
バイアスを変調率指令や周波数指令に応じて切り替える
ようにしたため、負荷が必要とする電圧の全領域で出力
電圧を連続的に制御することができる。また、本発明は
特定の主回路構成だけでなく様々な構成のマルチレベル
インバータに共通して適用可能である。
チレベルインバータのＰＷＭ演算方法において、零電圧
を含む微小な電圧を出力できるように電圧指令に対する
バイアスを変調率指令や周波数指令に応じて切り替える
ようにしたため、負荷が必要とする電圧の全領域で出力
電圧を連続的に制御することができる。また、本発明は
特定の主回路構成だけでなく様々な構成のマルチレベル
インバータに共通して適用可能である。
【図１】本発明の第１実施形態を示す制御ブロック図で
ある。
ある。
【図２】本発明の第２実施形態を示す制御ブロック図で
ある。
ある。
【図３】本発明の第３実施形態を示す制御ブロック図で
ある。
ある。
【図４】本発明の第４実施形態を示す制御ブロック図で
ある。
ある。
【図５】本発明の第５実施形態を示す制御ブロック図で
ある。
ある。
【図６】本発明の第６実施形態を示す制御ブロック図で
ある。
ある。
【図７】本発明の第７実施形態を示す制御ブロック図で
ある。
ある。
【図８】本発明の第８実施形態を示す制御ブロック図で
ある。
ある。
【図９】本発明の第１〜第３実施形態によるＰＷＭ演算
方法を示す波形図である。
方法を示す波形図である。
【図１０】公知文献１におけるマルチレベルインバータ
の主回路構成図である。
の主回路構成図である。
【図１１】公知文献１に基づく５レベルインバータの主
回路構成図である。
回路構成図である。
【図１２】公知文献１に基づく５レベルインバータの１
相分のスイッチング状態と出力電圧の対応関係を示す図
である。
相分のスイッチング状態と出力電圧の対応関係を示す図
である。
【図１３】公知文献２における５マルチレベルインバー
タのＰＷＭ演算方法を示す波形図と出力電圧波形図であ
る。
タのＰＷＭ演算方法を示す波形図と出力電圧波形図であ
る。
【図１４】従来技術の制御ブロック図である。
【図１５】図１１の主回路に対するＰＷＭ信号の分配方
法を示す図である。
法を示す図である。
【図１６】従来技術におけるＰＷＭ演算方法を示す波形
図である。
図である。
【図１７】公知文献３におけるマルチレベルインバータ
の主回路構成図である。
の主回路構成図である。
【図１８】公知文献３に基づく５レベルインバータの主
回路構成図である。
回路構成図である。
【図１９】図１８の１相分のスイッチング状態と出力電
圧の対応関係を示す図である。
圧の対応関係を示す図である。
【図２０】図１８の主回路に対するＰＷＭ信号の分配方
法を示す図である。
法を示す図である。
【図２１】公知文献４におけるマルチレベルインバータ
の主回路構成図である。
の主回路構成図である。
【図２２】図２１の１相分のスイッチング状態と出力電
圧の対応関係を示す図である。
圧の対応関係を示す図である。
【図２３】図２１の主回路に対するＰＷＭ信号の分配方
法を示す図である。
法を示す図である。
【図２４】従来技術におけるＰＷＭ演算方法を示す波形
図である。
図である。
１ 電圧指令演算回路 ４，５，６ 電圧指令バイアス発生回路 ７ 振幅切替回路 １０，１１ 搬送波発振器 ２１〜３２ 加算器 ６１〜６８ 比較器 ９１〜９４ 搬送波バイアス設定回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 元吉 攻 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 花澤 昌彦 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 Ｆターム(参考） 5H007 BB06 CA01 CB05 CC04 CC06 CC14 DA06 DB01 EA14
Claims (5)
- 【請求項１】 互いに排他的にスイッチング動作する２
個の半導体素子を主回路１相につきｎ（ｎは４以上の偶
数）組備え、これらｎ組の半導体素子のスイッチング状
態の組合せにより１相当たり最大（ｎ＋１）個の電位を
出力可能な電力変換器の制御装置において、 第１の電圧指令を発生する手段と、 第１の電圧指令に対する電圧指令バイアスを発生する手
段と、 前記電圧指令バイアスに応じて第１の電圧指令の振幅を
決定する手段と、 第１の電圧指令に電圧指令バイアスを加減算して得た量
に基づいて第２の電圧指令及び第３の電圧指令を発生す
る手段と、 基準搬送波を発生する手段と、 前記基準搬送波に対するバイアスであって互いに異なる
第１〜第ｎの搬送波バイアスを前記基準搬送波にそれぞ
れ加算して第１〜第ｎの搬送波を生成する手段と、 第２の電圧指令と（ｎ／２）個の搬送波とをそれぞれ比
較して（ｎ／２）個のＰＷＭ信号を生成する手段と、 第３の電圧指令と残りの（ｎ／２）個の搬送波とをそれ
ぞれ比較して（ｎ／２）個のＰＷＭ信号を生成する手段
と、 生成された合計ｎ個のＰＷＭ信号から１相分の２ｎ個の
半導体素子に対するＰＷＭ信号を生成する手段と、 を備えたことを特徴とする電力変換器の制御装置。 - 【請求項２】 請求項１記載の電力変換器の制御装置に
おいて、 前記電圧指令バイアスを変調率に基づいて決定すること
を特徴とする電力変換器の制御装置。 - 【請求項３】 請求項１記載の電力変換器の制御装置に
おいて、 前記電圧指令バイアスを電圧指令の周波数に基づいて決
定することを特徴とする電力変換器の制御装置。 - 【請求項４】 請求項１記載の電力変換器の制御装置に
おいて、 前記電圧指令バイアスを変調率及び電圧指令の周波数に
基づいて決定することを特徴とする電力変換器の制御装
置。 - 【請求項５】 請求項１，２，３または４の何れか１項
に記載した電力変換器の制御装置において、 前記基準搬送波の周波数を電圧指令の周波数に基づいて
決定することを特徴とする電力変換器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000239389A JP2002058251A (ja) | 2000-08-08 | 2000-08-08 | 電力変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000239389A JP2002058251A (ja) | 2000-08-08 | 2000-08-08 | 電力変換器の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002058251A true JP2002058251A (ja) | 2002-02-22 |
Family
ID=18730940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000239389A Pending JP2002058251A (ja) | 2000-08-08 | 2000-08-08 | 電力変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002058251A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012196013A (ja) * | 2011-03-15 | 2012-10-11 | Meidensha Corp | マルチレベル電力変換器 |
| JP2013115844A (ja) * | 2011-11-25 | 2013-06-10 | Meidensha Corp | マルチレベル電力変換器 |
| JP2015503902A (ja) * | 2012-01-11 | 2015-02-02 | ボンバルディール・トランスポーテイション・ゲゼルシヤフト・ミット・ベシュレンクテル・ハフツング | カスケード式マルチレベル変換器の切換シーケンスの生成 |
| JP2015126546A (ja) * | 2013-12-25 | 2015-07-06 | 川崎重工業株式会社 | 電力変換装置の制御方法及び電力変換装置 |
| CN108282102A (zh) * | 2017-01-06 | 2018-07-13 | 南京航空航天大学 | 一种适用于混合级联h桥多电平逆变器的三倍频载波移相调制方法 |
-
2000
- 2000-08-08 JP JP2000239389A patent/JP2002058251A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012196013A (ja) * | 2011-03-15 | 2012-10-11 | Meidensha Corp | マルチレベル電力変換器 |
| JP2013115844A (ja) * | 2011-11-25 | 2013-06-10 | Meidensha Corp | マルチレベル電力変換器 |
| JP2015503902A (ja) * | 2012-01-11 | 2015-02-02 | ボンバルディール・トランスポーテイション・ゲゼルシヤフト・ミット・ベシュレンクテル・ハフツング | カスケード式マルチレベル変換器の切換シーケンスの生成 |
| JP2015126546A (ja) * | 2013-12-25 | 2015-07-06 | 川崎重工業株式会社 | 電力変換装置の制御方法及び電力変換装置 |
| CN108282102A (zh) * | 2017-01-06 | 2018-07-13 | 南京航空航天大学 | 一种适用于混合级联h桥多电平逆变器的三倍频载波移相调制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6310787B2 (en) | Multiway power converter | |
| US6594164B2 (en) | PWM controlled power conversion device | |
| JPH05300750A (ja) | 電力変換器の制御装置および電気車の制御装置 | |
| US20080238200A1 (en) | Power Converter and Control Method For a Power Converter | |
| US5168437A (en) | Phase displaced, multiple inverter bridge circuits with waveform notching for harmonic elimination | |
| US5831843A (en) | Pulse width modulation device for converting direct voltage into a three-phase alternating voltage | |
| Kim et al. | An algebraic algorithm for microcomputer-based (direct) inverter pulsewidth modulation | |
| CN110366814B (zh) | 电源控制装置、电力转换系统和电源控制方法 | |
| JP2002058251A (ja) | 電力変換器の制御装置 | |
| JP4893152B2 (ja) | 交流−交流直接変換装置の空間ベクトル変調方法 | |
| JP4096501B2 (ja) | 電力変換器の制御装置 | |
| JP2923727B2 (ja) | 電力変換装置 | |
| Patil et al. | FPGA implementation of SVPWM control technique for three phase induction motor drive using fixed point realization | |
| JP3747259B2 (ja) | 電気車の制御装置 | |
| JP7051600B2 (ja) | 多段変換器の制御装置 | |
| Donisi et al. | Design of digital controller for svpwm algorithm with real-time control of the output amplitude and switching frequency | |
| Agelidis et al. | On applying graph theory toward a unified analysis of three-phase PWM inverter topologies | |
| JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| JP2005176600A (ja) | 電気車の制御装置 | |
| JPH1052062A (ja) | ３レベルインバータの制御装置 | |
| WO2022181037A1 (ja) | インバータ制御装置、インバータ回路、モータモジュールおよびインバータ制御方法 | |
| JP6868927B1 (ja) | 三相インバータの３パルスｐｗｍ制御法 | |
| JP3195179B2 (ja) | 単相ｐｗｍコンバータ制御装置 | |
| JPH05207753A (ja) | 中性点クランプ式インバータの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071225 |