JPH05207753A - 中性点クランプ式インバータの制御方法 - Google Patents

Abstract

(57)【要約】 【目的】素子の最小オン時間を確保し、かつ入力信号が
小さいときでも、当該入力信号に比例した出力電圧を発
生させ、制御不能領域をなくし、全領域に渡ってＰＷＭ
制御が可能な制御方法を得ることにある。 【構成】３レベルの出力電圧を発生する中性点クランプ
式インバータにおいて、パルス幅変調制御の入力信号と
搬送波信号との比較によって得られた制御パルスＰｉの
パルス幅ｔi に、誤差時間Δｔを加え、新たな制御パル
スのパルス幅ｔi ′＝ｔi ＋Δｔを求め、当該パルス幅
ｔi ′が設定された時間ｔ１に対して、ｔi ′＞ｔ１の
とき、そのままパルス幅ｔi ′の制御パルスを出力し、
前記誤差時間Δｔ＝０をメモリに記憶し、またｔi ′≦
ｔ１のとき、出力パルス無しで、前記誤差時間Δｔ＝ｔ
i ′を前記メモリに記憶し、前記誤差時間Δｔを次の制
御パルスに加えるようにした制御方法である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は３レベルの出力電圧発生
する中性点クランプ式パルス幅変調制御（ＰＷＭ）イン
バータの制御方法に関する。

【０００２】

【従来の技術】図９は、従来の３相出力の中性点クラン
プ式ＰＷＭインバータの主回路構成を示している。図に
おいて、Ｖd1，Ｖd2は直流電圧源、Ｃ１，Ｃ２は平滑コ
ンデンサ、ＳＵ１〜ＳＵ４，ＳＶ１〜ＳＶ４，ＳＷ１〜
ＳＷ４は自己消弧素子、ＤＵ１〜ＤＵ４，ＤＶ１〜ＤＶ
４，ＤＷ１〜ＤＷ４はフリーホイリングダイオード、Ｄ
Ｕ５，ＤＵ６，ＤＶ５，ＤＶ６，ＤＷ５，ＤＷ６はクラ
ンプダイオード、ＣＴu ，ＣＴv ，ＣＴw は各相の電流
検出器、ＬＯＡＤは３相負荷である。この場合、Ｕ相の
出力電圧Ｖu は次の３レベル値に制御される。すなわ
ち、 ＳＵ１とＳＵ３がＯＮ（オン）のとき、Ｖu ＝＋Ｖd1 ＳＵ２とＳＵ３がＯＮ（オン）のとき、Ｖu ＝０ ＳＵ３とＳＵ４がＯＮ（オン）のとき、Ｖu ＝−Ｖd2 Ｖ相の出力電圧Ｖv ，Ｗ相の出力電圧Ｖw も同様に制御
される。

【０００３】図１０は上記インバータの制御ブロック図
であり、Ｕ相の構成は、比較器Ｃu 、比較増幅器ＧＵ
（ｓ）、加算器Ａu 、ＰＷＭ制御回路ＰＷＭ−Ｕからな
っている。Ｖ，Ｗ相も同様に構成されており、三角波発
生器ＴＲＧは各相のＰＷＭ制御回路ＰＷＭ−Ｕ，ＰＷＭ
ーＶ，ＰＷＭーＷに共通に設けられている。

【０００４】次に、以上のように構成された従来例の負
荷電流制御動作について説明する。Ｕ相の負荷電流制御
は、電流指令値Ｉu ^* と実電流Ｉu を比較器Ｃu で比較
し、その偏差を比例増幅器ＧＵ（ｓ）を介して加算器Ａ
u で補償要素Ｈu と加算する。その加算値ｅu は電圧指
令値としてＰＷＭ制御回路ＰＷＭ−u へ与えられ、ゲー
ト信号ｇ１u ，ｇ２u を出力する。Ｖ，Ｗ相も同様に制
御される。この場合、補償要素Ｈu ，Ｈv ，Ｈw は前向
きに与えられ、逆起電力、負荷のＬとＲドロップ等を補
償する。

【０００５】図１１はＵ相のＰＷＭ回路構成である電圧
指令値ｅu は、コンパレータＣＯＭ１とＣＯＭ２に入力
し、各々に三角波発生器ＴＲＧーＸ，ＴＲＧーＹからの
三角波ＸとＹと比較され、ＰＷＭ信号Ｐｔi1，Ｐｔi2が
作られる。そのＰＷＭ信号は、ゲート信号Ｓ１，Ｓ４
で、そのゲート信号Ｓ１，Ｓ４はインバータＩＮＶ１，
ＩＮＶ２により反転されてゲート信号Ｓ３，Ｓ２として
出力される。

【０００６】次に、中性点クランプ式インバータのＰＷ
Ｍ動作を説明する。図１２は１相分のＰＷＭ制御動作波
形を示す。図中、Ｘ，ＹはＰＷＭ制御の搬送波信号で、
Ｘは０〜＋Ｅmax の間で変化する三角波、Ｙは０〜−Ｅ
max の間で変化する三角波である。ｅu はＰＷＭ制御入
力信号である。入力信号ｅu と三角波Ｘ，Ｙとを比較
し、ＳＵ１〜ＳＵ４のゲート信号ｇ１u ，ｇ２u を作
る。すなわち、ｅu ＞Ｘのとき、ｇ１u ＝１で、ＳＵ１
をオン（ＯＮ）、ＳＵ３をオフさせる。ｅu ≦Ｘのと
き、ｇ１u ＝０で、ＳＵ１をオフ、ＳＵ３をオン（Ｏ
Ｎ）させる。ｅu ＜Ｙのとき、ｇ２u ＝１で、ＳＵ４を
オン（ＯＮ）、ＳＵ２をオフさせる。ｅu ≧Ｙのとき、
ｇ２u ＝０で、ＳＵ４をオフ、ＳＵ２をオン（ＯＮ）さ
せる。この結果、出力電圧Ｖu は図の最下段のように制
御され、その平均値ＡＶu は入力信号ｅu に比例した値
となる。

【０００７】このように中性点式インバータでは、出力
電圧Ｖu として、３レベル（＋Ｖd1，０，＋Ｖd2）の電
圧が得られ、高調波成分の少ない電圧波形となる。電動
機負荷の場合、電流の脈動は小さくなり、トルクリプル
も低減できる利点がある。

【０００８】

【発明が解決しようとする課題】しかし、従来の中性点
クランプ式インバータの制御方法は次のような問題点が
ある。インバータを構成する素子として、前述のように
例えばＧＴＯ ＳＵ１〜ＳＵ４、ＳＶ１〜ＳＶ４、ＳＷ
１〜ＳＷ４を用いると、素子を保護するために並列にス
ナバ回路が接続されており、このスナバのコンデンサを
初期化（放電）させるため、素子が一旦オンした場合、
一定時間オン状態（ｔon）を保たなければならない。ま
た、素子自体の特性からも最小オン時間（ｔon）、最小
オフ時間（ｔoff)が決められており、ゲート信号のパル
ス幅もそれを満足するように与えなければならない。ま
た、普通のブリッジインバータのＰＷＭ制御では、出力
電圧が零に近い程パルス幅が広くなり、出力電圧が最大
値に近ずくに従ってパルス幅が狭くなる。

【０００９】一方、中性点クランプ式インバータでは、
図１２で示したように出力電圧Ｖu が零に近いところで
パルス幅が狭くなるように動作する。従って、交流電圧
を出力する場合、必ず零点を交差するため、最小オン時
間ｔonを満足させることができなくなる。図１３はＰＷ
Ｍ入力信号ｅu が小さいときの中性点クランプ式インバ
ータのＰＷＭ制御動作波形を示す。入力信号ｅu が小さ
いとき、ゲート信号ｇ１u ，ｇ２u のパルス幅が狭くな
り、素子ＳＵ１〜ＳＵ２の最小オン時間ｔonを満足しな
くなる。従って、それを満足させるように新たなゲート
信号ｇ１u ′，ｇ２u ′に修正される。

【００１０】すなわち、ｇ１u のパルス幅ｔ１u が最小
オン時間幅ｔonより狭いとき、新しいゲート信号ｇ１u
′のパルス幅ｔ１u ′を最小オン時間幅ｔonに修正す
る。ｇ２u も同様に修正される。

【００１１】この結果、出力電圧Ｖu 入力信号ｅu が小
さいとき、一定幅のパルス電圧となり、その平均電圧値
ＡＶu （図中で最下段の点線波形）は入力信号ｅu に関
係なく一定値となってしまう。この結果、この領域では
必要な出力電圧が得られず、制御不能領域になる。

【００１２】本発明は以上の問題点に鑑みてなされたも
ので、素子の最小オン時間を確保し、かつ入力信号が小
さいときでも、当該入力信号に比例した出力電圧を発生
させ、制御不能領域をなくし、全領域に渡ってＰＷＭ制
御が可能な中性点クランプ式インバータの制御方法を提
供することを目的とする。

【００１３】

【課題を解決するための手段】以上の目的を達成するた
めに本発明は、以下のように構成したものである。すな
わち、請求項１に対応する発明は、３レベルの出力電圧
を発生する中性点クランプ式インバータにおいて、パル
ス幅変調制御の入力信号と搬送波信号との比較によって
得られた制御パルスＰｉのパルス幅ｔi に、誤差時間Δ
ｔを加え、新たな制御パルスのパルス幅ｔi ′＝ｔi ＋
Δｔを求め、当該パルス幅ｔi ′が設定された時間ｔ１
に対して、ｔi ′＞ｔ１のとき、そのままパルス幅ｔi
′の制御パルスを出力し、前記誤差時間Δｔ＝０をメ
モリに記憶し、またｔi ′≦ｔ１のとき、出力パルス無
しで、前記誤差時間Δｔ＝ｔi ′を前記メモリに記憶
し、前記誤差時間Δｔを次の制御パルスに加えるように
して制御するようにした中性点クランプ式インバータの
制御方法である。

【００１４】請求項２に対応する発明は、３レベルの出
力電圧を発生する中性点クランプ式インバータにおい
て、パルス幅変調制御の入力信号と搬送波信号との比較
によって得られた制御パルスＰｉのパルス幅ｔi に、誤
差時間Δｔを加え、新たな制御パルスのパルス幅ｔi ′
＝ｔi ＋Δｔを求め、当該パルス幅ｔi ′が設定された
２つの時間ｔ１，ｔ２（０＜ｔ２＜ｔ１）に対して、ｔ
i ′＞ｔ１のとき、そのままｔi ′のパルス幅の制御パ
ルスを出力し、誤差時間Δｔ＝０をメモリに記憶し、ｔ
i ′≧ｔ１≧ｔ２のとき、ｔi のパルス幅の制御パルス
を出力し、誤差時間Δｔ＝ｔ１−ｔi ′を前記メモリに
記憶し、ｔi ′＜ｔ２のとき、出力パルス無しで、誤差
時間Δｔ＝ｔi ′を前記メモリに記憶し、当該誤差時間
Δｔを次の制御パルスに加えるように制御するようにし
た中性点クランプ式インバータの制御方法である。

【００１５】

【作用】本発明によれば、制御パルスＰｉの幅ｔi に誤
差時間Δｔを加え、新たな制御パルスｔi ′＝ｔi ＋Δ
ｔを求め、そのｔi ′と設定された時間ｔを比較し、そ
の結果に応じて制御パルスを出力、すなわち、Δｔ＝ｔ
１−ｔi ′を求め、そのΔｔを次の制御パルスに反映さ
せるように制御する。この結果、電圧指令値に比例した
出力電圧が得られ、全領域に亘ってＰＷＭ制御動作可能
な中性点クランプ式インバータが得られる。

【００１６】

【実施例】図１は本発明（請求項１に対応する発明）の
中性点クランプ式インバータのＰＷＭ制御方法を実施す
るための回路図の一部、すなわち、Ｕ相のみを示してい
る。

【００１７】図中において、ＣＮＥＷは本発明に係わる
制御装置で、これは第１の制御回路ＣＮＥＷ１と第２の
制御回路ＣＮＥＷ２から構成されている。第１の制御回
路ＣＮＥＷ１は、後述するように制御パルスが設定時間
より狭いときは、その誤差時間を記憶するメモリーを有
する演算回路ＣＡＬと、設定時間ｔ１の幅のパルスＰｔ
onを出力するパルス発信回路ＴＣＯＮ１と、インバータ
ＩＮＶで構成されている。第２の制御回路ＣＮＥＷ２も
第１の制御回路ＣＮＥＷ１と同様に構成されている。次
に制御動作は、三角波比較のＰＷＭ制御を用いた場合に
ついて説明する。

【００１８】電圧指令値ｅu と三角波発生器ＴＲＧー
Ｘ，ＴＲＧーＹからの三角波Ｘ，ＹはコンパレータをＣ
ＯＭ１，ＣＯＭ２で比較され、その出力信号は制御パル
スＰｔi1、Ｐｔi2として制御回路ＣＮＥＷ１，ＣＮＥＷ
２に入力する。

【００１９】制御パルスＰｔi1は制御回路ＣＮＥＷ１に
入力し、演算回路ＣＡＬとパルス発生回路ＴＣＯＮ１に
入力する。パルス発生回路ＴＣＯＮ１は入力パルスＰｔ
i1に同期したパルスＰｔonを出力し、演算回路ＣＡＬに
入力する。

【００２０】演算回路ＣＡＬは入力されたパルスＰｔon
を用いて論理演算を行って出力信号Ｓ１，Ｓ３を作る。
Ｐｔi2が入力するＣＮＥＷ２も同様な動作で出力信号Ｓ
２，Ｓ４を出力する。図２に演算回路ＣＡＬの演算フロ
ーチャートを示す。図において、ｔi1は入力パルスＰｔ
i1のパルス幅、ｔ１は設定時間用パルスＰｔonの幅を示
す。

【００２１】初めに、パルス幅ｔi1が入力されると、処
理−１で得られたΔｔを加算され、その加算値ｔi1′＝
ｔi1＋Δｔは比較部へ入力する。比較部では設定時間ｔ
１に対して、ｔi1′＞ｔ１のとき、そのままｔi1′のパ
ルス幅の制御パルスを出力し、誤差時間Δｔ＝０を前記
メモリに記憶し、

【００２２】ｔi1′≦ｔ１のとき、出力パルス無しで、
誤差時間Δｔ＝ｔi1′をメモリに記憶する。すなわち、
当該誤差時間Δｔを次の制御パルスに加えて新たな制御
パルスを発生するように演算を行っている。

【００２３】図３にＰＷＭ制御動作波形を示す。図にお
いて、ｔinは演算回路ＣＮＥＷの入力パルス波形、ｔi
n′はＣＮＥＷの出力パルス波形、ｔ１は設定時間を表
し（ｎは入出力パルスの番号）、波形Ｓは入力制御パル
スｔinで、波形Ｓ′は修正された制御パルスｔin′を示
す。

【００２４】初めに、Δｔ＝０（初期値）で、第１番目
の制御パルスｔi1が入力すると、新たな制御パルスｔi
1′＝ｔi1＋Δｔに修正され、ｔi1′≦ｔ１で、制御パ
ルスｔi1′は出力されない。その結果、Δｔ＝ｔi1′と
なる。

【００２５】次に第２番目の制御パルスｔi2が入力する
と、ｔi2はｔi2′＝ｔi2＋Δｔに修正され、ｔi2′＞ｔ
１で、制御パルスｔi2′が出力され、Δｔ１＝ｔ１−ｔ
i2′となる（ｔin′≦ｔ１の領域）。

【００２６】第３番目の制御パルスｔi3が入力すると、
ｔi3はｔi3′＝ｔi3＋Δｔ１に修正され、ｔi3′＞ｔ１
で、制御パルスｔi3′が出力される。この場合、出力ｔ
i3′はΔｔ１が負で加算されるために、ｔi3′＜ｔi3と
なる。従って、Δｔ２＝０となる。

【００２７】第４番目の制御パルスｔi4が入力すると、
ｔi4はｔi4′＝ｔi4＋Δｔ２に修正されるが、Δｔ２＝
０なので、ｔi4と同じ幅の制御パルスｔi4′を出力す
る。当然Δｔ３＝０である。

【００２８】以上のように修正された入力パルスの幅
が、設定時間より短い場合は制御パルスを出さないで、
その入力パルスをメモリに記憶させておいて、次の入力
パルスに反映させるようにしたＰＷＭ制御動作を行う。
Ｖ，Ｗ相も同様である。

【００２９】この結果、設定時間ｔ１を従来問題であっ
た最小オン時間ｔonに設定することで、ｔin′≦ｔonの
ときは制御パルスを出さないで、そのｔin′を次のパル
スに反映させ、ｔin′＞ｔ１のときは制御パルスを出力
することで、電圧指令値に比例した出力電圧が得られ、
制御不能領域がなくなる。

【００３０】図４は他の本発明方法（請求項２に対応す
る発明）を実施するための回路図であり、この実施例は
設定時間ｔ１，ｔ２を用いたもので、前記実施例と重複
する所は説明を省略する。

【００３１】図において、ＴＣＯＮ１とＴＣＯＮ２はパ
ルスＰｔonとＰｔonh を発生するパルス発生回路で、そ
のパルスＰｔonとＰｔonh は、前述の実施例と同様にメ
モリを有する演算回路ＣＡＬに入力し、その幅ｔ１とｔ
２は設定時間として使用される。この場合、時間幅は０
＜ｔ２＜ｔ１である。

【００３２】図５に図４の演算回路ＣＡＬの演算フロー
チャートを示す。制御パルスｔi1が入力されると、処理
−１、処理−２の一方で得られた誤差時間Δｔを加算
し、その加算値ｔi1′＝ｔi1＋Δｔが設定値ｔ１，ｔ２
に対して、ｔi1′＜ｔi2′のとき、制御パルスを出さな
いで、処理−１によって誤差時間Δｔ＝ｔi1′を前記メ
モリに記憶し、ｔi ≧ｔi1′≧ｔi2′のとき、ｔ１のパ
ルス幅の制御パルスを出力し、誤差時間Δｔ＝ｔ１−ｔ
i1′をメモリに記憶し、

【００３３】ｔi1′＞ｔ１のとき、そのままｔi1′のパ
ルス幅の制御パルスを出力し、誤差時間Δｔ＝０をメモ
リに記憶し、誤差時間Δｔを次の制御パルスに反映させ
るように演算する。

【００３４】図６，図７，図８にＰＷＭ制御動作波形を
示す。ただし、説明の便宜上、電圧指令値ｅu を一定値
とし、設定時間ｔ１＝ｔon、ｔ２＝ｔon/2とした。図に
おいて、波形Ｓは入力制御パルスｔinで、波形Ｓ′は修
正された制御パルスｔin′を示している。 ｔin′＜ｔon/2の場合

【００３５】図６に示すように、第１番目のパルスｔi1
はｔi1′＝ｔi1＋Δｔに修正されるが、ｔon/2より狭い
ため、制御パルスは出さないで、誤差時間Δｔ＝ｔi1′
をメモリに記憶する。

【００３６】次に第２番目のパルスｔi2が入力すると、
ｔi2はｔi2′＝ｔi2＋Δｔ（ｔi1）に修正される。その
結果、ｔi2′はｔon/2より広くなり、ｔonの制御パルス
を出力し、誤差時間Δｔ１＝ｔon−ｔi2′をメモリに記
憶する。第３番目のパルスｔi3はｔi3′＝ｔi3＋Δｔ１
に修正され、そのｔi3′はｔon/2より狭くなり、Δｔ２
＝ｔi3′として記憶され、制御パルスは出力されない。 ｔon/2≦ｔin′≦ｔonの場合

【００３７】図７に示すように、第２番目のパルスｔi2
が入力すると、ｔi2はｔi2′＝ｔi2＋Δｔに修正され
る。その修正値ｔi2′はｔon/2より広くなり、ｔonのパ
ルス幅の制御パルスを出力し、Δｔ１＝ｔon−ｔi2をメ
モリに記憶する。

【００３８】第３番目のパルスｔi3はｔi3′＝ｔi3−Δ
ｔ１に修正され、そのｔi3はｔon/2より狭くなり、制御
パルスは出力されない。誤差時間Δｔ２＝ｔi3′をメモ
リに記憶する。第４番目のパルスｔi4が入力すると、ｔ
i4′＝ｔi4＋Δｔ２に修正され、ｔi4′（ｔon）のパル
ス幅の制御パルスを出力する。Δｔ＝０をメモリに記憶
する。 ｔin＞ｔonの場合 図８に示すように、制御パルスｔinはｔonより広いた
め、そのままｔinのパルス幅の制御パルスを出力する。
この場合、Δｔ＝０である。

【００３９】以上のように修正された制御パルスの幅ｔ
in′と設定時間ｔ１，ｔ２を比較し、一定条件を満たし
た場合のみ制御パルスを出力する。この場合、入力制御
パルスと出力された制御パルスとの間に誤差時間Δｔが
生じた場合はこの誤差時間Δｔを次の制御パルスに反映
させるようにしたＰＷＭ制御動作を行う。この結果、前
述の実施例と同様な効果が得られる。

【００４０】また、本実施例において、入力パルスに対
して、出力させる制御パルスが遅れるのはパルス発生回
路ＴＣＯＮＴ１，ＴＣＯＮＴ２の出力パルスＰｔon，Ｐ
ｔonh を設定時間に利用する方法を用いたためである。

【００４１】

【発明の効果】本発明の制御方法によれば、制御パルス
Ｐi の幅ｔi に誤差時間Δｔを加え、新たな制御パルス
ｔi ′＝ｔi ＋Δｔを求め、そのｔi ′と設定された時
間ｔを比較し、その結果に応じて制御パルスを出力する
ことで、素子の最小オン時間ｔonを確保し、かつ入力信
号ｅu が小さいときでも、当該入力信号に比例した出力
電圧Ｖu を発生させ、制御不能領域をなくし、全領域に
亘ってＰＷＭ制御が可能になる。この結果、電圧指令値
に比例した出力電圧が得られ、全領域に亘ってＰＷＭ制
御動作可能な中性点クランプ式インバータが得られる。

【図面の簡単な説明】

【図１】本発明の中性点クランプ式インバータの制御方
法を実施するための一実施例を示す制御ブロック図。

【図２】図１の演算処理を示すフローチャート。

【図３】図１のＰＷＭ制御動作波形を示す図。

【図４】本発明の中性点クランプ式インバータの制御方
法を実施するための他の実施例を示す制御ブロック図。

【図５】図４の演算処理を示すフローチャート。

【図６】図４のＰＷＭ制御動作波形を示す図。

【図７】図４のＰＷＭ制御動作波形を示す図。

【図８】図４のＰＷＭ制御動作波形を示す図。

【図９】３相出力の中性クランプ式インバータの主回路
構成図。

【図１０】図１０の負荷電流制御ブロック図。

【図１１】従来のＰＷＭ制御回路の構成を示す図。

【図１２】従来のＰＷＭ制御動作波形を示す図。

【図１３】従来の電圧指令値が小さい場合のＰＷＭ制御
動作波形図。

【符号の説明】

Ｖd1，Ｖd2…直流電圧源、ＳＵ１〜ＳＵ４，ＳＶ１〜Ｓ
Ｖ４，ＳＷ１〜ＳＷ４…Ｕ，Ｖ，Ｗ相変換素子、ＤＵ１
〜ＤＵ４，ＤＶ１〜ＤＶ４，ＤＷ１〜ＤＷ４…ホィーリ
ングダイオード、ＤＵ５，ＤＵ６，ＤＶ５，ＤＶ６，Ｄ
Ｗ５，ＤＷ６…クランプダイオード、Ｃ１，Ｃ２…平滑
コンデンサ、Ｃtu，Ｃtv，Ｃtw…電流検出器ＩＮＶ−
２、ＬＯＡＤ…３相負荷、Ｃu ，Ｃv ，Ｃw …比較器、
Ｇu ，Ｇv ，Ｇw …比例増幅器、Ａu ，Ａv ，Ａw …加
算器、ＰＷＭ−Ｕ，ＰＷＭ−Ｖ，ＰＷＭ−Ｗ…ＰＷＭ制
御回路、ＴＲＧ…三角波発生器、ＣＯＭ１，ＣＯＭ２…
コンパレータ、ＣＡＬ…演算回路、ＴＣＯＮ１，ＴＣＯ
Ｎ２…パルス発生回路、ＣＮＥＷ１，ＣＮＥＷ２…制御
回路、ＩＮＶ，ＩＮＶ１，ＩＮＶ２…反転回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ３レベルの出力電圧を発生する中性点ク
   ランプ式インバータにおいて、パルス幅変調制御の入力
   信号と搬送波信号との比較によって得られた制御パルス
   Ｐｉのパルス幅ｔi に、誤差時間Δｔを加え、新たな制
   御パルスのパルス幅ｔi ′＝ｔi ＋Δｔを求め、当該パ
   ルス幅ｔi ′が設定された時間ｔ１に対して、ｔi ′＞
   ｔ１のとき、そのままパルス幅ｔi ′の制御パルスを出
   力し、前記誤差時間Δｔ＝０をメモリに記憶し、またｔ
   i ′≦ｔ１のとき、出力パルス無しで、前記誤差時間Δ
   ｔ＝ｔi ′を前記メモリに記憶し、前記誤差時間Δｔを
   次の制御パルスに加えるようにして制御するようにした
   ことを特徴とする中性点クランプ式インバータの制御方
   法。
2. 【請求項２】 ３レベルの出力電圧を発生する中性点ク
   ランプ式インバータにおいて、パルス幅変調制御の入力
   信号と搬送波信号との比較によって得られた制御パルス
   Ｐｉのパルス幅ｔi に、誤差時間Δｔを加え、新たな制
   御パルスのパルス幅ｔi ′＝ｔi ＋Δｔを求め、当該パ
   ルス幅ｔi ′が設定された２つの時間ｔ１，ｔ２（０＜
   ｔ２＜ｔ１）に対して、 ｔi ′＞ｔ１のとき、そのままｔi ′のパルス幅の制御
   パルスを出力し、誤差時間Δｔ＝０をメモリに記憶し、 ｔi ′≧ｔ１≧ｔ２のとき、ｔi のパルス幅の制御パル
   スを出力し、誤差時間Δｔ＝ｔ１−ｔi ′を前記メモリ
   に記憶し、 ｔi ′＜ｔ２のとき、出力パルス無しで、誤差時間Δｔ
   ＝ｔi ′を前記メモリに記憶し、当該誤差時間Δｔを次
   の制御パルスに加えるように制御するようにしたことを
   特徴とする中性点クランプ式インバータの制御方法。