JP3207582B2 - 中性点クランプ式電力変換器の制御方法およびその制御装置 - Google Patents
中性点クランプ式電力変換器の制御方法およびその制御装置Info
- Publication number
- JP3207582B2 JP3207582B2 JP03760693A JP3760693A JP3207582B2 JP 3207582 B2 JP3207582 B2 JP 3207582B2 JP 03760693 A JP03760693 A JP 03760693A JP 3760693 A JP3760693 A JP 3760693A JP 3207582 B2 JP3207582 B2 JP 3207582B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- control
- pulse width
- output
- error time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【産業状の利用分野】本発明は、交流電力を直流電力に
変換するパルス幅変調制御（ＰＷＭ制御）コンバータ
や、直流電力を交流電力に変換するＰＷＭ制御インバー
タ等に適用されるもので、３レベルの出力電圧を発生す
る中性点クランプ式電力変換器の制御方法およびその制
御装置に関する。
変換するパルス幅変調制御（ＰＷＭ制御）コンバータ
や、直流電力を交流電力に変換するＰＷＭ制御インバー
タ等に適用されるもので、３レベルの出力電圧を発生す
る中性点クランプ式電力変換器の制御方法およびその制
御装置に関する。
【０００２】
【従来の技術】図５は、従来の３相出力の中性点クラン
プ式ＰＷＭインバータの主回路構成を示す。
プ式ＰＷＭインバータの主回路構成を示す。
【０００３】図中、Ｖd1，Ｖd2は直流電圧源、Ｃ1 ，Ｃ
2 は平滑コンデンサ、Ｓu1〜Ｓu4、Ｓv1〜Ｓv4、Ｓw1〜
Ｓw4は自己消弧素子、Ｄu1〜Ｄu4、Ｄv1〜Ｄv4、Ｄw1〜
Ｄw4はフリーホイリングダイオード、Ｄu5，Ｄu6，Ｄv
5，Ｄv6、Ｄw5，Ｄw6はクランプダイオード、ＣＴu ，
ＣＴv ，ＣＴw は各相の電流検出器、ＬＯＡＤは３相負
荷である。この場合、Ｕ相の出力電圧Ｖu は次の３レベ
ル値に制御される。すなわち、 Ｓu1とＳu3がＯＮ（オン）のとき、Ｖu ＝＋Ｖd1 Ｓu2とＳu3がＯＮ（オン）のとき、Ｖu ＝０ Ｓu3とＳu4がＯＮ（オン）のとき、Ｖu ＝−Ｖd1
2 は平滑コンデンサ、Ｓu1〜Ｓu4、Ｓv1〜Ｓv4、Ｓw1〜
Ｓw4は自己消弧素子、Ｄu1〜Ｄu4、Ｄv1〜Ｄv4、Ｄw1〜
Ｄw4はフリーホイリングダイオード、Ｄu5，Ｄu6，Ｄv
5，Ｄv6、Ｄw5，Ｄw6はクランプダイオード、ＣＴu ，
ＣＴv ，ＣＴw は各相の電流検出器、ＬＯＡＤは３相負
荷である。この場合、Ｕ相の出力電圧Ｖu は次の３レベ
ル値に制御される。すなわち、 Ｓu1とＳu3がＯＮ（オン）のとき、Ｖu ＝＋Ｖd1 Ｓu2とＳu3がＯＮ（オン）のとき、Ｖu ＝０ Ｓu3とＳu4がＯＮ（オン）のとき、Ｖu ＝−Ｖd1
【０００４】Ｖ相の出力電圧Ｖv 、Ｗ相の出力電圧Ｖw
も同様に制御される。図６は上記インバータ制御ブロッ
ク図であり、Ｕ相の構成は、比較器Ｃu 、増幅器Ｇu
(S)、加算器Ａu 、ＰＷＭ制御回路ＰＷＭ−Ｕからなっ
ている。Ｖ，Ｗ相も同様に構成されており、三角波発生
器ＴＲＧは各相のＰＷＭ制御回路ＰＷＭ−Ｕ、ＰＷＭ−
Ｖ、ＰＷＭ−Ｗに共通に設けられている。以上のように
構成された従来例の負荷電流制御動作について説明す
る。
も同様に制御される。図６は上記インバータ制御ブロッ
ク図であり、Ｕ相の構成は、比較器Ｃu 、増幅器Ｇu
(S)、加算器Ａu 、ＰＷＭ制御回路ＰＷＭ−Ｕからなっ
ている。Ｖ，Ｗ相も同様に構成されており、三角波発生
器ＴＲＧは各相のＰＷＭ制御回路ＰＷＭ−Ｕ、ＰＷＭ−
Ｖ、ＰＷＭ−Ｗに共通に設けられている。以上のように
構成された従来例の負荷電流制御動作について説明す
る。
【０００５】Ｕ相の負荷電流制御は、電流指令値Ｉu *
と実電流Ｉu を比較器Ｃu で比較し、その偏差を増幅器
Ｇu(S)を介して加算器Ａu で補償要素Ｈu と加算する。
その加算値ｅu は電圧指令値としてＰＷＭ制御回路ＰＷ
Ｍ−Ｕへ与えられ、ゲート信号ｇ1u，ｇ2uを出力する。
Ｖ，Ｗ相も同様に制御される。この場合、補償要素Ｈu
は、Ｈv ，Ｈw は前向きに与えられ、逆起電力、負荷の
ＬとＲドロップ（電圧効果）等を補償する。
と実電流Ｉu を比較器Ｃu で比較し、その偏差を増幅器
Ｇu(S)を介して加算器Ａu で補償要素Ｈu と加算する。
その加算値ｅu は電圧指令値としてＰＷＭ制御回路ＰＷ
Ｍ−Ｕへ与えられ、ゲート信号ｇ1u，ｇ2uを出力する。
Ｖ，Ｗ相も同様に制御される。この場合、補償要素Ｈu
は、Ｈv ，Ｈw は前向きに与えられ、逆起電力、負荷の
ＬとＲドロップ（電圧効果）等を補償する。
【０００６】図７はＵ相のＰＷＭ制御回路の構成を示
す。電圧指令値ｅu はコンパレータＣＯＭ１とＣＯＭ２
に入力し、各々に三角波発生器ＴＲＧ−Ｘ、ＴＲＧ−Ｙ
からの三角波ＸとＹと比較され、ＰＷＭ信号Ｐi1，Ｐi2
が作られる。そのＰＷＭ信号は、ゲート信号Ｓ1 ，Ｓ4
で、そのゲート信号はインバータＩＮＶ１，ＩＮＶ２に
より反転されてゲート信号Ｓ3 ，Ｓ2 として出力され
る。次に、中性点クランプ式インバータのＰＷＭ動作を
説明する。
す。電圧指令値ｅu はコンパレータＣＯＭ１とＣＯＭ２
に入力し、各々に三角波発生器ＴＲＧ−Ｘ、ＴＲＧ−Ｙ
からの三角波ＸとＹと比較され、ＰＷＭ信号Ｐi1，Ｐi2
が作られる。そのＰＷＭ信号は、ゲート信号Ｓ1 ，Ｓ4
で、そのゲート信号はインバータＩＮＶ１，ＩＮＶ２に
より反転されてゲート信号Ｓ3 ，Ｓ2 として出力され
る。次に、中性点クランプ式インバータのＰＷＭ動作を
説明する。
【０００７】図８はＵ相分のＰＷＭ制御動作波形を示
す。図中、Ｘ，ＹはＰＷＭ制御の搬送波信号で、Ｘは０
〜＋Ｅmax の間で変化する三角波、Ｙは０〜−Ｅmax の
間で変化する三角波である。ｅu はＰＷＭ制御入力信号
である。入力信号ｅu と三角波Ｘ，Ｙとを比較し、Ｓu1
〜Ｓu4のゲート信号ｇ1u，ｇ2uを作る。すなわち、 ｅu ＞Ｘのとき、ｇ1u＝１で、Ｓu1をオン、Ｓu3をオフ ｅu ≦Ｘのとき、ｇ1u＝０で、Ｓu1をオン、Ｓu3をオン ｅu ＜Ｙのとき、ｇ2u＝１で、Ｓu4をオン、Ｓu2をオフ ｅu ≧Ｙのとき、ｇ2u＝１で、Ｓu4をオン、Ｓu3をオン させる。その結果、出力電圧Ｖu は図の最下段のように
制御され、その平均値ＡＶu は入力信号ｅu に比例した
値となる。
す。図中、Ｘ，ＹはＰＷＭ制御の搬送波信号で、Ｘは０
〜＋Ｅmax の間で変化する三角波、Ｙは０〜−Ｅmax の
間で変化する三角波である。ｅu はＰＷＭ制御入力信号
である。入力信号ｅu と三角波Ｘ，Ｙとを比較し、Ｓu1
〜Ｓu4のゲート信号ｇ1u，ｇ2uを作る。すなわち、 ｅu ＞Ｘのとき、ｇ1u＝１で、Ｓu1をオン、Ｓu3をオフ ｅu ≦Ｘのとき、ｇ1u＝０で、Ｓu1をオン、Ｓu3をオン ｅu ＜Ｙのとき、ｇ2u＝１で、Ｓu4をオン、Ｓu2をオフ ｅu ≧Ｙのとき、ｇ2u＝１で、Ｓu4をオン、Ｓu3をオン させる。その結果、出力電圧Ｖu は図の最下段のように
制御され、その平均値ＡＶu は入力信号ｅu に比例した
値となる。
【０００８】このように中性点クランプ式インバータで
は、出力電圧Ｖu として、３レベル（＋Ｖd1，０，＋Ｖ
d2）の電圧が得られ、高調波成分の少ない電圧波形とな
る。電動機負荷の場合、電流の脈動は小さくなり、トル
クリプルも低減できる利点がある。
は、出力電圧Ｖu として、３レベル（＋Ｖd1，０，＋Ｖ
d2）の電圧が得られ、高調波成分の少ない電圧波形とな
る。電動機負荷の場合、電流の脈動は小さくなり、トル
クリプルも低減できる利点がある。
【０００９】
【発明が解決しようとする課題】しかし、従来の中性点
クランプ式インバータの制御方法は次のような問題点が
ある。
クランプ式インバータの制御方法は次のような問題点が
ある。
【００１０】（１）インバータを構成する素子として、
前述のように例えばＧＴＯを用いると、素子を保護する
ために並列にスナバ回路が接続されており、このスナバ
のコンデンサを初期化（放電）させるために素子が一旦
オンした場合、一定時間オン状態（ｔon）を保たなけれ
ばならない。また、素子自体の特性から最小オン時間
（ｔon）、最小オフ時間（ｔoff ）が決められており、
ゲート信号のパルス幅もそれを満足するように与えなけ
ればならない。また、普通のブリッジインバータのＰＷ
Ｍ制御では、出力電圧が零に近い程パルス幅が広くな
り、出力電圧が最大値に近ずくに従ってパルス幅が狭く
なる。一方、中性点クランプ式インバータでは図８で示
したように出力電圧Ｖu が零に近いところでパルス幅が
狭くなるように動作する。従って、交流電圧を出力する
場合、必ず零点を交差するため、最小オン時間ｔonを満
足させることができなくなる。そのために最小オン時間
ｔonを確保するために最小変調率Ｅmin を設定される。
図９はＰＷＭ入力信号ｅu が＋Ｅmin ≧ｅu ≧−Ｅmin
のときの中性点クランプ式インバータのＰＷＭ制御動作
波形を示す。入力信号ｅu が小さいとき、ゲート信号ｇ
1u，ｇ2uのパルス幅が狭くなり、素子Ｓu1〜Ｓu4の最小
オン時間ｔonを満足しなくなる。従って、それを満足さ
せるように新たなゲート信号ｇ1u′，ｇ2u′に修正され
る。
前述のように例えばＧＴＯを用いると、素子を保護する
ために並列にスナバ回路が接続されており、このスナバ
のコンデンサを初期化（放電）させるために素子が一旦
オンした場合、一定時間オン状態（ｔon）を保たなけれ
ばならない。また、素子自体の特性から最小オン時間
（ｔon）、最小オフ時間（ｔoff ）が決められており、
ゲート信号のパルス幅もそれを満足するように与えなけ
ればならない。また、普通のブリッジインバータのＰＷ
Ｍ制御では、出力電圧が零に近い程パルス幅が広くな
り、出力電圧が最大値に近ずくに従ってパルス幅が狭く
なる。一方、中性点クランプ式インバータでは図８で示
したように出力電圧Ｖu が零に近いところでパルス幅が
狭くなるように動作する。従って、交流電圧を出力する
場合、必ず零点を交差するため、最小オン時間ｔonを満
足させることができなくなる。そのために最小オン時間
ｔonを確保するために最小変調率Ｅmin を設定される。
図９はＰＷＭ入力信号ｅu が＋Ｅmin ≧ｅu ≧−Ｅmin
のときの中性点クランプ式インバータのＰＷＭ制御動作
波形を示す。入力信号ｅu が小さいとき、ゲート信号ｇ
1u，ｇ2uのパルス幅が狭くなり、素子Ｓu1〜Ｓu4の最小
オン時間ｔonを満足しなくなる。従って、それを満足さ
せるように新たなゲート信号ｇ1u′，ｇ2u′に修正され
る。
【００１１】すなわち、ｇ1uのパルス幅ｔ1uが最小オン
時間幅ｔonより狭いとき、新しいゲート信号ｇ1u′のパ
ルス幅ｔ1u′を最小オン時間幅ｔonに修正する。ｇ2uも
同様に修正される。
時間幅ｔonより狭いとき、新しいゲート信号ｇ1u′のパ
ルス幅ｔ1u′を最小オン時間幅ｔonに修正する。ｇ2uも
同様に修正される。
【００１２】この結果、出力電圧Ｖu は入力信号ｅu が
小さいとき、一定幅のパルス電圧となり、その平均値Ａ
Ｖu （図中で最下段の点線波形）は入力電圧ｅu に関係
なく一定値となってしまう。従って、この領域では必要
な出力電圧が得られず、制御不能領域になる。
小さいとき、一定幅のパルス電圧となり、その平均値Ａ
Ｖu （図中で最下段の点線波形）は入力電圧ｅu に関係
なく一定値となってしまう。従って、この領域では必要
な出力電圧が得られず、制御不能領域になる。
【００１３】（２）中性点クランプ式インバータを構成
する素子として、前述のように例えばＧＴＯを用いる
と、素子自体の特性から一旦オフした場合、一定時間オ
フ状態（ｔoff)を保たなければならない。
する素子として、前述のように例えばＧＴＯを用いる
と、素子自体の特性から一旦オフした場合、一定時間オ
フ状態（ｔoff)を保たなければならない。
【００１４】その結果、図１０に示すように＋Ｅmax ≦
ｅu 、−Ｅmax ≧ｅu に設定し、最小オフ時間ｔoff を
満足させるようにしている。Ｅmax は最大変調率を表し
ている。
ｅu 、−Ｅmax ≧ｅu に設定し、最小オフ時間ｔoff を
満足させるようにしている。Ｅmax は最大変調率を表し
ている。
【００１５】図中、＋Ｅmax 及び−Ｅmax は電圧指令値
ｅu の上限値と下限値を表したもので、前述の問題点を
除けば、＋Ｅmax ≦ｅu ≧−Ｅmax の範囲で、電圧指令
値ｅu に比例した出力電圧Ｖu が発生できる。
ｅu の上限値と下限値を表したもので、前述の問題点を
除けば、＋Ｅmax ≦ｅu ≧−Ｅmax の範囲で、電圧指令
値ｅu に比例した出力電圧Ｖu が発生できる。
【００１６】初めに、電圧指令値がｅu ＞＋Ｅmax のと
きを説明する。三角波Ｘと電圧指令値＋ｅu の比較して
得られるゲート信号ｇ1u（図ｂ）において、第１番目制
御パルス幅ｔi1は最小オフ時間ｔoff を満足するために
ｔi1′（＝ｔoff ）に修正される。次の比較によって得
られる制御パルス幅ｔi2は同様にｔoff を満足するため
にｔi2′（＝ｔoff ）に修正される。従って、＋Ｅmax
より大きい電圧指令値ｅu が入力されると、最小オフ時
間ｔoff に修正され、一定した幅のゲート信号ｇ1uにな
る。その結果、出力電圧Ｖd1の平均電圧値＋ＡＶu は電
圧指令値ｅu に比例しない一定電圧になる（図ｃ）。
きを説明する。三角波Ｘと電圧指令値＋ｅu の比較して
得られるゲート信号ｇ1u（図ｂ）において、第１番目制
御パルス幅ｔi1は最小オフ時間ｔoff を満足するために
ｔi1′（＝ｔoff ）に修正される。次の比較によって得
られる制御パルス幅ｔi2は同様にｔoff を満足するため
にｔi2′（＝ｔoff ）に修正される。従って、＋Ｅmax
より大きい電圧指令値ｅu が入力されると、最小オフ時
間ｔoff に修正され、一定した幅のゲート信号ｇ1uにな
る。その結果、出力電圧Ｖd1の平均電圧値＋ＡＶu は電
圧指令値ｅu に比例しない一定電圧になる（図ｃ）。
【００１７】ｅu ＜−Ｅmax のとき、三角波Ｙと電圧指
令値ｅu の比較して得られるゲート信号ｇ2u（図ｄ）も
同様に−Ｅmax より小さい場合は制御パルス幅ｔi1，ｔ
i2，ｔi3は最小オフ時間ｔoff を満足するためにｔi
1′，ｔi2′，ｔi3′に修正される。その結果、出力電
圧Ｖd2の平均電圧値−ＡＶu は電圧指令値ｅu に比例し
ない一定電圧になる（図ｅ）。
令値ｅu の比較して得られるゲート信号ｇ2u（図ｄ）も
同様に−Ｅmax より小さい場合は制御パルス幅ｔi1，ｔ
i2，ｔi3は最小オフ時間ｔoff を満足するためにｔi
1′，ｔi2′，ｔi3′に修正される。その結果、出力電
圧Ｖd2の平均電圧値−ＡＶu は電圧指令値ｅu に比例し
ない一定電圧になる（図ｅ）。
【００１８】例えば、キャリア周波数ｆc ＝１ｋＨｚと
した場合、三角波Ｘの周期Ｔは１ｍｓｅｃとなり、最小
オン時間（または最小オフ時間）Δｔ＝２００μｓｅｃ
を満足させるには、ｋmax ＝０．８になる。すなわち、
この場合のインバータの利用率は８０％となり、あとの
２０％は無駄になる。利用率が低下した分インバータの
容量として大きいものを用意しなければならず、従来の
ＰＷＭ制御インバータは不経済なシステムとなってい
た。
した場合、三角波Ｘの周期Ｔは１ｍｓｅｃとなり、最小
オン時間（または最小オフ時間）Δｔ＝２００μｓｅｃ
を満足させるには、ｋmax ＝０．８になる。すなわち、
この場合のインバータの利用率は８０％となり、あとの
２０％は無駄になる。利用率が低下した分インバータの
容量として大きいものを用意しなければならず、従来の
ＰＷＭ制御インバータは不経済なシステムとなってい
た。
【００１９】本発明は以上の問題点に鑑みてなされたも
ので、素子の最小オン時間（または最小オフ時間）を確
保し、入力信号（電圧指令値）ｅが小さいときでも当該
電圧指令値ｅに比例した出力電圧を発生させ、制御不能
領域をなくした中性点クランプ式電力変換器の制御方法
およびその制御装置を提供することを目的とする。
ので、素子の最小オン時間（または最小オフ時間）を確
保し、入力信号（電圧指令値）ｅが小さいときでも当該
電圧指令値ｅに比例した出力電圧を発生させ、制御不能
領域をなくした中性点クランプ式電力変換器の制御方法
およびその制御装置を提供することを目的とする。
【００２０】さらに、本発明は、前記電圧指令値ｅの絶
対値が従来のＰＷＭ制御の最大変調率Ｅmax を越えた場
合でも、素子の最小オン時間（または最小オフ時間）を
確保し、かつ前記電圧指令値ｅに比例した出力電圧を発
生させて、変換器の利用率を向上させた中性点クランプ
式電力変換器の制御方法およびその制御装置を提供する
ことを目的とする。
対値が従来のＰＷＭ制御の最大変調率Ｅmax を越えた場
合でも、素子の最小オン時間（または最小オフ時間）を
確保し、かつ前記電圧指令値ｅに比例した出力電圧を発
生させて、変換器の利用率を向上させた中性点クランプ
式電力変換器の制御方法およびその制御装置を提供する
ことを目的とする。
【００２１】
【課題を解決するための手段】前記目的を達成するた
め、請求項１に対応する発明は、３レベルの出力電圧を
発生する中性点クランプ式電力変換器を構成している電
力変換素子を、パルス幅変調制御の入力信号と搬送波信
号との比較によって得られる制御パルスに基づき制御す
る制御方法において、
め、請求項１に対応する発明は、３レベルの出力電圧を
発生する中性点クランプ式電力変換器を構成している電
力変換素子を、パルス幅変調制御の入力信号と搬送波信
号との比較によって得られる制御パルスに基づき制御す
る制御方法において、
【００２２】前記パルス幅変調制御の入力信号が最小変
調レベルＥmin より小さい場合、当該パルス幅変調制御
の入力信号と搬送波信号との比較によって得られた制御
パルスＰi のパルス幅ｔi に誤差時間Δｔを加え、新た
な制御パルスのパルス幅ｔi ′＝ｔi ＋Δｔを求め、当
該パルス幅ｔi ′が設定された時間ｔs に対して、ｔi
′≧ｔs のとき、そのままパルス幅ｔi ′＝ｔi ＋Δ
ｔの制御パルスを出力し、前記誤差時間Δｔ＝０をメモ
リに記憶し、またｔi ′＜ｔs のとき、出力パルス無し
で前記誤差時間Δｔ＝ｔi ′を前記メモリに記憶し、誤
差時間Δｔを次の制御パルスに加えるようにして制御す
る中性点クランプ式電力変換器の制御方法である。
調レベルＥmin より小さい場合、当該パルス幅変調制御
の入力信号と搬送波信号との比較によって得られた制御
パルスＰi のパルス幅ｔi に誤差時間Δｔを加え、新た
な制御パルスのパルス幅ｔi ′＝ｔi ＋Δｔを求め、当
該パルス幅ｔi ′が設定された時間ｔs に対して、ｔi
′≧ｔs のとき、そのままパルス幅ｔi ′＝ｔi ＋Δ
ｔの制御パルスを出力し、前記誤差時間Δｔ＝０をメモ
リに記憶し、またｔi ′＜ｔs のとき、出力パルス無し
で前記誤差時間Δｔ＝ｔi ′を前記メモリに記憶し、誤
差時間Δｔを次の制御パルスに加えるようにして制御す
る中性点クランプ式電力変換器の制御方法である。
【００２３】前記目的を達成するため、請求項２に対応
する発明は、３レベルの出力電圧を発生する中性点クラ
ンプ式電力変換器を構成している電力変換素子を、パル
ス幅変調制御の入力信号と搬送波信号との比較によって
得られる制御パルスに基づき制御する制御装置におい
て、
する発明は、３レベルの出力電圧を発生する中性点クラ
ンプ式電力変換器を構成している電力変換素子を、パル
ス幅変調制御の入力信号と搬送波信号との比較によって
得られる制御パルスに基づき制御する制御装置におい
て、
【００２４】前記制御パルスを入力し予め設定された設
定時間の幅に対応するパルスを出力するパルス発信回路
と、このパルス発信回路からのパルスおよび前記制御パ
ルスを入力し、前記制御パルスが設定時間より狭いとき
は、その誤差時間Δｔを記憶するメモリを有するととも
に、論理演算を行って前記電力変換素子に与える出力信
号を得る演算回路とを具備し、
定時間の幅に対応するパルスを出力するパルス発信回路
と、このパルス発信回路からのパルスおよび前記制御パ
ルスを入力し、前記制御パルスが設定時間より狭いとき
は、その誤差時間Δｔを記憶するメモリを有するととも
に、論理演算を行って前記電力変換素子に与える出力信
号を得る演算回路とを具備し、
【００２５】前記演算回路は、前記入力信号が最小変調
レベルＥmin より小さい場合、当該パルス幅変調制御の
入力信号と搬送波信号との比較によって得られた制御パ
ルスＰi のパルス幅ｔi に誤差時間Δｔを加え、新たな
制御パルスのパルス幅ｔi ′＝ｔi ＋Δｔを求め、当該
パルス幅ｔi ′が設定された時間ｔs に対して、ｔi′
≧ｔs のとき、そのままパルス幅ｔi ′＝ｔi ＋Δｔの
制御パルスを出力し、前記誤差時間Δｔ＝０を前記メモ
リに記憶し、またｔi ′＜ｔs のとき、出力パルス無し
で、前記誤差時間Δｔ＝ｔi ′を前記メモリに記憶し、
前記誤差時間Δｔを次の制御パルスに加えるようにした
中性点クランプ式電力変換器の制御装置である。
レベルＥmin より小さい場合、当該パルス幅変調制御の
入力信号と搬送波信号との比較によって得られた制御パ
ルスＰi のパルス幅ｔi に誤差時間Δｔを加え、新たな
制御パルスのパルス幅ｔi ′＝ｔi ＋Δｔを求め、当該
パルス幅ｔi ′が設定された時間ｔs に対して、ｔi′
≧ｔs のとき、そのままパルス幅ｔi ′＝ｔi ＋Δｔの
制御パルスを出力し、前記誤差時間Δｔ＝０を前記メモ
リに記憶し、またｔi ′＜ｔs のとき、出力パルス無し
で、前記誤差時間Δｔ＝ｔi ′を前記メモリに記憶し、
前記誤差時間Δｔを次の制御パルスに加えるようにした
中性点クランプ式電力変換器の制御装置である。
【００２６】前記目的を達成するため、請求項３に対応
する発明は、３レベルの出力電圧を発生する中性点クラ
ンプ式電力変換器を構成している電力変換素子を、パル
ス幅変調制御の入力信号と搬送波信号との比較によって
得られる制御パルスに基づき制御する制御方法におい
て、
する発明は、３レベルの出力電圧を発生する中性点クラ
ンプ式電力変換器を構成している電力変換素子を、パル
ス幅変調制御の入力信号と搬送波信号との比較によって
得られる制御パルスに基づき制御する制御方法におい
て、
【００２７】前記パルス幅変調制御の入力信号が最大変
調レベルＥmax より大きい場合、当該パルス幅変調制御
の入力信号と搬送波信号との比較によって得られた制御
パルスＰi のパルス幅ｔi に誤差時間Δｔを加え、新た
な制御パルス幅ｔi ′＝ｔi＋Δｔを求め、当該パルス
幅ｔi ′が設定された時間ｔssに対して、ｔi ′≧ｔss
のとき、そのままパルス幅ｔi ′＝ｔi ＋Δｔの制御パ
ルスを出力し、前記誤差時間Δｔ＝０をメモリに記憶
し、またｔi ′＜ｔssのとき、出力パルス無しで、前記
誤差時間Δｔ＝ｔi ′を前記メモリに記憶し、前記誤差
時間Δｔを次の制御パルスに加えるようにして制御する
中性点クランプ式電力変換器の制御方法である。
調レベルＥmax より大きい場合、当該パルス幅変調制御
の入力信号と搬送波信号との比較によって得られた制御
パルスＰi のパルス幅ｔi に誤差時間Δｔを加え、新た
な制御パルス幅ｔi ′＝ｔi＋Δｔを求め、当該パルス
幅ｔi ′が設定された時間ｔssに対して、ｔi ′≧ｔss
のとき、そのままパルス幅ｔi ′＝ｔi ＋Δｔの制御パ
ルスを出力し、前記誤差時間Δｔ＝０をメモリに記憶
し、またｔi ′＜ｔssのとき、出力パルス無しで、前記
誤差時間Δｔ＝ｔi ′を前記メモリに記憶し、前記誤差
時間Δｔを次の制御パルスに加えるようにして制御する
中性点クランプ式電力変換器の制御方法である。
【００２８】前記目的を達成するため、請求項４に対応
する発明は、３レベルの出力電圧を発生する中性点クラ
ンプ式電力変換器を構成している電力変換素子を、パル
ス幅変調制御の入力信号と搬送波信号との比較によって
得られる制御パルスに基づき制御する制御装置におい
て、
する発明は、３レベルの出力電圧を発生する中性点クラ
ンプ式電力変換器を構成している電力変換素子を、パル
ス幅変調制御の入力信号と搬送波信号との比較によって
得られる制御パルスに基づき制御する制御装置におい
て、
【００２９】前記制御パルスを入力し予め設定された設
定時間の幅に対応するパルスを出力するパルス発信回路
と、このパルス発信回路からのパルスおよび前記制御パ
ルスを入力し、前記制御パルスが設定時間より狭いとき
は、その誤差時間Δｔを記憶するメモリを有するととも
に、論理演算を行って前記電力変換素子に与える出力信
号を得る演算回路とを具備し、
定時間の幅に対応するパルスを出力するパルス発信回路
と、このパルス発信回路からのパルスおよび前記制御パ
ルスを入力し、前記制御パルスが設定時間より狭いとき
は、その誤差時間Δｔを記憶するメモリを有するととも
に、論理演算を行って前記電力変換素子に与える出力信
号を得る演算回路とを具備し、
【００３０】前記演算回路は、前記入力信号が最大変調
レベルＥmax より大きい場合、当該パルス幅変調制御の
入力信号と搬送波信号との比較によって得られた制御パ
ルスＰi のパルス幅ｔi に誤差時間Δｔを加え、新たな
制御パルス幅ｔi ′＝ｔi ＋Δｔを求め、当該パルス幅
ｔi ′が設定された時間ｔssに対して、ｔi ′≧ｔssの
とき、そのままパルス幅ｔi ′＝ｔi ＋Δｔの制御パル
スを出力し、前記誤差時間Δｔ＝０を前記メモリに記憶
し、またｔi ′＜ｔssのとき、出力パルス無しで、前記
誤差時間Δｔ＝ｔi ′を前記メモリに記憶し、前記誤差
時間Δｔを次の制御パルスに加えるようにした中性点ク
ランプ式電力変換器の制御装置である。
レベルＥmax より大きい場合、当該パルス幅変調制御の
入力信号と搬送波信号との比較によって得られた制御パ
ルスＰi のパルス幅ｔi に誤差時間Δｔを加え、新たな
制御パルス幅ｔi ′＝ｔi ＋Δｔを求め、当該パルス幅
ｔi ′が設定された時間ｔssに対して、ｔi ′≧ｔssの
とき、そのままパルス幅ｔi ′＝ｔi ＋Δｔの制御パル
スを出力し、前記誤差時間Δｔ＝０を前記メモリに記憶
し、またｔi ′＜ｔssのとき、出力パルス無しで、前記
誤差時間Δｔ＝ｔi ′を前記メモリに記憶し、前記誤差
時間Δｔを次の制御パルスに加えるようにした中性点ク
ランプ式電力変換器の制御装置である。
【００３１】
【作用】請求項１または請求項２に対応する発明によれ
ば、以下のような作用が得られる。すなわち、電圧指令
値ｅが最小変調レベルＥmin の領域で、入力制御パルス
Ｐi の幅ｔi ＜設定時間ｔs （最小オフ時間ｔon）のと
き、入力制御パルスＰiの幅ｔi に誤差時間Δｔを加
え、新たな制御パルスｔi ′＝ｔi ＋Δｔを求め、その
ｔi ′と設定された時間ｔs を比較し、ｔi ′≧ｔs の
ときは出力パルスを出力して、ｔi ′＜ｔs のときは出
力パルスを出さないので、Δｔ＝ｔi ′をメモリに記憶
して、Δｔを次の制御パルスに反映させるように制御す
る。その結果、電圧指令値に比例した出力電圧が得ら
れ、しかも素子の最小オン時間ｔonを満足する中性点ク
ランプ式インバータが得られる。
ば、以下のような作用が得られる。すなわち、電圧指令
値ｅが最小変調レベルＥmin の領域で、入力制御パルス
Ｐi の幅ｔi ＜設定時間ｔs （最小オフ時間ｔon）のと
き、入力制御パルスＰiの幅ｔi に誤差時間Δｔを加
え、新たな制御パルスｔi ′＝ｔi ＋Δｔを求め、その
ｔi ′と設定された時間ｔs を比較し、ｔi ′≧ｔs の
ときは出力パルスを出力して、ｔi ′＜ｔs のときは出
力パルスを出さないので、Δｔ＝ｔi ′をメモリに記憶
して、Δｔを次の制御パルスに反映させるように制御す
る。その結果、電圧指令値に比例した出力電圧が得ら
れ、しかも素子の最小オン時間ｔonを満足する中性点ク
ランプ式インバータが得られる。
【００３２】請求項３または請求項４に対応する発明に
よれば、以下のような作用が得られる。すなわち、電圧
指令値ｅが最大変調レベルＥmax を越えた場合で、ｅ＜
−Ｅmax またはｅ＞＋Ｅmax のときは入力制御パルスＰ
i の幅ｔi に誤差時間Δｔを加え、新たな制御パルスｔ
i ′＝ｔi ＋Δｔを求め、そのｔi ′と設定された時間
ｔssを比較し、ｔi ′≧ｔssのときは出力パルスを出し
て、ｔi ′＜ｔssのときは出力パルスを出されないで、
Δｔ＝ｔi ′をメモリに記憶して、Δｔを次の制御パル
スに反映させるように制御する。その結果、電圧指令値
に比例した出力電圧が得られ、しかも素子の最小オフ時
間ｔoff を満足させることができる。従って、変換器の
利用率の向上が図れる中性点クランプ式インバータが得
られる。
よれば、以下のような作用が得られる。すなわち、電圧
指令値ｅが最大変調レベルＥmax を越えた場合で、ｅ＜
−Ｅmax またはｅ＞＋Ｅmax のときは入力制御パルスＰ
i の幅ｔi に誤差時間Δｔを加え、新たな制御パルスｔ
i ′＝ｔi ＋Δｔを求め、そのｔi ′と設定された時間
ｔssを比較し、ｔi ′≧ｔssのときは出力パルスを出し
て、ｔi ′＜ｔssのときは出力パルスを出されないで、
Δｔ＝ｔi ′をメモリに記憶して、Δｔを次の制御パル
スに反映させるように制御する。その結果、電圧指令値
に比例した出力電圧が得られ、しかも素子の最小オフ時
間ｔoff を満足させることができる。従って、変換器の
利用率の向上が図れる中性点クランプ式インバータが得
られる。
【００３３】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は、本発明のパルス幅変調制御（ＰＷ
Ｍ制御）の電力変換器のＰＷＭ制御方法を実施するため
の回路の一部、すなわち、Ｕ相のみを示している。図中
において、ＣＮＥＷは本発明に係わる制御装置で、これ
は第１の制御回路ＣＮＥＷ１と第２の制御回路ＣＮＥＷ
２から構成されている。
て説明する。図１は、本発明のパルス幅変調制御（ＰＷ
Ｍ制御）の電力変換器のＰＷＭ制御方法を実施するため
の回路の一部、すなわち、Ｕ相のみを示している。図中
において、ＣＮＥＷは本発明に係わる制御装置で、これ
は第１の制御回路ＣＮＥＷ１と第２の制御回路ＣＮＥＷ
２から構成されている。
【００３４】第１の制御回路ＣＮＥＷ１は、後述するよ
うに制御パルスが設定時間より狭いときは、その誤差時
間を記憶するメモリを有する演算回路ＣＡＬと、設定時
間ｔs ，ｔssの幅のパルスＰs ，Ｐssを出力するパルス
発信回路ＴＣＯＮＴ１，ＴＣＯＮＴ２とインバータＩＮ
Ｖで構成されている。第２の制御回路ＣＮＥＷ２も第１
の制御回路ＣＮＥＷ１と同様に構成されている。
うに制御パルスが設定時間より狭いときは、その誤差時
間を記憶するメモリを有する演算回路ＣＡＬと、設定時
間ｔs ，ｔssの幅のパルスＰs ，Ｐssを出力するパルス
発信回路ＴＣＯＮＴ１，ＴＣＯＮＴ２とインバータＩＮ
Ｖで構成されている。第２の制御回路ＣＮＥＷ２も第１
の制御回路ＣＮＥＷ１と同様に構成されている。
【００３５】次に、三角波比較のＰＷＭ制御動作につい
て説明する。電圧指令値ｅu と三角波発生器ＴＲＧ−
Ｘ，ＴＲＧ−Ｙの三角波Ｘ，ＹをコンパレータＣＯＭ
１，ＣＯＭ２で比較し、その出力信号を制御パルスＰi
1，Ｐi2として制御回路ＣＮＥＷ１，ＣＮＥＷ２に入力
する。
て説明する。電圧指令値ｅu と三角波発生器ＴＲＧ−
Ｘ，ＴＲＧ−Ｙの三角波Ｘ，ＹをコンパレータＣＯＭ
１，ＣＯＭ２で比較し、その出力信号を制御パルスＰi
1，Ｐi2として制御回路ＣＮＥＷ１，ＣＮＥＷ２に入力
する。
【００３６】制御パルスＰi1は制御回路ＣＮＥＷ１に入
力され、演算回路ＣＡＬとパルス発生回路ＴＣＯＮＴ
１，ＴＣＯＮＴ２に入力する。パルス発生回路ＴＣＯＮ
Ｔ１，ＴＣＯＮＴ２は入力パルスＰi1に同期したパルス
Ｐs ，Ｐssを出力し、演算回路ＣＡＬに入力する。
力され、演算回路ＣＡＬとパルス発生回路ＴＣＯＮＴ
１，ＴＣＯＮＴ２に入力する。パルス発生回路ＴＣＯＮ
Ｔ１，ＴＣＯＮＴ２は入力パルスＰi1に同期したパルス
Ｐs ，Ｐssを出力し、演算回路ＣＡＬに入力する。
【００３７】演算回路ＣＡＬは入力されたパルスＰs ，
Ｐssを用いて論理演算を行って出力信号Ｓ1 ，Ｓ3 を作
る。Ｐi2が入力するＣＮＥＷ２も同様な動作で出力信号
Ｓ2，Ｓ4 を出力する。図２に演算回路ＣＡＬの演算フ
ローチャートを示す。図において、ｔi は入力パルスＰ
i のパルス幅、ｔs は最小オン時間ｔonの設定時間、ｔ
ssは最小オフ時間ｔoff の設定時間幅を示す。
Ｐssを用いて論理演算を行って出力信号Ｓ1 ，Ｓ3 を作
る。Ｐi2が入力するＣＮＥＷ２も同様な動作で出力信号
Ｓ2，Ｓ4 を出力する。図２に演算回路ＣＡＬの演算フ
ローチャートを示す。図において、ｔi は入力パルスＰ
i のパルス幅、ｔs は最小オン時間ｔonの設定時間、ｔ
ssは最小オフ時間ｔoff の設定時間幅を示す。
【００３８】初めに、電圧指令値が＋Ｅmin ＞ｅu ＞−
Ｅmin のとき、パルス幅ｔi が入力されると、処理１で
得られたΔｔを加算し、その加算値ｔi ′＝ｔi ＋Δｔ
は比較部へ入力する。比較部では設定時間ｔs に対し
て、ｔi ′≧ｔs のとき、そのままｔi ′のパルス幅の
制御パルスを出力し、誤差時間Δｔ＝０を前記メモリに
記憶し、ｔi ′＜ｔs のとき、出力パルス無しで、誤差
時間Δｔ＝ｔi ′をメモリに記憶する。すなわち、当該
誤差時間Δｔを次の制御パルスに加えて新たな制御パル
スを発生するように演算を行っている。
Ｅmin のとき、パルス幅ｔi が入力されると、処理１で
得られたΔｔを加算し、その加算値ｔi ′＝ｔi ＋Δｔ
は比較部へ入力する。比較部では設定時間ｔs に対し
て、ｔi ′≧ｔs のとき、そのままｔi ′のパルス幅の
制御パルスを出力し、誤差時間Δｔ＝０を前記メモリに
記憶し、ｔi ′＜ｔs のとき、出力パルス無しで、誤差
時間Δｔ＝ｔi ′をメモリに記憶する。すなわち、当該
誤差時間Δｔを次の制御パルスに加えて新たな制御パル
スを発生するように演算を行っている。
【００３９】次に、電圧指令値ｅu が、ｅu ＞＋Ｅmax
とｅu ＜−Ｅmax のとき、パルス幅ｔi が入力される
と、処理２で得られたΔｔを加算し、その加算値ｔi
′′＝ｔi ＋Δｔは比較部へ入力する。
とｅu ＜−Ｅmax のとき、パルス幅ｔi が入力される
と、処理２で得られたΔｔを加算し、その加算値ｔi
′′＝ｔi ＋Δｔは比較部へ入力する。
【００４０】比較部では設定時間ｔssに対して、ｔi
′′≧ｔssのとき、そのままｔi ′′のパルス幅の制
御パルスを出力し、誤差時間Δｔ＝０を前記メモリに記
憶し、ｔi′′＜ｔssのとき、出力パルス無しで、誤差
時間Δｔ＝ｔi ′′をメモリに記憶する。すなわち、当
該誤差時間Δｔを次の制御パルスに加えて新たな制御パ
ルスを発生するように演算を行っている。
′′≧ｔssのとき、そのままｔi ′′のパルス幅の制
御パルスを出力し、誤差時間Δｔ＝０を前記メモリに記
憶し、ｔi′′＜ｔssのとき、出力パルス無しで、誤差
時間Δｔ＝ｔi ′′をメモリに記憶する。すなわち、当
該誤差時間Δｔを次の制御パルスに加えて新たな制御パ
ルスを発生するように演算を行っている。
【００４１】図３は電圧指令値が、＋Ｅmin ＞ｅu ＞−
Ｅmin の場合のＰＷＭ制御動作波形を示す。図におい
て、Ｘは三角波、Ｅmin は最小変調率で、その上限値を
＋Ｅmin 、下限値を−Ｅmin 、ｇ1uはゲートパルスで、
ｇ1u′はｇ1uを修正したゲートパルスを示す。
Ｅmin の場合のＰＷＭ制御動作波形を示す。図におい
て、Ｘは三角波、Ｅmin は最小変調率で、その上限値を
＋Ｅmin 、下限値を−Ｅmin 、ｇ1uはゲートパルスで、
ｇ1u′はｇ1uを修正したゲートパルスを示す。
【００４２】図３（ａ）のｅu ＜＋Ｅmin の場合、初め
に、Δｔ＝０（初期値）で、第１番目の制御パルス幅ｔ
i1が入力すると、新たな制御パルス幅ｔi1′＝ｔi1＋Δ
ｔに修正され、ｔi1′＜ｔs で、制御パルスｔi1′は出
力されない。従って、メモリにΔｔ＝ｔi1′が記憶され
る。
に、Δｔ＝０（初期値）で、第１番目の制御パルス幅ｔ
i1が入力すると、新たな制御パルス幅ｔi1′＝ｔi1＋Δ
ｔに修正され、ｔi1′＜ｔs で、制御パルスｔi1′は出
力されない。従って、メモリにΔｔ＝ｔi1′が記憶され
る。
【００４３】次に第２番目の制御パルス幅ｔi2が入力す
ると、ｔi2はｔi2′＝ｔi2＋Δｔに修正され、ｔi2′≧
ｔs で、制御パルス幅ｔi2′が出力され、メモリにはΔ
ｔ＝０が記憶される。第３番目の制御パルス幅ｔi3が入
力すると、ｔi3はｔi3′＝ｔi3＋Δｔに修正され、第１
番目と同様に制御パルス幅ｔi3′は出力されない。
ると、ｔi2はｔi2′＝ｔi2＋Δｔに修正され、ｔi2′≧
ｔs で、制御パルス幅ｔi2′が出力され、メモリにはΔ
ｔ＝０が記憶される。第３番目の制御パルス幅ｔi3が入
力すると、ｔi3はｔi3′＝ｔi3＋Δｔに修正され、第１
番目と同様に制御パルス幅ｔi3′は出力されない。
【００４４】第４番目の制御パルス幅ｔi4が入力する
と、ｔi4はｔi4′＝ｔi4＋Δｔに修正され、ｔi4′≧ｔ
s で、制御パルス幅ｔi4′が記憶され、メモリにはΔｔ
＝０が記憶される。
と、ｔi4はｔi4′＝ｔi4＋Δｔに修正され、ｔi4′≧ｔ
s で、制御パルス幅ｔi4′が記憶され、メモリにはΔｔ
＝０が記憶される。
【００４５】図３（ｂ）のｅu ＞−Ｅmin の場合、図３
（ａ）と同様に、入力する制御パルスが設定時間ｔs よ
り狭いときは制御パルスを出力しないで、次に入力する
制御パルスに加算して、出力パルスの有無を決定する。
（ａ）と同様に、入力する制御パルスが設定時間ｔs よ
り狭いときは制御パルスを出力しないで、次に入力する
制御パルスに加算して、出力パルスの有無を決定する。
【００４６】以上のように修正された入力パルスの幅
が、設定時間ｔs より狭い場合は制御パルスを出さない
で、その入力パルスをメモリに記憶させておいて、次の
入力パルスに反映させるようにしてＰＷＭ制御動作を行
う。Ｖ，Ｗ相も同様である。
が、設定時間ｔs より狭い場合は制御パルスを出さない
で、その入力パルスをメモリに記憶させておいて、次の
入力パルスに反映させるようにしてＰＷＭ制御動作を行
う。Ｖ，Ｗ相も同様である。
【００４７】この結果、設定時間ｔs を従来問題であっ
た最小オン時間ｔonに設定することで、ｔi ′＜ｔonの
ときは制御パルスを出さないで、そのｔi ′を次のパル
スに反映させ、ｔi ′≧ｔonのときは制御パルスを出力
することで、電圧指令値に比例した出力電圧が得られ、
制御不能領域がなくなる。
た最小オン時間ｔonに設定することで、ｔi ′＜ｔonの
ときは制御パルスを出さないで、そのｔi ′を次のパル
スに反映させ、ｔi ′≧ｔonのときは制御パルスを出力
することで、電圧指令値に比例した出力電圧が得られ、
制御不能領域がなくなる。
【００４８】図４は電圧指令値が、ｅu ＞＋Ｅmax 、ｅ
u ＜−Ｅmax の場合のＰＷＭ制御動作波形を示す。図に
おいて、Ｘは三角波、＋Ｅmax は上限値、−Ｅmax は下
限値、ｇ2uはゲートパルスで、ｇ2u′はｇ2uを修正した
ゲートパルスを示す。
u ＜−Ｅmax の場合のＰＷＭ制御動作波形を示す。図に
おいて、Ｘは三角波、＋Ｅmax は上限値、−Ｅmax は下
限値、ｇ2uはゲートパルスで、ｇ2u′はｇ2uを修正した
ゲートパルスを示す。
【００４９】図４（ａ）のｅu ＞＋Ｅmax の場合、初め
に、Δｔ＝０（初期値）で、第１番目の制御パルス幅ｔ
i1が入力すると、新たなパルス幅ｔi1′＝ｔi1＋Δｔに
修正され、ｔi1′＜ｔssで、制御パルスｔi1′は出力さ
れない。従って、メモリにΔｔ＝ｔi1′が記憶される。
に、Δｔ＝０（初期値）で、第１番目の制御パルス幅ｔ
i1が入力すると、新たなパルス幅ｔi1′＝ｔi1＋Δｔに
修正され、ｔi1′＜ｔssで、制御パルスｔi1′は出力さ
れない。従って、メモリにΔｔ＝ｔi1′が記憶される。
【００５０】次に第２番目の制御パルス幅ｔi2が入力す
ると、ｔi2はｔi2′＝ｔi2＋Δｔに修正され、ｔi2′≧
ｔssで、制御パルス幅ｔi2′が出力され、メモリにはΔ
ｔ＝０が記憶される。第３番目の制御パルス幅ｔi3が入
力すると、ｔi3はｔi3′＝ｔi3＋Δｔに修正され、第１
番目と同様に制御パルス幅ｔi3′は出力されない。
ると、ｔi2はｔi2′＝ｔi2＋Δｔに修正され、ｔi2′≧
ｔssで、制御パルス幅ｔi2′が出力され、メモリにはΔ
ｔ＝０が記憶される。第３番目の制御パルス幅ｔi3が入
力すると、ｔi3はｔi3′＝ｔi3＋Δｔに修正され、第１
番目と同様に制御パルス幅ｔi3′は出力されない。
【００５１】第４番目の制御パルス幅ｔi4が入力する
と、ｔi4はｔi4′＝ｔi4＋Δｔに修正され、ｔi4′≧ｔ
ssで、制御パルス幅ｔi4′が出力され、メモリにはΔｔ
＝０が記憶される。
と、ｔi4はｔi4′＝ｔi4＋Δｔに修正され、ｔi4′≧ｔ
ssで、制御パルス幅ｔi4′が出力され、メモリにはΔｔ
＝０が記憶される。
【００５２】図４（ｂ）のｅu ＜−Ｅmax の場合、図４
（ａ）と同様に、入力する制御パルスが設定時間ｔssよ
り狭いときは制御パルスを出力しないで、次に入力する
制御パルスに加算して、出力パルスの有無を決定する。
（ａ）と同様に、入力する制御パルスが設定時間ｔssよ
り狭いときは制御パルスを出力しないで、次に入力する
制御パルスに加算して、出力パルスの有無を決定する。
【００５３】以上のように修正された入力パルスの幅
が、設定時間ｔssより狭い場合は制御パルスを出さない
で、その入力パルスをメモリに記憶させておいて、次の
入力パルスに反映させるようにしてＰＷＭ制御動作を行
う。Ｖ，Ｗ相も同様である。
が、設定時間ｔssより狭い場合は制御パルスを出さない
で、その入力パルスをメモリに記憶させておいて、次の
入力パルスに反映させるようにしてＰＷＭ制御動作を行
う。Ｖ，Ｗ相も同様である。
【００５４】この結果、設定時間ｔssを従来問題であっ
た最小オフ時間ｔoff に設定することで、ｔi ′＜ｔof
f のときは制御パルスを出力さないで、そのｔi ′を次
のパルスに反映させ、ｔi ′≧ｔoff のときはは制御パ
ルスを出力することで、電圧指令値に比例した出力電圧
が得られ、しかも素子の最小オフ時間ｔoff を満足させ
ることができる。従って、変換器の利用率を向上図れる
中性点クランプ式インバータが得られる。
た最小オフ時間ｔoff に設定することで、ｔi ′＜ｔof
f のときは制御パルスを出力さないで、そのｔi ′を次
のパルスに反映させ、ｔi ′≧ｔoff のときはは制御パ
ルスを出力することで、電圧指令値に比例した出力電圧
が得られ、しかも素子の最小オフ時間ｔoff を満足させ
ることができる。従って、変換器の利用率を向上図れる
中性点クランプ式インバータが得られる。
【００５５】
【発明の効果】本発明の中性点クランプ式電力変換器の
制御方法およびその制御装置によれば、以下のような効
果が得られる。
制御方法およびその制御装置によれば、以下のような効
果が得られる。
【００５６】（１）ＰＷＭ制御入力信号ｅが、＋Ｅmin
＞ｅ＞−Ｅmin において、制御不能をなくすことによっ
て、当該入力信号ｅに比例した出力電圧Ｖu が得られる
ようになる。すなわち、変換器の素子の最小オン時間ｔ
onを確保し、かつ入力信号ｅが小さいときでも当該入力
信号に比例した出力電圧を発生させ、制御不能領域をな
くした中性点クランプ式電力変換器の制御方法およびそ
の制御装置を提供することができる。
＞ｅ＞−Ｅmin において、制御不能をなくすことによっ
て、当該入力信号ｅに比例した出力電圧Ｖu が得られる
ようになる。すなわち、変換器の素子の最小オン時間ｔ
onを確保し、かつ入力信号ｅが小さいときでも当該入力
信号に比例した出力電圧を発生させ、制御不能領域をな
くした中性点クランプ式電力変換器の制御方法およびそ
の制御装置を提供することができる。
【００５７】（２）ＰＷＭ制御入力信号ｅが、ｅ＞＋Ｅ
max 、ｅ＜−Ｅmax において、当該電圧指令値ｅに比例
した出力電圧Ｖが得られ、かつ、変換器を構成する素子
の最小オフ時間ｔoff を満足させることが可能となる。
この結果、インバータやコンバータ等の電力変換器をＰ
ＷＭ制御する場合、当該変換器の利用率を大幅に向上さ
せることができ、その分直流電源の電圧Ｖd を低くする
ことが可能となり、変換器の小形軽量化、効率向上およ
びコストダウンが達成できる中性点クランプ式電力変換
器の制御方法およびその制御装置を提供することができ
る。
max 、ｅ＜−Ｅmax において、当該電圧指令値ｅに比例
した出力電圧Ｖが得られ、かつ、変換器を構成する素子
の最小オフ時間ｔoff を満足させることが可能となる。
この結果、インバータやコンバータ等の電力変換器をＰ
ＷＭ制御する場合、当該変換器の利用率を大幅に向上さ
せることができ、その分直流電源の電圧Ｖd を低くする
ことが可能となり、変換器の小形軽量化、効率向上およ
びコストダウンが達成できる中性点クランプ式電力変換
器の制御方法およびその制御装置を提供することができ
る。
【図１】本発明の中性点クランプ式電力変換器の制御装
置の一実施例を示す制御回路ブロック図。
置の一実施例を示す制御回路ブロック図。
【図２】図１の演算処理を示すフローチャート。
【図３】図１の電圧指令値ｅが最小変調レベルＥmin よ
り、小さい場合のＰＷＭ制御動作を説明するための図。
り、小さい場合のＰＷＭ制御動作を説明するための図。
【図４】図１の電圧指令値ｅが最大変調レベルＥmax よ
り、大きい場合のＰＷＭ制御動作を説明するための図。
り、大きい場合のＰＷＭ制御動作を説明するための図。
【図５】従来の３相出力の中性点クランプ式インバータ
の主回路を示す図。
の主回路を示す図。
【図６】図５の負荷電流制御ブロック図。
【図７】図５のＰＷＭ制御回路の構成を示す図。
【図８】図５のＰＷＭ制御動作波形を示す図。
【図９】図５の電圧指令値が小さい場合のＰＷＭ制御動
作波形を示す図。
作波形を示す図。
【図１０】図５の電圧指令値が大きい場合のＰＷＭ制御
動作波形を示す図。
動作波形を示す図。
Ｖd1，Ｖd2…直流電圧源、Ｃ1 ，Ｃ2 …平滑コンデン
サ、Ｓu1〜Ｓu4…Ｕ相の自己消弧素子、Ｓv1〜Ｓv4…Ｖ
相の自己消弧素子、Ｓw1〜Ｓw4…Ｗ相の自己消弧素子、
Ｄu1〜Ｄu4…Ｕ相のフリーホイリングダイオード、Ｄv1
〜Ｄv4…Ｖ相のフリーホイリングダイオード、Ｄw1〜Ｄ
w4…Ｗ相のフリーホイリングダイオード、Ｄu5，Ｄu6…
Ｕ相のクランプ用ダイオード、Ｄv5，Ｄv6…Ｖ相のクラ
ンプ用ダイオード、Ｄw5，Ｄw6…Ｗ相のクランプ用ダイ
オード、ＬＯＡＤ…負荷、Ｃtu，Ｃtv，Ｃtw…電流検出
器、Ｃu ，Ｃv ，Ｃw …比較器、Ｇu(S)，Ｇv(S)，Ｇw
(S)…電流制御回路、Ａu ，Ａv ，Ａw …加算器、ＰＷ
Ｍ−Ｕ，Ｖ，Ｗ…ＰＷＭ制御回路、ＴＲＧ…三角波発生
器、ＣＯＭ１，ＣＯＭ２…コンパレータ、ＩＮＶ１，Ｉ
ＮＶ２…インバータ回路、ＣＡＬ…演算回路、ＴＣＯＮ
Ｔ１，ＴＣＯＮＴ２…パルス発生回路。
サ、Ｓu1〜Ｓu4…Ｕ相の自己消弧素子、Ｓv1〜Ｓv4…Ｖ
相の自己消弧素子、Ｓw1〜Ｓw4…Ｗ相の自己消弧素子、
Ｄu1〜Ｄu4…Ｕ相のフリーホイリングダイオード、Ｄv1
〜Ｄv4…Ｖ相のフリーホイリングダイオード、Ｄw1〜Ｄ
w4…Ｗ相のフリーホイリングダイオード、Ｄu5，Ｄu6…
Ｕ相のクランプ用ダイオード、Ｄv5，Ｄv6…Ｖ相のクラ
ンプ用ダイオード、Ｄw5，Ｄw6…Ｗ相のクランプ用ダイ
オード、ＬＯＡＤ…負荷、Ｃtu，Ｃtv，Ｃtw…電流検出
器、Ｃu ，Ｃv ，Ｃw …比較器、Ｇu(S)，Ｇv(S)，Ｇw
(S)…電流制御回路、Ａu ，Ａv ，Ａw …加算器、ＰＷ
Ｍ−Ｕ，Ｖ，Ｗ…ＰＷＭ制御回路、ＴＲＧ…三角波発生
器、ＣＯＭ１，ＣＯＭ２…コンパレータ、ＩＮＶ１，Ｉ
ＮＶ２…インバータ回路、ＣＡＬ…演算回路、ＴＣＯＮ
Ｔ１，ＴＣＯＮＴ２…パルス発生回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/42 - 7/98
Claims (4)
- 【請求項１】 ３レベルの出力電圧を発生する中性点ク
ランプ式電力変換器を構成している電力変換素子を、パ
ルス幅変調制御の入力信号と搬送波信号との比較によっ
て得られる制御パルスに基づき制御する制御方法におい
て、 前記パルス幅変調制御の入力信号が最小変調レベルＥmi
n より小さい場合、当該パルス幅変調制御の入力信号と
搬送波信号との比較によって得られた制御パルスＰi の
パルス幅ｔi に誤差時間Δｔを加え、新たな制御パルス
のパルス幅ｔi′＝ｔi ＋Δｔを求め、当該パルス幅ｔi
′が設定された時間ｔs に対して、ｔi ′≧ｔs のと
き、そのままパルス幅ｔi ′＝ｔi ＋Δｔの制御パルス
を出力し、前記誤差時間Δｔ＝０をメモリに記憶し、ま
たｔi ′＜ｔs のとき、出力パルス無しで前記誤差時間
Δｔ＝ｔi ′を前記メモリに記憶し、誤差時間Δｔを次
の制御パルスに加えるようにして制御する中性点クラン
プ式電力変換器の制御方法。 - 【請求項２】 ３レベルの出力電圧を発生する中性点ク
ランプ式電力変換器を構成している電力変換素子を、パ
ルス幅変調制御の入力信号と搬送波信号との比較によっ
て得られる制御パルスに基づき制御する制御装置におい
て、 前記制御パルスを入力し予め設定された設定時間の幅に
対応するパルスを出力するパルス発信回路と、このパル
ス発信回路からのパルスおよび前記制御パルスを入力
し、前記制御パルスが設定時間より狭いときは、その誤
差時間Δｔを記憶するメモリを有するとともに、論理演
算を行って前記電力変換素子に与える出力信号を得る演
算回路とを具備し、 前記演算回路は、前記入力信号が最小変調レベルＥmin
より小さい場合、当該パルス幅変調制御の入力信号と搬
送波信号との比較によって得られた制御パルスＰi のパ
ルス幅ｔi に誤差時間Δｔを加え、新たな制御パルスの
パルス幅ｔi ′＝ｔi ＋Δｔを求め、当該パルス幅ｔi
′が設定された時間ｔs に対して、ｔi′≧ｔs のと
き、そのままパルス幅ｔi ′＝ｔi ＋Δｔの制御パルス
を出力し、前記誤差時間Δｔ＝０を前記メモリに記憶
し、またｔi ′＜ｔs のとき、出力パルス無しで、前記
誤差時間Δｔ＝ｔi ′を前記メモリに記憶し、前記誤差
時間Δｔを次の制御パルスに加えるようにした中性点ク
ランプ式電力変換器の制御装置。 - 【請求項３】 ３レベルの出力電圧を発生する中性点ク
ランプ式電力変換器を構成している電力変換素子を、パ
ルス幅変調制御の入力信号と搬送波信号との比較によっ
て得られる制御パルスに基づき制御する制御方法におい
て、 前記パルス幅変調制御の入力信号が最大変調レベルＥma
x より大きい場合、当該パルス幅変調制御の入力信号と
搬送波信号との比較によって得られた制御パルスＰi の
パルス幅ｔi に誤差時間Δｔを加え、新たな制御パルス
幅ｔi ′＝ｔi＋Δｔを求め、当該パルス幅ｔi ′が設
定された時間ｔssに対して、ｔi ′≧ｔssのとき、その
ままパルス幅ｔi ′＝ｔi ＋Δｔの制御パルスを出力
し、前記誤差時間Δｔ＝０をメモリに記憶し、またｔi
′＜ｔssのとき、出力パルス無しで、前記誤差時間Δ
ｔ＝ｔi ′を前記メモリに記憶し、前記誤差時間Δｔを
次の制御パルスに加えるようにして制御する中性点クラ
ンプ式電力変換器の制御方法。 - 【請求項４】 ３レベルの出力電圧を発生する中性点ク
ランプ式電力変換器を構成している電力変換素子を、パ
ルス幅変調制御の入力信号と搬送波信号との比較によっ
て得られる制御パルスに基づき制御する制御装置におい
て、 前記制御パルスを入力し予め設定された設定時間の幅に
対応するパルスを出力するパルス発信回路と、このパル
ス発信回路からのパルスおよび前記制御パルスを入力
し、前記制御パルスが設定時間より狭いときは、その誤
差時間Δｔを記憶するメモリを有するとともに、論理演
算を行って前記電力変換素子に与える出力信号を得る演
算回路とを具備し、 前記演算回路は、前記入力信号が最大変調レベルＥmax
より大きい場合、当該パルス幅変調制御の入力信号と搬
送波信号との比較によって得られた制御パルスＰi のパ
ルス幅ｔi に誤差時間Δｔを加え、新たな制御パルス幅
ｔi ′＝ｔi ＋Δｔを求め、当該パルス幅ｔi ′が設定
された時間ｔssに対して、ｔi ′≧ｔssのとき、そのま
まパルス幅ｔi ′＝ｔi ＋Δｔの制御パルスを出力し、
前記誤差時間Δｔ＝０を前記メモリに記憶し、またｔi
′＜ｔssのとき、出力パルス無しで、前記誤差時間Δ
ｔ＝ｔi ′を前記メモリに記憶し、前記誤差時間Δｔを
次の制御パルスに加えるようにした中性点クランプ式電
力変換器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03760693A JP3207582B2 (ja) | 1993-02-26 | 1993-02-26 | 中性点クランプ式電力変換器の制御方法およびその制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03760693A JP3207582B2 (ja) | 1993-02-26 | 1993-02-26 | 中性点クランプ式電力変換器の制御方法およびその制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06253545A JPH06253545A (ja) | 1994-09-09 |
| JP3207582B2 true JP3207582B2 (ja) | 2001-09-10 |
Family
ID=12502245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03760693A Expired - Lifetime JP3207582B2 (ja) | 1993-02-26 | 1993-02-26 | 中性点クランプ式電力変換器の制御方法およびその制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3207582B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4846494B2 (ja) * | 2006-09-07 | 2011-12-28 | 本田技研工業株式会社 | インバータ装置及びインバータ装置の制御方法 |
-
1993
- 1993-02-26 JP JP03760693A patent/JP3207582B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06253545A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3178075B2 (ja) | 電力変換器の制御装置および電気車の制御装置 | |
| EP2528221A2 (en) | Multi-phase active rectifier | |
| WO2007129456A1 (ja) | 電力変換装置 | |
| JPH05227796A (ja) | 電力変換器の制御装置 | |
| JPH04275059A (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JP3312237B2 (ja) | 電力変換装置 | |
| JP3455788B2 (ja) | 電力変換装置 | |
| JP3755089B2 (ja) | 電気車の制御装置 | |
| JPWO2020105133A1 (ja) | 電力変換装置 | |
| JP3826363B2 (ja) | 電気車の制御装置 | |
| JP3796881B2 (ja) | ３レベルインバータの制御方法とその装置 | |
| JPH10201246A (ja) | Ｐｗｍインバータ装置 | |
| JP3207582B2 (ja) | 中性点クランプ式電力変換器の制御方法およびその制御装置 | |
| JP2672919B2 (ja) | 電力変換装置 | |
| JP3700019B2 (ja) | 電気車の制御装置 | |
| JPH05207753A (ja) | 中性点クランプ式インバータの制御方法 | |
| JP3747259B2 (ja) | 電気車の制御装置 | |
| JP3760248B2 (ja) | 電気車の制御装置 | |
| JP3409039B2 (ja) | 電力変換装置の制御装置 | |
| JP3873221B2 (ja) | 電気車の制御装置 | |
| JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
| JPH0984363A (ja) | インバータのデッドタイム補償方法 | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| JP2577514B2 (ja) | 中性点クランプ式電力変換器の制御方法 | |
| JPH05176553A (ja) | 無停電電源装置のインバータ制御方法及び無停電電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |