JP3207582B2 - 中性点クランプ式電力変換器の制御方法およびその制御装置 - Google Patents
中性点クランプ式電力変換器の制御方法およびその制御装置Info
- Publication number
- JP3207582B2 JP3207582B2 JP03760693A JP3760693A JP3207582B2 JP 3207582 B2 JP3207582 B2 JP 3207582B2 JP 03760693 A JP03760693 A JP 03760693A JP 3760693 A JP3760693 A JP 3760693A JP 3207582 B2 JP3207582 B2 JP 3207582B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- control
- pulse width
- output
- error time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
変換するパルス幅変調制御(PWM制御)コンバータ
や、直流電力を交流電力に変換するPWM制御インバー
タ等に適用されるもので、3レベルの出力電圧を発生す
る中性点クランプ式電力変換器の制御方法およびその制
御装置に関する。
プ式PWMインバータの主回路構成を示す。
2 は平滑コンデンサ、Su1〜Su4、Sv1〜Sv4、Sw1〜
Sw4は自己消弧素子、Du1〜Du4、Dv1〜Dv4、Dw1〜
Dw4はフリーホイリングダイオード、Du5,Du6,Dv
5,Dv6、Dw5,Dw6はクランプダイオード、CTu ,
CTv ,CTw は各相の電流検出器、LOADは3相負
荷である。この場合、U相の出力電圧Vu は次の3レベ
ル値に制御される。すなわち、 Su1とSu3がON(オン)のとき、Vu =+Vd1 Su2とSu3がON(オン)のとき、Vu =0 Su3とSu4がON(オン)のとき、Vu =−Vd1
も同様に制御される。図6は上記インバータ制御ブロッ
ク図であり、U相の構成は、比較器Cu 、増幅器Gu
(S)、加算器Au 、PWM制御回路PWM−Uからなっ
ている。V,W相も同様に構成されており、三角波発生
器TRGは各相のPWM制御回路PWM−U、PWM−
V、PWM−Wに共通に設けられている。以上のように
構成された従来例の負荷電流制御動作について説明す
る。
と実電流Iu を比較器Cu で比較し、その偏差を増幅器
Gu(S)を介して加算器Au で補償要素Hu と加算する。
その加算値eu は電圧指令値としてPWM制御回路PW
M−Uへ与えられ、ゲート信号g1u,g2uを出力する。
V,W相も同様に制御される。この場合、補償要素Hu
は、Hv ,Hw は前向きに与えられ、逆起電力、負荷の
LとRドロップ(電圧効果)等を補償する。
す。電圧指令値eu はコンパレータCOM1とCOM2
に入力し、各々に三角波発生器TRG−X、TRG−Y
からの三角波XとYと比較され、PWM信号Pi1,Pi2
が作られる。そのPWM信号は、ゲート信号S1 ,S4
で、そのゲート信号はインバータINV1,INV2に
より反転されてゲート信号S3 ,S2 として出力され
る。次に、中性点クランプ式インバータのPWM動作を
説明する。
す。図中、X,YはPWM制御の搬送波信号で、Xは0
〜+Emax の間で変化する三角波、Yは0〜−Emax の
間で変化する三角波である。eu はPWM制御入力信号
である。入力信号eu と三角波X,Yとを比較し、Su1
〜Su4のゲート信号g1u,g2uを作る。すなわち、 eu >Xのとき、g1u=1で、Su1をオン、Su3をオフ eu ≦Xのとき、g1u=0で、Su1をオン、Su3をオン eu <Yのとき、g2u=1で、Su4をオン、Su2をオフ eu ≧Yのとき、g2u=1で、Su4をオン、Su3をオン させる。その結果、出力電圧Vu は図の最下段のように
制御され、その平均値AVu は入力信号eu に比例した
値となる。
は、出力電圧Vu として、3レベル(+Vd1,0,+V
d2)の電圧が得られ、高調波成分の少ない電圧波形とな
る。電動機負荷の場合、電流の脈動は小さくなり、トル
クリプルも低減できる利点がある。
クランプ式インバータの制御方法は次のような問題点が
ある。
前述のように例えばGTOを用いると、素子を保護する
ために並列にスナバ回路が接続されており、このスナバ
のコンデンサを初期化(放電)させるために素子が一旦
オンした場合、一定時間オン状態(ton)を保たなけれ
ばならない。また、素子自体の特性から最小オン時間
(ton)、最小オフ時間(toff )が決められており、
ゲート信号のパルス幅もそれを満足するように与えなけ
ればならない。また、普通のブリッジインバータのPW
M制御では、出力電圧が零に近い程パルス幅が広くな
り、出力電圧が最大値に近ずくに従ってパルス幅が狭く
なる。一方、中性点クランプ式インバータでは図8で示
したように出力電圧Vu が零に近いところでパルス幅が
狭くなるように動作する。従って、交流電圧を出力する
場合、必ず零点を交差するため、最小オン時間tonを満
足させることができなくなる。そのために最小オン時間
tonを確保するために最小変調率Emin を設定される。
図9はPWM入力信号eu が+Emin ≧eu ≧−Emin
のときの中性点クランプ式インバータのPWM制御動作
波形を示す。入力信号eu が小さいとき、ゲート信号g
1u,g2uのパルス幅が狭くなり、素子Su1〜Su4の最小
オン時間tonを満足しなくなる。従って、それを満足さ
せるように新たなゲート信号g1u′,g2u′に修正され
る。
時間幅tonより狭いとき、新しいゲート信号g1u′のパ
ルス幅t1u′を最小オン時間幅tonに修正する。g2uも
同様に修正される。
小さいとき、一定幅のパルス電圧となり、その平均値A
Vu (図中で最下段の点線波形)は入力電圧eu に関係
なく一定値となってしまう。従って、この領域では必要
な出力電圧が得られず、制御不能領域になる。
する素子として、前述のように例えばGTOを用いる
と、素子自体の特性から一旦オフした場合、一定時間オ
フ状態(toff)を保たなければならない。
eu 、−Emax ≧eu に設定し、最小オフ時間toff を
満足させるようにしている。Emax は最大変調率を表し
ている。
eu の上限値と下限値を表したもので、前述の問題点を
除けば、+Emax ≦eu ≧−Emax の範囲で、電圧指令
値eu に比例した出力電圧Vu が発生できる。
きを説明する。三角波Xと電圧指令値+eu の比較して
得られるゲート信号g1u(図b)において、第1番目制
御パルス幅ti1は最小オフ時間toff を満足するために
ti1′(=toff )に修正される。次の比較によって得
られる制御パルス幅ti2は同様にtoff を満足するため
にti2′(=toff )に修正される。従って、+Emax
より大きい電圧指令値eu が入力されると、最小オフ時
間toff に修正され、一定した幅のゲート信号g1uにな
る。その結果、出力電圧Vd1の平均電圧値+AVu は電
圧指令値eu に比例しない一定電圧になる(図c)。
令値eu の比較して得られるゲート信号g2u(図d)も
同様に−Emax より小さい場合は制御パルス幅ti1,t
i2,ti3は最小オフ時間toff を満足するためにti
1′,ti2′,ti3′に修正される。その結果、出力電
圧Vd2の平均電圧値−AVu は電圧指令値eu に比例し
ない一定電圧になる(図e)。
した場合、三角波Xの周期Tは1msecとなり、最小
オン時間(または最小オフ時間)Δt=200μsec
を満足させるには、kmax =0.8になる。すなわち、
この場合のインバータの利用率は80%となり、あとの
20%は無駄になる。利用率が低下した分インバータの
容量として大きいものを用意しなければならず、従来の
PWM制御インバータは不経済なシステムとなってい
た。
ので、素子の最小オン時間(または最小オフ時間)を確
保し、入力信号(電圧指令値)eが小さいときでも当該
電圧指令値eに比例した出力電圧を発生させ、制御不能
領域をなくした中性点クランプ式電力変換器の制御方法
およびその制御装置を提供することを目的とする。
対値が従来のPWM制御の最大変調率Emax を越えた場
合でも、素子の最小オン時間(または最小オフ時間)を
確保し、かつ前記電圧指令値eに比例した出力電圧を発
生させて、変換器の利用率を向上させた中性点クランプ
式電力変換器の制御方法およびその制御装置を提供する
ことを目的とする。
め、請求項1に対応する発明は、3レベルの出力電圧を
発生する中性点クランプ式電力変換器を構成している電
力変換素子を、パルス幅変調制御の入力信号と搬送波信
号との比較によって得られる制御パルスに基づき制御す
る制御方法において、
調レベルEmin より小さい場合、当該パルス幅変調制御
の入力信号と搬送波信号との比較によって得られた制御
パルスPi のパルス幅ti に誤差時間Δtを加え、新た
な制御パルスのパルス幅ti ′=ti +Δtを求め、当
該パルス幅ti ′が設定された時間ts に対して、ti
′≧ts のとき、そのままパルス幅ti ′=ti +Δ
tの制御パルスを出力し、前記誤差時間Δt=0をメモ
リに記憶し、またti ′<ts のとき、出力パルス無し
で前記誤差時間Δt=ti ′を前記メモリに記憶し、誤
差時間Δtを次の制御パルスに加えるようにして制御す
る中性点クランプ式電力変換器の制御方法である。
する発明は、3レベルの出力電圧を発生する中性点クラ
ンプ式電力変換器を構成している電力変換素子を、パル
ス幅変調制御の入力信号と搬送波信号との比較によって
得られる制御パルスに基づき制御する制御装置におい
て、
定時間の幅に対応するパルスを出力するパルス発信回路
と、このパルス発信回路からのパルスおよび前記制御パ
ルスを入力し、前記制御パルスが設定時間より狭いとき
は、その誤差時間Δtを記憶するメモリを有するととも
に、論理演算を行って前記電力変換素子に与える出力信
号を得る演算回路とを具備し、
レベルEmin より小さい場合、当該パルス幅変調制御の
入力信号と搬送波信号との比較によって得られた制御パ
ルスPi のパルス幅ti に誤差時間Δtを加え、新たな
制御パルスのパルス幅ti ′=ti +Δtを求め、当該
パルス幅ti ′が設定された時間ts に対して、ti′
≧ts のとき、そのままパルス幅ti ′=ti +Δtの
制御パルスを出力し、前記誤差時間Δt=0を前記メモ
リに記憶し、またti ′<ts のとき、出力パルス無し
で、前記誤差時間Δt=ti ′を前記メモリに記憶し、
前記誤差時間Δtを次の制御パルスに加えるようにした
中性点クランプ式電力変換器の制御装置である。
する発明は、3レベルの出力電圧を発生する中性点クラ
ンプ式電力変換器を構成している電力変換素子を、パル
ス幅変調制御の入力信号と搬送波信号との比較によって
得られる制御パルスに基づき制御する制御方法におい
て、
調レベルEmax より大きい場合、当該パルス幅変調制御
の入力信号と搬送波信号との比較によって得られた制御
パルスPi のパルス幅ti に誤差時間Δtを加え、新た
な制御パルス幅ti ′=ti+Δtを求め、当該パルス
幅ti ′が設定された時間tssに対して、ti ′≧tss
のとき、そのままパルス幅ti ′=ti +Δtの制御パ
ルスを出力し、前記誤差時間Δt=0をメモリに記憶
し、またti ′<tssのとき、出力パルス無しで、前記
誤差時間Δt=ti ′を前記メモリに記憶し、前記誤差
時間Δtを次の制御パルスに加えるようにして制御する
中性点クランプ式電力変換器の制御方法である。
する発明は、3レベルの出力電圧を発生する中性点クラ
ンプ式電力変換器を構成している電力変換素子を、パル
ス幅変調制御の入力信号と搬送波信号との比較によって
得られる制御パルスに基づき制御する制御装置におい
て、
定時間の幅に対応するパルスを出力するパルス発信回路
と、このパルス発信回路からのパルスおよび前記制御パ
ルスを入力し、前記制御パルスが設定時間より狭いとき
は、その誤差時間Δtを記憶するメモリを有するととも
に、論理演算を行って前記電力変換素子に与える出力信
号を得る演算回路とを具備し、
レベルEmax より大きい場合、当該パルス幅変調制御の
入力信号と搬送波信号との比較によって得られた制御パ
ルスPi のパルス幅ti に誤差時間Δtを加え、新たな
制御パルス幅ti ′=ti +Δtを求め、当該パルス幅
ti ′が設定された時間tssに対して、ti ′≧tssの
とき、そのままパルス幅ti ′=ti +Δtの制御パル
スを出力し、前記誤差時間Δt=0を前記メモリに記憶
し、またti ′<tssのとき、出力パルス無しで、前記
誤差時間Δt=ti ′を前記メモリに記憶し、前記誤差
時間Δtを次の制御パルスに加えるようにした中性点ク
ランプ式電力変換器の制御装置である。
ば、以下のような作用が得られる。すなわち、電圧指令
値eが最小変調レベルEmin の領域で、入力制御パルス
Pi の幅ti <設定時間ts (最小オフ時間ton)のと
き、入力制御パルスPiの幅ti に誤差時間Δtを加
え、新たな制御パルスti ′=ti +Δtを求め、その
ti ′と設定された時間ts を比較し、ti ′≧ts の
ときは出力パルスを出力して、ti ′<ts のときは出
力パルスを出さないので、Δt=ti ′をメモリに記憶
して、Δtを次の制御パルスに反映させるように制御す
る。その結果、電圧指令値に比例した出力電圧が得ら
れ、しかも素子の最小オン時間tonを満足する中性点ク
ランプ式インバータが得られる。
よれば、以下のような作用が得られる。すなわち、電圧
指令値eが最大変調レベルEmax を越えた場合で、e<
−Emax またはe>+Emax のときは入力制御パルスP
i の幅ti に誤差時間Δtを加え、新たな制御パルスt
i ′=ti +Δtを求め、そのti ′と設定された時間
tssを比較し、ti ′≧tssのときは出力パルスを出し
て、ti ′<tssのときは出力パルスを出されないで、
Δt=ti ′をメモリに記憶して、Δtを次の制御パル
スに反映させるように制御する。その結果、電圧指令値
に比例した出力電圧が得られ、しかも素子の最小オフ時
間toff を満足させることができる。従って、変換器の
利用率の向上が図れる中性点クランプ式インバータが得
られる。
て説明する。図1は、本発明のパルス幅変調制御(PW
M制御)の電力変換器のPWM制御方法を実施するため
の回路の一部、すなわち、U相のみを示している。図中
において、CNEWは本発明に係わる制御装置で、これ
は第1の制御回路CNEW1と第2の制御回路CNEW
2から構成されている。
うに制御パルスが設定時間より狭いときは、その誤差時
間を記憶するメモリを有する演算回路CALと、設定時
間ts ,tssの幅のパルスPs ,Pssを出力するパルス
発信回路TCONT1,TCONT2とインバータIN
Vで構成されている。第2の制御回路CNEW2も第1
の制御回路CNEW1と同様に構成されている。
て説明する。電圧指令値eu と三角波発生器TRG−
X,TRG−Yの三角波X,YをコンパレータCOM
1,COM2で比較し、その出力信号を制御パルスPi
1,Pi2として制御回路CNEW1,CNEW2に入力
する。
力され、演算回路CALとパルス発生回路TCONT
1,TCONT2に入力する。パルス発生回路TCON
T1,TCONT2は入力パルスPi1に同期したパルス
Ps ,Pssを出力し、演算回路CALに入力する。
Pssを用いて論理演算を行って出力信号S1 ,S3 を作
る。Pi2が入力するCNEW2も同様な動作で出力信号
S2,S4 を出力する。図2に演算回路CALの演算フ
ローチャートを示す。図において、ti は入力パルスP
i のパルス幅、ts は最小オン時間tonの設定時間、t
ssは最小オフ時間toff の設定時間幅を示す。
Emin のとき、パルス幅ti が入力されると、処理1で
得られたΔtを加算し、その加算値ti ′=ti +Δt
は比較部へ入力する。比較部では設定時間ts に対し
て、ti ′≧ts のとき、そのままti ′のパルス幅の
制御パルスを出力し、誤差時間Δt=0を前記メモリに
記憶し、ti ′<ts のとき、出力パルス無しで、誤差
時間Δt=ti ′をメモリに記憶する。すなわち、当該
誤差時間Δtを次の制御パルスに加えて新たな制御パル
スを発生するように演算を行っている。
とeu <−Emax のとき、パルス幅ti が入力される
と、処理2で得られたΔtを加算し、その加算値ti
′′=ti +Δtは比較部へ入力する。
′′≧tssのとき、そのままti ′′のパルス幅の制
御パルスを出力し、誤差時間Δt=0を前記メモリに記
憶し、ti′′<tssのとき、出力パルス無しで、誤差
時間Δt=ti ′′をメモリに記憶する。すなわち、当
該誤差時間Δtを次の制御パルスに加えて新たな制御パ
ルスを発生するように演算を行っている。
Emin の場合のPWM制御動作波形を示す。図におい
て、Xは三角波、Emin は最小変調率で、その上限値を
+Emin 、下限値を−Emin 、g1uはゲートパルスで、
g1u′はg1uを修正したゲートパルスを示す。
に、Δt=0(初期値)で、第1番目の制御パルス幅t
i1が入力すると、新たな制御パルス幅ti1′=ti1+Δ
tに修正され、ti1′<ts で、制御パルスti1′は出
力されない。従って、メモリにΔt=ti1′が記憶され
る。
ると、ti2はti2′=ti2+Δtに修正され、ti2′≧
ts で、制御パルス幅ti2′が出力され、メモリにはΔ
t=0が記憶される。第3番目の制御パルス幅ti3が入
力すると、ti3はti3′=ti3+Δtに修正され、第1
番目と同様に制御パルス幅ti3′は出力されない。
と、ti4はti4′=ti4+Δtに修正され、ti4′≧t
s で、制御パルス幅ti4′が記憶され、メモリにはΔt
=0が記憶される。
(a)と同様に、入力する制御パルスが設定時間ts よ
り狭いときは制御パルスを出力しないで、次に入力する
制御パルスに加算して、出力パルスの有無を決定する。
が、設定時間ts より狭い場合は制御パルスを出さない
で、その入力パルスをメモリに記憶させておいて、次の
入力パルスに反映させるようにしてPWM制御動作を行
う。V,W相も同様である。
た最小オン時間tonに設定することで、ti ′<tonの
ときは制御パルスを出さないで、そのti ′を次のパル
スに反映させ、ti ′≧tonのときは制御パルスを出力
することで、電圧指令値に比例した出力電圧が得られ、
制御不能領域がなくなる。
u <−Emax の場合のPWM制御動作波形を示す。図に
おいて、Xは三角波、+Emax は上限値、−Emax は下
限値、g2uはゲートパルスで、g2u′はg2uを修正した
ゲートパルスを示す。
に、Δt=0(初期値)で、第1番目の制御パルス幅t
i1が入力すると、新たなパルス幅ti1′=ti1+Δtに
修正され、ti1′<tssで、制御パルスti1′は出力さ
れない。従って、メモリにΔt=ti1′が記憶される。
ると、ti2はti2′=ti2+Δtに修正され、ti2′≧
tssで、制御パルス幅ti2′が出力され、メモリにはΔ
t=0が記憶される。第3番目の制御パルス幅ti3が入
力すると、ti3はti3′=ti3+Δtに修正され、第1
番目と同様に制御パルス幅ti3′は出力されない。
と、ti4はti4′=ti4+Δtに修正され、ti4′≧t
ssで、制御パルス幅ti4′が出力され、メモリにはΔt
=0が記憶される。
(a)と同様に、入力する制御パルスが設定時間tssよ
り狭いときは制御パルスを出力しないで、次に入力する
制御パルスに加算して、出力パルスの有無を決定する。
が、設定時間tssより狭い場合は制御パルスを出さない
で、その入力パルスをメモリに記憶させておいて、次の
入力パルスに反映させるようにしてPWM制御動作を行
う。V,W相も同様である。
た最小オフ時間toff に設定することで、ti ′<tof
f のときは制御パルスを出力さないで、そのti ′を次
のパルスに反映させ、ti ′≧toff のときはは制御パ
ルスを出力することで、電圧指令値に比例した出力電圧
が得られ、しかも素子の最小オフ時間toff を満足させ
ることができる。従って、変換器の利用率を向上図れる
中性点クランプ式インバータが得られる。
制御方法およびその制御装置によれば、以下のような効
果が得られる。
>e>−Emin において、制御不能をなくすことによっ
て、当該入力信号eに比例した出力電圧Vu が得られる
ようになる。すなわち、変換器の素子の最小オン時間t
onを確保し、かつ入力信号eが小さいときでも当該入力
信号に比例した出力電圧を発生させ、制御不能領域をな
くした中性点クランプ式電力変換器の制御方法およびそ
の制御装置を提供することができる。
max 、e<−Emax において、当該電圧指令値eに比例
した出力電圧Vが得られ、かつ、変換器を構成する素子
の最小オフ時間toff を満足させることが可能となる。
この結果、インバータやコンバータ等の電力変換器をP
WM制御する場合、当該変換器の利用率を大幅に向上さ
せることができ、その分直流電源の電圧Vd を低くする
ことが可能となり、変換器の小形軽量化、効率向上およ
びコストダウンが達成できる中性点クランプ式電力変換
器の制御方法およびその制御装置を提供することができ
る。
置の一実施例を示す制御回路ブロック図。
り、小さい場合のPWM制御動作を説明するための図。
り、大きい場合のPWM制御動作を説明するための図。
の主回路を示す図。
作波形を示す図。
動作波形を示す図。
サ、Su1〜Su4…U相の自己消弧素子、Sv1〜Sv4…V
相の自己消弧素子、Sw1〜Sw4…W相の自己消弧素子、
Du1〜Du4…U相のフリーホイリングダイオード、Dv1
〜Dv4…V相のフリーホイリングダイオード、Dw1〜D
w4…W相のフリーホイリングダイオード、Du5,Du6…
U相のクランプ用ダイオード、Dv5,Dv6…V相のクラ
ンプ用ダイオード、Dw5,Dw6…W相のクランプ用ダイ
オード、LOAD…負荷、Ctu,Ctv,Ctw…電流検出
器、Cu ,Cv ,Cw …比較器、Gu(S),Gv(S),Gw
(S)…電流制御回路、Au ,Av ,Aw …加算器、PW
M−U,V,W…PWM制御回路、TRG…三角波発生
器、COM1,COM2…コンパレータ、INV1,I
NV2…インバータ回路、CAL…演算回路、TCON
T1,TCONT2…パルス発生回路。
Claims (4)
- 【請求項1】 3レベルの出力電圧を発生する中性点ク
ランプ式電力変換器を構成している電力変換素子を、パ
ルス幅変調制御の入力信号と搬送波信号との比較によっ
て得られる制御パルスに基づき制御する制御方法におい
て、 前記パルス幅変調制御の入力信号が最小変調レベルEmi
n より小さい場合、当該パルス幅変調制御の入力信号と
搬送波信号との比較によって得られた制御パルスPi の
パルス幅ti に誤差時間Δtを加え、新たな制御パルス
のパルス幅ti′=ti +Δtを求め、当該パルス幅ti
′が設定された時間ts に対して、ti ′≧ts のと
き、そのままパルス幅ti ′=ti +Δtの制御パルス
を出力し、前記誤差時間Δt=0をメモリに記憶し、ま
たti ′<ts のとき、出力パルス無しで前記誤差時間
Δt=ti ′を前記メモリに記憶し、誤差時間Δtを次
の制御パルスに加えるようにして制御する中性点クラン
プ式電力変換器の制御方法。 - 【請求項2】 3レベルの出力電圧を発生する中性点ク
ランプ式電力変換器を構成している電力変換素子を、パ
ルス幅変調制御の入力信号と搬送波信号との比較によっ
て得られる制御パルスに基づき制御する制御装置におい
て、 前記制御パルスを入力し予め設定された設定時間の幅に
対応するパルスを出力するパルス発信回路と、このパル
ス発信回路からのパルスおよび前記制御パルスを入力
し、前記制御パルスが設定時間より狭いときは、その誤
差時間Δtを記憶するメモリを有するとともに、論理演
算を行って前記電力変換素子に与える出力信号を得る演
算回路とを具備し、 前記演算回路は、前記入力信号が最小変調レベルEmin
より小さい場合、当該パルス幅変調制御の入力信号と搬
送波信号との比較によって得られた制御パルスPi のパ
ルス幅ti に誤差時間Δtを加え、新たな制御パルスの
パルス幅ti ′=ti +Δtを求め、当該パルス幅ti
′が設定された時間ts に対して、ti′≧ts のと
き、そのままパルス幅ti ′=ti +Δtの制御パルス
を出力し、前記誤差時間Δt=0を前記メモリに記憶
し、またti ′<ts のとき、出力パルス無しで、前記
誤差時間Δt=ti ′を前記メモリに記憶し、前記誤差
時間Δtを次の制御パルスに加えるようにした中性点ク
ランプ式電力変換器の制御装置。 - 【請求項3】 3レベルの出力電圧を発生する中性点ク
ランプ式電力変換器を構成している電力変換素子を、パ
ルス幅変調制御の入力信号と搬送波信号との比較によっ
て得られる制御パルスに基づき制御する制御方法におい
て、 前記パルス幅変調制御の入力信号が最大変調レベルEma
x より大きい場合、当該パルス幅変調制御の入力信号と
搬送波信号との比較によって得られた制御パルスPi の
パルス幅ti に誤差時間Δtを加え、新たな制御パルス
幅ti ′=ti+Δtを求め、当該パルス幅ti ′が設
定された時間tssに対して、ti ′≧tssのとき、その
ままパルス幅ti ′=ti +Δtの制御パルスを出力
し、前記誤差時間Δt=0をメモリに記憶し、またti
′<tssのとき、出力パルス無しで、前記誤差時間Δ
t=ti ′を前記メモリに記憶し、前記誤差時間Δtを
次の制御パルスに加えるようにして制御する中性点クラ
ンプ式電力変換器の制御方法。 - 【請求項4】 3レベルの出力電圧を発生する中性点ク
ランプ式電力変換器を構成している電力変換素子を、パ
ルス幅変調制御の入力信号と搬送波信号との比較によっ
て得られる制御パルスに基づき制御する制御装置におい
て、 前記制御パルスを入力し予め設定された設定時間の幅に
対応するパルスを出力するパルス発信回路と、このパル
ス発信回路からのパルスおよび前記制御パルスを入力
し、前記制御パルスが設定時間より狭いときは、その誤
差時間Δtを記憶するメモリを有するとともに、論理演
算を行って前記電力変換素子に与える出力信号を得る演
算回路とを具備し、 前記演算回路は、前記入力信号が最大変調レベルEmax
より大きい場合、当該パルス幅変調制御の入力信号と搬
送波信号との比較によって得られた制御パルスPi のパ
ルス幅ti に誤差時間Δtを加え、新たな制御パルス幅
ti ′=ti +Δtを求め、当該パルス幅ti ′が設定
された時間tssに対して、ti ′≧tssのとき、そのま
まパルス幅ti ′=ti +Δtの制御パルスを出力し、
前記誤差時間Δt=0を前記メモリに記憶し、またti
′<tssのとき、出力パルス無しで、前記誤差時間Δ
t=ti ′を前記メモリに記憶し、前記誤差時間Δtを
次の制御パルスに加えるようにした中性点クランプ式電
力変換器の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03760693A JP3207582B2 (ja) | 1993-02-26 | 1993-02-26 | 中性点クランプ式電力変換器の制御方法およびその制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03760693A JP3207582B2 (ja) | 1993-02-26 | 1993-02-26 | 中性点クランプ式電力変換器の制御方法およびその制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06253545A JPH06253545A (ja) | 1994-09-09 |
JP3207582B2 true JP3207582B2 (ja) | 2001-09-10 |
Family
ID=12502245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03760693A Expired - Lifetime JP3207582B2 (ja) | 1993-02-26 | 1993-02-26 | 中性点クランプ式電力変換器の制御方法およびその制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3207582B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4846494B2 (ja) * | 2006-09-07 | 2011-12-28 | 本田技研工業株式会社 | インバータ装置及びインバータ装置の制御方法 |
-
1993
- 1993-02-26 JP JP03760693A patent/JP3207582B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06253545A (ja) | 1994-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3178075B2 (ja) | 電力変換器の制御装置および電気車の制御装置 | |
EP2528221A2 (en) | Multi-phase active rectifier | |
WO2007129456A1 (ja) | 電力変換装置 | |
JPH05227796A (ja) | 電力変換器の制御装置 | |
JPH04275059A (ja) | 中性点クランプ式電力変換器の制御装置 | |
JP3312237B2 (ja) | 電力変換装置 | |
JP3455788B2 (ja) | 電力変換装置 | |
JP3755089B2 (ja) | 電気車の制御装置 | |
JPWO2020105133A1 (ja) | 電力変換装置 | |
JP3826363B2 (ja) | 電気車の制御装置 | |
JP3796881B2 (ja) | 3レベルインバータの制御方法とその装置 | |
JPH10201246A (ja) | Pwmインバータ装置 | |
JP3207582B2 (ja) | 中性点クランプ式電力変換器の制御方法およびその制御装置 | |
JP2672919B2 (ja) | 電力変換装置 | |
JP3700019B2 (ja) | 電気車の制御装置 | |
JPH05207753A (ja) | 中性点クランプ式インバータの制御方法 | |
JP3747259B2 (ja) | 電気車の制御装置 | |
JP3760248B2 (ja) | 電気車の制御装置 | |
JP3409039B2 (ja) | 電力変換装置の制御装置 | |
JP3873221B2 (ja) | 電気車の制御装置 | |
JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
JPH0984363A (ja) | インバータのデッドタイム補償方法 | |
JP4277360B2 (ja) | 3レベルインバータの制御装置 | |
JP2577514B2 (ja) | 中性点クランプ式電力変換器の制御方法 | |
JPH05176553A (ja) | 無停電電源装置のインバータ制御方法及び無停電電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |