JP2015126546A - 電力変換装置の制御方法及び電力変換装置 - Google Patents

Abstract

【課題】直流部の２個のコンデンサのいずれかが長時間連続して放電または充電状態となるのを防止できる電力変換装置を実現する。【解決手段】インバータ回路部２とＰＷＭ制御部３とを備え、ＰＷＭ制御部３は、スイッチング素子Ｑ２，Ｑ４からなる第１のペアに対して第１の三角波に基づいて制御し、スイッチング素子Ｑ５，Ｑ７からなる第２のペアに対して第２の三角波に基づいて制御する第１の処理と、第１のペアに対して第２の三角波に基づいて制御し、第２のペアに対して第１の三角波に基づいて制御する第２の処理とを交互に行い、スイッチング素子Ｑ６，Ｑ８からなる第３のペアに対して第３の三角波に基づいて制御し、スイッチング素子Ｑ１，Ｑ３からなる第４のペアに対して第４の三角波に基づいて制御する第３の処理と、第３のペアに対して第４の三角波に基づいて制御し、第４のペアに対して第３の三角波に基づいて制御する第４の処理とを交互に行う。【選択図】 図１

Description

本発明は、多数のレベルの電圧を出力する電力変換装置の制御方法及び電力変換装置に関する。

近年、マルチレベルインバータが提案されている（例えば、特許文献１，２参照）。このようなマルチレベルインバータのＰＷＭスイッチング制御の方法として例えば三角波比較方式がある。

特開２０１３−８５３５８号公報 特開２０１３−１７２５３０号公報

ところで、三角波比較方式は、搬送波である三角波と変調波を比較することでスイッチング素子の駆動信号のオン・オフのタイミングを決定する方式である。この三角波比較方式では、三角波の方式により、ＰＤ(Phase Disposition)方式とＰＳ(Phase Shift)方式との二種類がある。また、マルチレベルになると三角波の数が増加し、１つの三角波に対して２個のスイッチング素子のスイッチング状態が決まる。

例えば、直列接続された２個のコンデンサからなる直流部と８個のスイッチング素子とを有する単相３レベルフルブリッジインバータに、ＰＤ方式を適用した場合、変調波の一周期の間に、約半周期弱の期間にわたってあるスイッチング素子が連続して導通し、２個のコンデンサのうちいずれか一方が長時間連続して放電あるいは充電状態となり、そのコンデンサの発熱が大きくなり、２個のコンデンサの発熱量がアンバランスとなる。また、あるスイッチング素子のみが連続して導通すると、そのスイッチング素子の発熱が大きくなり、それぞれの素子の発熱量にアンバランスが生じる。特に低周波の交流を出力している場合、発熱量のアンバランスが長い時間連続することとなる。そのため、発熱量がアンバランスしても冷却できるように大きなヒートシンクを設置し、コンデンサの定格を大きくする必要がある。

また、２個のコンデンサのうちいずれか一方が長時間連続して放電あるいは充電することで、直流部の電圧のアンバランスが生じ、出力電圧がひずみ、制御特性が悪くなるといった問題も発生する。特に低速電動機の駆動においては、コンデンサが連続して充電あるいは放電する時間が長くなるため、より問題が顕著に表れる。

一方、単相３レベルフルブリッジインバータに、ＰＳ方式を適用した場合、あるタイミングにおいて、出力電圧が大きく変動することがあり、不要なスイッチングをすることとなり、出力電流波形にひずみが生じる場合がある。

本発明は上記のような課題を解決するためになされたもので、直流部の２個のコンデンサのうちいずれか一方が長時間連続して放電状態あるいは充電状態となることをなくすとともに、出力電圧に不要な大きな変動が生じることがない電力変換装置の制御方法および電力変換装置を提供することを目的としている。

上記目的を達成するために、本発明のある形態に係る電力変換装置の制御方法は、２個のコンデンサが直列接続された直流部と、前記直流部の正側端子と負側端子との間に、第１、第２、第３、第４のスイッチング素子が前記正側端子側からこの順番に直列に接続されてなる第１の回路と、前記直流部の正側端子と負側端子との間に、第５、第６、第７、第８のスイッチング素子が前記正側端子側からこの順番に直列に接続されてなる第２の回路と、前記２個のコンデンサ同士の接続点から前記第１と第２のスイッチング素子の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第１のダイオードと、前記第３と第４のスイッチング素子の接続点から前記２個のコンデンサ同士の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第２のダイオードと、前記２個のコンデンサ同士の接続点から前記第５と第６のスイッチング素子の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第３のダイオードと、前記第７と第８のスイッチング素子の接続点から前記２個のコンデンサ同士の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第４のダイオードとを有し、かつ、前記第２と第３のスイッチング素子の接続点と、前記第６と第７のスイッチング素子の接続点との間の電圧を出力電圧とするインバータ回路部を備えた電力変換装置の制御方法であって、各々の割当て範囲内を変動する４個の三角波と、全ての前記割当て範囲内を変動する変調波とに基づいて、前記第１〜第８のスイッチング素子のオンオフ動作を制御し、その際、前記第２及び第４のスイッチング素子を第１のペアとし、前記第５及び第７のスイッチング素子を第２のペアとし、前記第６及び第８のスイッチング素子を第３のペアとし、前記第１及び第３のスイッチング素子を第４のペアとして、前記第１〜第４の各々のペアを構成する２個のスイッチング素子のオンオフ状態が逆になるように制御し、前記４個の三角波を、その割当て範囲が低いものから順に、第１、第２、第３、第４の三角波とした場合に、前記第１のペアに対して前記変調波と前記第１の三角波とに基づいてオンオフ状態を制御するとともに、前記第２のペアに対して前記変調波と前記第２の三角波とに基づいてオンオフ状態を制御する第１の処理と、前記第１のペアに対して前記変調波と前記第２の三角波とに基づいてオンオフ状態を制御するとともに、前記第２のペアに対して前記変調波と前記第１の三角波とに基づいてオンオフ状態を制御する第２の処理と、を交互に行い、その際、前記変調波が前記第１及び第２の三角波のいずれかの前記割当て範囲内であるときに、前記第１の処理と前記第２の処理との切替えによって前記第１のペアと前記第２のペアとに含まれる全ての前記スイッチング素子のオンオフ状態が変更されることのないタイミングで、前記第１の処理と前記第２の処理とを切り替えるようにして交互に行い、前記第３のペアに対して前記変調波と前記第３の三角波とに基づいてオンオフ状態を制御するとともに、前記第４のペアに対して前記変調波と前記第４の三角波とに基づいてオンオフ状態を制御する第３の処理と、前記第３のペアに対して前記変調波と前記第４の三角波とに基づいてオンオフ状態を制御するとともに、前記第４のペアに対して前記変調波と前記第３の三角波とに基づいてオンオフ状態を制御する第４の処理と、を交互に行い、その際、前記変調波が前記第３及び第４の三角波のいずれかの前記割当て範囲内であるときに、前記第３の処理と前記第４の処理との切替えによって前記第３のペアと前記第４のペアとに含まれる全ての前記スイッチング素子のオンオフ状態が変更されることのないタイミングで、前記第３の処理と前記第４の処理とを切り替えるようにして交互に行うようにする。

本発明のある形態に係る電力変換装置は、２個のコンデンサが直列接続された直流部と、前記直流部の正側端子と負側端子との間に、第１、第２、第３、第４のスイッチング素子が前記正側端子側からこの順番に直列に接続されてなる第１の回路と、前記直流部の正側端子と負側端子との間に、第５、第６、第７、第８のスイッチング素子が前記正側端子側からこの順番に直列に接続されてなる第２の回路と、前記２個のコンデンサ同士の接続点から前記第１と第２のスイッチング素子の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第１のダイオードと、前記第３と第４のスイッチング素子の接続点から前記２個のコンデンサ同士の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第２のダイオードと、前記２個のコンデンサ同士の接続点から前記第５と第６のスイッチング素子の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第３のダイオードと、前記第７と第８のスイッチング素子の接続点から前記２個のコンデンサ同士の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第４のダイオードとを有し、かつ、前記第２と第３のスイッチング素子の接続点と、前記第６と第７のスイッチング素子の接続点との間の電圧を出力電圧とするインバータ回路部を備えるとともに、所定範囲が４個に分割されてなる各々の割当て範囲内を変動する４個の三角波と、全ての前記割当て範囲内を変動する変調波とに基づいて、前記第１〜第８のスイッチング素子のオンオフ動作を制御し、その際、前記第２及び第４のスイッチング素子を第１のペアとし、前記第５及び第７のスイッチング素子を第２のペアとし、前記第６及び第８のスイッチング素子を第３のペアとし、前記第１及び第３のスイッチング素子を第４のペアとして、前記第１〜第４の各々のペアを構成する２個のスイッチング素子のオンオフ状態が逆になるように制御する制御部を備え、前記制御部は、前記４個の三角波を、その割当て範囲が低いものから順に、第１、第２、第３、第４の三角波とした場合に、前記第１のペアに対して前記変調波と前記第１の三角波とに基づいてオンオフ状態を制御するとともに、前記第２のペアに対して前記変調波と前記第２の三角波とに基づいてオンオフ状態を制御する第１の処理と、前記第１のペアに対して前記変調波と前記第２の三角波とに基づいてオンオフ状態を制御するとともに、前記第２のペアに対して前記変調波と前記第１の三角波とに基づいてオンオフ状態を制御する第２の処理と、を交互に行い、その際、前記変調波が前記第１及び第２の三角波のいずれかの前記割当て範囲内であるときに、前記第１の処理と前記第２の処理との切替えによって前記第１のペアと前記第２のペアとに含まれる全ての前記スイッチング素子のオンオフ状態が変更されることのないタイミングで、前記第１の処理と前記第２の処理とを切り替えるようにして交互に行い、前記第３のペアに対して前記変調波と前記第３の三角波とに基づいてオンオフ状態を制御するとともに、前記第４のペアに対して前記変調波と前記第４の三角波とに基づいてオンオフ状態を制御する第３の処理と、前記第３のペアに対して前記変調波と前記第４の三角波とに基づいてオンオフ状態を制御するとともに、前記第４のペアに対して前記変調波と前記第３の三角波とに基づいてオンオフ状態を制御する第４の処理と、を交互に行い、その際、前記変調波が前記第３及び第４の三角波のいずれかの前記割当て範囲内であるときに、前記第３の処理と前記第４の処理との切替えによって前記第３のペアと前記第４のペアとに含まれる全ての前記スイッチング素子のオンオフ状態が変更されることのないタイミングで、前記第３の処理と前記第４の処理とを切り替えるようにして交互に行うよう構成されている。

上記の電力変換装置の制御方法及び電力変換装置によれば、直流部の２個のコンデンサのいずれか一方が長時間連続して充電状態あるいは放電状態となるのをなくすことができる。そのため、２個のコンデンサの発熱量のアンバランスを抑えることができ、２個のコンデンサの小型化を図ることができるとともに、２個のコンデンサの各電圧がアンバランスとなるのを抑制し、２個のコンデンサ同士の接続点の電位（中性点電位）の変動を抑制することができ、出力電圧のひずみを抑え、制御特性の向上を図ることができる。また、長時間連続して導通するスイッチング素子の個数を少なくすることができ、それぞれのスイッチング素子の発熱量のアンバランスを抑えることができる。各コンデンサの発熱量のアンバランスが抑えられること、また各スイッチング素子の発熱量のアンバランスが抑えられることによって、ヒートシンクの小型化を図ることができる。また、出力電圧に不要な大きな変動が生じることがない。

前記インバータ回路部を３個備え、この３個の前記インバータ回路部がＹ結線により接続されており、前記制御部は、各々の前記インバータ回路部の出力電圧の位相が２／３πずつずれるように制御するよう構成されていてもよい。

本発明の他の形態に係る電力変換装置は、２個のコンデンサが直列接続された直流部と、前記直流部の正側端子と負側端子との間に、第１、第２、第３、第４のスイッチング素子が前記正側端子側からこの順番に直列に接続されてなる第１の回路と、前記直流部の正側端子と負側端子との間に、第５、第６、第７、第８のスイッチング素子が前記正側端子側からこの順番に直列に接続されてなる第２の回路と、前記２個のコンデンサ同士の接続点から前記第１と第２のスイッチング素子の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第１のダイオードと、前記第３と第４のスイッチング素子の接続点から前記２個のコンデンサ同士の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第２のダイオードと、前記２個のコンデンサ同士の接続点から前記第５と第６のスイッチング素子の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第３のダイオードと、前記第７と第８のスイッチング素子の接続点から前記２個のコンデンサ同士の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第４のダイオードとを有し、かつ、前記第２と第３のスイッチング素子の接続点と、前記第６と第７のスイッチング素子の接続点との間の電圧を出力電圧とするインバータ回路部が、Ｎ個（Ｎは複数）カスケードに接続されてなる電力変換器を備えるとともに、所定範囲が（４×Ｎ）個に分割されてなる各々の割当て範囲内を変動する（４×Ｎ）個の三角波と、全ての前記割当て範囲内を変動する変調波とに基づいて、全ての前記インバータ回路部の前記第１〜第８のスイッチング素子のオンオフ動作を制御し、その際、各々の前記インバータ回路部において、前記第２及び第４のスイッチング素子を第１のペアとし、前記第５及び第７のスイッチング素子を第２のペアとし、前記第６及び第８のスイッチング素子を第３のペアとし、前記第１及び第３のスイッチング素子を第４のペアとして、前記第１〜第４の各々のペアを構成する２個のスイッチング素子のオンオフ状態が逆になるように制御する制御部を備え、前記制御部は、各々の前記インバータ回路部に対して、前記（４×Ｎ）個の三角波のうち、前記割当て範囲が高い方の（２×Ｎ）個の前記三角波の中から２個の前記三角波を割り当てるとともに、前記割当て範囲が低い方の（２×Ｎ）個の前記三角波の中から２個の前記三角波を割り当てるようにし、各々の前記インバータ回路部に対して、前記割り当てられた４個の前記三角波を、その割当て範囲が低いものから順に、第１、第２、第３、第４の三角波とした場合に、前記第１のペアに対して前記変調波と前記第１の三角波とに基づいてオンオフ状態を制御するとともに、前記第２のペアに対して前記変調波と前記第２の三角波とに基づいてオンオフ状態を制御する第１の処理と、前記第１のペアに対して前記変調波と前記第２の三角波とに基づいてオンオフ状態を制御するとともに、前記第２のペアに対して前記変調波と前記第１の三角波とに基づいてオンオフ状態を制御する第２の処理と、を交互に行い、その際、前記変調波が前記第１及び第２の三角波のいずれかの前記割当て範囲内であるときに、前記第１の処理と前記第２の処理との切替えによって前記第１のペアと前記第２のペアとに含まれる全てのスイッチング素子のオンオフ状態が変更されることのないタイミングで、前記第１の処理と前記第２の処理とを切り替えるようにして交互に行い、前記第３のペアに対して前記変調波と前記第３の三角波とに基づいてオンオフ状態を制御するとともに、前記第４のペアに対して前記変調波と前記第４の三角波とに基づいてオンオフ状態を制御する第３の処理と、前記第３のペアに対して前記変調波と前記第４の三角波とに基づいてオンオフ状態を制御するとともに、前記第４のペアに対して前記変調波と前記第３の三角波とに基づいてオンオフ状態を制御する第４の処理と、を交互に行い、その際、前記変調波が前記第３及び第４の三角波のいずれかの前記割当て範囲内であるときに、前記第３の処理と前記第４の処理との切替えによって前記第３のペアと前記第４のペアとに含まれる全てのスイッチング素子のオンオフ状態が変更されることのないタイミングで、前記第３の処理と前記第４の処理とを切り替えるようにして交互に行うよう構成されている。

この構成によれば、各々のインバータ回路部において、直流部の２個のコンデンサのいずれか一方が長時間連続して充電状態あるいは放電状態となるのをなくすことができる。そのため、２個のコンデンサの発熱量のアンバランスを抑えることができ、２個のコンデンサの小型化を図ることができるとともに、２個のコンデンサの各電圧がアンバランスとなるのを抑制し、２個のコンデンサ同士の接続点の電位（中性点電位）の変動を抑制することができ、出力電圧のひずみを抑え、制御特性の向上を図ることができる。また、長時間連続して導通するスイッチング素子の個数を少なくすることができ、それぞれのスイッチング素子の発熱量のアンバランスを抑えることができる。各コンデンサの発熱量のアンバランスが抑えられること、また各スイッチング素子の発熱量のアンバランスが抑えられることによって、ヒートシンクの小型化を図ることができる。また、出力電圧に不要な大きな変動が生じることがない。

前記制御部は、前記第１の処理と前記第２の処理とを切り替える際、前記変調波が前記第１の三角波の前記割当て範囲内であるときに、前記第１の三角波が最大となるタイミングで、前記第１の処理と前記第２の処理とを切り替えるようにするとともに、前記変調波が前記第２の三角波の前記割当て範囲内であるときに、前記第２の三角波が最小となるタイミングで、前記第１の処理と前記第２の処理とを切り替えるようにし、前記第３の処理と前記第４の処理とを切り替える際、前記変調波が前記第３の三角波の前記割当て範囲内であるときに、前記第３の三角波が最大となるタイミングで、前記第３の処理と前記第４の処理とを切り替えるようにするとともに、前記変調波が前記第４の三角波の前記割当て範囲内であるときに、前記第４の三角波が最小となるタイミングで、前記第３の処理と前記第４の処理とを切り替えるようにするよう構成されていてもよい。

前記インバータ回路部の出力電流の向きを検出する検出手段と、前記インバータ回路部の前記２個のコンデンサの各々の電圧を測定する測定手段とがさらに設けられ、前記制御部は、前記変調波の値と、前記インバータ回路部の出力電流の向きと、前記インバータ回路部の前記２個のコンデンサの各々の電圧の大小関係とに応じて、前記２個のコンデンサの電圧の差を小さくするために、前記第１と第２の処理のいずれが適しているかが定められているとともに、前記第３と第４の処理のいずれが適しているかが定められているテーブルに基づいて、前記２個のコンデンサの電圧の差が小さくなるように前記第１の処理と前記第２の処理との切替え及び前記第３の処理と前記第４の処理との切替えを実行するよう構成されていてもよい。

この構成によれば、インバータ回路部の２個のコンデンサの電圧がアンバランスとなるのをより抑えることができる。

前記制御部は、前記変調波と前記第１または第２の三角波とを比較しこの比較結果に基づいて前記第１のペアのスイッチング素子のオンオフ状態を制御するための第１の信号を生成し、前記変調波と前記第２または第１の三角波とを比較しこの比較結果に基づいて前記第２のペアのスイッチング素子のオンオフ状態を制御するための第２の信号を生成し、前記第１の信号を前記変調波と前記第１の三角波との比較結果に基づいて生成するとともに、前記第２の信号を前記変調波と前記第２の三角波との比較結果に基づいて生成することにより前記第１の処理を行い、前記第１の信号を前記変調波と前記第２の三角波との比較結果に基づいて生成するとともに、前記第２の信号を前記変調波と前記第１の三角波との比較結果に基づいて生成することにより前記第２の処理を行い、前記変調波と前記第３または第４の三角波とを比較しこの比較結果に基づいて前記第３のペアのスイッチング素子のオンオフ状態を制御するための第３の信号を生成し、前記変調波と前記第４または第３の三角波とを比較しこの比較結果に基づいて前記第４のペアのスイッチング素子のオンオフ状態を制御するための第４の信号を生成し、前記第３の信号を前記変調波と前記第３の三角波との比較結果に基づいて生成するとともに、前記第４の信号を前記変調波と前記第４の三角波との比較結果に基づいて生成することにより前記第３の処理を行い、前記第３の信号を前記変調波と前記第４の三角波との比較結果に基づいて生成するとともに、前記第４の信号を前記変調波と前記第３の三角波との比較結果に基づいて生成することにより前記第４の処理を行うように構成されていてもよい。

前記制御部は、前記変調波と前記第１の三角波とを比較しこの比較結果に基づいて前記第１または第２のペアのスイッチング素子のオンオフ状態を制御するための第１の信号を生成し、前記変調波と前記第２の三角波とを比較しこの比較結果に基づいて前記第１または第２のペアのスイッチング素子のオンオフ状態を制御するための第２の信号を生成し、前記第１の信号に基づいて前記第１のペアのオンオフ状態を制御するとともに、前記第２の信号に基づいて前記第２のペアのオンオフ状態を制御することにより前記第１の処理を行い、前記第１の信号に基づいて前記第２のペアのオンオフ状態を制御するとともに、前記第２の信号に基づいて前記第１のペアのオンオフ状態を制御することにより前記第２の処理を行い、前記変調波と前記第３の三角波とを比較しこの比較結果に基づいて前記第３または第４のペアのスイッチング素子のオンオフ状態を制御するための第３の信号を生成し、前記変調波と前記第４の三角波とを比較しこの比較結果に基づいて前記第３または第４のペアのスイッチング素子のオンオフ状態を制御するための第４の信号を生成し、前記第３の信号に基づいて前記第３のペアのオンオフ状態を制御するとともに、前記第４の信号に基づいて前記第４のペアのオンオフ状態を制御することにより前記第３の処理を行い、前記第３の信号に基づいて前記第４のペアのオンオフ状態を制御するとともに、前記第４の信号に基づいて前記第３のペアのオンオフ状態を制御することにより前記第４の処理を行うように構成されていてもよい。

本発明は、以上に説明した構成を有し、直流部の２個のコンデンサのうちいずれか一方が長時間連続して放電状態あるいは充電状態となることをなくすとともに、出力電圧に不要な大きな変動が生じることがない電力変換装置の制御方法および電力変換装置を提供することができるという効果を奏する。

本発明の第１実施形態における電力変換装置の一例を示す回路図である。 （ａ）、（ｂ）は、それぞれ、第１実施形態におけるＰＷＭ制御部の内部構成の一例を示す図である。 図１の電力変換装置におけるインバータ回路部を比較例のＰＤ方式によってＰＷＭ制御する場合の三角波、変調波の波形及び出力電流の波形、スイッチング素子のオンオフ状態、出力電圧、及び直流部の電流の時間的変化を示す図である。 図１の電力変換装置におけるインバータ回路部をＰＤ方式によってＰＷＭ制御する場合において、図３の場合とは、三角波とスイッチング素子との関係を変更した場合の、三角波、変調波の波形及び出力電流の波形、スイッチング素子のオンオフ状態、出力電圧、及び直流部の電流の時間的変化を示す図である。 第１実施形態による方式によってインバータ回路部をＰＷＭ制御する場合の三角波の波形、変調波の波形、出力電流の波形、スイッチング素子のオンオフ状態、出力電圧、及び直流部の電流の時間的変化を示す図である。 インバータ回路部の２つの出力端子の電位及び出力電圧の状態の遷移を示す図である。 （ａ）、（ｂ）は、それぞれ、第１実施形態におけるＰＷＭ制御部の内部構成の他の例を示す図である。 本発明の第２実施形態における電力変換装置の一例を示す回路図である。 （ａ）は、第２実施形態で用いるＰＤ方式による８個の三角波及び変調波の波形の一部の時間的変化を示す図であり、（ｂ）は、第２実施形態における三角波とスイッチング素子の組み合わせを示す表（組み合わせ表）である。 第２実施形態におけるＰＷＭ制御部の内部構成の一例を示す図である。 カスケードに接続されたＮ個のインバータ回路部を備えている場合の三角波及び変調波の一例を示す図である。 入替え推奨条件テーブルの内容の一例を示す図である。 カスケードに接続された２個のインバータ回路部を備えている場合の三角波及び変調波の一例を示す図である。 （ａ）、（ｂ）、（ｃ）は、それぞれインバータ回路部に流れる電流経路の一例を示す図である。 本発明の第３実施形態における電力変換装置の一例を示す回路図である。 図１５に示す電力変換装置を第３実施形態における制御方法を用いた場合と比較例の制御方法を用いた場合とのシミュレーションによる直流部の中性点電位の経時変化を示す図である。 図１の電力変換装置におけるインバータ回路部を比較例のＰＤ方式によってＰＷＭ制御する場合の三角波、変調波の波形及び出力電流の波形、スイッチング素子のオンオフ状態、出力電圧、及び直流部の電流の時間的変化を示す図である。 図１の電力変換装置におけるインバータ回路部を比較例のＰＳ方式によってＰＷＭ制御する場合の三角波、変調波の波形及び出力電流の波形、スイッチング素子のオンオフ状態、出力電圧、及び直流部の電流の時間的変化を示す図である。

以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図面を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。また、本発明は、以下の実施形態に限定されない。

（第１実施形態）
図１は、本発明の第１実施形態における電力変換装置の一例を示す回路図である。

この電力変換装置は、単相３レベルフルブリッジインバータからなるインバータ回路部２と、ＰＷＭ制御部３とで構成されている。インバータ回路部２は、外部の電源回路（直流電源回路）１によって充電される２個のコンデンサＣｐ，Ｃｎが直列接続されてなる直流部２１と、電力変換回路部２２とで構成されている。

電力変換回路部２２は、それぞれ逆並列接続されたダイオードを備えた第１〜第４の４個のスイッチング素子Ｑ１〜Ｑ４からなる第１の回路２２ａと、それぞれ逆並列接続されたダイオードを備えた第５〜第８の４個のスイッチング素子Ｑ５〜Ｑ８からなる第２の回路２２ｂと、第１〜第４のダイオードｄ１〜ｄ４とを備えている。

第１の回路２２ａでは、直流部２１の正側端子２１ｐと負側端子２１ｎとの間に、第１、第２、第３、第４のスイッチング素子Ｑ１〜Ｑ４が正側端子２１ｐ側からこの順番に直列に接続されている。

また、第２の回路２２ｂでは、直流部２１の正側端子２１ｐと負側端子２１ｎとの間に、第５、第６、第７、第８のスイッチング素子Ｑ５〜Ｑ８が正側端子２１ｐ側からこの順番に直列に接続されている。

また、第１のダイオードｄ１は、２個のコンデンサＣｐ，Ｃｎ同士の接続点と第１と第２のスイッチング素子Ｑ１，Ｑ２の接続点との間に、２個のコンデンサＣｐ，Ｃｎ同士の接続点から第１と第２のスイッチング素子Ｑ１，Ｑ２の接続点へ向かう方向が順方向となるように接続されている。

第２のダイオードｄ２は、２個のコンデンサＣｐ，Ｃｎ同士の接続点と第３と第４のスイッチング素子Ｑ３，Ｑ４の接続点との間に、第３と第４のスイッチング素子Ｑ３，Ｑ４の接続点から２個のコンデンサ同士Ｃｐ，Ｃｎの接続点へ向かう方向が順方向となるように接続されている。

第３のダイオードｄ３は、２個のコンデンサＣｐ，Ｃｎ同士の接続点と第５と第６のスイッチング素子Ｑ５，Ｑ６の接続点との間に、２個のコンデンサＣｐ，Ｃｎ同士の接続点から第５と第６のスイッチング素子Ｑ５，Ｑ６の接続点へ向かう方向が順方向となるように接続されている。

第４のダイオードｄ４は、２個のコンデンサＣｐ，Ｃｎ同士の接続点と第７と第８のスイッチング素子Ｑ７，Ｑ８の接続点との間に、第７と第８のスイッチング素子Ｑ７，Ｑ８の接続点から２個のコンデンサＣｐ，Ｃｎ同士の接続点へ向かう方向が順方向となるように接続されている。

そして、第２と第３のスイッチング素子Ｑ２，Ｑ３の接続点に第１出力端子２ｐが接続され、第６と第７のスイッチング素子Ｑ６，Ｑ７の接続点に第２出力端子２ｎが接続され、第１出力端子２ｐと第２出力端子２ｎとの間の電圧が、インバータ回路部２の出力電圧Ｖｏとなる。

以下では、第１〜第８のスイッチング素子Ｑ１〜Ｑ８を、単にスイッチング素子Ｑ１〜Ｑ８として表記することもある。

図２（ａ）、図２（ｂ）は、それぞれ、ＰＷＭ制御部３の内部構成の一例を示す図である。なお、ＰＷＭ制御部３は、例えば、ＦＰＧＡ(field programmable gate array)、ＰＬＣ(programmable logic controller)、マイクロコントローラ等の演算装置で構成され、図２（ａ）、図２（ｂ）では、上記演算装置においてそれに内蔵されているプログラムが実行されることにより実現される機能ブロックが示されている。

まず、図２（ａ）の場合について説明する。このＰＷＭ制御部３は、変調波（基本波）ｒｅｆを生成する変調波生成部３１と、ＰＤ方式による同位相の４個の三角波ＴＲ１〜ＴＲ４を生成するＰＤ方式三角波生成部３２と、三角波入替判定部３３と、スイッチ部Ｓ１〜Ｓ４と、比較器Ｄ１〜Ｄ４と、論理反転器Ｅ１〜Ｅ４とを備えている。

各比較器Ｄ１〜Ｄ４では、変調波ｒｅｆの値と、スイッチ部Ｓ１〜Ｓ４から入力される三角波の電圧とを比較し、変調波ｒｅｆの値の方が高い（低い）ときには、スイッチング素子をオン状態（オフ状態）にするための信号を、スイッチング素子（Ｑ２，Ｑ７，Ｑ８，Ｑ１）の制御信号として出力する。また、各論理反転器Ｅ１〜Ｅ４は、各比較器Ｄ１〜Ｄ４の出力信号を反転させて出力し、スイッチング素子（Ｑ４，Ｑ５，Ｑ６，Ｑ３）の制御信号として出力する。

ここで、スイッチング素子Ｑ２とＱ４、スイッチング素子Ｑ７とＱ５、スイッチング素子Ｑ８とＱ６、スイッチング素子Ｑ１とＱ３が、それぞれペアとなり、一方がオン（導通）状態のときには、必ず他方がオフ（非導通）状態となるように制御される。

三角波入替判定部３３では、変調波ｒｅｆと三角波ＴＲ１〜ＴＲ４とを入力し、所定の入替え方法（詳細は後述）に基づいて、スイッチ部Ｓ１〜Ｓ４を切り替える。ここで、２個のスイッチ部Ｓ１，Ｓ２、及び、２個のスイッチ部Ｓ３，Ｓ４は、それぞれペアとなり、各ペアのスイッチ部は必ず同時に切り替えられる。また、各ペアのスイッチ部に対応して、三角波ＴＲ１とＴＲ２とがペアとなり、三角波ＴＲ３とＴＲ４とがペアとなる。

本実施形態では、スイッチ部Ｓ１〜Ｓ４の切替えによってスイッチング素子Ｑ１〜Ｑ８のオンオフ状態が変更されることがないタイミングで、スイッチ部Ｓ１〜Ｓ４を切り替えるようにしている。これについて説明する。

図３は、図１に示すインバータ回路部２を比較例のＰＤ方式によってＰＷＭ制御する場合の三角波ＴＲ１〜ＴＲ４の波形、変調波ｒｅｆの波形及び出力電流ｉの波形、スイッチング素子Ｑ１〜Ｑ８のオン（ＯＮ）オフ（ＯＦＦ）状態、出力電圧Ｖｏ、及び直流部２１の電流ｉｐ，ｉｎの時間的変化を示す図である（横軸は時間軸）。なお、変調波ｒｅｆは、正弦波であるが、前述のように演算装置によって生成されるので、図３ではデジタル的（階段状）に示されている。このことは、図４、図５、図９（ａ）等においても同様である。

また、図４は、図１に示すインバータ回路部２をＰＤ方式によってＰＷＭ制御する場合において、図３の場合とは、三角波ＴＲ１〜ＴＲ４とスイッチング素子Ｑ１〜Ｑ８との関係を変更した場合の、三角波ＴＲ１〜ＴＲ４の波形、変調波ｒｅｆの波形及び出力電流ｉの波形、スイッチング素子Ｑ１〜Ｑ８のオン（ＯＮ）オフ（ＯＦＦ）状態、出力電圧Ｖｏ、及び直流部２１の電流ｉｐ，ｉｎの時間的変化を示す図である（横軸は時間軸）。

簡単に言えば、図３の場合は、ＰＷＭ制御部３が、図２（ａ）において、スイッチ部Ｓ１〜Ｓ４が図示された状態で固定されている場合に対応しており、図４の場合は、ＰＷＭ制御部３が、図２（ａ）において、スイッチ部Ｓ１〜Ｓ４が図示された状態とは逆に切り替えられた状態で固定されている場合に対応している。

すなわち、図３の場合、スイッチング素子Ｑ２，Ｑ４は、三角波ＴＲ１と変調波ｒｅｆとの大小関係によってオンオフ動作し、スイッチング素子Ｑ７，Ｑ５は、三角波ＴＲ２と変調波ｒｅｆとの大小関係によってオンオフ動作し、スイッチング素子Ｑ８，Ｑ６は、三角波ＴＲ３と変調波ｒｅｆとの大小関係によってオンオフ動作し、スイッチング素子Ｑ１，Ｑ３は、三角波ＴＲ４と変調波ｒｅｆとの大小関係によってオンオフ動作する。

一方、図４の場合、スイッチング素子Ｑ２，Ｑ４は、三角波ＴＲ２と変調波ｒｅｆとの大小関係によってオンオフ動作し、スイッチング素子Ｑ７，Ｑ５は、三角波ＴＲ１と変調波ｒｅｆとの大小関係によってオンオフ動作し、スイッチング素子Ｑ８，Ｑ６は、三角波ＴＲ４と変調波ｒｅｆとの大小関係によってオンオフ動作し、スイッチング素子Ｑ１，Ｑ３は、三角波ＴＲ３と変調波ｒｅｆとの大小関係によってオンオフ動作する。

なお、三角波ＴＲ１〜ＴＲ４には、所定範囲（−１００％〜１００％）を均等に４分割し、この４分割された各範囲が割当て範囲として割り当てられる。各三角波ＴＲ１〜ＴＲ４は、そのピークピーク（peak to peak）の範囲が割当て範囲となるように生成される。そして、変調波ｒｅｆは、その最小値が三角波ＴＲ１の割当て範囲（−１００％〜−５０％）内の値となり、最大値が三角波ＴＲ４の割当て範囲（５０％〜１００％）内の値となるように生成される。以下、上記の所定範囲（−１００％〜１００％）を所定範囲αと記載する。

図３と図４において、同じ区間Ａに着目すると、いずれの場合もスイッチング素子Ｑ１〜Ｑ８のオンオフ状態は同じであり、出力電圧Ｖｏは２Ｅである。ここで、Ｅは、直流部２１の各コンデンサＣｐ，Ｃｎの電圧である。

前述のように、図３の場合と図４の場合とでは、本実施形態におけるスイッチ部Ｓ１〜Ｓ４の接続が逆になっている場合に相当するので、上記のような区間Ａにおいて、スイッチ部Ｓ１〜Ｓ４の接続を切り替えてもスイッチング素子Ｑ１〜Ｑ８のオンオフ状態に変更はない。このような状態のときに、本実施形態では、スイッチ部（Ｓ１〜Ｓ４）の接続を切り替えることにより、スイッチング素子の各ペアの制御信号を生成するために用いる三角波を入れ替えるようにしている。

すなわち、本実施形態では、所定範囲αのうちの０％以上の範囲に割り当てられた三角波ＴＲ４とＴＲ３とを、第１、第３のスイッチング素子Ｑ１，Ｑ３のペアと、第８、第６のスイッチング素子Ｑ８，Ｑ６のペアとに対して、それらに含まれるスイッチング素子のオンオフ状態を制御するのに用いている。

また、所定範囲αのうちの０％未満の範囲に割り当てられた三角波ＴＲ１とＴＲ２とを、第２，第４のスイッチング素子Ｑ２，Ｑ４のペアと、第７，第５のスイッチング素子Ｑ７，Ｑ５のペアとに対して、それらに含まれるスイッチング素子のオンオフ状態を制御するのに用いている。

そして、三角波入替判定部３３は、次の入替え方法（１）、（２）に基づいて、スイッチ部Ｓ１〜Ｓ４の接続を切り替える。

入替え方法（１）は、変調波ｒｅｆの値が、下から数えて奇数番目の三角波ＴＲｘ（ｘ＝１，３）に割り当てられた割当て範囲内にあるときには、その三角波ＴＲｘがトップの時点（例えばＴ点）のタイミング（すなわち三角波ＴＲｘが最大値となるタイミング）で、三角波ＴＲｘと、その三角波ＴＲｘとペアになっている三角波とが入れ替わるように、スイッチ部（Ｓ１，Ｓ２／Ｓ３，Ｓ４）の接続を切り替える。

入替え方法（２）は、変調波ｒｅｆの値が、下から数えて偶数番目の三角波ＴＲｙ（ｙ＝２，４）に割り当てられた割当て範囲内にあるときには、その三角波ＴＲｙのボトムの時点（例えばＢ点）のタイミング（すなわち三角波ＴＲｙが最小値となるタイミング）で、三角波ＴＲｙと、その三角波ＴＲｙとペアになっている三角波とが入れ替わるように、スイッチ部（Ｓ１，Ｓ２／Ｓ３，Ｓ４）の接続を切り替える。

図５は、図１に示すインバータ回路部２を本実施形態による方式によってＰＷＭ制御する場合の三角波ＴＲ１〜ＴＲ４の波形、変調波ｒｅｆの波形、出力電流ｉの波形、スイッチング素子Ｑ１〜Ｑ８のオン（ＯＮ）オフ（ＯＦＦ）状態、出力電圧Ｖｏ、及び直流部２１の電流ｉｐ，ｉｎの時間的変化を示す図である（横軸は時間軸）。ここでも、ＰＷＭ制御部３は、図２（ａ）に示す構成であるものとして説明する。

図５において、破線Ｌ１は、比較器Ｄ１に入力される三角波（ＴＲ１，ＴＲ２）を示し、一点鎖線Ｌ２は、比較器Ｄ２に入力される三角波（ＴＲ２，ＴＲ１）を示し、破線Ｌ３は、比較器Ｄ３に入力される三角波（ＴＲ３，ＴＲ４）を示し、二点鎖線Ｌ４は、比較器Ｄ４に入力される三角波（ＴＲ４，ＴＲ３）を示している。

例えば、時刻ｔ１では、変調波ｒｅｆが奇数番目の三角波ＴＲ３に割り当てられた割当て範囲内にあるので、その三角波ＴＲ３が最大値となる時点のタイミングで、スイッチ部Ｓ３，Ｓ４が切り替えられ、比較器Ｄ３と比較器Ｄ４に入力される三角波（ＴＲ３，ＴＲ４）が入れ替えられている。

また、時刻ｔ２では、変調波ｒｅｆが偶数番目の三角波ＴＲ４に割り当てられた割当て範囲内にあるので、その三角波ＴＲ４が最小値となる時点のタイミングで、スイッチ部Ｓ３，Ｓ４が切り替えられ、比較器Ｄ３と比較器Ｄ４に入力される三角波（ＴＲ３，ＴＲ４）が入れ替えられている。

また、時刻ｔ３では、変調波ｒｅｆが奇数番目の三角波ＴＲ１に割り当てられた割当て範囲内にあるので、その三角波ＴＲ１が最大値となる時点のタイミングで、スイッチ部Ｓ１，Ｓ２が切り替えられ、比較器Ｄ１と比較器Ｄ２に入力される三角波（ＴＲ１，ＴＲ２）が入れ替えられている。

また、時刻ｔ４では、変調波ｒｅｆが偶数番目の三角波ＴＲ２に割り当てられた割当て範囲内にあるので、その三角波ＴＲ２が最小値となる時点のタイミングで、スイッチ部Ｓ１，Ｓ２が切り替えられ、比較器Ｄ１と比較器Ｄ２に入力される三角波（ＴＲ１，ＴＲ２）が入れ替えられている。

なお、スイッチ部Ｓ３，Ｓ４の切替動作によって、比較器Ｄ３と比較器Ｄ４に入力される三角波（ＴＲ３，ＴＲ４）が入れ替えられることは、スイッチング素子Ｑ８，Ｑ６の制御信号を生成するために用いる三角波ＴＲ３（ＴＲ４）と、スイッチング素子Ｑ１，Ｑ３の制御信号を生成するために用いる三角波ＴＲ４（ＴＲ３）とが入れ替えられることである。また、スイッチ部Ｓ１，Ｓ２の切替動作によって、比較器Ｄ１と比較器Ｄ２に入力される三角波（ＴＲ１，ＴＲ２）が入れ替えられることは、スイッチング素子Ｑ２，Ｑ４の制御信号を生成するために用いる三角波ＴＲ１（ＴＲ２）と、スイッチング素子Ｑ７，Ｑ５の制御信号を生成するために用いる三角波ＴＲ２（ＴＲ１）とが入れ替えられることである。そして、前述したタイミングで三角波が入れ替えられることにより、その入れ替え時点においてスイッチング素子Ｑ１〜Ｑ８のオンオフ状態が変更されることはない。

図１７は、上記インバータ回路部２を比較例のＰＤ方式によってＰＷＭ制御する場合の三角波ＴＲ１〜ＴＲ４の波形、変調波ｒｅｆの波形及び出力電流ｉの波形、スイッチング素子Ｑ１〜Ｑ８のオン（ＯＮ）オフ（ＯＦＦ）状態、出力電圧Ｖｏ、及び直流部２１の電流ｉｐ，ｉｎの時間的変化を示す図である。また、図１８は、上記インバータ回路部２を比較例のＰＳ方式によってＰＷＭ制御する場合の三角波ＴＲ１〜ＴＲ４の波形、変調波ｒｅｆの波形及び出力電流ｉの波形、スイッチング素子Ｑ１〜Ｑ８のオン（ＯＮ）オフ（ＯＦＦ）状態、出力電圧Ｖｏ、及び直流部２１の電流ｉｐ，ｉｎの時間的変化を示す図である。

ここでは、比較例のＰＤ，ＰＳいずれの方式による場合も、三角波ＴＲ１と変調波ｒｅｆとによって決まるパルス幅の制御信号がスイッチング素子Ｑ２の制御ゲートに入力され、その制御信号の反転信号がスイッチング素子Ｑ４の制御ゲートに入力される。また、三角波ＴＲ２と変調波ｒｅｆとによって決まるパルス幅の制御信号がスイッチング素子Ｑ７の制御ゲートに入力され、その制御信号の反転信号がスイッチング素子Ｑ５の制御ゲートに入力される。また、三角波ＴＲ３と変調波ｒｅｆとによって決まるパルス幅の制御信号がスイッチング素子Ｑ７の制御ゲートに入力され、その制御信号の反転信号がスイッチング素子Ｑ５の制御ゲートに入力される。また、三角波ＴＲ４と変調波ｒｅｆとによって決まるパルス幅の制御信号がスイッチング素子Ｑ１の制御ゲートに入力され、その制御信号の反転信号がスイッチング素子Ｑ３の制御ゲートに入力される。

上記比較例のＰＤ方式による場合、図１７に示すように、変調波ｒｅｆの一周期の間に、約半周期弱の期間に、スイッチング素子Ｑ７、Ｑ８が連続して導通し、期間Ｔ１においてコンデンサＣｎが連続して放電状態となる。その後、約半周期弱の期間に、スイッチングＱ５、Ｑ６が連続して導通し、期間Ｔ２においてコンデンサＣｐが連続して充電状態となる。このようにコンデンサＣｐとＣｎのうちいずれか一方が長時間連続して放電あるいは充電を続けると、そのコンデンサの発熱が大きくなり、２個のコンデンサＣｐとＣｎの発熱量がアンバランスとなる。

また、上記比較例のＰＳ方式による場合、図１８に示すように、あるタイミングｔ３１、ｔ３２において、出力電圧Ｖｏが大きく変動することがあり、不要なスイッチングをすることとなり、出力電流波形にひずみが生じる場合がある。

本実施形態では、図５の直流部２１の電流ｉｐ，ｉｎで示されるように、２個のコンデンサＣｐとＣｎのいずれか一方が長時間連続して充電状態あるいは放電状態となるのをなくすことができる。そのため、コンデンサＣｐとＣｎの発熱量のアンバランスを抑えることができ、コンデンサＣｐとＣｎの小型化を図ることができるとともに、直流部２１のコンデンサＣｐとＣｎの電圧Ｖｐ，Ｖｎがアンバランスとなるのを抑制し、コンデンサＣｐ，Ｃｎ同士の接続点の電位（中性点電位Ｖｍ）の変動を抑制することができ、出力電圧のひずみを抑え、制御特性の向上を図ることができる。また、図１７に示す比較例の場合には、長時間連続して導通するスイッチング素子が６個（Ｑ２，Ｑ３，Ｑ５〜Ｑ８）あるのに対し、本実施形態では、４個（Ｑ２，Ｑ３，Ｑ６，Ｑ７）に少なくすることができ、それぞれのスイッチング素子Ｑ１〜Ｑ８の発熱量のアンバランスを抑えることができる。コンデンサＣｐ、Ｃｎの発熱量のアンバランスが抑えられること、またスイッチング素子Ｑ１〜Ｑ８の発熱量のアンバランスが抑えられることによって、ヒートシンクの小型化を図ることができる。また、本実施形態では、図１８に示す比較例の場合のように、出力電圧Ｖｏに不要な大きな変動が生じることがない。

図６は、インバータ回路部２の２つの出力端子２ｐ、２ｎの電位及び出力電圧Ｖｏの状態の遷移を示す図である。この図６では、直流部２１において、コンデンサＣｐ，Ｃｎの各電圧Ｖｐ，ＶｎをＥとして、中性点電位Ｖｍを基準（０）とし、直流部２１の正側端子２１ｐの電位をＥ、負側端子２１ｎの電位を−Ｅとしている。そして、各状態ＳＴ１〜ＳＴ７では、（第１出力端子２ｐの電位，第２出力端子２ｎの電位）＝出力電圧Ｖｏ、として表記している。例えば、状態ＳＴ１における、（Ｅ，−Ｅ）＝２Ｅは、第１出力端子２ｐの電位がＥ、第２出力端子２ｎの電位が−Ｅであり、出力電圧Ｖｏが２Ｅであることを示している。

図３の場合には、実線で示された５つの状態ＳＴ１〜ＳＴ５の間で遷移が行われるのに対し、図４の場合には、破線で示された５つの状態ＳＴ１，ＳＴ３，ＳＴ５，ＳＴ６，ＳＴ７の間で遷移が行われる。一方、本実施形態（図５）の場合には、７つ全ての状態ＳＴ１〜ＳＴ７の間で遷移が行われる。いずれの場合も、−２Ｅ，−Ｅ，０，Ｅ，２Ｅの５通りの出力電圧Ｖｏが得られる。

以上では、ＰＷＭ制御部３が、図２（ａ）に示された構成であるものとして説明したが、図２（ｂ）に示された構成でもよい。図２（ａ）の場合には、スイッチ部Ｓ１〜Ｓ４を比較器Ｄ１〜Ｄ４の前段に設けているが、図２（ｂ）の場合には、比較器Ｄ１〜Ｄ４の後段にスイッチ部Ｓ１〜Ｓ４を設けるようにしている。この図２（ｂ）の場合にも、スイッチング素子Ｑ１〜Ｑ８に対して、図２（ａ）の場合と同じスイッチング動作を行わせる。すなわち、図２（ａ）と図２（ｂ）のいずれの場合も、スイッチ部Ｓ３，Ｓ４の切替動作によって、スイッチング素子Ｑ８，Ｑ６の制御信号を生成するために用いる三角波ＴＲ３（ＴＲ４）と、スイッチング素子Ｑ１，Ｑ３の制御信号を生成するために用いる三角波ＴＲ４（ＴＲ３）とが入れ替えられることに変わりはない。また、スイッチ部Ｓ１，Ｓ２の切替動作によって、スイッチング素子Ｑ２，Ｑ４の制御信号を生成するために用いる三角波ＴＲ１（ＴＲ２）と、スイッチング素子Ｑ７，Ｑ５の制御信号を生成するために用いる三角波ＴＲ２（ＴＲ１）とが入れ替えられることに変わりはない。

次に、図７（ａ）、（ｂ）は、それぞれ、ＰＷＭ制御部３の内部構成の他の例を示す図である。図７（ａ）の場合は、図２（ａ）における三角波入替判定部３３とは異なる三角波入替判定部３３ａが設けられ、図７（ｂ）の場合は、図２（ｂ）における三角波入替判定部３３とは異なる三角波入替判定部３３ａが設けられている。

図７（ａ）、（ｂ）のそれぞれの場合、直流部２１のコンデンサＣｐの電圧Ｖｐを測定する電圧センサ及びコンデンサＣｎの電圧Ｖｎを測定する電圧センサからなる電圧測定器４１と、出力電流ｉを測定する電流センサからなる電流測定器４２とが設けられている。

三角波入替判定部３３ａは、変調波ｒｅｆ及び三角波ＴＲ１〜ＴＲ４に加えて、電圧測定器４１で測定される２個のコンデンサ電圧Ｖｐ，Ｖｎと、電流測定器４２で測定される出力電流ｉとを入力する。この三角波入替判定部３３ａの詳細については、次の第２実施形態における三角波入替判定部とともに説明する。

（第２実施形態）
本実施形態では、複数のインバータ回路部がカスケードに接続されている場合について説明する。図８は、本発明の第２実施形態における電力変換装置の一例を示す回路図である。

この電力変換装置は、２個のインバータ回路部２−１、２−２と、ＰＷＭ制御部３Ａとで構成される。各々のインバータ回路部２−１、２−２は、図１のインバータ回路部２と同様の構成であり、各々の直流部２１には各々の電源回路１が接続されている。

２個のインバータ回路部２−１、２−２はカスケードに接続されている。すなわち、一方のインバータ回路部２−１の第２出力端子２ａｎと他方のインバータ回路部２−２の第１出力端子２ｂｐとが接続され、一方のインバータ回路部２−１の第１出力端子２ａｐがこの電力変換装置の第１出力端子２ａｐとなり、他方のインバータ回路部２−２の第２出力端子２ｂｎがこの電力変換装置の第２出力端子２ｎとなっている。

ＰＷＭ制御部３Ａは、図１のＰＷＭ制御部３と同様、変調波ｒｅｆとＰＤ方式による三角波とを用いて、２個のインバータ回路部２−１、２−２のスイッチング素子Ｑ1-1〜Ｑ1-8，Ｑ2-1〜Ｑ2-8を制御する制御信号（ＰＷＭ信号）を生成し出力する。ここでは、２個のインバータ回路部２−１、２−２の合計１６個のスイッチング素子（Ｑ1-1〜Ｑ1-8，Ｑ2-1〜Ｑ2-8）を制御するので、同位相の８個の三角波（ＴＲ１〜ＴＲ８）が用いられる。

図９（ａ）は、本実施形態で用いるＰＤ方式による８個の三角波ＴＲ１〜ＴＲ８及び変調波ｒｅｆの波形の一部の時間的変化を示す図である（横軸は時間軸）。三角波ＴＲ１〜ＴＲ８は、所定範囲α（−１００％〜１００％）を均等に８分割し、この８分割された各範囲が割当て範囲として割り当てられる。各三角波ＴＲ１〜ＴＲ８は、そのピークピーク（peak to peak）の範囲が割当て範囲となるように生成される。そして、変調波ｒｅｆは、その最小値が三角波ＴＲ１の割当て範囲（−１００％〜−７５％）内の値となり、最大値が三角波ＴＲ８の割当て範囲（７５％〜１００％）内の値となるように生成される。

図９（ｂ）は、本実施形態における三角波ＴＲ１〜ＴＲ８とスイッチング素子の組み合わせを示す表（組み合わせ表）である。この組み合わせ表では、ケースＡ，Ｂ，Ｃの３通りが示されているが、いずれを用いてもよい。

ケースＡ，Ｂ，Ｃのいずれの場合も、２個のインバータ回路部２−１、２−２の各電力変換回路部２２の第１、第３スイッチング素子のペア（Ｑ1-1とＱ1-3のペア、Ｑ2-1とＱ2-3のペア）の制御信号の生成に用いられる三角波と、第８、第６スイッチング素子のペア（Ｑ1-8とＱ1-6のペア、Ｑ2-8とＱ2-6のペア）の制御信号の生成に用いられる三角波には、所定範囲αのうちの０％〜１００％の範囲内の三角波ＴＲ５〜ＴＲ８が用いられる。また、各電力変換回路部２２の第２、第４スイッチング素子のペア（Ｑ1-2とＱ1-4のペア、Ｑ2-2とＱ2-4のペア）の制御信号の生成に用いられる三角波と、第７、第５スイッチング素子のペア（Ｑ1-7とＱ1-5のペア、Ｑ2-7とＱ2-5のペア）の制御信号の生成に用いられる三角波には、所定範囲αのうちの−１００％〜０％の範囲内の三角波ＴＲ１〜ＴＲ４が用いられる。

図１０は、ケースＡの場合のＰＷＭ制御部３Ａの内部構成の一例を示す図である。なお、ＰＷＭ制御部３Ａは、前述のＰＷＭ制御部３同様、演算装置で構成され、図１０では、上記演算装置においてそれに内蔵されているプログラムが実行されることにより実現される機能ブロックが示されている。

このＰＷＭ制御部３Ａは、変調波（基本波）ｒｅｆを生成する変調波生成部３１と、ＰＤ方式による三角波ＴＲ１〜ＴＲ８を生成するＰＤ方式三角波生成部３２Ａと、三角波入替判定部３３Ａと、スイッチ部Ｓ１〜Ｓ８と、比較器Ｄ１〜Ｄ８と、論理反転器Ｅ１〜Ｅ８とを備えている。

各比較器Ｄ１〜Ｄ８では、変調波ｒｅｆの値と、スイッチ部Ｓ１〜Ｓ８から入力される三角波の電圧とを比較し、変調波ｒｅｆの値の方が高い（低い）ときには、スイッチング素子（Ｑ1-2, Ｑ2-2, Ｑ2-7, Ｑ1-7, Ｑ1-8, Ｑ2-8, Ｑ2-1, Ｑ1-1）をオン状態（オフ状態）にするための信号を、同スイッチング素子の制御信号として出力する。また、各論理反転器Ｅ１〜Ｅ８は各比較器Ｄ１〜Ｄ８の出力信号を反転させて出力し、スイッチング素子（Ｑ1-4, Ｑ2-4, Ｑ2-5, Ｑ1-5, Ｑ1-6, Ｑ2-6, Ｑ2-3, Ｑ1-3）の制御信号として出力する。

三角波入替判定部３３Ａでは、変調波ｒｅｆと三角波ＴＲ１〜ＴＲ８とを入力し、後述の入替え方法（Ａ）〜（Ｄ）に基づいて、スイッチ部Ｓ１〜Ｓ８を切り替える。ここで、２個のスイッチ部Ｓ１，Ｓ４、２個のスイッチ部Ｓ２，Ｓ３、２個のスイッチ部Ｓ５，Ｓ８、及び、２個のスイッチ部Ｓ６，Ｓ７は、それぞれペアとなり、各ペアのスイッチ部は必ず同時に切り替えられる。また、各ペアのスイッチ部に対応して、三角波ＴＲ１とＴＲ４、三角波ＴＲ２とＴＲ３、三角波ＴＲ５とＴＲ８、三角波ＴＲ６とＴＲ７が、それぞれペアとなる。

すなわち、本実施形態では、所定範囲αのうちの０％以上の範囲に割り当てられた三角波ＴＲ８とＴＲ５とを、インバータ回路部２−１の第１、第３のスイッチング素子Ｑ1-1，Ｑ1-3のペアと、第８、第６のスイッチング素子Ｑ1-8，Ｑ1-6のペアとに対して、それらに含まれるスイッチング素子のオンオフ状態を制御するのに用いている。また、所定範囲αのうちの０％以上の範囲に割り当てられた三角波ＴＲ７とＴＲ６とを、インバータ回路部２−２の第１、第３のスイッチング素子Ｑ2-1，Ｑ2-3のペアと、第８、第６のスイッチング素子Ｑ2-8，Ｑ2-6のペアとに対して、それらに含まれるスイッチング素子のオンオフ状態を制御するのに用いている。

また、所定範囲αのうちの０％未満の範囲に割り当てられた三角波ＴＲ１とＴＲ４とを、インバータ回路部２−１の第２，第４のスイッチング素子Ｑ1-2，Ｑ1-4のペアと、第７，第５のスイッチング素子Ｑ1-7，Ｑ1-5のペアとに対して、それらに含まれるスイッチング素子のオンオフ状態を制御するのに用いている。また、所定範囲αのうちの０％未満の範囲に割り当てられた三角波ＴＲ２とＴＲ３とを、インバータ回路部２−２の第２，第４のスイッチング素子Ｑ2-2，Ｑ2-4のペアと、第７，第５のスイッチング素子Ｑ2-7，Ｑ2-5のペアとに対して、それらに含まれるスイッチング素子のオンオフ状態を制御するのに用いている。

そして、三角波入替判定部３３Ａは、後述する入替え方法（Ａ）〜（Ｄ）に基づいて、スイッチ部Ｓ１〜Ｓ８の接続を切り替える。

なお、図８では、２個のインバータ回路部がカスケードに接続されている場合を例示しているが、入替え方法（Ａ）〜（Ｄ）については、２個の場合を含めて、Ｎ個（Ｎは複数）のインバータ回路部がカスケードに接続されている場合について説明する。１個のインバータ回路部に対して４個の三角波が必要となるので、Ｎ個のインバータ回路部には４Ｎ個（４×Ｎ個）の三角波が必要となる。

図１１は、カスケードに接続されたＮ個のインバータ回路部を備えている場合の三角波及び変調波の一例を示す図である（横軸は時間軸）。４Ｎ個の三角波ＴＲ１〜ＴＲ４Ｎの各々には、所定範囲（−１００％〜１００％）を均等に４Ｎ個に分割し、この分割された各範囲が割当て範囲として割り当てられる。各三角波ＴＲ１〜ＴＲ４Ｎは、そのピークピーク（peak to peak）の範囲が割当て範囲と一致するように生成される。そして、変調波ｒｅｆは、その最小値が三角波ＴＲ１の割当て範囲内の値となり、最大値が三角波ＴＲ４Ｎの割当て範囲内の値となるように生成される。

ここで、Ｎ個のインバータ回路部をインバータ回路部２−１、２−２、・・・、２−Ｎとし、図８の場合と同様、この順番に接続されているものとする。ｎを１〜Ｎまでの任意の整数として、Ｎ個のインバータ回路部の任意のインバータ回路部２−ｎに用いられる４個の三角波について考える。この４個の三角波において、その値の小さい（割当て範囲のレベルが低い）ものから順に第１の三角波ＴＲｎ（１）、第２の三角波ＴＲｎ（２）、第３の三角波ＴＲｎ（３）、第４の三角波ＴＲｎ（４）とし、各々の割当て範囲をＺＯＮＥ(n_1)、ＺＯＮＥ(n_2)、ＺＯＮＥ(n_3)、ＺＯＮＥ(n_4)とする。ここで、第１及び第２の三角波ＴＲｎ（１）、ＴＲｎ（２）の割当て範囲ＺＯＮＥ(n_1)、ＺＯＮＥ(n_2)は、所定範囲αのうちの０％未満の範囲に決められ、第３及び第４の三角波ＴＲｎ（３）、ＴＲｎ（４）の割当て範囲ＺＯＮＥ(n_3)、ＺＯＮＥ(n_4)は、所定範囲αのうちの０％以上の範囲に決められる。

そして、任意のインバータ回路部２−ｎの第１〜第８のスイッチング素子をＱn-1〜Ｑn-8とすると、第１及び第２の三角波ＴＲｎ（１）、ＴＲｎ（２）がペアとなり、インバータ回路部２−ｎの第２，第４のスイッチング素子Ｑn-2，Ｑn-4のペアと、第７，第５のスイッチング素子Ｑn-7，Ｑn-5のペアとに対して、それらに含まれるスイッチング素子のオンオフ状態を制御するために用いられる。

また、第３及び第４の三角波ＴＲｎ（３）、ＴＲｎ（４）がペアとなり、第８，第６のスイッチング素子Ｑn-8，Ｑn-6のペアと、第１，第３のスイッチング素子Ｑn-1，Ｑn-3のペアとに対して、それらに含まれるスイッチング素子のオンオフ状態を制御するために用いられる。

ここで、入替え方法（Ａ）〜（Ｄ）について説明する。以下では、例えば、第１の三角波ＴＲｎ（１）が、第２，第４のスイッチング素子Ｑn-2，Ｑn-4のオンオフ状態を制御するために（制御信号を生成するために）用いられている場合には、第１の三角波ＴＲｎ（１）がスイッチング素子のペア（Ｑn-2，Ｑn-4）に割り当てられている、と記載する。

入替え方法（Ａ）は、変調波ｒｅｆの値が、第１の三角波ＴＲｎ（１）の割当て範囲内にあるときには、その第１の三角波ＴＲｎ（１）が最大値となるタイミングで、第１の三角波ＴＲｎ（１）と、それとペアになっている第２の三角波ＴＲｎ（２）との各々のスイッチング素子のペア（（Ｑn-2，Ｑn-4）、（Ｑn-7，Ｑn-5））に対する割り当てを入れ替える。例えば、入れ替える前に、第１の三角波ＴＲｎ（１）がスイッチング素子のペア（Ｑn-2，Ｑn-4）に割り当てられ、第２の三角波ＴＲｎ（２）がスイッチング素子のペア（Ｑn-7，Ｑn-5）に割り当てられていた場合には、その割当てを入れ替える。

入替え方法（Ｂ）は、変調波ｒｅｆの値が、第３の三角波ＴＲｎ（３）の割当て範囲内にあるときには、その第３の三角波ＴＲｎ（３）が最大値となるタイミングで、第３の三角波ＴＲｎ（３）と、それとペアになっている第４の三角波ＴＲｎ（４）の各々のスイッチング素子のペア（（Ｑn-8，Ｑn-6）、（Ｑn-1，Ｑn-3））に対する割り当てを入れ替える。

入替え方法（Ｃ）は、変調波ｒｅｆの値が、第２の三角波ＴＲｎ（２）の割当て範囲内にあるときには、その第２の三角波ＴＲｎ（２）が最小値となるタイミングで、第２の三角波ＴＲｎ（２）と、それとペアになっている第１の三角波ＴＲｎ（１）との各々のスイッチング素子のペア（（Ｑn-2，Ｑn-4）、（Ｑn-7，Ｑn-5））に対する割り当てを入れ替える。

入替え方法（Ｄ）は、変調波ｒｅｆの値が、第４の三角波ＴＲｎ（４）の割当て範囲内にあるときには、その第４の三角波ＴＲｎ（４）が最小値となるタイミングで、第４の三角波ＴＲｎ（４）と、それとペアになっている第３の三角波ＴＲｎ（３）の各々のスイッチング素子のペア（（Ｑn-8，Ｑn-6）、（Ｑn-1，Ｑn-3））に対する割り当てを入れ替える。

例えば、図１１において、実線Ｌ（Ｑn-1，Ｑn-3）は、第１，第３のスイッチング素子Ｑn-1，Ｑn-3の制御信号を生成するために用いる三角波を示し、破線Ｌ（Ｑn-8，Ｑn-6）は、第８，第６のスイッチング素子Ｑn-8，Ｑn-6の制御信号を生成するために用いる三角波を示す。

ここで、変調波ｒｅｆが第４の三角波ＴＲｎ（４）の割当て範囲ＺＯＮＥ(n_4)に存在しているので、第４の三角波ＴＲｎ（４）が最小値となるタイミング（時点ｔ２３、ｔ２４、ｔ２５）で、第１，第３のスイッチング素子Ｑn-1，Ｑn-3の制御信号を生成するために用いる三角波Ｌ（Ｑn-1，Ｑn-3）と、第８，第６のスイッチング素子Ｑn-8，Ｑn-6の制御信号を生成するために用いる三角波Ｌ（Ｑn-8，Ｑn-6）とが、第４の三角波ＴＲｎ（４）とそれとペアになっている第３の三角波ＴＲｎ（３）との間で入れ替えられている。

また、前述の図９（ｂ）のケースＡの場合において、図９（ａ）に示すように、変調波ｒｅｆが三角波ＴＲ３の割当て範囲内に存在するときには、三角波ＴＲ３は、インバータ回路部２−２において、下から２番目の第２の三角波であるので、三角波ＴＲ３が最小値となる時点ｔ２１、ｔ２２において、三角波ＴＲ３と、それとペアになっている三角波ＴＲ２とが入れ替わるようにスイッチ部Ｓ２，Ｓ３の切替えを行う。

以上では、図９（ｂ）のケースＡの場合について、ＰＷＭ制御部３Ａの一例を図１０に示して説明したが、他のケースＢ，Ｃの場合においても、図９（ｂ）の表中の矢印を考慮し同様にしてＰＷＭ制御部を構成することができる。例えば、図９（ｂ）のケースＡにおいて、スイッチング素子ペア（Ｑ2-8,Ｑ2-6）とスイッチング素子ペア（Ｑ2-1,Ｑ2-3）との間の矢印は、これら２つのスイッチング素子ペアの制御信号の生成に用いられる三角波ＴＲ６と三角波ＴＲ７とがペアとなり、このペアの三角波ＴＲ６、ＴＲ７が入れ替え条件に基づいて、スイッチ部（Ｓ６，Ｓ７）の切替えによって入れ替えられることを示している。

なお、図１０では、スイッチ部Ｓ１〜Ｓ８を比較器Ｄ１〜Ｄ８の前段に設けているが、図２（ａ）に対する図２（ｂ）のように、スイッチ部Ｓ１〜Ｓ８を比較器Ｄ１〜Ｄ８の後段に設けるようにしてもよい。

前述の入替え方法（Ａ）〜（Ｄ）は、Ｎ＝ｎ＝１とすれば、インバータ回路部が１個の場合の入替え方法（１）、（２）と同じである。すなわち、本実施形態においても第１実施形態と同様の効果が得られる。

次に、第１実施形態の図７（ａ）、（ｂ）に示したように、三角波入替判定回路３３ａに、直流部２１のコンデンサＣｐ、Ｃｎの電圧Ｖｐ、Ｖｎ（測定値）及び出力電流ｉ（測定値）を入力する場合について説明する。なお、第２実施形態のように複数のインバータ回路部をカスケードに接続した場合も同様であるので、ここでは、前述のようにＮ個のインバータ回路部を備えている場合について説明する。この場合の三角波入替判定回路を、三角波入替判定回路３３ｘとする。

Ｎ個の各々のインバータ回路部２−ｎに対して、２個のコンデンサＣｐ、Ｃｎの電圧Ｖｐ、Ｖｎを常時測定する電圧測定器４１（図７参照）と、出力電流ｉを常時測定する電流測定器４２（図７参照）とが設けられ、各々の電圧測定器４１の測定値及び各々の電流測定器４２の測定値が三角波入替判定回路３３ｘへ常時入力される。

そして、三角波入替判定回路３３ｘでは、Ｎ個の各々のインバータ回路部２−ｎについて、測定された出力電流ｉから、その出力電流ｉの向き（ｉ＜０、ｉ＞０）を判断し、２個のコンデンサＣｐ、Ｃｎの測定電圧Ｖｐ、Ｖｎから、その大小関係（Ｖｐ＜Ｖｎ、Ｖｐ＞Ｖｎ）を判断するとともに、変調波ｒｅｆの値から変調波ｒｅｆが現時点において存在している範囲を判断し、前述の入替え方法（Ａ）〜（Ｄ）を用い、かつ、入替え推奨条件テーブルＴＡに示された入替え推奨条件を満足する場合に三角波が入れ替えられる。

図１２は、入替え推奨条件テーブルＴＡの内容の一例を示す図である。入替え推奨条件テーブルＴＡは、例えば三角波入替判定回路３３ｘに予め備えられている（すなわち、ＰＷＭ制御部に記憶されている）。

図１２の入替え推奨条件テーブルＴＡにおいて、「変調波の存在する範囲」に記載されている、ＺＯＮＥ(n_1)〜ＺＯＮＥ(n_4)の各々は、図１１でも示したように、任意のインバータ回路部２−ｎに用いられる第１〜第４の三角波ＴＲｎ（１）〜ＴＲｎ（４）の各々の割当て範囲であり、「ＺＯＮＥ外かつ変調波＞０％」及び「ＺＯＮＥ外かつ変調波＜０％」の「ＺＯＮＥ外」とは、第１〜第４の三角波ＴＲｎ（１）〜ＴＲｎ（４）の割当て範囲ＺＯＮＥ(n_1)〜ＺＯＮＥ(n_4)以外の範囲のことである。また、「直流部電圧のバランス」は、前述のコンデンサＣｐ、Ｃｎの電圧Ｖｐ、Ｖｎの大小関係のことである。

この入替え推奨条件テーブルＴＡには、入替え推奨条件として、例えば、変調波ｒｅｆが第４の三角波ＴＲｎ（４）の割当て範囲ＺＯＮＥ(n_4)に存在し、Ｖｐ＞Ｖｎ、かつ、ｉ＞０である場合には、第４の三角波ＴＲｎ（４）を第８、第６のスイッチング素子ペア（Ｑn-8,Ｑn-6）に割り当てること（ＴＲｎ（４）→（Ｑn-8,Ｑn-6））、及び、第３の三角波ＴＲｎ（３）を第１、第３のスイッチング素子ペア（Ｑn-1,Ｑn-3）に割り当てること（ＴＲｎ（３）→（Ｑn-1,Ｑn-3））が示されている。

図１３は、例えば図８のようにカスケードに接続された２個のインバータ回路部２−１，２−２を備えている場合の三角波及び変調波の一例を示す図である（横軸は時間軸）。

図１３では、変調波ｒｅｆが第４の三角波ＴＲ１（４）の割当て範囲ＺＯＮＥ(1_4)に存在しているので、入替え推奨条件テーブルＴＡを用いなければ、第４の三角波ＴＲ１（４）が最小値となる時点ｔ２６、ｔ２７、ｔ２８で、第１，第３のスイッチング素子Ｑ1-1，Ｑ1-3の制御信号を生成するために用いる三角波Ｌ（Ｑ1-1，Ｑ1-3）と、第８，第６のスイッチング素子Ｑ1-8，Ｑ1-6の制御信号を生成するために用いる三角波Ｌ（Ｑ1-8，Ｑ1-6）とが、第４の三角波ＴＲ１（４）とそれとペアになっている第３の三角波ＴＲ１（３）との間で入れ替えられることになる（例えば図１１参照）。

ここで、入替え推奨条件テーブルＴＡを用い、かつ、図１３に示された時点ｔ２６、ｔ２７、ｔ２８において、インバータ回路部２−１の２個のコンデンサ電圧Ｖｐ、Ｖｎ及び出力電流ｉが、Ｖｐ＞Ｖｎ、かつ、ｉ＞０であるとする。この場合の入替え推奨条件は、第４の三角波ＴＲ１（４）を第８、第６のスイッチング素子ペア（Ｑ1-8,Ｑ1-6）に割り当てること、及び、第３の三角波ＴＲ１（３）を第１、第３のスイッチング素子ペア（Ｑ1-1,Ｑ1-3）に割り当てることであるので、図１３に示されるように、三角波入替判定回路３３ｘは、時点ｔ２６では、スイッチング素子ペアに割り当てる三角波の入替えを行うが、時点ｔ２７、ｔ２８では、入替えを行わない。

これについて、図１４を用いて説明する。図１４（ａ）、（ｂ）、（ｃ）は、それぞれインバータ回路部２−１に流れる電流経路５１〜５３の一例を示す図である。

ここで、前述のように、変調波ｒｅｆが第４の三角波ＴＲ１（４）の割当て範囲ＺＯＮＥ(1_4)に存在し、２個のコンデンサ電圧Ｖｐ、Ｖｎ及び出力電流ｉが、Ｖｐ＞Ｖｎ、かつ、ｉ＞０であるとする。この場合に、図１４（ａ）に示すように、出力電流ｉが電流経路５１を流れているとする。

ここで、入替え推奨条件を無視して三角波を入れ替えて、第１、第３のスイッチング素子ペア（Ｑn-1,Ｑn-3）に第４の三角波ＴＲ１（４）を割り当て、第８、第６のスイッチング素子ペア（Ｑn-8,Ｑn-6）に割り当てると、図１４（ｂ）に示す電流経路５２となり、コンデンサＣｎの放電が続いて、さらに、コンデンサＣｎの電圧Ｖｎが小さくなり、２個のコンデンサＣｐ，Ｃｎの電圧がよりアンバランスとなる。

一方、入替え推奨条件を満足するようにして、三角波を入れ替えない場合には、図１４（ｃ）に示す電流経路５３となり、コンデンサＣｐの放電が続いて、コンデンサＣｐの電圧Ｖｐが小さくなり、２個のコンデンサＣｐ，Ｃｎの電圧のアンバランスを小さくすることができる。

すなわち、入替え推奨条件は、２個のコンデンサＣｐ、Ｃｎの電圧Ｖｐ、Ｖｎの差を小さくするための条件あるいは上記差を大きくしないための条件であると言える。

（第３実施形態）
図１５は、本発明の第３実施形態における電力変換装置の一例を示す回路図である。

この電力変換装置は、３つのインバータ回路部２ａ、２ｂ、２ｃと、ＰＷＭ制御部３Ｂとで構成される。各々のインバータ回路部２ａ、２ｂ、２ｃは、図１のインバータ回路部２と同様の構成であり、各々の直流部２１には各々の電源回路１が接続されている。各々の電源回路１は、３相交流電源１１と６個のダイオードからなる全波整流回路１２とで構成されている。

３つのインバータ回路部２ａ、２ｂ、２ｃはＹ結線により３相交流電動機５に接続されている。すなわち、インバータ回路部２ａ、２ｂ、２ｃの第１出力端子２ａｐ、２ｂｐ、２ｃｐが３相交流電動機５に接続され、インバータ回路部２ａ、２ｂ、２ｃの第２出力端子２ａｎ、２ｂｎ、２ｃｎが互いに接続されている。

ＰＷＭ制御部３Ｂは、図１のＰＷＭ制御部３と同様、変調波ｒｅｆとＰＤ方式による三角波とを用いて、３つのインバータ回路部２ａ、２ｂ、２ｃの各スイッチング素子を制御する制御信号（ＰＷＭ信号）を生成し出力する。ここでは、３つのインバータ回路部２ａ、２ｂ、２ｃは、それぞれの出力電圧及び出力電流の位相が２π／３ずつずれるように制御されるが、各々のインバータ回路部２ａ、２ｂ、２ｃの制御は、第１実施形態のインバータ回路部２と同様である。したがって、第１実施形態と同様の効果が得られる。また、ここでは、ＰＷＭ制御部３Ｂに、図２（ａ）または図２（ｂ）に示す三角波入替回路３３を用いているが、図７（ａ）または図７（ｂ）に示す三角波入替回路３３ａを用いてもよい。

この図１５の構成において、各々の３相交流電源１１の電源電圧が４５０［Ｖｒｍｓ］で、電源周波数が６０［Ｈｚ］とし、３相交流電動機５として定格電気角周波数が８［Ｈｚ］で定格出力が３［ＭＷ］の低速大トルク電動機を用いているものとし、インバータ回路部２ａ、２ｂ、２ｃの出力周波数が８［Ｈｚ］で、出力電力が３［ＭＷ］であるとして、第３実施形態における制御方法を用いた場合のシミュレーションを行うとともに、比較例の制御方法を用いた場合のシミュレーションを行った。このシミュレーションによる直流部の中性点電位Ｖｍの経時変化を図１６に示す。ここでの比較例は、各インバータ回路部２ａ、２ｂ、２ｃの制御を、図３に示す方法で行ったものである。

図１６に示すように、比較例の場合には中性点電位Ｖｍが出力周波数で大きく変動するのに対し、第３実施形態の場合には中性点電位Ｖｍの変動が抑えられている。

本発明は、直流部の２個のコンデンサのうちいずれか一方が長時間連続して放電状態あるいは充電状態となることをなくすとともに、出力電圧に不要な大きな変動が生じることがない電力変換装置の制御方法および電力変換装置等として有用である。

２，２−１，２−２，２ａ，２ｂ，２ｃ インバータ回路部
３，３Ａ，３Ｂ ＰＷＭ制御部
２１ 直流部
２１ｐ 直流部の正側端子
２１ｎ 直流部の負側端子
２２ 電力変換回路部
２２ａ 第１の回路
２２ｂ 第２の回路
Ｃｐ，Ｃｎ，Ｃｐ１，Ｃｎ１，Ｃｐ２，Ｃｎ２ コンデンサ
Ｑ１〜Ｑ８，Ｑ1-1〜Ｑ1-8，Ｑ2-1〜Ｑ2-8 第１〜第８のスイッチング素子
ｄ１〜ｄ４ 第１〜第４のダイオード
ｒｅｆ 変調波
ＴＲ１〜ＴＲ８ 三角波
Ｖｏ 出力電圧
ｉ 出力電流
ＴＡ 入替え推奨条件テーブル

Claims (8)

1. ２個のコンデンサが直列接続された直流部と、
   前記直流部の正側端子と負側端子との間に、第１、第２、第３、第４のスイッチング素子が前記正側端子側からこの順番に直列に接続されてなる第１の回路と、
   前記直流部の正側端子と負側端子との間に、第５、第６、第７、第８のスイッチング素子が前記正側端子側からこの順番に直列に接続されてなる第２の回路と、
   前記２個のコンデンサ同士の接続点から前記第１と第２のスイッチング素子の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第１のダイオードと、
   前記第３と第４のスイッチング素子の接続点から前記２個のコンデンサ同士の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第２のダイオードと、
   前記２個のコンデンサ同士の接続点から前記第５と第６のスイッチング素子の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第３のダイオードと、
   前記第７と第８のスイッチング素子の接続点から前記２個のコンデンサ同士の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第４のダイオードとを有し、かつ、
   前記第２と第３のスイッチング素子の接続点と、前記第６と第７のスイッチング素子の接続点との間の電圧を出力電圧とするインバータ回路部を備えた電力変換装置の制御方法であって、
   各々の割当て範囲内を変動する４個の三角波と、全ての前記割当て範囲内を変動する変調波とに基づいて、前記第１〜第８のスイッチング素子のオンオフ動作を制御し、その際、前記第２及び第４のスイッチング素子を第１のペアとし、前記第５及び第７のスイッチング素子を第２のペアとし、前記第６及び第８のスイッチング素子を第３のペアとし、前記第１及び第３のスイッチング素子を第４のペアとして、前記第１〜第４の各々のペアを構成する２個のスイッチング素子のオンオフ状態が逆になるように制御し、
   前記４個の三角波を、その割当て範囲が低いものから順に、第１、第２、第３、第４の三角波とした場合に、
   前記第１のペアに対して前記変調波と前記第１の三角波とに基づいてオンオフ状態を制御するとともに、前記第２のペアに対して前記変調波と前記第２の三角波とに基づいてオンオフ状態を制御する第１の処理と、
   前記第１のペアに対して前記変調波と前記第２の三角波とに基づいてオンオフ状態を制御するとともに、前記第２のペアに対して前記変調波と前記第１の三角波とに基づいてオンオフ状態を制御する第２の処理と、
   を交互に行い、その際、
   前記変調波が前記第１及び第２の三角波のいずれかの前記割当て範囲内であるときに、前記第１の処理と前記第２の処理との切替えによって前記第１のペアと前記第２のペアとに含まれる全ての前記スイッチング素子のオンオフ状態が変更されることのないタイミングで、前記第１の処理と前記第２の処理とを切り替えるようにして交互に行い、
   前記第３のペアに対して前記変調波と前記第３の三角波とに基づいてオンオフ状態を制御するとともに、前記第４のペアに対して前記変調波と前記第４の三角波とに基づいてオンオフ状態を制御する第３の処理と、
   前記第３のペアに対して前記変調波と前記第４の三角波とに基づいてオンオフ状態を制御するとともに、前記第４のペアに対して前記変調波と前記第３の三角波とに基づいてオンオフ状態を制御する第４の処理と、
   を交互に行い、その際、
   前記変調波が前記第３及び第４の三角波のいずれかの前記割当て範囲内であるときに、前記第３の処理と前記第４の処理との切替えによって前記第３のペアと前記第４のペアとに含まれる全ての前記スイッチング素子のオンオフ状態が変更されることのないタイミングで、前記第３の処理と前記第４の処理とを切り替えるようにして交互に行うようにする、
   電力変換装置の制御方法。
2. ２個のコンデンサが直列接続された直流部と、
   前記直流部の正側端子と負側端子との間に、第１、第２、第３、第４のスイッチング素子が前記正側端子側からこの順番に直列に接続されてなる第１の回路と、
   前記直流部の正側端子と負側端子との間に、第５、第６、第７、第８のスイッチング素子が前記正側端子側からこの順番に直列に接続されてなる第２の回路と、
   前記２個のコンデンサ同士の接続点から前記第１と第２のスイッチング素子の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第１のダイオードと、
   前記第３と第４のスイッチング素子の接続点から前記２個のコンデンサ同士の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第２のダイオードと、
   前記２個のコンデンサ同士の接続点から前記第５と第６のスイッチング素子の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第３のダイオードと、
   前記第７と第８のスイッチング素子の接続点から前記２個のコンデンサ同士の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第４のダイオードとを有し、かつ、
   前記第２と第３のスイッチング素子の接続点と、前記第６と第７のスイッチング素子の接続点との間の電圧を出力電圧とするインバータ回路部を備えるとともに、
   所定範囲が４個に分割されてなる各々の割当て範囲内を変動する４個の三角波と、全ての前記割当て範囲内を変動する変調波とに基づいて、前記第１〜第８のスイッチング素子のオンオフ動作を制御し、その際、前記第２及び第４のスイッチング素子を第１のペアとし、前記第５及び第７のスイッチング素子を第２のペアとし、前記第６及び第８のスイッチング素子を第３のペアとし、前記第１及び第３のスイッチング素子を第４のペアとして、前記第１〜第４の各々のペアを構成する２個のスイッチング素子のオンオフ状態が逆になるように制御する制御部を備え、
   前記制御部は、
   前記４個の三角波を、その割当て範囲が低いものから順に、第１、第２、第３、第４の三角波とした場合に、
   前記第１のペアに対して前記変調波と前記第１の三角波とに基づいてオンオフ状態を制御するとともに、前記第２のペアに対して前記変調波と前記第２の三角波とに基づいてオンオフ状態を制御する第１の処理と、
   前記第１のペアに対して前記変調波と前記第２の三角波とに基づいてオンオフ状態を制御するとともに、前記第２のペアに対して前記変調波と前記第１の三角波とに基づいてオンオフ状態を制御する第２の処理と、
   を交互に行い、その際、
   前記変調波が前記第１及び第２の三角波のいずれかの前記割当て範囲内であるときに、前記第１の処理と前記第２の処理との切替えによって前記第１のペアと前記第２のペアとに含まれる全ての前記スイッチング素子のオンオフ状態が変更されることのないタイミングで、前記第１の処理と前記第２の処理とを切り替えるようにして交互に行い、
   前記第３のペアに対して前記変調波と前記第３の三角波とに基づいてオンオフ状態を制御するとともに、前記第４のペアに対して前記変調波と前記第４の三角波とに基づいてオンオフ状態を制御する第３の処理と、
   前記第３のペアに対して前記変調波と前記第４の三角波とに基づいてオンオフ状態を制御するとともに、前記第４のペアに対して前記変調波と前記第３の三角波とに基づいてオンオフ状態を制御する第４の処理と、
   を交互に行い、その際、
   前記変調波が前記第３及び第４の三角波のいずれかの前記割当て範囲内であるときに、前記第３の処理と前記第４の処理との切替えによって前記第３のペアと前記第４のペアとに含まれる全ての前記スイッチング素子のオンオフ状態が変更されることのないタイミングで、前記第３の処理と前記第４の処理とを切り替えるようにして交互に行うよう構成された、
   電力変換装置。
3. 前記インバータ回路部を３個備え、この３個の前記インバータ回路部がＹ結線により接続されており、
   前記制御部は、各々の前記インバータ回路部の出力電圧の位相が２／３πずつずれるように制御するよう構成された、
   請求項２に記載の電力変換装置。
4. ２個のコンデンサが直列接続された直流部と、
   前記直流部の正側端子と負側端子との間に、第１、第２、第３、第４のスイッチング素子が前記正側端子側からこの順番に直列に接続されてなる第１の回路と、
   前記直流部の正側端子と負側端子との間に、第５、第６、第７、第８のスイッチング素子が前記正側端子側からこの順番に直列に接続されてなる第２の回路と、
   前記２個のコンデンサ同士の接続点から前記第１と第２のスイッチング素子の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第１のダイオードと、
   前記第３と第４のスイッチング素子の接続点から前記２個のコンデンサ同士の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第２のダイオードと、
   前記２個のコンデンサ同士の接続点から前記第５と第６のスイッチング素子の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第３のダイオードと、
   前記第７と第８のスイッチング素子の接続点から前記２個のコンデンサ同士の接続点へ向かう方向が順方向となるようにこれら両接続点の間に接続された第４のダイオードとを有し、かつ、
   前記第２と第３のスイッチング素子の接続点と、前記第６と第７のスイッチング素子の接続点との間の電圧を出力電圧とするインバータ回路部が、Ｎ個（Ｎは複数）カスケードに接続されてなる電力変換器を備えるとともに、
   所定範囲が（４×Ｎ）個に分割されてなる各々の割当て範囲内を変動する（４×Ｎ）個の三角波と、全ての前記割当て範囲内を変動する変調波とに基づいて、全ての前記インバータ回路部の前記第１〜第８のスイッチング素子のオンオフ動作を制御し、その際、各々の前記インバータ回路部において、前記第２及び第４のスイッチング素子を第１のペアとし、前記第５及び第７のスイッチング素子を第２のペアとし、前記第６及び第８のスイッチング素子を第３のペアとし、前記第１及び第３のスイッチング素子を第４のペアとして、前記第１〜第４の各々のペアを構成する２個のスイッチング素子のオンオフ状態が逆になるように制御する制御部を備え、
   前記制御部は、
   各々の前記インバータ回路部に対して、前記（４×Ｎ）個の三角波のうち、前記割当て範囲が高い方の（２×Ｎ）個の前記三角波の中から２個の前記三角波を割り当てるとともに、前記割当て範囲が低い方の（２×Ｎ）個の前記三角波の中から２個の前記三角波を割り当てるようにし、
   各々の前記インバータ回路部に対して、
   前記割り当てられた４個の前記三角波を、その割当て範囲が低いものから順に、第１、第２、第３、第４の三角波とした場合に、
   前記第１のペアに対して前記変調波と前記第１の三角波とに基づいてオンオフ状態を制御するとともに、前記第２のペアに対して前記変調波と前記第２の三角波とに基づいてオンオフ状態を制御する第１の処理と、
   前記第１のペアに対して前記変調波と前記第２の三角波とに基づいてオンオフ状態を制御するとともに、前記第２のペアに対して前記変調波と前記第１の三角波とに基づいてオンオフ状態を制御する第２の処理と、
   を交互に行い、その際、
   前記変調波が前記第１及び第２の三角波のいずれかの前記割当て範囲内であるときに、前記第１の処理と前記第２の処理との切替えによって前記第１のペアと前記第２のペアとに含まれる全てのスイッチング素子のオンオフ状態が変更されることのないタイミングで、前記第１の処理と前記第２の処理とを切り替えるようにして交互に行い、
   前記第３のペアに対して前記変調波と前記第３の三角波とに基づいてオンオフ状態を制御するとともに、前記第４のペアに対して前記変調波と前記第４の三角波とに基づいてオンオフ状態を制御する第３の処理と、
   前記第３のペアに対して前記変調波と前記第４の三角波とに基づいてオンオフ状態を制御するとともに、前記第４のペアに対して前記変調波と前記第３の三角波とに基づいてオンオフ状態を制御する第４の処理と、
   を交互に行い、その際、
   前記変調波が前記第３及び第４の三角波のいずれかの前記割当て範囲内であるときに、前記第３の処理と前記第４の処理との切替えによって前記第３のペアと前記第４のペアとに含まれる全てのスイッチング素子のオンオフ状態が変更されることのないタイミングで、前記第３の処理と前記第４の処理とを切り替えるようにして交互に行うよう構成された、
   電力変換装置。
5. 前記制御部は、
   前記第１の処理と前記第２の処理とを切り替える際、
   前記変調波が前記第１の三角波の前記割当て範囲内であるときに、前記第１の三角波が最大となるタイミングで、前記第１の処理と前記第２の処理とを切り替えるようにするとともに、
   前記変調波が前記第２の三角波の前記割当て範囲内であるときに、前記第２の三角波が最小となるタイミングで、前記第１の処理と前記第２の処理とを切り替えるようにし、
   前記第３の処理と前記第４の処理とを切り替える際、
   前記変調波が前記第３の三角波の前記割当て範囲内であるときに、前記第３の三角波が最大となるタイミングで、前記第３の処理と前記第４の処理とを切り替えるようにするとともに、
   前記変調波が前記第４の三角波の前記割当て範囲内であるときに、前記第４の三角波が最小となるタイミングで、前記第３の処理と前記第４の処理とを切り替えるようにするよう構成された、
   請求項２〜４のいずれかに記載の電力変換装置。
6. 前記インバータ回路部の出力電流の向きを検出する検出手段と、
   前記インバータ回路部の前記２個のコンデンサの各々の電圧を測定する測定手段とがさらに設けられ、
   前記制御部は、
   前記変調波の値と、前記インバータ回路部の出力電流の向きと、前記インバータ回路部の前記２個のコンデンサの各々の電圧の大小関係とに応じて、前記２個のコンデンサの電圧の差を小さくするために、前記第１と第２の処理のいずれが適しているかが定められているとともに、前記第３と第４の処理のいずれが適しているかが定められているテーブルに基づいて、前記２個のコンデンサの電圧の差が小さくなるように前記第１の処理と前記第２の処理との切替え及び前記第３の処理と前記第４の処理との切替えを実行するよう構成された、
   請求項２〜５のいずれかに記載の電力変換装置。
7. 前記制御部は、
   前記変調波と前記第１または第２の三角波とを比較しこの比較結果に基づいて前記第１のペアのスイッチング素子のオンオフ状態を制御するための第１の信号を生成し、前記変調波と前記第２または第１の三角波とを比較しこの比較結果に基づいて前記第２のペアのスイッチング素子のオンオフ状態を制御するための第２の信号を生成し、
   前記第１の信号を前記変調波と前記第１の三角波との比較結果に基づいて生成するとともに、前記第２の信号を前記変調波と前記第２の三角波との比較結果に基づいて生成することにより前記第１の処理を行い、
   前記第１の信号を前記変調波と前記第２の三角波との比較結果に基づいて生成するとともに、前記第２の信号を前記変調波と前記第１の三角波との比較結果に基づいて生成することにより前記第２の処理を行い、
   前記変調波と前記第３または第４の三角波とを比較しこの比較結果に基づいて前記第３のペアのスイッチング素子のオンオフ状態を制御するための第３の信号を生成し、前記変調波と前記第４または第３の三角波とを比較しこの比較結果に基づいて前記第４のペアのスイッチング素子のオンオフ状態を制御するための第４の信号を生成し、
   前記第３の信号を前記変調波と前記第３の三角波との比較結果に基づいて生成するとともに、前記第４の信号を前記変調波と前記第４の三角波との比較結果に基づいて生成することにより前記第３の処理を行い、
   前記第３の信号を前記変調波と前記第４の三角波との比較結果に基づいて生成するとともに、前記第４の信号を前記変調波と前記第３の三角波との比較結果に基づいて生成することにより前記第４の処理を行うように構成された、
   請求項２〜６のいずれかに記載の電力変換装置。
8. 前記制御部は、
   前記変調波と前記第１の三角波とを比較しこの比較結果に基づいて前記第１または第２のペアのスイッチング素子のオンオフ状態を制御するための第１の信号を生成し、前記変調波と前記第２の三角波とを比較しこの比較結果に基づいて前記第１または第２のペアのスイッチング素子のオンオフ状態を制御するための第２の信号を生成し、
   前記第１の信号に基づいて前記第１のペアのオンオフ状態を制御するとともに、前記第２の信号に基づいて前記第２のペアのオンオフ状態を制御することにより前記第１の処理を行い、
   前記第１の信号に基づいて前記第２のペアのオンオフ状態を制御するとともに、前記第２の信号に基づいて前記第１のペアのオンオフ状態を制御することにより前記第２の処理を行い、
   前記変調波と前記第３の三角波とを比較しこの比較結果に基づいて前記第３または第４のペアのスイッチング素子のオンオフ状態を制御するための第３の信号を生成し、前記変調波と前記第４の三角波とを比較しこの比較結果に基づいて前記第３または第４のペアのスイッチング素子のオンオフ状態を制御するための第４の信号を生成し、
   前記第３の信号に基づいて前記第３のペアのオンオフ状態を制御するとともに、前記第４の信号に基づいて前記第４のペアのオンオフ状態を制御することにより前記第３の処理を行い、
   前記第３の信号に基づいて前記第４のペアのオンオフ状態を制御するとともに、前記第４の信号に基づいて前記第３のペアのオンオフ状態を制御することにより前記第４の処理を行うように構成された、
   請求項２〜６のいずれかに記載の電力変換装置。

Images