JP2023009353A - 三相インバータのマルチパルスpwm制御法 - Google Patents
三相インバータのマルチパルスpwm制御法 Download PDFInfo
- Publication number
- JP2023009353A JP2023009353A JP2021112531A JP2021112531A JP2023009353A JP 2023009353 A JP2023009353 A JP 2023009353A JP 2021112531 A JP2021112531 A JP 2021112531A JP 2021112531 A JP2021112531 A JP 2021112531A JP 2023009353 A JP2023009353 A JP 2023009353A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- pulse
- pwm control
- pwm
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/72—Electric energy management in electromobility
Abstract
【課題】三相インバータのマルチパルスPWM制御法を提供する。【解決手段】方法は、三相インバータの出力波の基本周波数の方形波信号と基本波と同期した偶数倍の周波数の三角波を搬送波として、基本波成分の大きさを制御する基準入力信号との比較した信号の二つの信号を入力とする排他的論理和信号を1相分のPWMスイッチング信号として発生させる。残りの2相についても同様の構成で120度ずつ位相差を有するPWMスイッチング信号を発生させることにより、数少ないパルス数でのマルチパルスPWM制御を可能とする。【選択図】図2
Description
本発明は、三相インバータにおいて、高速スイッチングに制約を伴うスイッチ素子を用いる場合や、基本波周波数が高い場合など、主に基本波出力に対してスイッチング可能な回数に制約を伴う場合のPWM制御法に関する技術である。
三相インバータのスイッチング素子としてGTOのような低速のスイッチング素子を用いる場合は、インバータの基本波出力が高くなるとスイッチング周波数が高くなるので、基本波周波の上昇に伴い、PWMスイッチングのパルス数を切り換える手法が電気鉄道のインバータ制御などで用いられてきた。
この場合において出力できる三相の出力波形はマルチパルスPWMであり、限られたスイッチング回数で正負波形および三相間の対称性を維持しながら制御しなければならないため、数パルスの特殊なケースで生じる課題を克服するPWM制御手法が検討されてきた。
最近では、電気自動車の普及とともに電動機の駆動電源として三相インバータが用いられていて低速ではトルク脈動の低減や応答特性の観点から多パルスPWM制御が用いられるが、高速回転領域においてはインバータの出力波形の低次調波成分によるトルク脈動の影響は少なくなるので、スイッチング損失を限りなく低減させるために1パルス方形波出力が用いられている。
しかしながら、1パルス方形波の出力電圧の制御ができないので、位相を付加制御することにより、高速領域までの速度制御を実現しているため制御システムが複雑化している。
一方で、近年のスイッチング素子の著しい発達により、従来とは比較できないほど低損失でPWMスイッチング制御が行えるようになっており、1パルス方形波の低次高調波成分による電流波形ひずみとの兼ね合いも考えると、高速回転領域においても基本波出力制御には3パルスから5パルス程度のマルチパルスPWM制御を活用し、最大出力時に1パルス方形波と連続的に制御するのことにより更なる特性改善につながるものと思われる。
また、容量の大きな分野においては、基本波成分の制御には1パルス方形波では高速回転領域でない限り制御特性に問題を生じるので、数パルスであってもスイッチング回数はできるだけ抑制した効果的なPWM制御手法の開発が望まれている。
さらに、三相インバータの基本波周波数が比較的高く、出力波形に多少の高調波成分が含まれていてもフィルタによって低次の調波成分は比較的容易に低減できる応用分野においては、大きさのみが制御できるスイッチング回数を低減したPWM制御手法の開発が望まれる。
以上により、三相インバータのパルス数の比較的少ない数パルスPWM制御手法は古くからの課題であるが、スイッチング素子の発達とパワーエレクトロニクスの応用分野の拡大ない伴い、低次調波成分の発生を抑制しながら基本波出力の大きさを制御できるより良いPWM制御手法の開発が期待される。
矢野、内田著、「パワーエレクトロニクス」、丸善株式会社、pp.144-pp.146、2000.
特開平4-67780号
特開昭58-182480号
特開平5-284751号
特許第6868927号
(非特許文献1)によると、PWMインバータの制御技術のうち、三角波比較PWM制御では、出力基本波に対してスイッチング周波数をあまり高くできない場合は、搬送波の周波数は基本波周波数の整数倍に選ぶ同期PWM制御が用いられるとされている。
また、三相インバータにおいては相間の対称性のために3の倍数であり、PWM波形に偶数調波を含ませないためには搬送三角波と信号波の位相関係にも留意する必要があるとされている。
しかし、搬送波の周波数を3の倍数としても、正負波形や90度に対しての対称性が必ずしも確保されず、マルチパルスPWM波形の発生させる場合は相間の対称性が保たれた波形出力が得られるのは整数倍が9で9パルス波形出力のときとなり、整数倍が6の場合は対称性を保った波形は出力できない。
(特許文献1)では、出力周波数が低周波から高周波まで制御されるのに対し、PWM制御波形のパルス数を整数倍比で段階的に増やしていくときの出力電圧のステップ的な変化を無くす制御手法が提案されている。
(特許文献2)および(特許文献3)では、3パルス波形を発生させるとき、搬送三角波と基準入力との比較による信号をパルス分配してPWMスイッチング信号を得る一般的な手法が用いられ、三相インバータを働かせるときに制御上の問題や素子のスイッチング特性のばらつきなど低によってPWM波形の対称性が崩れることを抑制する制御手法が提案されている。
これらの特許文献は、いずれも従来からの3パルスPWM制御手法による一括制御をベースにしているため、各相制御に対しての課題があった。
この課題に対して、(特許文献4)の3パルスPWM制御手法は、正負波形の対称性を確保しながら各相制御にも対応できるので、高速回転時の1パルス制御に代わる制御法としての応用や、スイッチング速度に制約のある素子を活用したときのスイッチング手法への応用など、PWMスイッチング制御のパルス数が限られた制御が求められる分野での応用が期待できる。
また、一般に用いられている三角波比較PWM制御では、信号波の大きさを変え、変調度を変えることにより出力制御が行われるが、(特許文献4)のPWM制御手法は基準入力信号のレベルによっており、パルス数が少なくても相間の対称性が保たれ、低次高調波成分の発生を抑えたPWM制御波形出力を得ることができる。
しかし、(特許文献4)で発生制御できるパルス数は3パルスに限られているため、半周期5パルス以上のPWM制御はかけることができない。
三相インバータの用途によっては、基準入力信号のレベルによって基本波出力が制御でき、(特許文献4)による3パルスに限定することなく、5パルスからマルチパルスに至るまで相間の対称性を保つことができるPWM制御手法の開発が課題となると思われる。
また、(特許文献4)による3パルス制御と同様に、三相負荷が不平衡などの場合、負荷電流を同じ大きさに制御できる各相制御機能を有していることが課題となる。
本発明は、(特許文献4)による3パルスPWM制御手法を拡張して、マルチパルスのPWM制御出力が得られる制御手法に関するものである。
(特許文献4)による、3パルスPWM制御手法では、出力周波数の方形波信号と基本波と同期した2倍の周波数の三角波を搬送波として、基本波成分の大きさを制御する基準入力信号との比較した信号の二つの信号を入力とする排他的論理和信号を1相分のPWMスイッチング信号として発生させ、残りの2相についても同様の構成で120度ずつ位相差を有するPWMスイッチング信号を発生させる手段をとることにより各相単位で3パルスPWM制御を可能としている。
図1は、本発明で対象とするマルチパルス制御を適用する三相電圧形インバータの主回路構成であり、三相インバータ回路のスイッチング素子S1~S6のうちS1~S3あるいはS4~S6に対して対称性のあるマルチパルスPWM制御信号を発生する方法を以下に述べる。
図2は、マルチパルスPWM制御信号発生時の動作波形例として、5パルスPWM制御時の制御波形を示しており、この場合は各相単位で制御するために出力周波数の方形波信号と基本波と同期した4倍の周波数の三つの三角波を搬送波として、基本波成分の大きさを制御する基準入力信号との比較した信号の二つの信号を入力とする排他的論理和信号を1相分のPWMスイッチング信号として発生させ、残りの2相についても同様の構成で120度ずつ位相差を有するPWMスイッチング信号を発生させる手段をとることにより各相単位で5パルスPWM制御を可能としている。
同図において、基本波周波数の4倍の周波数の三角波faと基準入力信号xとの比較出力qaと、出力周波数の方形波信号gaとの排他的論理和の信号paを1相分のスイッチング信号S1を得て、他の相のスイッチング信号は三角波fb,fcと基準入力信号xとの比較出力から関係する相のスイッチング信号を発生することにより、5パルスPWM制御信号が得られる。
なお、(特許文献4)の場合と同様に、基準入力信号xがxoより高いか低いかによってPWM制御波形が異なり、同図は基準入力信号xが低いBタイプのPWM制御動作波形を示している。
図3は、この5パルスPWM制御時の三相線間電圧波形(euv,evw,ewu)と三相スイッチング信号(S1,S2,S3)の波形を示している。
図4は、図3に示す5パルス三相電圧形PWMスイッチング波形(B)におけるスイッチング区間(1),(2)に対するスイッチ経路を示している。
図5は、基準入力信号xがxoより高いときのAタイプのPWM制御動作波形を示しており、PWM制御波形の対称性は保たれているが、Bタイプとは異なったPWM制御波形となっている。
マルチパルスPWM制御法として5パルスPWM制御法を例に示したが、(特許文献4)の3パルスPWM制御時は基本波の2倍の周波数の三つの三角波を搬送波を用い、9パルスPWM制御時は基本波の8倍の周波数の三角波を、11パルスPWM制御時は基本波の10倍の周波数の三角波を用い、基準入力信号xとの比較制御により必要とするマルチパルスPWM制御をかけることができる。
マルチパルスPWM制御法としては、一般には、(2n+1)パルスPWM制御時は(2n)倍の周波数の三角波を用い、基準入力信号xとの比較制御により、三相PWM制御波形の対称性を満たすケースにおいて、任意のマルチパルスPWM制御をかけることができる。
そして、三相マルチパルスPWM制御波形の対称性を満たすためには、三相PWM制御に用いる三角波の相順をパルス数に対応して順、逆いずれかのうち適切な相順を選ぶことが必要である。
なお、三相マルチパルスPWM制御波形の対称性を満たさない場合でも、7パルスPWM制御の場合などは単相PWM制御波形としては対称性を満たすケースがあることに留意しておきたい。
図6は、5パルスPWM制御における基本波出力制御特性を示しており、基準入力信号xがxoより高いときの低いときによって特性が異なるが、基準入力信号xによって5パルスPWM制御波形の基本波成分を制御することができることを示している。
5パルスPWM制御の場合は、(特許文献4)の3パルスPWM制御の場合とは異なり、基準入力信号xがxoに近くなるとPWM制御波形が大きくひずむため、基準入力信号xによる制御可能範囲は限定されるが、120度通流幅の基本波成分を100%とすると約20%程度までほぼ線形的に制御できることを示している。
基準入力信号xによるマルチパルスPWM制御による基本波制御特性はそれぞれ異なり、3パルスPWM制御の場合を除いて制御可能範囲は限定されるが、基準入力信号xのレベルによって基本波出力の大きさを制御することができる。
図7は、三相電流形インバータの主回路構成例を示しており、本発明のマルチパルスPWM制御手法は電流形を構成する6個のスイッチング素子に対して電圧形と同様に適用することができる。
図8は、本発明の5パルスPWM制御波形に対する電流形インバータの6個の各スイッチング素子に与えるスイッチング信号を示しており、区間(1)および区間(2)における三相電流形インバータの通流経路を示したのが図9である。
電流形インバータでは、如何なるPWM制御区間においても一定の直流電流の経路を確保する必要があるが、PWM制御の全ての区間においても電流経路が確保できることが確認できる。
本発明のマルチパルスPWM制御では、従来の制御手法と異なり、3組の搬送三角波と基準入力で各相独立に制御できる特徴があり、任意の三相負荷制御が可能である。
本発明のマルチパルスPWM制御は、PWM制御基準入力の制御範囲によってa) Aタイプとb) Bタイプの二種の3パルスPWM制御パターンを発生することができ、マルチパルスPWM制御波形の大きさは搬送三角波に対する比較基準入力によって連続的に制御することができる。
本発明のマルチパルスPWM制御は、三相電圧形インバータだけでなく三相電流形インバータにも適用することができるだけでなく、マルチパルスPWM制御は三相整流電源にも適用することができるなど、幅広い応用が期待できる。
図10は、マルチパルス三相PWM制御電圧形インバータの負荷電流制御システムであり、三相負荷電流を検出して、それらの大きさ(実効値)が一定の基準入力と一致するように電流制御器を介して得られる各相の基準入力信号により三相負荷電流を制御するシステムを示している。
本発明によるマルチパルスPWM制御手法は、三相PWM制御波形の対称性が保たれ、あまり大きな高調波を発生することなく基本波成分の大きさが容易に制御できることから、特に動作周波数が高い分野での三相負荷電流制御などへの応用に適しているものと思われる。
図11は、本発明によるマルチパルスPWM制御電圧形インバータによる三相共振回路負荷電流制御システムを示している。
三相マルチパルスPWM制御インバータの動作周波数を三相負荷回路の共振周波数に等しく選び各相負荷電流を検出してその大きさが一定の基準値と一致するように電流比較制御器を通してマルチパルスPWM制御することにより、三相負荷電流の大きさを制御することができる。
なお、LC共振回路におけるリアクタンス電圧降下とキャパシタンス電圧降下が相殺するので、電圧形インバータの動作電圧を抵抗負荷での電圧降下に見合う低い電圧で動作させることが期待できる。
図12は、マルチパルス三相PWM制御電流形の負荷電圧制御システムであり、三相負荷端の電圧を検出して、それらの大きさが一定の基準入力と一致するように電圧制御器を介して得られる各相の基準入力信号により三相負荷電圧を制御するシステムを示している。
電流形インバータでは、出力端にフィルタ用キャパシタを接続することにより、大きなフィルタ効果のため、数パルスPWM制御によっても正弦波出力電圧が容易に得ることができる。
本発明によるマルチパルスPWM制御は、三相整流回路部にも三相電流形インバータの電流パルス幅制御が容易に適用することができる。
以上のように、本発明によるマルチパルスPWM制御法は電圧形、電流形を問わず、三相インバータ構成の電力変換器におけるPWM波形の大きさを連続的制御できる手法として様々な分野への適用が期待できる。
以下に、本発明による三相マルチパルスPWM制御動作波形のシミュレーション解析結果を実施例として示す。
以下のPWM制御波形のシミュレーション解析における動作条件としては、マルチパルスPWM制御インバータの基本波周波数は1kHzとした。
また、制御入力基準レベルx(0~1.0)の数値と共に示しているRやFは三相搬送三角波の相順を表しており、搬送三角波が120度づつ遅れる位相関係にあるときはF,120度づつ遅れる位相関係にあるときはRを付けて示している。
図13及び図14は、3パルスPWM制御電圧形インバータの三相出力電圧波形と三相インバータのスイッチング素子S1~S3のPWM制御信号波形を示しており、搬送三角波との比較基準入力xがx=0.15のときの結果が図13(Bタイプ)であり、xがx=0.85のときの結果が図14(Aタイプ)である。
図15は、基準入力信号xがx=0.15(Bタイプ)で三相搬送三角波の順相順における5パルスPWM制御電圧形インバータの三相出力電圧波形と三相インバータのスイッチング素子S1~S3のPWM制御信号波形を示している。
図16は、基準入力信号xがx=0.85(Aタイプ)のときの5パルスPWM制御時の動作波形を示している。
次に、図17,図18はマルチパルスPWM制御動作波形例であり、図17は9パルスPWM制御動作、図18は11パルスPWM制御動作波形を示している。
いずれも、基準入力信号xはx=0.85でAタイプPWM制御動作波形であるが、9パルス動作では逆相順、11パルス動作では順相順の搬送波三角波を用いた時のPWM制御動作波形である。
なお、搬送三角波の基本波に対する整数倍の周波数を高くして、相順を適切に選択することによって、さらにマルチパルスPWM制御動作波形を得ることができる。
マルチパルスPWM制御電圧形インバータの応用例として、図11に示した負荷電流制御システムによる電流制御時のシミュレーション解析による動作波形例を図19、図20に示す。
なお、三相負荷の回路定数は、抵抗R=0.1Ω、インダクタL=200uH、キャパシタC=126.7uFであり、LC直列共振周波数は1kHz、インバータの直流電圧は50V,
負荷電流の基準値を150Aとした。
負荷電流の基準値を150Aとした。
図19は、5パルスPWM制御、図20は9パルスPWM制御の動作波形であり、いずれも負荷電流の基準入力xが1に近いAタイプ制御動作波形を示しており、高いQの共振回路のため、三相負荷電流はほぼ正弦波で、各相電流の実効値は基準値に一致した150Aに制御できていることが分かる。
100 … インバータ直流電源
200 … 三相インバータ
300 … 三相負荷回路
310 … 三相負荷回路のフィルタ回路部
320 … 三相実負荷回路
400 … PWM制御システム部
410 … 負荷電圧(電流)実効値検出部
420 … 基準値と検出値との比較制御調節器部
430 … PWM制御信号発生部
200 … 三相インバータ
300 … 三相負荷回路
310 … 三相負荷回路のフィルタ回路部
320 … 三相実負荷回路
400 … PWM制御システム部
410 … 負荷電圧(電流)実効値検出部
420 … 基準値と検出値との比較制御調節器部
430 … PWM制御信号発生部
Claims (2)
- 三相電圧形インバータの出力波形の基本波周波数の方形波信号と出力パルス数より1だけ少ない前記基本波周波数の偶数倍の周波数の搬送三角波信号と前記出力波形の基本波の大きさを制御する一定の基準入力信号とを比較することにより得られる信号との二つの信号を入力として排他的論理和をとることにより1相分のPWMスイッチング信号を発生させ、残りの2相についても同様に前記基本波周波数の方形波信号と120度位相差のある方形波信号と前記出力パルス数に対応した周波数で120度の位相差のある搬送三角波信号と前記基準入力信号とを比較することにより得られる信号との排他的論理和をとることにより、互いに120度の位相差のある2組のPWMスイッチング信号を発生させて、前記PWMスイッチング信号と合せて三相電圧形インバータのPWMスイッチング信号とすることにより、三相PWM制御波形の対称性を保ちながら、各相の電圧の大きさが前記基準入力信号の大きさにより制御できることを特徴とする三相インバータのマルチパルスPWM制御法。
- 請求項1記載の三相インバータのマルチパルスPWM制御法で発生する前記三相電圧形インバータのPWM制御三相線間出力電圧波形を三相電流形インバータの三相PWM制御電流波形として三相電流形インバータの各スイッチング素子に対するPWMスイッチング信号を発生させることを特徴とする三相インバータのマルチパルスPWM制御法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021112531A JP2023009353A (ja) | 2021-07-07 | 2021-07-07 | 三相インバータのマルチパルスpwm制御法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021112531A JP2023009353A (ja) | 2021-07-07 | 2021-07-07 | 三相インバータのマルチパルスpwm制御法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023009353A true JP2023009353A (ja) | 2023-01-20 |
Family
ID=85118675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021112531A Pending JP2023009353A (ja) | 2021-07-07 | 2021-07-07 | 三相インバータのマルチパルスpwm制御法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023009353A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115987115A (zh) * | 2023-03-21 | 2023-04-18 | 四川大学 | 一种抑制电流型pwm整流器输入电流畸变的调制方法 |
-
2021
- 2021-07-07 JP JP2021112531A patent/JP2023009353A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115987115A (zh) * | 2023-03-21 | 2023-04-18 | 四川大学 | 一种抑制电流型pwm整流器输入电流畸变的调制方法 |
CN115987115B (zh) * | 2023-03-21 | 2023-06-16 | 四川大学 | 一种抑制电流型pwm整流器输入电流畸变的调制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7310254B2 (en) | AC-to-AC (frequency) converter with three switches per leg | |
US7495938B2 (en) | DC voltage balance control for three-level NPC power converters with even-order harmonic elimination scheme | |
Enjeti et al. | A current source PWM inverter with instantaneous current control capability | |
JP4862475B2 (ja) | 交流−交流直接変換装置のスイッチングパターン生成方法 | |
Lee et al. | An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter | |
Dai et al. | A multisampling SVM scheme for current source converters with superior harmonic performance | |
Mohapatra et al. | A novel carrier-based PWM scheme for matrix converters that is easy to implement | |
Vijayakumar et al. | A modified seven-level inverter with inverted sine wave carrier for PWM control | |
Maheshwari et al. | Neutral-point current modeling and control for neutral-point clamped three-level converter drive with small DC-link capacitors | |
CN113544964A (zh) | 级联脉冲宽度调制转换器控制 | |
JP2023009353A (ja) | 三相インバータのマルチパルスpwm制御法 | |
Saied et al. | On three-phase six-switches voltage source inverter: A 150° conduction mode | |
Lee et al. | A comparison of the carrier-based PWM techniques for voltage balance of flying capacitor in the flying capacitor multilevel inverter | |
Kedareswari | Reduction of THD in diode clamped multilevel inverter employing SPWM technique | |
Maswood et al. | High power multilevel inverter with unity PF front-end rectifier | |
Lei et al. | Fixed frequency finite-state model predictive control for indirect matrix converters with optimal switching pattern | |
JP2006304576A (ja) | 電力変換装置 | |
Mirazimi et al. | Space vector PWM method for two-phase three-leg inverters | |
JP5849632B2 (ja) | 電力変換装置 | |
Gopakumar et al. | Neutral-point balancing of neutral-point-clamped three-level inverter with a front end switched rectifier DC source for the full modulation range | |
JP6868927B1 (ja) | 三相インバータの3パルスpwm制御法 | |
Picas et al. | Discontinuous modulation of modular multilevel converters without the need for extra submodules | |
sarathi Behera et al. | Common mode voltage (CMV) in three level NPC VSI using advanced bus clamping methods: A study | |
JP5602777B2 (ja) | 電力変換装置 | |
Chand et al. | DC-Link capacitor voltage balancing in Neutral Point Clamped inverters using Space Vector Modulation |