JP2021087263A - 電力変換装置 - Google Patents

Abstract

【課題】 エネルギー損失を低く抑え、かつ、大型化を回避することが可能な電力変換装置を提供する。【解決手段】 実施形態による電力変換装置は、インバータセル１００と、第１スイッチング素子１ＵＮと、第１ダイオード４ＵＮと、第１コンデンサ３ＵＮと、を備えた第１スイッチ回路１０１Ｎを、一または複数直列に接続して構成された、上アームと、第２スイッチング素子１ＸＭと、第２ダイオード４ＸＭと、第２コンデンサ３ＸＭと、を備えた第２スイッチ回路１０２Ｍを、一または複数直列に接続して構成された下アームと、インバータセル１００の低電位側端と第１コンデンサ３ＵＮの低電位側端とを接続し、インバータセル１００の高電位側端と第２コンデンサ３ＸＭの高電位側端とを接続する回路と、を備え、インバータセル１００のスイッチング素子は上アームおよび下アームのスイッチング素子よりも高耐圧である。【選択図】図１

Description

本発明の実施形態は、電力変換装置に関する。

例えば、スイッチングループに存在する寄生インダクタンスと、スイッチングにより生じるサージ電圧とを抑制するスナバ回路を備えた電力変換装置によれば、スナバ回路に吸収されたサージ電圧のエネルギーを直流電源に回生することにより、エネルギー効率を改善することが可能である。

また、近年、複数レベルの電圧出力が可能なマルチレベル電力変換装置が提案されている。マルチレベル電力変換器では、出力電圧を多レベル化することにより、スイッチング速度を高速にすることなく、スイッチング損失を抑制することが可能である。

特開平７−２１３０７６号公報

しかしながら、上記のスナバ回路を備えた電力変換装置は、スイッチング速度を高速にしたことにより生じるサージ電圧のエネルギーをスナバ回路に吸収させるものであって、スイッチング速度が低速であるときにスイッチングによる損失を抑制することが困難であった。

また、ダイオードクランプ型のマルチレベル変換装置や、フライングキャパシタ型のマルチレベル変換装置においては、スイッチング素子の１素子当たりの印加電圧を下げることによりスイッチングスピードを高くせずにスイッチング損失を減らすことができる。ただし、ダイオードクランプ型およびフライングキャパシタ型のマルチレベル電力変換装置は、スイッチングループ内の寄生インダクタンスが従来の２レベルの電力変換装置よりも大きくなり、より大きなサージ電圧が発生することがある。この場合には、スイッチング速度を更に低くしてサージ電圧を抑制しなければならず、スイッチング損失の低減効果を十分に生かすことができなかった。

また、モジュラー型のマルチレベル変換装置は２直列のスイッチングデバイスに並列接続された直流コンデンサで構成される１モジュール内でスイッチングループが閉じた構成を備える。この構成により寄生インダクタンスが大きくなることはないため、サージ電圧を抑制するためにスイッチング速度を低くする必要はない。一方で、直流コンデンサに交流周波数の１次成分（基本波成分）、または、２次成分の電流が流れるため、直流コンデンサを大きくする必要があり、電力変換装置を小型化することが困難であった。

本発明の実施形態は、上記事情を鑑みて成されたものであって、エネルギー損失を低く抑え、かつ、大型化を回避することが可能な電力変換装置を提供することを目的とする。

実施形態よる電力変換装置は、交流端と高電位側端との間に接続された上側スイッチング素子と、交流端と低電位側端との間に接続された下側スイッチング素子と、高電位側端と低電位側端との間において前記上側スイッチング素子および前記下側スイッチング素子に対して並列に接続されたフローティングコンデンサと、を有するインバータセルと、前記インバータセルの高電位側端と正側直流端との間に接続され、第１スイッチング素子を有する第１スイッチ回路を一または複数直列に接続して構成された上アームと、前記インバータセルの低電位側端と負側直流端との間に接続され、第２スイッチング素子を有する第２スイッチ回路を一または複数直列に接続して構成された下アームと、を備え、前記側スイッチング素子と前記下側スイッチング素子とは、前記第１スイッチング素子および前記第２スイッチング素子よりも高耐圧であり、前記第１スイッチ回路の少なくとも１つが、前記第１スイッチング素子の低電位側端にカソードが接続された第１ダイオードと、前記第１ダイオードのアノードと前記第１スイッチング素子の高電位側端との間に接続された第１コンデンサと、を有するときは、前記インバータセルの低電位側端と前記第１コンデンサの低電位側端とを接続する第１回生整流回路を有し、前記第２スイッチ回路の少なくとも１つが、前記第２スイッチング素子の高電位側端にアノードが接続された第２ダイオードと、前記第２ダイオードのカソードと前記第２スイッチング素子の低電位側端との間に接続された第２コンデンサと、を有するときは、前記インバータセルの高電位側端と前記第２コンデンサの高電位側端とを接続する第２回生整流回路を有する。

図１は、一実施形態の電力変換装置の構成の一例を概略的に示す図である。 図２は、一実施形態の電力変換装置の動作の一例を説明するための図である。 図３は、第２実施形態の電力変換装置の一構成例を概略的に示す図である。 図４は、第３実施形態の電力変換装置の一構成例を概略的に示す図である。 図５は、図４に示す電力変換装置の変換効率の試験データの一例を示す図である。 図６は、第４実施形態の電力変換装置の一構成例を概略的に示す図である。 図７は、第５実施形態の電力変換装置の、上アームのスイッチング素子へのゲート信号を供給する回路の一構成例を概略的に示す図である。 図８は、第６実施形態の電力変換装置の、上アームのスイッチング素子へのゲート信号を供給する回路の一構成例を概略的に示す図である。 図９は、第７実施形態の電力変換装置の、上アームのスイッチング素子へのゲート信号を供給する回路の一構成例を概略的に示す図である。 図１０は、第８実施形態の電力変換装置の上アームのゲート電源自給用コンバータの構成例を説明するための図である。 図１１は、第８実施形態の電力変換装置の下アームのゲート電源自給用コンバータの構成例を説明するための図である。

以下、実施形態の電力変換装置について、図面を参照して詳細に説明する。
図１は、一実施形態の電力変換装置の構成の一例を概略的に示す図である。
本実施形態の電力変換装置は、インバータセル１００と、上アームと、下アームと、ｎ個（ｎは２以上の整数）の第１回生整流回路（回生整流ダイオード６ＵＮおよび第１抵抗器５ＵＮ）と、ｍ個（ｍは２以上の整数）の第２回生整流回路（回生整流ダイオード６ＸＭおよび第２抵抗器５ＸＭ）と、を備えている。ここで、ＮとＭとはそれぞれＮ＝２〜ｎ、Ｍ＝２〜ｍであり、以後、他の定義が示されていいなければ同様とする。

本実施形態の電力変換装置の上アームは、ｎ個のスイッチ回路（電圧型クランプ型スイッチ回路）１０１Ｎを備える。本実施形態の電力変換装置の下アームは、ｍ個のスイッチ回路（電圧型クランプ型スイッチ回路）１０２Ｍを備える。

なお、本実施形態の電力変換装置には、正側直流端２０９と負側直流端２１０との間（若しくは、正側直流端２０９と中間端２１１との間および中間端２１１と負側直流端２１０との間）に直流コンデンサ（図示せず）が電気的に接続される。直流コンデンサは、電力変換装置に含まれていてもよく、電力変換装置の外部に取り付けられても構わない。

インバータセル１００は、スイッチング素子（上側スイッチング素子）１Ｕと、スイッチング素子（下側スイッチング素子）１Ｘと、フローティングコンデンサ２と、正側セル端子（高電位側端）２００と、負側セル端子（低電位側端）２０１と、セル交流端子（交流端）２０２と、を備えている。なお、正側セル端子２００と、負側セル端子２０１と、セル交流端子２０２とは、これらの端子の位置にて回路が電気的に接続可能な構成であればよく、端子は省略されても構わない。

スイッチング素子１Ｕとスイッチング素子１Ｘとは、例えばＭＯＳＦＥＴ（半導体電界効果トランジスタ：metal-oxide semiconductor field-effect transistor）である。本実施形態では、スイッチング素子１Ｕとスイッチング素子１Ｘとは、リカバリ特性の良いパワーデバイスを備えている。リカバリ特性が良いパワーデバイスとしては、例えば、ＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）などのワイドバンドギャップ半導体材料を用いて形成されたパワー半導体素子を採用することができる。

スイッチング素子１Ｕのドレイン（高電位側端）は正側セル端子２００と電気的に接続され、ソース（低電位側端）はスイッチング素子１Ｘのドレイン（高電位側端）と電気的に接続されている。スイッチング素子１Ｘのソース（低電位側端）は負側セル端子２０１と電気的に接続されている。スイッチング素子１Ｕとスイッチング素子１Ｘとの間は、セル交流端子２０２と電気的に接続されている。

また、スイッチング素子１Ｕとスイッチング素子１Ｘとに代えて、Ａ−ＳＲＢ（Advanced Synchronous Reverse Blocking）回路やＲＡ回路などのリカバリを抑制する回路を用いても構わない。

フローティングコンデンサ２は、スイッチング素子１Ｕおよびスイッチング素子１Ｘと並列に接続している。フローティングコンデンサ２の一端は、スイッチング素子１Ｕのドレインおよび正側セル端子２００と電気的に接続し、フローティングコンデンサ２の他端はスイッチング素子１Ｘのソースおよび負側セル端子２０１と電気的に接続されている。

ｎ個のスイッチ回路（第１スイッチ回路）１０１Ｎのそれぞれは、スイッチング素子（第１スイッチング素子）１ＵＮと、ダイオード（第１ダイオード）４ＵＮと、コンデンサ（第１コンデンサ）３ＵＮと、スナバ端子２０５Ｎと、正側端子２０３Ｎと、負側端子２０４Ｎと、を備えている。

なお、スナバ端子２０５Ｎと、正側端子２０３Ｎと、負側端子２０４Ｎとは、これらの端子の位置において回路が電気的に接続可能な構成であればよく、端子を省略しても構わない。また、スイッチ回路１０１Ｎは、複数のスイッチング素子１ＵＮを備えていてもよい。その場合、複数のスイッチング素子１ＵＮは、正側端子２０３Ｎと負側端子２０４Ｎとの間において、コンデンサ３ＵＮおよびダイオード４ＵＮに対して並列に接続される。複数のスイッチング素子１ＵＮは互いに直列に接続されてもよく、互いに並列に接続されてもよい。

スイッチング素子１ＵＮは、例えばＭＯＳＦＥＴである。スイッチング素子１ＵＮのドレイン（高電位側端）は正側端子２０３Ｎと電気的に接続され、スイッチング素子１ＵＮのソース（低電位側端）は負側端子２０４Ｎと電気的に接続されている。

ダイオード４ＵＮは、カソードがスイッチング素子１ＵＮのソースおよび負側端子２０４Ｎと電気的に接続され、アノードがスナバ端子２０５Ｎと電気的に接続されている。なお、ダイオード４ＵＮは、リカバリ損失が低いファストリカバリ特性を備えることが望ましく、例えば、リカバリ特性のよいショットキーバリアダイオード（ＳＢＤ）やワイドバンドギャップ半導体（ＳｉＣ、ＧａＮなど）を利用した素子を使用することが望ましい。

コンデンサ３ＵＮは、一端（高電位側端）がスイッチング素子１ＵＮのドレインおよび正側端子２０３Ｎと電気的に接続され、他端（低電位側端）がダイオード４ＵＮのアノードと電気的に接続するとともにスナバ端子２０５Ｎと電気的に接続されている。

ｎ個のスイッチ回路１０１Ｎは、直列に接続されている。すなわち、スイッチ回路１０１Ｎの正側端子（高電位側端）２０３Ｎは高電位側にて隣り合うスイッチ回路１０１Ｎの負側端子（低電位側端）２０４Ｎと電気的に接続され、最も高電位側のスイッチ回路１０１Ｎの正側端子２０３Ｎ（Ｎ＝ｎ）は、上アームの正側端（正側直流端２０９）と電気的に接続されている。スイッチ回路１０１Ｎの負側端子２０４Ｎは低電位側にて隣り合うスイッチ回路１０１Ｎの正側端子２０３Ｎと電気的に接続され、最も低電位側のスイッチ回路１０１Ｎの負側端子２０４Ｎ（Ｎ＝１）は、インバータセル１００の正側セル端子２００と電気的に接続されている。

ｎ個の回生整流ダイオード６ＵＮ（Ｎ＝１〜ｎ）は、低電位側から高電位側へ向かう方向を順方向として、スイッチング素子１Ｘの低電位側の端子（インバータセル１００の低電位側端）と最も低電位側に配置された第１スイッチ回路１０１１のコンデンサ３Ｕ１の低電位側端との間、および、隣接した第１スイッチ回路１０１Ｎのコンデンサ３ＵＮの低電位側端の間にそれぞれ接続され、互いに直列に接続されている。

回生整流ダイオード（第１回生整流ダイオード）６ＵＮ（Ｎ＝１〜ｎ）それぞれのカソードは、スイッチ回路１０１Ｎのスナバ端子２０５Ｎ（Ｎ＝１〜ｎ）および高電位側にて隣接する回生整流ダイオード６ＵＮ（Ｎ＝１〜ｎ）のアノードと電気的に接続されている。例えば、回生整流ダイオード６Ｕｋ（１≦ｋ≦ｎ−１）のカソードは、スイッチ回路１０１ｋのスナバ端子２０５ｋおよび回生整流ダイオード６Ｕ（ｋ＋１）のアノードと電気的に接続されている。

抵抗器５ＵＮは、一端において、ダイオード４ＵＮとコンデンサ３ＵＮとの並列回路に直列に接続されている。抵抗器５ＵＮの他端は、低電位側に接続されたスイッチ回路１０１Ｎのコンデンサ３ＵＮと抵抗器５ＵＮとが直列に接続された回路と、回生整流ダイオード６ＵＮを介して電気的に接続される。最も低電位側に配置されたスイッチ回路１０１Ｎ（Ｎ＝１）の抵抗器５ＵＮの他端は、スナバ端子２０５Ｎおよび回生整流ダイオード６ＵＮを介して、インバータセル１００の負側セル端子２０１と電気的に接続されている。

ｍ個のスイッチ回路（第２スイッチ回路）１０２Ｍのそれぞれは、スイッチング素子（第２スイッチング素子）１ＸＭと、ダイオード(第２ダイオード)４ＸＭと、コンデンサ（第２コンデンサ）３ＸＭと、スナバ端子２０８Ｍと、正側端子２０６Ｍと、負側端子２０７Ｍと、を備えている。

なお、正側端子２０６Ｍと、負側端子２０７Ｍと、スナバ端子２０８Ｍとは、これらの端子の位置にて回路が電気的に接続可能な構成であればよく、端子を省略しても構わない。また、スイッチ回路１０２Ｍは、複数のスイッチング素子１ＸＭを備えていてもよい。その場合、複数のスイッチング素子１ＸＭは、正側端子２０６Ｍと負側端子２０７Ｍとの間において、コンデンサ３ＸＭおよびダイオード４ＸＭに対して並列に接続される。複数のスイッチング素子１ＸＭは互いに直列に接続されてもよく、互いに並列に接続されてもよい。

スイッチング素子１ＸＭは、例えばＭＯＳＦＥＴである。スイッチング素子１ＸＭのドレイン（高電位側端）は、正側端子２０６Ｍと電気的に接続され、ソース（低電位側端）は負側端子２０７Ｍと電気的に接続されている。

ダイオード４ＸＭは、アノードがスイッチング素子１ＸＭのドレインおよび正側端子２０６Ｍと電気的に接続し、カソードがスナバ端子２０８Ｍと電気的に接続している。なお、ダイオード４ＸＭは、リカバリ損失が低いファストリカバリ特性を備えることが望ましく、例えば、リカバリ特性のよいショットキーバリアダイオード（ＳＢＤ）やワイドバンドギャップ半導体（ＳｉＣ、ＧａＮなど）を利用した素子を使用することが望ましい。

コンデンサ３ＸＭは、一端（低電位側端）がスイッチング素子１ＸＭのソースおよび負側端子２０７Ｍと電気的に接続され、他端（高電位側端）がダイオード４ＸＭのカソード電気的に接続されているとともにスナバ端子２０８Ｍと電気的に接続している。

ｍ個のスイッチ回路１０２Ｍは、直列に接続している。すなわち、スイッチ回路１０２Ｍの正側端子２０６Ｍは高電位側にて隣り合うスイッチ回路１０２Ｍの負側端子２０７Ｍと電気的に接続し、最も高電位側のスイッチ回路１０２Ｍの正側端子２０６Ｍ（Ｍ＝１）は、インバータセル１００の負側セル端子２０１と電気的に接続する。スイッチ回路１０２Ｍの負側端子２０７Ｍは低電位側にて隣り合うスイッチ回路１０２Ｍの正側端子２０６Ｍと電気的に接続し、最も低電位側のスイッチ回路１０２Ｍの負側端子２０７Ｍ（Ｍ＝ｍ）は、下アームの負側端（負側直流端２１０）と電気的に接続する。

ｍ個の回生整流ダイオード（第２回生整流ダイオード）６ＸＭ（Ｍ＝１〜ｍ）は、低電位側から高電位側へ向かう方向を順方向として、隣接した第２スイッチ回路１０２Ｍのコンデンサ３ＸＭの高電位側端の間、および、スイッチング素子１Ｕの高電位側の端子（インバータセル１００の高電位側端）と最も高電位側に配置された第２スイッチ回路１０２１のコンデンサ３Ｘ１との高電位側端の間にそれぞれ接続され、互いに直列に接続されている。

回生整流ダイオード６ＸＭ（Ｍ＝１〜ｍ）それぞれのアノードは、スイッチ回路１０２Ｍのスナバ端子２０８Ｍ（Ｍ＝１〜ｍ）および低電位側にて隣接する回生整流ダイオード６ＸＭ（Ｍ＝１〜ｍ）のカソードと電気的に接続されている。例えば、回生整流ダイオード６Ｘｊ（１≦ｊ≦ｍ−１）のアノードは、スイッチ回路１０２ｊのスナバ端子２０８ｊおよび回生整流ダイオード６Ｘ（ｊ＋１）のカソードと電気的に接続されている。

抵抗器５ＸＭは、一端において、ダイオード４ＸＭとコンデンサ３ＸＭとの並列回路と直列に接続されている。抵抗器５ＸＭの他端は、高電位側に接続されたスイッチ回路１０２Ｍのコンデンサ３ＸＭと抵抗器５ＸＭとが直列に接続された回路と、回生整流ダイオード６ＸＭを介して電気的に接続される。最も高電位側に配置されたスイッチ回路１０２Ｍ（Ｍ＝１）の抵抗器５ＸＭの他端は、スナバ端子２０８Ｍおよび回生整流ダイオード６ＸＭを介して、インバータセル１００の正側セル端子２００と電気的に接続されている。

すなわち、本実施形態の電力変換装置は、第１スイッチ回路１０１Ｎの少なくとも１つが第１スイッチング素子１ＵＮの低電位側端にカソードが接続された第１ダイオード４ＵＮと、第１ダイオード４ＵＮのアノードと第１スイッチング素子１ＵＮの高電位側端との間に接続された第１コンデンサ３ＵＮと、を備えるとき、低電位側から高電位側へ向かう方向を順方向として、インバータセル１００の低電位側端および上アームの第１コンデンサ３ＵＮの低電位側端とを接続する回生整流回路を備えている。

また、本実施形態の電力変換装置は、第２スイッチ回路１０２Ｘの少なくとも１つが第２スイッチング素子１ＸＭの高電位側端にアノードが接続された第２ダイオード４ＸＭと、第２ダイオード４ＸＭのカソードと第２スイッチング素子１ＸＭの低電位側端との間に接続された第２コンデンサ３ＸＭと、を備えるとき、低電位側から高電位側へ向かう方向を順方向として、インバータセル１００の高電位側端および下アームの第２コンデンサ３ＸＭの高電位側端を接続する回生整流回路を備えている。

なお、本実施形態の電力変換装置において、スイッチ回路１０１Ｎの数ｎとスイッチ回路１０２Ｍの数ｍとは、同じであることが望ましいが、ｎとｍとは異なる数であっても構わない。
また、本実施形態の電力変換装置において、スイッチング素子１ＵＮ、１ＸＭは、ＭＯＳＦＥＴに限定されるものではなく、ＩＧＢＴ（Insulated Gate Bipolar transistor）や機械スイッチなどでも構わない。

また、電圧定格や電流定格が異なる素子をスイッチング素子１Ｕ、１Ｘ、１ＵＮ、１ＸＭとして用いた場合であっても本実施形態の効果を得ることができるが、電圧定格や電流定格が同一である素子をスイッチング素子１Ｕ、１Ｘ、１ＵＮ、１ＸＭとして用いることが望ましい。
また、スイッチ回路１０１Ｎ、１０２Ｍが備える第１抵抗器５ＵＮおよび第２抵抗器５ＸＭを、リアクトル若しくはインダクタンス素子に置き換えても構わない。

本実施形態の電力変換装置では、正側直流端２０９と、負側直流端２１０と、正側直流端２０９と中間端子２１１との間および負側直流端２１０と中間端子２１１との間に接続された直流コンデンサ（図示せず）と、を介して閉回路が構成される。この閉回路に寄生する寄生インダクタンス（図示せず）によりサージ電圧が発生するときがある。このとき、本実施形態の電力変換装置では、コンデンサ３ＵＮ、３ＸＭにより、発生したサージ電圧を抑制することが可能である。

次に、本実施形態の電力変換装置の動作の一例について説明する。
本実施形態の電力変換装置は、ＰＷＭ変調（Pulse Width Modulation）により生成されたゲート信号を供給することで、任意の出力波形を作り出すことができる。電力変換装置の制御回路（図示せず）は、例えば、電圧指令値と三角波とを比較することにより、上アームのゲート信号と下アームのゲート信号とを生成する。

本実施形態の電力変換装置では、上アームの複数のスイッチング素子１ＵＮと、下アームの複数のスイッチング素子１ＸＭとを、それぞれ、所定の時間間隔をあけて順次スイッチングさせることにより、ターンオン損失、ターンオフ損失、および、リカバリ損失などの損失を低減することが可能である。

インバータセル１００のスイッチング素子１Ｕ、１Ｘと、上アームの複数のスイッチング素子１ＵＮと、下アームの複数のスイッチング素子１ＸＭとの全てがオフしている状態において、交流端２１１から電流が出力されているときには、電流は、インバータセル１００のスイッチング素子１Ｘの寄生ダイオードと、スイッチ回路１０２Ｍのスイッチング素子１ＸＭの寄生ダイオードとに通流している。

この状態において、インバータセル１００のスイッチング素子１Ｕをオンすると、電流は、下アームのスイッチ回路１０２Ｍの複数のスイッチング素子１ＸＭの寄生ダイオードを通流するとともに、インバータセル１００においてフローティングコンデンサ２を放電する方向に通流し、スイッチング素子１Ｕを通流して交流端２１１へ流れる。

続いて、上アームのスイッチ回路１０１Ｎのスイッチング素子１ＵＮのいずれかをオンする。ここでは、スイッチ回路１０１ｎのスイッチング素子１Ｕｎをオンした場合について説明する。

スイッチング素子１Ｕｎをオンすると、複数のスイッチ回路１０１Ｎの１つに印加されていた電圧が、複数のスイッチ回路１０２Ｍの直列数（＝ｍ）に分圧されて、複数のスイッチ回路１０２Ｍのそれぞれに印加される。このため、複数のスイッチ回路１０２Ｍのスイッチング素子１ＸＭの寄生ダイオードのリカバリ時に印加される電圧が小さくなり、リカバリ時に発生する損失（リカバリ損失）が低減される。さらに、複数のスイッチ回路１０２Ｍの直列数に応じて増加するスイッチングループの寄生インダクタンスによって、リカバリ電流の変化量が少なくなり、その結果、リカバリ電荷が減少し、リカバリ損失が低減される。

スイッチ回路１０２Ｍに電圧が印加されると、電流は、スイッチング素子１ＸＭの寄生ダイオードを通流することができなくなり、スイッチ回路１０１Ｎへ転流する。したがって、スイッチ回路１０１ｎでは、オンされているスイッチング素子１Ｕｎに電流が通流し、スイッチ回路１０１１〜１０１（ｎ−１）では、コンデンサ３Ｕ１〜３Ｕ（ｎ−１）とダイオード４Ｕ１〜４Ｕ（ｎ−１）とに電流が通流する。

上記電流が通流する状態が遷移することにより、例えば従来の２レベルインバータではスイッチング損失として熱に変換されるエネルギーが、本実施形態の電力変換装置では、コンデンサ３Ｕ１〜３Ｕ（ｎ−１）に蓄えられることとなる。すなわち、本実施形態の電力変換装置におけるスイッチング損失は、複数のスイッチ回路１０１Ｎのスイッチング素子１ＵＮのスイッチングに伴う損失分のみであり、従来の２レベルインバータと比較して十分に小さくなる。

また、例えば、スイッチング素子１Ｕｎがオンすることで、スイッチ回路１０１ｎのダイオード４Ｕｎとコンデンサ３Ｕｎとが並列接続される。

抵抗器５Ｕｎの一端は、ダイオード４Ｕｎとコンデンサ３Ｕｎとの並列回路と直列に接続される。抵抗器５Ｕｎの他端は、スイッチ回路１０１（ｎ−１）のコンデンサ３Ｕ（ｎ−１）と抵抗器５Ｕ（ｎ−１）とが直列に接続された回路と、回生整流ダイオード６Ｕｎを介して電気的に接続される。このことにより、コンデンサ３Ｕｎに蓄えられたエネルギーは、コンデンサ３Ｕ（ｎ−１）に放電される。上記放電は、コンデンサ３Ｕｎとコンデンサ３Ｕ（ｎ−１）との電圧が等しくなったときに終了する。

なお、上記の例において、コンデンサ３Ｕｎの電圧がコンデンサ３Ｕ（ｎ−１）の電圧よりも高いときに、コンデンサ３Ｕｎが放電される。また、コンデンサ３Ｕｎの電圧とコンデンサ３Ｕ（ｎ−１）の電圧との差が、コンデンサ３Ｕｎ、３Ｕ（ｎ−１）それぞれの電圧よりも十分小さいため、放電されるエネルギーの経路に抵抗器５Ｕｎ、５Ｕ（ｎ−１）が介在していても、高効率に放電することができる。

複数のスイッチ回路１０１Ｎのスイッチング素子１ＵＮが順次オンされて全てのスイッチング素子１ＵＮがオンされると、コンデンサ３ＵＮに蓄えられたエネルギーが順次放電されて、放電されたエネルギーがフローティングコンデンサ２へ蓄積される。この状態で、電力変換装置の上アームのスイッチング素子がオンされた状態となる。

その後、複数のスイッチング素子１ＵＮを順次オフさせて、複数のスイッチング素子１ＵＮの全てがオフされた状態となると、フローティングコンデンサ２が放電され、スイッチングにより生じるエネルギーを効率よく回生することが可能である。その後、スイッチング素子１Ｕがオフされた状態となり、電力変換装置の上アームがオフされた状態となる。

また、スイッチング素子１Ｘおよび複数のスイッチ回路１０２Ｍについても同様に動作させることにより、スイッチングにより生じるエネルギーを、複数のコンデンサ３ＸＭを介してフローティングコンデンサ２へ蓄積させることが可能であり、フローティングコンデンサ２を放電することによりスイッチングにより生じるエネルギーを効率よく回生することが可能である。

上記のように、本実施形態の電力変換装置では、例えば従来の２レベルインバータでは損失であったスイッチング時のエネルギーの大部分を、コンデンサ３ＵＮ、３ＸＭを介してフローティングコンデンサ２に蓄積させることが可能であり、フローティングコンデンサ２を放電することにより、スイッチング速度を速くすることなく、スイッチング損失を低減することが可能である。また、スイッチング素子１ＵＮ、１ＸＭの寄生ダイオードのリカバリ時にスイッチング素子１ＵＮ、１ＸＭに低電圧を印加することにより、リカバリ損失を低減することができる。

図２は、一実施形態の電力変換装置の動作の一例を説明するための図である。
ここでは、上アームが３つのスイッチ回路１０１１、１０１２、１０１３、そして下アームが３つのスイッチ回路１０２１、１０２２、１０２３を備えるときの、スイッチング素子１Ｕのゲート信号Ｓｕと上アームの３つのスイッチング素子１Ｕ１〜１Ｕ３のゲート信号Ｓｕ（１）〜Ｓｕ（３）とのターンオンタイミングおよびターンオフタイミングの一例を示すタイミングチャートと、３つのコンデンサ３Ｕ１〜３Ｕ３に通流する電流ｉｃｕ（１）〜ｉｃｕ（３）と、フローティングコンデンサ２に通流する電流ｉｃｆとの関係の一例を示している。なお、図２では、電力変換装置から交流端へ電流が流れている状態であり、電流ｉｃｕ（１）〜ｉｃｕ（３）と電流ｉｃｆとは、交流端２１１から出力される方向を正としている。また、図２に示した期間において、スイッチング素子１Ｘと、下アームの３つのスイッチング素子１Ｘ１〜１Ｘ３とはオフされている状態である。

最初に、スイッチング素子１Ｕと、上アームの３つのスイッチング素子１Ｕ１〜１Ｕ３とがオフされている状態から、インバータセル１００のスイッチング素子１Ｕがターンオンされる。これにより、フローティングコンデンサ２に電流ｉｃｆが通流し、蓄えられたエネルギーが放電される。

続いて、上アームの３つのスイッチ回路１０１１〜１０１３のスイッチング素子１Ｕ１〜１Ｕ３が遅延時間Ｔｄを空けて順次ターンオンされる。３つのスイッチ回路１０１１〜１０１３のスイッチング素子１Ｕ１〜１Ｕ３をターンオンする順序は、限定されるものではない。ここでは、スイッチ回路１０１１のスイッチング素子１Ｕ１から順に、正側直流端２０９に近い側のスイッチ回路１０１３のスイッチング素子１Ｕ３まで、順次、ターンオンされる例について説明する。

スイッチング素子１Ｕ１がターンオンされると、負側端子（スイッチ回路１０２３の負側端子２０７３）から下アームの３つのスイッチ回路１０２１〜１０２３のスイッチング素子１Ｘ１〜１Ｘ３の寄生ダイオードを通流していた電流が、正側端子（スイッチ回路１０１３の正側端子２０３３）へ流れるように転流する。これにより、フローティングコンデンサ２の放電は終了する。

電流が正側端子２０３３へ転流すると、ターンオンされたスイッチング素子１Ｕ１と、オフされているスイッチング素子１Ｕ２、１Ｕ３に並列に接続されたコンデンサ３Ｕ２、３Ｕ３およびダイオード４Ｕ２、４Ｕ３に電流が通流する。
このとき、例えば従来の２レベルインバータではスイッチング損失として熱となるエネルギーが、本実施形態の電力変換装置ではコンデンサ３Ｕ２、３Ｕ３に充電されるため、高効率なスイッチング動作を行うことが可能となる。

また、ターンオンされたスイッチング素子１Ｕ１と並列に接続されたコンデンサ３Ｕ１と、フローティングコンデンサ２とが回生整流ダイオード６Ｕ１を介して接続され、コンデンサ３Ｕ１に蓄えられたエネルギーがフローティングコンデンサ２へ放電される。

次に、スイッチ回路１０１２のスイッチング素子１Ｕ２がターンオンされると、コンデンサ３Ｕ２に通流していた電流がスイッチング素子１Ｕ２へ転流し、コンデンサ３Ｕ２への充電が終了する。

スイッチ回路１０１２のスイッチング素子１Ｕ２がターンオンされると、コンデンサ３Ｕ２と、低電位側に接続されたスイッチ回路１０１１のコンデンサ３Ｕ１とが、回生整流ダイオード６Ｕ２を介して接続され、コンデンサ３Ｕ２に蓄えられたエネルギーがコンデンサ３Ｕ１へ放電される。

例えば図２に示すように、スイッチング素子１Ｕをターンオンし、スイッチング素子１Ｕ１からスイッチング素子１Ｕ３まで、順次、ターンオンさせると、電力変換装置の上アームのスイッチング素子が全てターンオンされ、コンデンサ３Ｕ１からコンデンサ３Ｕ３へ順次放電されたエネルギーが、最終的にフローティングコンデンサ２に充電される。

続いて、インバータセル１００のスイッチング素子１Ｕと、３つのスイッチ回路１０１１〜１０１３のスイッチング素子１Ｕ１〜１Ｕ３とが遅延時間Ｔｄを空けて順次ターンオフされる。なお、スイッチング素子１Ｕ１〜１Ｕ３をターンオフする順序は、限定されるものではない。ここでは、インバータセル１００に近い側（電位が低い側）のスイッチ回路１０１１のスイッチング素子１Ｕ１から順に、スイッチ回路１０１３のスイッチング素子１Ｕ３まで、順次、ターンオフされる例について説明する。スイッチング素子１Ｕは、３つのスイッチング素子１Ｕ１〜１Ｕ３が全てターンオフされた後にターンオフされる。

スイッチング素子１Ｕと、３つのスイッチング素子１Ｕ１〜１Ｕ３とが全てオンされている状態において、例えばスイッチング素子１Ｕ１がターンオフされると、スイッチング素子１Ｕ１に通流していた電流はコンデンサ３Ｕ１へ流れ、コンデンサ３Ｕ１が充電される。このとき、例えば従来の２レベルインバータではスイッチング損失として熱となるエネルギーがコンデンサ３Ｕ１に充電されるため、高効率なスイッチング動作を行うことが可能となる。

上記のターンオフの動作が、スイッチング素子１Ｕ１から順にスイッチング素子１Ｕ３まで順次行われる。これにより、コンデンサ３Ｕ１〜３Ｕ２に充電されたエネルギーは、順次コンデンサ３Ｕ３まで放電される。続いて、スイッチング素子１Ｕ３がターンオフされると、最終的に、コンデンサ３Ｕ３に蓄えられたエネルギーがフローティングコンデンサ２に充電される。

上記ターンオフの動作が終了すると、スイッチング素子１Ｕがオンされた状態であって、３つのスイッチング素子１Ｕ１〜１Ｕ３が全てオフされた状態となり、フローティングコンデンサ２に充電されたエネルギーが放電される。このことにより、フローティングコンデンサ２に蓄えられたエネルギーを効率よく回生することができる。
その後、スイッチング素子１Ｕがターンオフされると、フローティングコンデンサ２の放電が終了する。
以上のように、本実施形態の電力変換装置は、従来の２レベルインバータではスイッチング損失として熱となるエネルギーを並列接続したコンデンサ３Ｕｎ、３Ｘｍに蓄え、フローティングコンデンサ２に集め、放電することで高効率なスイッチング動作を実現している。

なお、フローティングコンデンサ２の放電は、ターンオンおよびターンオフの両方またはどちらか一方のタイミングで行われてもよい。例えば、キャリア周期（スイッチング周期）１サイクルにおいて、フローティングコンデンサ２が放電している時間を放電時間Ｔｄｉｓとする。このとき、フローティングコンデンサ２から流出する電荷Ｑｏｕｔは以下の式（１）により求められる。
Ｑｏｕｔ＝Ｔｄｉｓ×Ｉ…式（１）

また、スイッチ回路１０１Ｎのスイッチング素子１ＵＮが遅延時間（第１遅延時間）Ｔｄを空けて順次オンされるとする。ここで、スイッチング素子１ＵＮが順次オンしているときに、後からオンするスイッチング素子１ＵＮと並列に接続したコンデンサ３ＵＮには、交流端２１１に流れる交流電流と略等しい値の電流が流れる。このとき、コンデンサ３ＵＮに流入する電荷Ｑｉｎは、上側アームの直列段数Ｎを用いて下記式（２）により求められる。
Ｑｉｎ＝Ｔｄ×（Ｎ−１）×（Ｎ−２）×Ｉ…式（２）
（ただし，Ｎは整数で，Ｎ＞２）

上記動作は、スイッチング素子１ＵＮのターンオフ時も同様である。上アームのターンオン時およびターンオフ持において、コンデンサ３ＵＮやフローティングコンデンサ２の電圧が安定して動作するためには、上記式（１）と式（２）とにより求められる２つの電荷の値が一致することが望ましい。そこで、本実施形態の電力変換装置では、下記式（３）を満たすようフローティングコンデンサ２の標準放電時間Ｔｄｉｓを設定することができる。
Ｔｄｉｓ＝Ｔｄ×（Ｎ−１）×（Ｎ−２）…式（３）
（ただし，Ｎは整数で，Ｎ＞２）

下アームについても同様に、遅延時間（第２遅延時間）Ｔｄと第１スイッチ回路１０２Ｍの段数Ｍとを用いて、下記式（４）を満たすようにフローティングコンデンサ２の標準放電時間Ｔｄｉｓを設定することができる。
Ｔｄｉｓ＝Ｔｄ×（Ｍ−１）×（Ｍ−２）…式（４）
（ただし，Ｎは整数で，Ｎ＞２）

ただし、コンデンサ３ＵＮ、３ＸＭに流入する電荷は、回路の転流動作によって減少することがあるため、フローティングコンデンサ２の実際の放電時間が上記標準放電時間よりも短く設定されることがあり得る。また、フローティングコンデンサ２の放電時間が長くなることにより、フローティングコンデンサ２の過放電となると、足りなくなった電荷が直流電源から供給されることなるため、エネルギー効率が悪化してしまう。したがって、フローティングコンデンサ２の放電時間を、上記標準放電時間以下とすることにより、電力変換装置の安定した動作を実現するとともに、エネルギー効率を改善することが可能となる。

上記のように、本実施形態の電力変換装置によれば、高速なスイッチングを行うことなくスイッチング損失を抑制することを実現することができる。また、本実施形態の電力変換装置では、スナバコンデンサ相当の小さい容量のコンデンサを使用し、容量の大きなコンデンサを備える必要がなく、電力変換装置が大型化することを回避することが可能である。

なお、本実施形態の電力変換装置において、上アームの複数のスイッチング素子１ＵＮを同時にスイッチングすること、および、下アームの複数のスイッチング素子１ＸＭを同時にスイッチングすることで、高耐圧かつ高ｄｖ／ｄｔを実現し、かつ、コンデンサ３ＵＮおよびコンデンサ３ＸＭにおける高ｄｉ／ｄｔと寄生インダクタンスによるサージ電圧を抑制する動作を行うことも可能である。

次に、本実施形態の電力変換装置におけるリカバリ損失について説明する。
例えば、従来の２レベルインバータにおいて、下アームのスイッチング素子がターンオンされるとき、上アームのスイッチング素子の寄生ダイオードのリカバリ時に寄生ダイオードに流れる電流と印加される電圧とによりリカバリ損失が発生する。

これに対し本実施形態の電力変換装置では、例えばスイッチング素子１ＸＭのいずれかがターンオンされると、複数のスイッチ回路１０２Ｍの１つに印加されていた電圧が、複数のスイッチ回路１０１Ｎの直列数（＝ｎ）に分圧されて、複数のスイッチ回路１０１Ｎのそれぞれに印加される。このため、複数のスイッチ回路１０１Ｎのスイッチング素子１ＵＮの寄生ダイオードのリカバリ時に印加される電圧が小さくなり、リカバリ時に発生する損失（リカバリ損失）が低減される。

下アーム（複数のスイッチ回路１０１Ｍ）についても同様である。すなわち、例えばスイッチング素子１ＵＮのいずれかがターンオンされると、複数のスイッチ回路１０１Ｎの１つに印加されていた電圧が、複数のスイッチ回路１０２Ｍの直列数（＝ｍ）に分圧されて、複数のスイッチ回路１０２Ｍのそれぞれに印加される。このため、複数のスイッチ回路１０２Ｍのスイッチング素子１ＸＭの寄生ダイオードのリカバリ時に印加される電圧が小さくなり、リカバリ時に発生する損失（リカバリ損失）が低減される。

また、本実施形態の電力変換装置では、インバータセル１００のスイッチング素子１Ｕ、１Ｘとして、リカバリ特性の良い素子が採用されているため、インバータセル１００におけるリカバリ損失も低減することができる。
すなわち、本実施形態の電力変換装置によれば、エネルギー損失を低く抑え、かつ、大型化を回避することが可能である。

次に、第２実施形態の電力変換装置について図面を参照して詳細に説明する。
本実施形態の電力変換装置は、インバータセル１００の構成が上述の第１実施形態と異なっている。
図３は、第２実施形態の電力変換装置の一構成例を概略的に示す図である。

本実施形態の電力変換装置において、インバータセル１００が図１に示す電力変換装置と同様の構成を備えている。すなわち、インバータセル１００は、セル回路１００Ａと、上側セルアームと、下側セルアームと、ｋ個（ｋは２以上の整数）の第３回生整流回路（回生整流ダイオード６Ｕ０Ｋおよび第１抵抗器５Ｕ０Ｋ）と、ｊ個（ｊは２以上の整数）の第２回生整流回路（回生整流ダイオード６Ｘ０Ｊおよび第２抵抗器５Ｘ０Ｊ）と、を備えている。ここで、ＫとＪとはそれぞれＫ＝２〜ｋ、Ｊ＝２〜ｊであり、以後、他の定義が示されていいなければ同様とする。

セル回路１００Ａの上側セルアームは、ｋ個のスイッチ回路（電圧型クランプ型スイッチ回路）ＵＫを備える。セル回路１００Ａの下側セルアームは、ｊ個のスイッチ回路（電圧型クランプ型スイッチ回路）ＸＪを備える。

セル回路１００Ａは、スイッチング素子（上側スイッチング素子）１Ｕ０と、スイッチング素子（下側スイッチング素子）１Ｘ０と、フローティングコンデンサ２０と、正側セル端子（高電位側端）２００Ａと、負側セル端子（低電位側端）２０１Ａと、セル交流端子（交流端）２０２Ａと、を備えている。なお、正側セル端子２００Ａと、負側セル端子２０１Ａと、セル交流端子２０２Ａとは、これらの端子の位置にて回路が電気的に接続可能な構成であればよく、端子は省略されても構わない。

ｋ個のスイッチ回路（第３スイッチ回路）ＵＫのそれぞれは、スイッチング素子（第３スイッチング素子）１Ｕ０Ｋと、ダイオード（第３ダイオード）４Ｕ０Ｋと、コンデンサ（第３コンデンサ）３Ｕ０Ｋと、スナバ端子と、正側端子と、負側端子と、を備えている。

ｊ個のスイッチ回路（第４スイッチ回路）ＸＪのそれぞれは、スイッチング素子（第４スイッチング素子）１Ｘ０Ｊと、ダイオード(第４ダイオード)４Ｘ０Ｊと、コンデンサ（第４コンデンサ）３Ｘ０Ｊと、スナバ端子と、正側端子と、負側端子と、を備えている。

スイッチング素子１Ｕ０とスイッチング素子１Ｘ０とは、例えばＭＯＳＦＥＴ（半導体電界効果トランジスタ：metal-oxide semiconductor field-effect transistor）である。本実施形態では、スイッチ回路１０１Ｎ、１０２Ｍのスイッチング素子１ＵＮ、１ＸＭは、例えば、高耐圧であるスイッチング素子（例えばＩＧＢＴ）であり、スイッチング素子１Ｕ０、１Ｕ０Ｋとスイッチング素子１Ｘ０、１Ｘ０Ｊとは、上アームおよび下アームのスイッチ回路１０１Ｎ、１０２Ｍのスイッチング素子１ＵＮ、１ＸＭよりも耐圧が低い素子を採用することが可能である。

例えば、上アームのスイッチ回路１０１Ｎのスイッチング素子１ＵＮに印加される電圧Ｖ１は、正側直流端２０９と負側直流端２１０との間の電圧Ｖｄｃをスイッチ回路１０１Ｎの直列数ｎで除した値である。これに対し、スイッチ回路ＵＫのスイッチング素子１Ｕ０Ｋに印加される電圧Ｖ２は、電圧Ｖ１をスイッチ回路ＵＫの直列数ｋで除した値であり、電圧Ｖ１よりも小さくなる。スイッチ回路１０２Ｍとスイッチ回路ＸＪについても同様である。このため、スイッチング素子１Ｕ０、１Ｕ０Ｋとスイッチング素子１Ｘ０、１Ｘ０Ｊとは、上アームおよび下アームのスイッチ回路１０１Ｎ、１０２Ｍのスイッチング素子１ＵＮ、１ＸＭよりも耐圧が低い素子を採用可能である。

上記インバータセル１００は、上述の第１実施形態の電力変換装置と同様に動作することにより、インバータセル１００におけるエネルギー損失を低く抑えることが可能である。

本実施形態の電力変換装置は、インバータセル１００の構成以外は上述の第１実施形態と同様である。本実施形態の電力変換装置は、図３に示す構成のインバータセル１００を備えることにより、インバータセル１００におけるスイッチング損失およびリカバリ特性を改善するとともに、電力変換装置のエネルギー効率を改善することができる。
すなわち、本実施形態の電力変換装置によれば、エネルギー損失を低く抑え、かつ、大型化を回避することが可能である。

次に、第３実施形態の電力変換装置について図面を参照して詳細に説明する。
図４は、第３実施形態の電力変換装置の一構成例を概略的に示す図である。
本実施形態の電力変換装置は、還流ダイオード６Ｕ０、６Ｘ０を更に備えている点において、上述の第１実施形態および第２実施形態の電力変換装置の構成と異なっている。

還流ダイオード（第１還流ダイオード）６Ｕ０は、低電位側から高電位側へ向かう方向を順方向として、上アームのスイッチ回路１０１Ｎと並列に接続されている。
還流ダイオード（第２還流ダイオード）６Ｘ０は、低電位側から高電位側へ向かう方向を順方向として、下アームのスイッチ回路１０２Ｍに並列に接続されている。

上記のように、上アームと下アームとに還流ダイオード６Ｕ０、６Ｘ０を設けることにより、フローティングコンデンサ２の放電時間やデッドタイム期間中に、還流ダイオード６Ｕ０、６Ｘ０が設けられた経路に電流が流れることにより、複数のダイオードに通流することが回避されるため、エネルギー効率を改善することができる。
なお、還流ダイオード６Ｕ０、６Ｘ０のリカバリを抑制するために、還流ダイオード６Ｕ０、６Ｘ０それぞれに対して直列に比較的小さいインダクタンスを接続してもよい。

上記のように、本実施形態の電力変換装置は、上述の第１実施形態と同様に、エネルギー損失を低く抑え、かつ、大型化を回避することが可能である。

ここで、図５は、図４の回路構成を適用したインバータの試験データを示す図である。試験に用いたインバータは、図４に示す１相分の回路を３つ並列接続した３相インバータで、キャリア周波数を２０ｋＨｚ、２相変調方式を適用している。
一般に、ＭＯＳＦＥＴを使用したインバータでは、変調率にほぼ依存せず、直流電圧と交流電流によって損失が決まる。図５は、直流電圧を一定の変調率で交流電圧に換算し、その交流電圧と実測の交流電流から求めた出力電力を換算出力電力として横軸にとり、換算出力電力に実測損失を加えた換算入力電力と換算出力電力との比を換算効率として縦軸にとったグラフである。この図５の結果が示すように、図４の回路構成を適用したインバータ、即ち、還流ダイオード６Ｕ０、６Ｘ０を設けたインバータの方が高い効率になることを示している。

次に、第４実施形態の電力変換装置について図面を参照して詳細に説明する。
図６は、第４実施形態の電力変換装置の一構成例を概略的に示す図である。
本実施形態の電力変換装置は、コンバータＣＯＮを備える点において上述の第１乃至第３実施形態の電力変換装置と異なっている。

コンバータＣＯＮの一方の直流端はフローティングコンデンサ２と並列に接続されている。コンバータＣＯＮの他方の直流端は正側直流端２０９と負側直流端２１０とに接続されている。

コンバータＣＯＮは、フローティングコンデンサ２に蓄えられたエネルギーを、直流電源に回生することが可能である。また、コンバータＣＯＮは、直流電源から供給された直流電力を所定の直流電力に変換して、フローティングコンデンサ２へ供給してフローティングコンデンサ２を充電することが可能である。

本実施形態の電力変換装置では、上記のように、コンバータＣＯＮによりフローティングコンデンサ２を放電させることができるため、フローティングコンデンサ２の放電時にダイオードが通流する時間を短くすることができ、エネルギー効率を改善することができる。なお、上述の第１実施形態にて説明したように、フローティングコンデンサ２の放電時間は直列接続された素子数（ｎ又はｍ）の２乗で増加するため、スイッチ回路１０１Ｎ、１０２Ｍの直列数が多いほどエネルギー効率改善効果が大きくなる。

すなわち、本実施形態の電力変換装置によれば、上述の第１実施形態と同様に、エネルギー損失を低く抑え、かつ、大型化を回避することが可能である。

次に、第５実施形態の電力変換装置について図面を参照して詳細に説明する。
本実施形態の電力変換装置は、ゲート信号供給回路を備える点において上述の第１乃至第４実施形態の電力変換装置と異なっている。
図７は、第５実施形態の電力変換装置の、上アームのスイッチング素子へのゲート信号を供給する回路の一構成例を概略的に示す図である。

本実施形態の電力変換装置のゲート信号供給回路３００は、バッファＢ１１−Ｂ１ｎと、絶縁回路Ｂ２２−Ｂ２ｎと、ゲート抵抗器ＧＲ１−Ｇ１ｎと、を備えている。
ゲート抵抗器ＧＲ１−ＧＲｎは、スイッチング素子１Ｕ１−１Ｕｎのゲートに直列に接続されている。

バッファＢ１１−Ｂ１ｎは、ゲート抵抗器ＧＲ１−ＧＲｎの前段に接続され、ゲート抵抗器ＧＲ１−ＧＲｎを介してスイッチング素子１Ｕ１−１Ｕｎのゲートへゲート信号を印加する。
絶縁回路Ｂ２２−Ｂ２ｎは、例えば、フォトカプラ、ダイオード、差動アンプ、アイソレーションアンプなどである。低電位側のスイッチング素子１Ｕ１−１Ｕ（ｎ−１）のゲートに接続されたバッファＢ１１−Ｂ１（ｎ−１）から出力されたゲート信号が入力される。

絶縁回路Ｂ２２−Ｂ２ｎは、バッファＢ１１−Ｂ１（ｎ−１）から出力されたゲート信号を用いて、スイッチング素子１Ｕ２−１Ｕｎの基準電位によるゲート信号を生成して出力する。本実施形態では、スイッチング素子１Ｕ２−１Ｕｎに対応するゲートドライブ回路（図示せず）のグランド電位は、スイッチング素子１Ｕ２−１Ｕｎのソース端子（低電位側端）の電位である。絶縁回路Ｂ２２−Ｂ２ｎから出力されたゲート信号は、バッファＢ１２−Ｂ１ｎへ入力される。

本実施形態の電力変換装置では、バッファＢ１１にゲート信号を入力すると、バッファＢ１１−Ｂ１ｎおよび絶縁回路Ｂ２２−Ｂ２ｎを介してスイッチング素子１Ｕ１−１Ｕｎのゲートに、所定のタイミングでゲート信号を印加することができる。したがって、本実施形態の電力変換装置では、スイッチング素子１Ｕ１−１Ｕｎそれぞれにゲート信号を生成する必要がなく、省配線化および低コスト化を実現することができる。

なお、絶縁回路Ｂ２２−Ｂ２ｎは、絶縁信号バッファを用いてもよく、高耐圧の信号バッファを用いてもよい。絶縁回路Ｂ２２−Ｂ２ｎとして高耐圧の信号バッファを用いるときには、絶縁回路Ｂ２２−Ｂ２ｎは、図７に示すように低電位側のスイッチング素子のゲート信号が入力され、高電位側のスイッチング素子のゲート信号を生成する。絶縁回路Ｂ２２−Ｂ２ｎとして絶縁信号バッファを用いるときは、絶縁回路Ｂ２２−Ｂ２ｎは、低電位側のスイッチング素子のゲート信号が入力され、高電位側のスイッチング素子のゲート信号を生成してもよく、高電位側のスイッチング素子のゲート信号が入力され、低電位側のスイッチング素子のゲート信号を生成してもよい。

絶縁回路Ｂ２２−Ｂ２ｎおよびバッファＢ１１−Ｂ１ｎにおける信号の遅延時間は、絶縁回路Ｂ２２−Ｂ２ｎおよびバッファＢ１１−Ｂ１ｎの性能や、ゲート信号を生成する際のトリガーとなる信号のタイミングにより調整することが可能である。

図７に示す例では、絶縁回路Ｂ２２−Ｂ２ｎの入力信号は、バッファＢ１１−Ｂ１ｎの出力信号であるが、ゲート抵抗器ＧＲ１−ＧＲ（ｎ−１）の後段から入力されてもよい。

また、図７では、電力変換装置の上アームのスイッチング素子１Ｕ１−１Ｕｎへゲート信号を供給するゲート信号供給回路３００の構成例を示したが、下アームのスイッチング素子１Ｘ１−１ＸＭにゲート信号を供給するゲート信号供給回路も同様の構成とすることができる。すなわち、本実施形態の電力変換装置のゲート駆動回路は、上アームと下アームとのそれぞれに１つのゲート信号を生成することにより、上アームの複数のスイッチング素子１Ｕ１−１Ｕｎと下アームの複数のスイッチング素子１Ｘ１−１Ｘｍとを動作させることが可能である。

上記のように、本実施形態の電力変換装置によれば、上述の第１実施形態と同様に、エネルギー損失を低く抑え、かつ、大型化を回避することが可能である。

次に、第６実施形態の電力変換装置について図面を参照して詳細に説明する。
スイッチング素子１Ｕ１−１Ｕｎにゲート信号を供給前の状態では、直流電圧を分圧するコンデンサ３Ｕ１−３Ｕｎおよびフローティングコンデンサ２の直列数は定常状態よりも多くなる。このため、スイッチング素子１Ｕ１−１Ｕｎにゲート信号を供給前の状態では、コンデンサ３Ｕ１−３Ｕｎの電圧は定常状態よりも低い状態である。

コンデンサ３Ｕ１−３Ｕｎの電圧が定常状態よりも低い状態にて、スイッチング素子１Ｕ１−１Ｕｎを順次ターンオンすると、直流電圧を分圧するコンデンサ３Ｕ１−３Ｕｎの直列数が減少し、直流電源からコンデンサ３Ｕ１−３Ｕｎおよびフローティングコンデンサ２に対して、電流が突入する。突入電流は、コンデンサ３Ｕ１−３Ｕｎと回路の寄生インダクタンスとが共振することにより、例えば正弦波の半分の波形となる。上記突入電流が流れることにより、コンデンサ３Ｕ１−３Ｕｎの電圧が急上昇すると、回路の不具合の原因となる。
そこで、本実施形態の電力変換装置では、ゲート信号供給回路３００がディレイ回路ＤＲＹ２−ＤＲＹｎを更に備えた構成としている。

図８は、第６実施形態の電力変換装置の、上アームのスイッチング素子へのゲート信号を供給する回路の一構成例を概略的に示す図である。
ディレイ回路ＤＲＹ２−ＤＲＹｎは、絶縁回路Ｂ２２−Ｂ２ｎの出力端と、バッファＢ１２−Ｂ１ｎの入力端との間に配置されている。ディレイ回路ＤＲＹ２−ＤＲＹｎは、ディレイ用抵抗器Ｒｄ２−Ｒｄｎと、ディレイ用ダイオードＤｄ２−Ｄｄｎと、ディレイ用コンデンサＣｄ２−Ｃｄｎと、放電用抵抗器Ｒｄｉｓ２−Ｒｄｉｓｎと、電源クランプ用ダイオードＤｃ２−Ｄｃｎと、を備えている。

ディレイ用抵抗器Ｒｄ２−Ｒｄｎは、絶縁回路Ｂ２２−Ｂ２ｎの出力端と、バッファＢ１２−Ｂ１ｎの入力端とに直列に接続されている。
ディレイ用ダイオードＤｄ２−Ｄｄｎは、アノードがディレイ用抵抗器Ｒｄ２−Ｒｄｎと絶縁回路Ｂ２２−Ｂ２ｎの出力端との間に電気的に接続され、カソードがディレイ用コンデンサＣｄ２−Ｃｄｎの高電位側端と電気的に接続されている。ディレイ用コンデンサＣｄ２−Ｃｄｎの低電位側端は各ゲート回路電位のグランドに接地されている。

放電用抵抗器Ｒｄｉｓ２−Ｒｄｉｓｎは、ディレイ用コンデンサＣｄ２−Ｃｄｎに並列に接続されている。
電源クランプ用ダイオードＤｃ２−Ｄｃｎは、アノードがディレイ用コンデンサＣｄ２−Ｃｄｎの高電位側端と電気的に接続され、カソードがゲート電源入力端子と電気的に接続されている。電源クランプ用ダイオードＤｃ２−Ｄｃｎは、ゲート信号供給回路３００の電源が消失した後、再度高速で復帰する場合に、コンデンサ３Ｕ１−３Ｕｎ電圧の状態によらずコンデンサ３Ｕ１−３Ｕｎ電圧の急上昇を抑制するための構成であって、ゲート電源の消失と合わせてディレイ用コンデンサＣｄ２−Ｃｄｎの電荷を放電するために付加される。

なお、図示したディレイ回路ＤＲＹ２−ＤＲＹｎの構成は一例であって、同じ機能の回路であれば他の構成であってもよく、例えば、電源クランプ用ダイオードＤｃ２−Ｄｃｎが省略されても構わない。

上記ディレイ回路ＤＲＹ回路により、電力変換装置が停止されている状態からスイッチング素子１Ｕ２−１Ｕｎのゲートに最初にゲート信号が入力されるとき（ゲートスタート時）に、ゲート信号の立ち上がり時定数を増加させ、コンデンサ３Ｕ１−３Ｕｎの電圧が急上昇することを抑制できる。
ここで、コンデンサ３Ｕ１−３Ｕｎの電圧の上昇は、ゲートスタート時に発生し、定常状態においては基本的には発生しない。ゲートスタート時のコンデンサ３Ｕ１−３Ｕｎの電圧上昇分は、ゲート信号供給回路３００における信号遅延時間と、ゲートスタート時のコンデンサ３Ｕ１−３Ｕｎおよびフローティングコンデンサ２と、寄生インダクタンスとの共振周期（または共振周波数）に依存している。

例えば、共振周期が一定であるとしたときに、ゲート信号供給回路３００における信号遅延時間が長くなると、コンデンサ３Ｕ１−３Ｕｎの電圧の上昇分は抑制される。コンデンサ３Ｕ１−３Ｕｎの電圧の上昇分が最小となる条件は、信号遅延時間≧共振周期の半周期を満たすときである、したがって、共振周期の半周期より信号遅延時間を増加させたとしても、コンデンサ３Ｕ１−３Ｕｎの電圧の上昇を抑制する更なる効果が得られるものではない。

なお、常時スイッチングしない変調方式を採用する際には、増加させる信号遅延時間、および、キャリア周期よりも十分長い時定数となるように放電用抵抗器Ｒｄｉｓ２−Ｒｄｉｓｎの抵抗値を調整することにより、同様の効果を得ることができる。

例えば、３相インバータで用いられる２相変調方式は、電圧利用率を向上させるＰＷＭ変調技術であるが、一定の出力位相において上アームと下アームとがそれぞれベタオン／ベタオフとなるレグが存在する。本実施形態の電力変換装置が上記２相変調方式のインバータに適用された場合、コンデンサ３Ｕ１−３Ｕｎは、バランス抵抗により放電され、ゲートスタート時と同様の電圧状態となり得る。この状態において、ゲート信号の立ち上がり時のみディレイ時間を増加させるディレイ回路ＤＲＹ２−ＤＲＹｎの放電用抵抗器Ｒｄｉｓ２−Ｒｄｉｓｎの抵抗値を調整することにより、キャリア周期よりも十分長い時間ベタオン／ベタオフとなっても、突入電流によるコンデンサ３Ｕ１−３Ｕｎ電圧の急上昇を抑制することができる。

なお、上記ディレイ回路ＤＲＹ２−ＤＲＹｎと同様のディレイ回路ＤＲＹ２−ＤＲＹｍを下アームのゲート信号供給回路に設けることにより、突入電流によるコンデンサ３Ｘ１−３Ｘｍ電圧の急上昇を抑制することができる。

すなわち、本実施形態の電力変換装置によれば、１つの電源により複数のスイッチング素子を駆動する電源を供給することが可能となり、省配線化および低コスト化を実現することが可能である。また、本実施形態によれば、電力変換装置に不具合が生じることを回避し、信頼性を担保することが可能である。

したがって、本実施形態の電力変換装置によれば、上述の第１実施形態と同様に、エネルギー損失を低く抑え、かつ、大型化を回避することが可能である。

次に、第７実施形態の電力変換装置について図面を参照して詳細に説明する。
本実施形態の電力変換装置は、複数のスイッチング素子１ＵＮ、１ＸＭを駆動するためのブートストラップ電源を備えている点において上述の第１乃至第６実施形態の電力変換装置と異なっている。

図９は、第７実施形態の電力変換装置の、上アームのスイッチング素子へのゲート信号を供給する回路の一構成例を概略的に示す図である。
本実施形態の電力変換装置は、第５実施形態の電力変換装置と同様のゲート信号供給回路３００と、ゲート信号供給回路３００に電源を供給するブートストラップ電源と、を備えている。

ブートストラップ電源は、電源ＰＳと、ブートストラップコンデンサＣ１−Ｃｎと、ブートストラップダイオードＤ１−Ｄｎと、を備えている。
ブートストラップコンデンサＣ１―Ｃｎは、バッファＢ１１−Ｂ１ｎの電源入力端に接続されている。

電源ＰＳの負側端子は、ブートストラップコンデンサＣ１の低電位側端、バッファＢ１１の低電位側の電源入力端、および、上アームの低電位側端（正側セル端子）２００と電気的に接続されている。電源ＰＳの正側端子は、ブートストラップダイオードＤ１−Ｄｎのアノードと電気的に接続されている。

ブートストラップダイオードＤ１−Ｄｎは、カソードにおいて、ブートストラップコンデンサＣ１−Ｃｎの高電位側端およびバッファＢ１１−Ｂ１ｎの高電位側の電源入力端と電気的に接続されている。ブートストラップダイオードＤ１−Ｄｎにより、上アームの複数のスイッチング素子１Ｕ１−１Ｕｎのゲート電圧が略等しくなり、スイッチング素子１Ｕ１−１Ｕｎのスイッチング特性のばらつきを抑制することができる。

上記ブートストラップ電源によれば、例えばスイッチング素子１Ｕ１がオンされることにより、ブートストラップコンデンサＣ２の低電位側端およびバッファＢ１２の低電位側の電源入力端は、スイッチング素子１Ｕ１を介して電源ＰＳの負側端子と電気的に接続され、電源ＰＳからバッファＢ１２へ電源が供給される。これにより、スイッチング素子１Ｕ２へゲート信号を供給可能となる。

上記のようにスイッチング素子１Ｕ１−１Ｕ（ｎ−１）が低電位側から高電位側へと順次オンされることにより、電源ＰＳからバッファＢ１２−Ｂ１ｎへ順次電源が供給され、上アームのスイッチング素子１Ｕ１−１Ｕｎを所定のタイミングで順次駆動させることができる。
なお、下アームのスイッチング素子１Ｘ１−１Ｘｍについても、同様に、ブートストラップ電源を用いることにより低電位側から高電位側へと順次駆動させることが可能となる。

すなわち、本実施形態の電力変換装置によれば、上アームと下アームとのそれぞれに１つの電源を設けることにより、複数のスイッチング素子を駆動する電源を供給することが可能となり、省配線化および低コスト化を実現することが可能である。
したがって、本実施形態の電力変換装置によれば、上述の第１実施形態と同様に、エネルギー損失を低く抑え、かつ、大型化を回避することが可能である。
なお、例えば電圧調整用の電源回路を更に備えることにより、ブートストラップ電源から供給される電源を利用して更にブートストラップ電源を構成することも可能である。

次に、第８実施形態の電力変換装置について図面を参照して詳細に説明する。
本実施形態の電力変換装置は、スイッチング素子１ＵＮ、１ＸＭのゲートへゲート信号を供給するバッファＢ１Ｎ、Ｂ１Ｍの電源を生成するゲート電源自給用コンバータＧＣＯＮを備えている点において、上述の第１乃至第５実施形態の電力変換装置と異なっている。

図１０は、第８実施形態の電力変換装置の上アームのゲート電源自給用コンバータの構成例を説明するための図である。
スイッチ回路１０１Ｎのスイッチング素子１ＵＮのゲートの前段にゲート抵抗器ＧＲＮが接続され、バッファＢ１Ｎの出力端がゲート抵抗器ＧＲＮを介してスイッチング素子１ＵＮのゲートと電気的に接続されている。

上アームのゲート電源自給用コンバータ（第１コンバータ）ＧＣＯＮは、コンデンサ３ＵＮに蓄えられたエネルギーを所定の直流電力に変換して、バッファＢ１Ｎへ電源を供給することができる。すなわち、ゲート電源自給用コンバータＧＣＯＮの一方の直流端は、コンデンサ３ＵＮの高電位側端と低電位側端とに電気的に接続されている。ゲート電源自給用コンバータＧＣＯＮの他方の直流端は、バッファＢ１Ｎの電源入力端と電気的に接続されている。

なお、上アームのスイッチング素子１ＵＮのゲートの基準電位は、コンデンサ３ＵＮの低電位側端の電位と異なるため、上アームのゲート電源自給用コンバータＧＣＯＮの一方の直流端と他方の直流端とは絶縁されている。

図１１は、第８実施形態の電力変換装置の下アームのゲート電源自給用コンバータの構成例を説明するための図である。
スイッチ回路１０２Ｍのスイッチング素子１ＸＭのゲートの前段にゲート抵抗器ＧＲＭが接続され、バッファＢ１Ｍの出力端がゲート抵抗器ＧＲＭを介してスイッチング素子１ＸＭのゲートと電気的に接続されている。

下アームのゲート電源自給用コンバータ（第２コンバータ）ＧＣＯＮは、コンデンサ３ＸＭに蓄えられたエネルギーを所定の直流電力に変換して、バッファＢ１Ｍへ電源を供給することができる。すなわち、ゲート電源自給用コンバータＧＣＯＮの一方の直流端は、コンデンサ３ＸＭの高電位側端と低電位側端とに電気的に接続されている。ゲート電源自給用コンバータＧＣＯＮの他方の直流端は、バッファＢ１Ｎの電源入力端と電気的に接続されている。

なお、下アームのスイッチング素子１ＸＭのゲートの基準電位は、コンデンサ３ＸＭの低電位側端の電位と同じであるため、下アームのゲート電源自給用コンバータＧＣＯＮの一方の直流端と他方の直流端とが絶縁される必要はく、図９に示すように一方の直流端と他方の直流端との基準電位は同じであってもよく、図８に示すように絶縁された構成であっても構わない。

上記のように、スイッチ回路１０１Ｎ、１０２Ｍのコンデンサ３ＵＮ、３ＸＭに蓄えられたエネルギーを利用して、ゲート信号を供給する回路の電源を生成することにより、別途電源を備える必要がなくなり、電力変換装置の構成要素を減らすことができる。すなわち、本実施形態の電力変換装置によれば、省配線化および低コスト化を実現することができる。

また本実施形態の電力変換装置によれば、上述の第１実施形態と同様に、エネルギー損失を低く抑え、かつ、大型化を回避することが可能である。
なお、１つのスイッチング素子１ＵＮ、１ＸＭに対応する１つゲート電源自給用コンバータＧＣＯＮが設けられてもよく、１つのスイッチング素子１ＵＮ、１ＸＭに対応する複数のゲート電源自給用コンバータＧＣＯＮが設けられてもよく、隣り合う複数のスイッチング素子１ＵＮ、１ＸＭに対応する１つのゲート電源自給用コンバータＧＣＯＮが設けられてもよい。換言すると、複数のコンデンサ３ＵＮ、３ＸＭに蓄えられたエネルギーを用いて１つのスイッチング素子１ＵＮ、１ＸＭを駆動する電源を生成することも可能であるし、１つのコンデンサ３ＵＮ、３ＸＭに蓄えられたエネルギーを用いて複数のスイッチング素子１ＵＮ、１ＸＭを駆動する電源を生成することも可能である。いずれの場合であっても、電力変換装置の省配線化および低コスト化を実現することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、上述の複数の実施形態の電力変換装置において、第１回生整流回路と第２回生整流回路との一方が省略されてもよい。
また、上アームにおいて、第１スイッチ回路の少なくとも１つが、第１スイッチング素子の低電位側端にカソードが接続された第１ダイオードと、第１ダイオードのアノードと第１スイッチング素子の高電位側端との間に接続された第１コンデンサと、を有するときに、インバータセルの低電位側端と第１コンデンサの低電位側端とを接続する第１回生整流回路を有していればよい。全ての第１スイッチ回路について第１回生整流回路が接続される必要はない。
また、下アームにおいて、第２スイッチ回路の少なくとも１つが、第２スイッチング素子の高電位側端にアノードが接続された第２ダイオードと、第２ダイオードのカソードと第２スイッチング素子の低電位側端との間に接続された第２コンデンサと、を有するときに、インバータセルの高電位側端と第２コンデンサの高電位側端とを接続する第２回生整流回路を有していればよい。全ての第２スイッチ回路について第２回生整流回路が接続される必要はない。
なお、第２実施形態の電力変換装置においては、インバータセルの上側セルアームと下側セルアームとが上記上アームと下アームと同様の構成であっても構わない。

１Ｕ、１Ｘ、１ＵＨ、１ＸＨ、１ＵＮ、１ＸＭ、１Ｕ０、１Ｘ０、１Ｕ０Ｋ、１Ｘ０Ｊ…スイッチング素子、２…フローティングコンデンサ、３ＵＮ、３ＸＭ、３Ｕ０Ｋ、３Ｘ０Ｊ…コンデンサ、４ＵＮ、４ＸＭ、４Ｕ０Ｋ、４Ｘ０Ｊ…ダイオード、５Ｕ、５ＵＮ、５ＸＭ…抵抗器、６ＵＮ、６ＸＭ、６ＵＫ、６ＸＪ…回生整流ダイオード、６Ｕ０、６Ｘ０…還流ダイオード、１００…インバータセル、１００Ａ…セル回路、１０１Ｎ、１０２Ｍ、ＵＫ、ＸＪ…スイッチ回路、２０９…正側直流端、２１０…負側直流端、２１１…交流端子（交流端）、３００…ゲート信号供給回路、Ｂ１１−Ｂ１ｎ…バッファ、Ｂ２２−Ｂ２ｎ…絶縁回路、ＤＲＹ２−ＤＲＹｎ…ディレイ回路。

Claims (9)

1. 交流端と高電位側端との間に接続された上側スイッチング素子と、交流端と低電位側端との間に接続された下側スイッチング素子と、高電位側端と低電位側端との間において前記上側スイッチング素子および前記下側スイッチング素子に対して並列に接続されたフローティングコンデンサと、を有するインバータセルと、
   前記インバータセルの高電位側端と正側直流端との間に接続され、第１スイッチング素子を有する第１スイッチ回路を一または複数直列に接続して構成された上アームと、
   前記インバータセルの低電位側端と負側直流端との間に接続され、第２スイッチング素子を有する第２スイッチ回路を一または複数直列に接続して構成された下アームと、
   低電位側から高電位側へ向かう方向を順方向として、一または複数の前記第１スイッチ回路と並列に接続された第１還流ダイオードと、
   低電位側から高電位側へ向かう方向を順方向として、一または複数の前記第２スイッチ回路と並列に接続された第２還流ダイオードと、を備え、
   前記第１スイッチ回路の少なくとも１つが、前記第１スイッチング素子の低電位側端にカソードが接続された第１ダイオードと、前記第１ダイオードのアノードと前記第１スイッチング素子の高電位側端との間に接続された第１コンデンサと、を有するときは、前記インバータセルの低電位側端と前記第１コンデンサの低電位側端とを接続する第１回生整流回路を有し、
   前記第２スイッチ回路の少なくとも１つが、前記第２スイッチング素子の高電位側端にアノードが接続された第２ダイオードと、前記第２ダイオードのカソードと前記第２スイッチング素子の低電位側端との間に接続された第２コンデンサと、を有するときは、前記インバータセルの高電位側端と前記第２コンデンサの高電位側端とを接続する第２回生整流回路を有する電力変換装置。
2. 交流端と高電位側端との間に接続された上側スイッチング素子と、交流端と低電位側端との間に接続された下側スイッチング素子と、高電位側端と低電位側端との間において前記上側スイッチング素子および前記下側スイッチング素子に対して並列に接続されたフローティングコンデンサと、を有するインバータセルと、
   前記インバータセルの高電位側端と正側直流端との間に接続され、第１スイッチング素子を有する第１スイッチ回路を一または複数直列に接続して構成された上アームと、
   前記インバータセルの低電位側端と負側直流端との間に接続され、第２スイッチング素子を有する第２スイッチ回路を一または複数直列に接続して構成された下アームと、を備え、
   前記上側スイッチング素子と前記下側スイッチング素子とは、前記第１スイッチング素子および前記第２スイッチング素子よりもリカバリ特性の良い素子であり、
   前記第１スイッチ回路の少なくとも１つが、前記第１スイッチング素子の低電位側端にカソードが接続された第１ダイオードと、前記第１ダイオードのアノードと前記第１スイッチング素子の高電位側端との間に接続された第１コンデンサと、を有するときは、前記インバータセルの低電位側端と前記第１コンデンサの低電位側端とを接続する第１回生整流回路を有し、
   前記第２スイッチ回路の少なくとも１つが、前記第２スイッチング素子の高電位側端にアノードが接続された第２ダイオードと、前記第２ダイオードのカソードと前記第２スイッチング素子の低電位側端との間に接続された第２コンデンサと、を有するときは、前記インバータセルの高電位側端と前記第２コンデンサの高電位側端とを接続する第２回生整流回路を有する電力変換装置。
3. 交流端と高電位側端との間に接続された上側スイッチング素子と、交流端と低電位側端との間に接続された下側スイッチング素子と、高電位側端と低電位側端との間において前記上側スイッチング素子および前記下側スイッチング素子に対して並列に接続されたフローティングコンデンサと、を有するセル回路と、前記セル回路の高電位側端に接続され、第３スイッチング素子を有する第３スイッチ回路を一または複数直列に接続して構成された上側セルアームと、前記セル回路の低電位側端に接続され、第４スイッチング素子を有する第４スイッチ回路を一または複数直列に接続して構成された下側セルアームと、を備えたインバータセルと、
   前記上側セルアームの高電位側端と正側直流端との間に接続され、第１スイッチング素子を有する第１スイッチ回路を一または複数直列に接続して構成された上アームと、
   前記下側セルアームの低電位側端と負側直流端との間に接続され、第２スイッチング素子を有する第２スイッチ回路を一または複数直列に接続して構成された下アームと、を備え、
   前記第１スイッチ回路の少なくとも１つが、前記第１スイッチング素子の低電位側端にカソードが接続された第１ダイオードと、前記第１ダイオードのアノードと前記第１スイッチング素子の高電位側端との間に接続された第１コンデンサと、を有するときは、前記インバータセルの低電位側端と前記第１コンデンサの低電位側端とを接続する第１回生整流回路を有し、
   前記第２スイッチ回路の少なくとも１つが、前記第２スイッチング素子の高電位側端にアノードが接続された第２ダイオードと、前記第２ダイオードのカソードと前記第２スイッチング素子の低電位側端との間に接続された第２コンデンサと、を有するときは、前記インバータセルの高電位側端と前記第２コンデンサの高電位側端とを接続する第２回生整流回路を有し、
   前記第３スイッチ回路の少なくとも１つが、前記第３スイッチング素子の低電位側端にカソードが接続された第３ダイオードと、前記第３ダイオードのアノードと前記第３スイッチング素子の高電位側端との間に接続された第３コンデンサと、を有するときは、前記セル回路の低電位側端と前記第３コンデンサの低電位側端とを接続する第３回生整流回路を有し、
   前記第４スイッチ回路の少なくとも１つが、前記第４スイッチング素子の高電位側端にアノードが接続された第４ダイオードと、前記第４ダイオードのカソードと前記第４スイッチング素子の低電位側端との間に接続された第４コンデンサと、を有するときは、前記セル回路の高電位側端と前記第４コンデンサの高電位側端とを接続する第４回生整流回路を有する電力変換装置。
4. 交流端と高電位側端との間に接続された上側スイッチング素子と、交流端と低電位側端との間に接続された下側スイッチング素子と、高電位側端と低電位側端との間において前記上側スイッチング素子および前記下側スイッチング素子に対して並列に接続されたフローティングコンデンサと、を有するインバータセルと、
   前記インバータセルの高電位側端と正側直流端との間に接続され、第１スイッチング素子を有する第１スイッチ回路を一または複数直列に接続して構成された上アームと、
   前記インバータセルの低電位側端と負側直流端との間に接続され、第２スイッチング素子を有する第２スイッチ回路を一または複数直列に接続して構成された下アームと、
   前記フローティングコンデンサに蓄えられたエネルギーを正側直流端と負側直流端とに放電可能なコンバータと、を備え、
   前記第１スイッチ回路の少なくとも１つが、前記第１スイッチング素子の低電位側端にカソードが接続された第１ダイオードと、前記第１ダイオードのアノードと前記第１スイッチング素子の高電位側端との間に接続された第１コンデンサと、を有するときは、前記インバータセルの低電位側端と前記第１コンデンサの低電位側端とを接続する第１回生整流回路を有し、
   前記第２スイッチ回路の少なくとも１つが、前記第２スイッチング素子の高電位側端にアノードが接続された第２ダイオードと、前記第２ダイオードのカソードと前記第２スイッチング素子の低電位側端との間に接続された第２コンデンサと、を有するときは、前記インバータセルの高電位側端と前記第２コンデンサの高電位側端とを接続する第２回生整流回路を有する電力変換装置。
5. 前記第１スイッチング素子および前記第２スイッチング素子のそれぞれのゲートに対してゲート抵抗器を介してゲート信号を出力する複数のバッファと、
   低電位側の前記第１スイッチング素子および前記第２スイッチング素子のゲートにゲート信号を出力する前記バッファの出力信号が入力され、入力されたゲート信号を異なる基準電位のゲート信号として、高電位側の前記第１スイッチング素子および前記第２スイッチング素子のゲートにゲート信号を出力する前記バッファへ供給する一または複数の絶縁回路と、を備えた請求項１乃至請求項４のいずれか１項記載の電力変換装置。
6. 前記絶縁回路から出力された信号の立ち上がり時の時定数を大きくして前記バッファへ出力するディレイ回路を備えた請求項５記載の電力変換装置。
7. 高電位側端が前記バッファの高電位側の電源入力端と電気的に接続され、低電位側端が前記バッファの低電位側の電源入力端および前記バッファからゲート信号が供給される前記第１スイッチング素子又は前記第２スイッチング素子の低電位側端と電気的に接続されたコンデンサと、
   負側端子が最も低電位側のコンデンサの低電位側端および前記上アーム又は前記下アームの低電位側端と電気的に接続され、正側端子が複数の前記コンデンサの高電位側端と電気的に接続された電源と、を更に備えた請求項５又は請求項６記載の電力変換装置。
8. 前記第１スイッチング素子および前記第２スイッチング素子のそれぞれのゲートに対してゲート抵抗器を介してゲート信号を出力する複数のバッファと、
   前記第１コンデンサに蓄えられたエネルギーを所定の電力に変換して、前記第１コンデンサと並列に接続された前記第１スイッチング素子のゲートへゲート信号を供給する前記バッファへ電源を供給する一または複数の第１コンバータと、
   前記第２コンデンサに蓄えられたエネルギーを所定の電力に変換して、前記第２コンデンサと並列に接続された前記第２スイッチング素子のゲートへゲート信号を供給する前記バッファへ電源を供給する一または複数の第２コンバータと、を備えた請求項１乃至請求項４のいずれか１項記載の電力変換装置。
9. 前記フローティングコンデンサは、前記上側スイッチング素子がオンし前記第１スイッチング素子がオフしている時間、および、前記下側スイッチング素子がオンし前記第２スイッチング素子がオフしている時間に放電され、
   複数の前記第１スイッチング素子は第１遅延時間をおいて順次オン若しくはオフされ、
   複数の前記第２スイッチング素子は第２遅延時間をおいて順次オン若しくはオフされ、
   複数の前記第１スイッチング素子の数をＮとしたとき、前記上側スイッチング素子がオンし前記第１スイッチング素子がオフしているときの前記フローティングコンデンサの放電時間は、前記第１遅延時間に（Ｎ−１）と（Ｎ−２）とを乗じた時間であって、
   複数の前記第２スイッチング素子の数をＭとしたとき、前記下側スイッチング素子がオンし前記第２スイッチング素子がオフしているときの前記フローティングコンデンサの放電時間は、前記第２遅延時間に（Ｍ−１）と（Ｍ−２）とを乗じた時間である、請求項１乃至請求項８のいずれか１項記載の電力変換装置。

Images