JPH089656A - ブリッジ回路及びインバータ装置 - Google Patents
ブリッジ回路及びインバータ装置Info
- Publication number
- JPH089656A JPH089656A JP6135253A JP13525394A JPH089656A JP H089656 A JPH089656 A JP H089656A JP 6135253 A JP6135253 A JP 6135253A JP 13525394 A JP13525394 A JP 13525394A JP H089656 A JPH089656 A JP H089656A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- series
- diode
- voltage source
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 ＰＷＭ制御の変調周波数を高くしても電力損
失の少ないブリッジ回路を得る。 【構成】 コンデンサＣｓ11〜14と第３のダイオ―ドＤ
ｓ11〜14の直列回路で成るスナバ回路をスイッチ素子Ｓ
11〜14にそれぞれ並列接続し、第３のダイオ―ドＤｓ11
とＤｓ12及びＤｓ13とＤｓ14を直列接続し、コンデンサ
Ｃｓ11，Ｃｓ14と第３ダイオ―ドＤｓ11，Ｄｓ14の接続
点と直流電圧源の中間電位との間にそれぞれ接続される
第１の抵抗Ｒｓ11，Ｒｓ14と、コンデンサＣｓ12，Ｃｓ
13と第３のダイオ―ドＤｓ12、Ｄｓ13の接続点と直流電
圧源の正負との間にそれぞれ接続される第２の抵抗Ｒｓ
12，Ｒｓ13と第４のダイオ―ドＤｓ15，Ｄｓ16の直列回
路を設けたもの。 【効果】 スイッチ素子がオンする度にコンデンサの電
荷が全て放電されず、電力損失が少なくなる。
失の少ないブリッジ回路を得る。 【構成】 コンデンサＣｓ11〜14と第３のダイオ―ドＤ
ｓ11〜14の直列回路で成るスナバ回路をスイッチ素子Ｓ
11〜14にそれぞれ並列接続し、第３のダイオ―ドＤｓ11
とＤｓ12及びＤｓ13とＤｓ14を直列接続し、コンデンサ
Ｃｓ11，Ｃｓ14と第３ダイオ―ドＤｓ11，Ｄｓ14の接続
点と直流電圧源の中間電位との間にそれぞれ接続される
第１の抵抗Ｒｓ11，Ｒｓ14と、コンデンサＣｓ12，Ｃｓ
13と第３のダイオ―ドＤｓ12、Ｄｓ13の接続点と直流電
圧源の正負との間にそれぞれ接続される第２の抵抗Ｒｓ
12，Ｒｓ13と第４のダイオ―ドＤｓ15，Ｄｓ16の直列回
路を設けたもの。 【効果】 スイッチ素子がオンする度にコンデンサの電
荷が全て放電されず、電力損失が少なくなる。
Description
【０００１】
【産業上の利用分野】本発明は、３レベル出力のブリッ
ジ回路及びインバ―タ装置に関するものである。
ジ回路及びインバ―タ装置に関するものである。
【０００２】
【従来の技術】パルス幅変調（以下ＰＷＭ）により直流
電力を交流電力に変換する際に、高調波成分を抑制する
インバ―タとして多レベル出力のインバ―タ装置が用い
られる。この種の従来のインバ―タ装置の主回路に用い
られる従来のブリッジ回路を図４に示す。
電力を交流電力に変換する際に、高調波成分を抑制する
インバ―タとして多レベル出力のインバ―タ装置が用い
られる。この種の従来のインバ―タ装置の主回路に用い
られる従来のブリッジ回路を図４に示す。
【０００３】図４は１相分の構成を示したものであり、
１相当たり３レベルの出力電圧を発生することができ
る。同図において、Ｅ1 ，Ｅ2 は直流電圧源、Ｓ11〜Ｓ
14はスイッチ素子、Ｄ11〜Ｄ16はダイオ―ド、ＯＵＴは
出力端子である。また、同図において、Ｃｓ11〜Ｃｓ14
はスナバ用コンデンサ、Ｄｓ11〜Ｄｓ14はスナバ用ダイ
オ―ド、Ｒｓ11〜Ｒｓ14はスナバ用抵抗である。
１相当たり３レベルの出力電圧を発生することができ
る。同図において、Ｅ1 ，Ｅ2 は直流電圧源、Ｓ11〜Ｓ
14はスイッチ素子、Ｄ11〜Ｄ16はダイオ―ド、ＯＵＴは
出力端子である。また、同図において、Ｃｓ11〜Ｃｓ14
はスナバ用コンデンサ、Ｄｓ11〜Ｄｓ14はスナバ用ダイ
オ―ド、Ｒｓ11〜Ｒｓ14はスナバ用抵抗である。
【０００４】このブリッジ回路の出力端子ＯＵＴの出力
電圧は、スイッチ素子Ｓ11とＳ12がオンし、スイッチ素
子Ｓ13とＳ14がオフ状態のとき電圧Ｖ1 となり、スイッ
チ素子Ｓ12とＳ13がオンし、スイッチ素子Ｓ11とＳ14が
オフ状態のとき電圧Ｖ2 となり、スイッチ素子Ｓ13とＳ
14がオンと、スイッチ素子Ｓ11とＳ12がオフ状態のとき
電圧Ｖ3 となり、３レベルの出力が得られる。これらの
スイッチ素子をＰＷＭ制御することにより図５に示すよ
うにＰＷＭ制御された交流出力電圧が得られる。また、
このときスナバ用コンデンサＣｓ11〜Ｃｓ14は、各スイ
ッチ素子Ｓ11〜Ｓ14がオフ状態のときスナバ用ダイオ―
ドＤｓ11〜Ｄｓ14を通してＥ1 またはＥ2 に充電され、
図５のＶｃｓ11〜Ｖｃｓ14に示すように、いずれか２つ
のスナバコンデンサによって直流電圧源の電圧に充電さ
れる。そして、各スイッチ素子Ｓ11〜Ｓ14がオン状態に
なったときスナバ用抵抗Ｒｓ11〜Ｒｓ14を通して放電さ
れ、１つのスナバコンデンサの充電電圧が零になると、
その分が別のスナバコンデンサで負担される。
電圧は、スイッチ素子Ｓ11とＳ12がオンし、スイッチ素
子Ｓ13とＳ14がオフ状態のとき電圧Ｖ1 となり、スイッ
チ素子Ｓ12とＳ13がオンし、スイッチ素子Ｓ11とＳ14が
オフ状態のとき電圧Ｖ2 となり、スイッチ素子Ｓ13とＳ
14がオンと、スイッチ素子Ｓ11とＳ12がオフ状態のとき
電圧Ｖ3 となり、３レベルの出力が得られる。これらの
スイッチ素子をＰＷＭ制御することにより図５に示すよ
うにＰＷＭ制御された交流出力電圧が得られる。また、
このときスナバ用コンデンサＣｓ11〜Ｃｓ14は、各スイ
ッチ素子Ｓ11〜Ｓ14がオフ状態のときスナバ用ダイオ―
ドＤｓ11〜Ｄｓ14を通してＥ1 またはＥ2 に充電され、
図５のＶｃｓ11〜Ｖｃｓ14に示すように、いずれか２つ
のスナバコンデンサによって直流電圧源の電圧に充電さ
れる。そして、各スイッチ素子Ｓ11〜Ｓ14がオン状態に
なったときスナバ用抵抗Ｒｓ11〜Ｒｓ14を通して放電さ
れ、１つのスナバコンデンサの充電電圧が零になると、
その分が別のスナバコンデンサで負担される。
【０００５】
【発明が解決しようとする課題】上記従来構成のブリッ
ジ回路では、スイッチ素子がオンする度にスナバコンデ
ンサの充電電荷がスナバ抵抗で熱として消費されＰＷＭ
制御の変調周波数を高くした場合、スナバコンデンサの
充放電の回数が増加するため電力損失が増加するという
問題点がある。
ジ回路では、スイッチ素子がオンする度にスナバコンデ
ンサの充電電荷がスナバ抵抗で熱として消費されＰＷＭ
制御の変調周波数を高くした場合、スナバコンデンサの
充放電の回数が増加するため電力損失が増加するという
問題点がある。
【０００６】本発明は、上記問題点を解決するためにな
されたもので、ＰＷＭ制御の変調周波数を高くしても、
電力損失があまり増加しないブリッジ回路およびインバ
―タ装置を提供することを目的としている。
されたもので、ＰＷＭ制御の変調周波数を高くしても、
電力損失があまり増加しないブリッジ回路およびインバ
―タ装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】請求項１の発明として、
第１のダイオ―ドを逆並列接続したスイッチ素子を２個
直列接続して成る正側ア―ムと負側ア―ムを直流電圧源
の正負間に直列接続し、この正側ア―ムと負側ア―ムの
接続点を交流出力端子とし、前記正側ア―ムと負側ア―
ムの２個直列接続されたスイッチ素子の中間点と前記直
流電圧源の中間電位点との間にそれぞれ接続された電圧
クランプ用の第２のダイオ―ドを備え、コンデンサと第
３のダイオ―ドの直列回路で成るスナバ回路を前記スイ
ッチ素子にそれぞれ並列接続し、２個直列接続されたス
イッチ素子に接続される前記スナバ回路の第３のダイオ
―ドをそれぞれ直列接続し、直流電圧源側のスイッチ素
子に接続された前記スナバ回路のコンデンサと第３のダ
イオ―ドの接続点と前記中間電位との間にそれぞれ接続
される第１の抵抗と、交流出力端子側のスイッチ素子に
接続された前記スナバ回路のコンデンサと第３のダイオ
―ドの接続点と直流電圧源の正負との間にそれぞれ接続
される第２の抵抗と第４のダイオ―ドの直列回路を設け
たブリッジ回路とする。請求項２の発明として、上記の
ブリッジ回路を少なくとも２回路以上備え、単相あるい
は多相の交流電力を出力するインバ―タ装置とする。
第１のダイオ―ドを逆並列接続したスイッチ素子を２個
直列接続して成る正側ア―ムと負側ア―ムを直流電圧源
の正負間に直列接続し、この正側ア―ムと負側ア―ムの
接続点を交流出力端子とし、前記正側ア―ムと負側ア―
ムの２個直列接続されたスイッチ素子の中間点と前記直
流電圧源の中間電位点との間にそれぞれ接続された電圧
クランプ用の第２のダイオ―ドを備え、コンデンサと第
３のダイオ―ドの直列回路で成るスナバ回路を前記スイ
ッチ素子にそれぞれ並列接続し、２個直列接続されたス
イッチ素子に接続される前記スナバ回路の第３のダイオ
―ドをそれぞれ直列接続し、直流電圧源側のスイッチ素
子に接続された前記スナバ回路のコンデンサと第３のダ
イオ―ドの接続点と前記中間電位との間にそれぞれ接続
される第１の抵抗と、交流出力端子側のスイッチ素子に
接続された前記スナバ回路のコンデンサと第３のダイオ
―ドの接続点と直流電圧源の正負との間にそれぞれ接続
される第２の抵抗と第４のダイオ―ドの直列回路を設け
たブリッジ回路とする。請求項２の発明として、上記の
ブリッジ回路を少なくとも２回路以上備え、単相あるい
は多相の交流電力を出力するインバ―タ装置とする。
【０００８】
【作用】請求項１の発明は、直流電圧源側のスイッチ素
子に接続されたスナバ回路のコンデンサが常に所定電圧
に充電され、該スイッチ素子がオフしたときのサ―ジ電
圧を吸収することによって増加する充電電荷は前記第１
の抵抗を介して前記中間電位点に放電され所定電圧に維
持される。交流出力端子側のスイッチ素子に接続された
スナバ回路のコンデンサは、対向するア―ムの２個直列
接続されたスイッチ素子が共にオンしたとき所定の電圧
に充電され、該スイッチ素子がオフしたときのサ―ジ電
圧を吸収することによって増加する充電電荷は前記第２
の抵抗と第４のダイオ―ドを介して直流電圧源に放電さ
れ、自ア―ムの２個直列接続されたスイッチ素子が共に
オンしたとき第２の抵抗と第４のダイオ―ドを介して直
流電圧源に放電され充電電圧は零となる。請求項２の発
明は、各ブリッジ回路の交流出力端子間に所定周波数の
単相あるいは多相の交流電圧を出力する。
子に接続されたスナバ回路のコンデンサが常に所定電圧
に充電され、該スイッチ素子がオフしたときのサ―ジ電
圧を吸収することによって増加する充電電荷は前記第１
の抵抗を介して前記中間電位点に放電され所定電圧に維
持される。交流出力端子側のスイッチ素子に接続された
スナバ回路のコンデンサは、対向するア―ムの２個直列
接続されたスイッチ素子が共にオンしたとき所定の電圧
に充電され、該スイッチ素子がオフしたときのサ―ジ電
圧を吸収することによって増加する充電電荷は前記第２
の抵抗と第４のダイオ―ドを介して直流電圧源に放電さ
れ、自ア―ムの２個直列接続されたスイッチ素子が共に
オンしたとき第２の抵抗と第４のダイオ―ドを介して直
流電圧源に放電され充電電圧は零となる。請求項２の発
明は、各ブリッジ回路の交流出力端子間に所定周波数の
単相あるいは多相の交流電圧を出力する。
【０００９】
【実施例】本発明の請求項１に対応するブリッジ回路の
実施例を図１に示す。図１は、１相分のブリッジ回路の
構成を示したものであり、３レベルの電圧を出力するも
のである。
実施例を図１に示す。図１は、１相分のブリッジ回路の
構成を示したものであり、３レベルの電圧を出力するも
のである。
【００１０】図１において、直流電圧源は直列接続され
た２つの直流電圧源Ｅ1 ，Ｅ2 で成り、第１のダイオ―
ドＤ11〜Ｄ14がそれぞれ逆並列接続されたスイッチ素子
Ｓ11〜Ｓ14を２個直列接続して成る正側ア―ム（Ｓ11，
Ｓ12，Ｄ11，Ｄ12）と負側ア―ム（Ｓ13，Ｓ14，Ｄ13，
Ｄ14）を備え、正側ア―ムと負側ア―ムを直流電圧源の
正負間に直列接続し、正側ア―ムと負側ア―ムの接続点
を交流出力端子ＯＵＴとする。また正側ア―ムと負側ア
―ムの２個直列接続されたスイッチ素子の中間点と直流
電圧源の中間電位Ｖ2 の点との間に電圧クランプ用の第
２のダイオ―ドＤ15，Ｄ16を接続する。
た２つの直流電圧源Ｅ1 ，Ｅ2 で成り、第１のダイオ―
ドＤ11〜Ｄ14がそれぞれ逆並列接続されたスイッチ素子
Ｓ11〜Ｓ14を２個直列接続して成る正側ア―ム（Ｓ11，
Ｓ12，Ｄ11，Ｄ12）と負側ア―ム（Ｓ13，Ｓ14，Ｄ13，
Ｄ14）を備え、正側ア―ムと負側ア―ムを直流電圧源の
正負間に直列接続し、正側ア―ムと負側ア―ムの接続点
を交流出力端子ＯＵＴとする。また正側ア―ムと負側ア
―ムの２個直列接続されたスイッチ素子の中間点と直流
電圧源の中間電位Ｖ2 の点との間に電圧クランプ用の第
２のダイオ―ドＤ15，Ｄ16を接続する。
【００１１】また、コンデンサＣｓ11〜Ｃｓ14と第３の
ダイオ―ドＤｓ11〜Ｄｓ14をそれぞれ直列接続して成る
スナバ回路を各スイッチ素子Ｓ11〜Ｓ14にそれぞれ並列
接続し、２個直列接続されたスイッチ素子Ｓ11，Ｓ12及
びＳ13，Ｓ14に接続されるスナバ回路の第３のダイオ―
ドＤｓ11，Ｄｓ12及びＤｓ13，Ｄｓ14をそれぞれ直列接
続する。また、直流電圧源側のスイッチ素子Ｓ11，Ｓ14
に接続されたスナバ回路のコンデンサと第３のダイオ―
ドの接続点と中間電位Ｖ2 との間にそれぞれ第１の抵抗
Ｒｓ11，Ｒｓ14を接続し、交流出力端子ＯＵＴ側のスイ
ッチ素子Ｓ12，Ｓ13に接続されたスナバ回路のコンデン
サと第３のダイオ―ドの接続点と直流電圧源の正負との
間に第２の抵抗Ｒｓ12，Ｒｓ13と第４のダイオ―ドＤｓ
15，Ｄｓ16の直列回路をそれぞれ接続する。
ダイオ―ドＤｓ11〜Ｄｓ14をそれぞれ直列接続して成る
スナバ回路を各スイッチ素子Ｓ11〜Ｓ14にそれぞれ並列
接続し、２個直列接続されたスイッチ素子Ｓ11，Ｓ12及
びＳ13，Ｓ14に接続されるスナバ回路の第３のダイオ―
ドＤｓ11，Ｄｓ12及びＤｓ13，Ｄｓ14をそれぞれ直列接
続する。また、直流電圧源側のスイッチ素子Ｓ11，Ｓ14
に接続されたスナバ回路のコンデンサと第３のダイオ―
ドの接続点と中間電位Ｖ2 との間にそれぞれ第１の抵抗
Ｒｓ11，Ｒｓ14を接続し、交流出力端子ＯＵＴ側のスイ
ッチ素子Ｓ12，Ｓ13に接続されたスナバ回路のコンデン
サと第３のダイオ―ドの接続点と直流電圧源の正負との
間に第２の抵抗Ｒｓ12，Ｒｓ13と第４のダイオ―ドＤｓ
15，Ｄｓ16の直列回路をそれぞれ接続する。
【００１２】上記構成において、交流出力端子ＯＵＴに
は、図２に示すようにスイッチ素子Ｓ11とＳ12がオン
し、スイッチ素子Ｓ13とＳ14がオフ状態のとき電圧Ｖ1
が出力され、スイッチ素子Ｓ12とＳ13がオンし、スイッ
チ素子Ｓ11とＳ14がオフ状態のとき電圧Ｖ2 が出力さ
れ、スイッチ素子Ｓ13とＳ14がオンし、スイッチ素子Ｓ
11とＳ12がオフ状態のとき電圧Ｖ3 が出力され、３レベ
ルの出力が得られる。これらのスイッチ素子を高い変調
周波数でＰＷＭ制御することにより正弦波の交流出力電
圧が得られる。
は、図２に示すようにスイッチ素子Ｓ11とＳ12がオン
し、スイッチ素子Ｓ13とＳ14がオフ状態のとき電圧Ｖ1
が出力され、スイッチ素子Ｓ12とＳ13がオンし、スイッ
チ素子Ｓ11とＳ14がオフ状態のとき電圧Ｖ2 が出力さ
れ、スイッチ素子Ｓ13とＳ14がオンし、スイッチ素子Ｓ
11とＳ12がオフ状態のとき電圧Ｖ3 が出力され、３レベ
ルの出力が得られる。これらのスイッチ素子を高い変調
周波数でＰＷＭ制御することにより正弦波の交流出力電
圧が得られる。
【００１３】また、スイッチ素子Ｓ11とＳ12がオンし、
Ｓ13とＳ14がオフ状態のとき、コンデンサＣｓ13とＣｓ
14には直流電圧源の電圧Ｅ1 ＋Ｅ2 が直列に印加され、
スイッチ素子Ｓ13とＳ14がオンし、Ｓ11とＳ12がオフ状
態のとき、コンデンサＣｓ11とＣｓ12には直流電圧源の
電圧Ｅ1 ＋Ｅ2 が直列に印加される。また、スイッチ素
子Ｓ12とＳ13がオンし、Ｓ11とＳ14がオフ状態のとき、
コンデンサＣｓ11とＣｓ14には直流電圧源の電圧Ｅ1 ＋
Ｅ2 が直列に印加される。
Ｓ13とＳ14がオフ状態のとき、コンデンサＣｓ13とＣｓ
14には直流電圧源の電圧Ｅ1 ＋Ｅ2 が直列に印加され、
スイッチ素子Ｓ13とＳ14がオンし、Ｓ11とＳ12がオフ状
態のとき、コンデンサＣｓ11とＣｓ12には直流電圧源の
電圧Ｅ1 ＋Ｅ2 が直列に印加される。また、スイッチ素
子Ｓ12とＳ13がオンし、Ｓ11とＳ14がオフ状態のとき、
コンデンサＣｓ11とＣｓ14には直流電圧源の電圧Ｅ1 ＋
Ｅ2 が直列に印加される。
【００１４】交流出力端子ＯＵＴにＶ1 とＶ2 の電圧を
交互に繰り返して出力するとき、コンデンサＣｓ11，Ｃ
ｓ13，Ｃｓ14は直流電圧源の電圧で定まる所定の電圧に
充電され、この状態を図２の正モ―ドの期間に示す。ま
た、交流出力端子ＯＵＴにＶ2 とＶ3 の電圧を交互に繰
り返して出力するとき、コンデンサＣｓ11，Ｃｓ12，Ｃ
ｓ14は直流電圧源の電圧で定まる所定の電圧に充電さ
れ、この状態を図２の負モ―ドの期間に示す。この図２
に示すようにコンデンサＣｓ11とＣｓ14は常に所定の電
圧に充電される。
交互に繰り返して出力するとき、コンデンサＣｓ11，Ｃ
ｓ13，Ｃｓ14は直流電圧源の電圧で定まる所定の電圧に
充電され、この状態を図２の正モ―ドの期間に示す。ま
た、交流出力端子ＯＵＴにＶ2 とＶ3 の電圧を交互に繰
り返して出力するとき、コンデンサＣｓ11，Ｃｓ12，Ｃ
ｓ14は直流電圧源の電圧で定まる所定の電圧に充電さ
れ、この状態を図２の負モ―ドの期間に示す。この図２
に示すようにコンデンサＣｓ11とＣｓ14は常に所定の電
圧に充電される。
【００１５】スイッチ素子Ｓ11とＳ12がオンし、Ｓ13と
Ｓ14がオフしたとき、コンデンサＣｓ11の充電電圧が電
圧Ｅ1 より高ければ抵抗Ｒｓ11を介して直流電圧源Ｅ1
に放電されＥ1 の電圧に維持される。従って、スイッチ
素子Ｓ11がオフしたとき、アノ―ド、カソ―ド間に生じ
るサ―ジ電圧を吸収することによって増加するコンデン
サＣｓ11の充電電荷の一部は直流電圧源に回生される。
Ｓ14がオフしたとき、コンデンサＣｓ11の充電電圧が電
圧Ｅ1 より高ければ抵抗Ｒｓ11を介して直流電圧源Ｅ1
に放電されＥ1 の電圧に維持される。従って、スイッチ
素子Ｓ11がオフしたとき、アノ―ド、カソ―ド間に生じ
るサ―ジ電圧を吸収することによって増加するコンデン
サＣｓ11の充電電荷の一部は直流電圧源に回生される。
【００１６】また、スイッチ素子Ｓ13とＳ14がオンし、
Ｓ11とＳ12がオフしたとき、コンデンサＣｓ14は前述と
同様にしてＥ2 の電圧に維持される。スイッチ素子Ｓ12
とＳ13がオンし、Ｓ11とＳ14がオフしたとき、コンデン
サＣｓ12の充電電圧がＥ1 より高ければ、抵抗Ｒｓ12と
ダイオ―ドＤｓ15の直列回路を介して直流電圧源へ放電
電流が流れ、コンデンサＣｓ12の充電電圧はＥ1 以下に
維持される。コンデンサＣｓ13の充電電圧も同様にして
Ｅ2 以下に維持される。
Ｓ11とＳ12がオフしたとき、コンデンサＣｓ14は前述と
同様にしてＥ2 の電圧に維持される。スイッチ素子Ｓ12
とＳ13がオンし、Ｓ11とＳ14がオフしたとき、コンデン
サＣｓ12の充電電圧がＥ1 より高ければ、抵抗Ｒｓ12と
ダイオ―ドＤｓ15の直列回路を介して直流電圧源へ放電
電流が流れ、コンデンサＣｓ12の充電電圧はＥ1 以下に
維持される。コンデンサＣｓ13の充電電圧も同様にして
Ｅ2 以下に維持される。
【００１７】また、スイッチ素子Ｓ11とＳ12がオンし、
Ｓ13とＳ14がオフしたとき、コンデンサＣｓ12に充電電
荷があれば抵抗Ｒｓ12とダイオ―ドＤｓ15を介して直流
電圧源Ｅ1 に放電され一部の充電電荷が直流電圧源に回
生され、コンデンサＣｓ12のの充電電圧はほぼ零とな
る。
Ｓ13とＳ14がオフしたとき、コンデンサＣｓ12に充電電
荷があれば抵抗Ｒｓ12とダイオ―ドＤｓ15を介して直流
電圧源Ｅ1 に放電され一部の充電電荷が直流電圧源に回
生され、コンデンサＣｓ12のの充電電圧はほぼ零とな
る。
【００１８】またスイッチ素子Ｓ13とＳ14がオンし、Ｓ
11とＳ12がオフしたとき、コンデンサＣｓ13の充電電圧
は前述と同様にしてほぼ零となる。以上に述べた作用に
より、交流出力端子ＯＵＴにＶ1 とＶ2 の電圧を繰り返
して出力するとき、図２の正モ―ド期間に示すように、
コンデンサＣｓ11，Ｃｓ13，Ｃｓ14の電圧Ｖｃｓ11，Ｖ
ｃｓ13，Ｖｃｓ14はほぼＥ1 ，Ｅ2 の電圧に維持され、
コンデンサＣｓ12の電圧Ｖｃｓ12は零となる。また、Ｖ
2 とＶ3 の電圧を繰り返して出力するとき、図２の負モ
―ド期間に示すように、Ｖｃｓ11，Ｖｃｓ12，Ｖｃｓ14
はほぼＥ1 ，Ｅ2 に維持されＶｃｓ13は零となる。
11とＳ12がオフしたとき、コンデンサＣｓ13の充電電圧
は前述と同様にしてほぼ零となる。以上に述べた作用に
より、交流出力端子ＯＵＴにＶ1 とＶ2 の電圧を繰り返
して出力するとき、図２の正モ―ド期間に示すように、
コンデンサＣｓ11，Ｃｓ13，Ｃｓ14の電圧Ｖｃｓ11，Ｖ
ｃｓ13，Ｖｃｓ14はほぼＥ1 ，Ｅ2 の電圧に維持され、
コンデンサＣｓ12の電圧Ｖｃｓ12は零となる。また、Ｖ
2 とＶ3 の電圧を繰り返して出力するとき、図２の負モ
―ド期間に示すように、Ｖｃｓ11，Ｖｃｓ12，Ｖｃｓ14
はほぼＥ1 ，Ｅ2 に維持されＶｃｓ13は零となる。
【００１９】本実施例によれば、各スイッチ素子がオン
する度に、スナバコンデンサの充電電荷が全て電力損失
として消費されることがなくなり、高い変調周波数でＰ
ＷＭ制御を行っても電力損失を少なくすることができ
る。
する度に、スナバコンデンサの充電電荷が全て電力損失
として消費されることがなくなり、高い変調周波数でＰ
ＷＭ制御を行っても電力損失を少なくすることができ
る。
【００２０】本発明の請求項２に対応するインバ―タ装
置の実施例を図３に示す。図３において、３〜４は図１
に示したブリッジ回路であり、直流電圧源１，２の電圧
Ｖ1 ，Ｖ2 ，Ｖ3 が端子Ｖ1 ，Ｖ2 ，Ｖ3 に加えられ、
端子ＯＵＴからそれぞれ３レベルの電圧Ｖ1 ，Ｖ2 ，Ｖ
3 が出力される。６は各ブリッジ回路３〜４をＰＷＭ制
御する信号Ｓｕ，Ｓｖ，Ｓｗを出力するインバ―タ制御
部である。
置の実施例を図３に示す。図３において、３〜４は図１
に示したブリッジ回路であり、直流電圧源１，２の電圧
Ｖ1 ，Ｖ2 ，Ｖ3 が端子Ｖ1 ，Ｖ2 ，Ｖ3 に加えられ、
端子ＯＵＴからそれぞれ３レベルの電圧Ｖ1 ，Ｖ2 ，Ｖ
3 が出力される。６は各ブリッジ回路３〜４をＰＷＭ制
御する信号Ｓｕ，Ｓｖ，Ｓｗを出力するインバ―タ制御
部である。
【００２１】上記構成において、インバ―タ制御部６は
各ブリッジ回路３〜４のスイッチ素子Ｓ11〜Ｓ14をオン
オフさせるためのＰＷＭ信号Ｓｕ，Ｓｖ，Ｓｗを出力す
るとき、各ブリッジ回路３〜４の交流出力端子ＯＵＴか
ら出力される電圧が 120°の位相差を持った正弦波電圧
となるように高い変調周波数でＰＷＭ信号を出力する。
これにより、品質の良い３相交流電圧を出力することが
できる。なお、ブリッジ回路を２個にして単相交流電圧
を出力することも可能であり、種々変形して実施するこ
とができる。
各ブリッジ回路３〜４のスイッチ素子Ｓ11〜Ｓ14をオン
オフさせるためのＰＷＭ信号Ｓｕ，Ｓｖ，Ｓｗを出力す
るとき、各ブリッジ回路３〜４の交流出力端子ＯＵＴか
ら出力される電圧が 120°の位相差を持った正弦波電圧
となるように高い変調周波数でＰＷＭ信号を出力する。
これにより、品質の良い３相交流電圧を出力することが
できる。なお、ブリッジ回路を２個にして単相交流電圧
を出力することも可能であり、種々変形して実施するこ
とができる。
【００２２】
【発明の効果】請求項１の発明によれば、直流電圧をＰ
ＷＭ制御により交流電圧に変換する際に、変調周波数を
増加させてＰＷＭ制御を行っても電力損失が少なく、変
換効率の向上したブリッジ回路を提供することができ
る。
ＷＭ制御により交流電圧に変換する際に、変調周波数を
増加させてＰＷＭ制御を行っても電力損失が少なく、変
換効率の向上したブリッジ回路を提供することができ
る。
【００２３】請求項２の発明によれば、高い変調周波数
で上記ブリッジ回路のＰＷＭ制御を行い高品質の単相あ
るいは多相の交流電圧を出力し、しかも変換効率の向上
したインバ―タ装置を提供することができる。
で上記ブリッジ回路のＰＷＭ制御を行い高品質の単相あ
るいは多相の交流電圧を出力し、しかも変換効率の向上
したインバ―タ装置を提供することができる。
【図１】本発明の請求項１に対応するブリッジ回路の実
施例の構成図
施例の構成図
【図２】上記実施例の作用を説明するためのタイムチャ
―ト
―ト
【図３】本発明の請求項２に対応するインバ―タ装置の
実施例の構成図
実施例の構成図
【図４】従来のブリッジ回路の構成図
【図５】上記従来のブリッジ回路の作用を説明するため
のタイムチャ―ト
のタイムチャ―ト
Ｅ1 ，Ｅ2 …直流電圧源 Ｓ11〜Ｓ14…スイッチ素子 Ｄ11〜Ｄ14…（第１の）ダイオ―ド Ｄ15，Ｄ16…（第２の）ダイオ―ド Ｄｓ11〜Ｄｓ14…（第３の）ダイオ―ド Ｄｓ15，Ｄｓ16…（第４の）ダイオ―ド Ｃｓ11〜Ｃｓ14…コンデンサ Ｒｓ11，Ｒｓ14…（第１の）抵抗 Ｒｓ12，Ｒｓ13…（第２の）抵抗 １，２…直流電圧源 ３〜５…本発明のブリッジ回路 ６…インバ―タ制御部
Claims (2)
- 【請求項１】 第１のダイオ―ドを逆並列接続したスイ
ッチ素子を２個直列接続して成る正側ア―ムと負側ア―
ムを直流電圧源の正負間に直列接続し、この正側ア―ム
と負側ア―ムの接続点を交流出力端子とし、前記正側ア
―ムと負側ア―ムの２個直列接続されたスイッチ素子の
中間点と前記直流電圧源の中間電位点との間にそれぞれ
接続された電圧クランプ用の第２のダイオ―ドを備え、
コンデンサと第３のダイオ―ドの直列回路で成るスナバ
回路を前記スイッチ素子にそれぞれ並列接続し、２個直
列接続されたスイッチ素子に接続される前記スナバ回路
の第３のダイオ―ドをそれぞれ直列接続し、直流電圧源
側のスイッチ素子に接続された前記スナバ回路のコンデ
ンサと第３のダイオ―ドの接続点と前記中間電位との間
にそれぞれ接続される第１の抵抗と、交流出力端子側の
スイッチ素子に接続された前記スナバ回路のコンデンサ
と第３のダイオ―ドの接続点と直流電圧源の正負との間
にそれぞれ接続される第２の抵抗と第４のダイオ―ドの
直列回路を設けたことを特徴とするブリッジ回路。 - 【請求項２】 請求項１に記載のブリッジ回路を少なく
とも２回路以上備え、単相あるいは多相の交流電力を出
力することを特徴とするインバ―タ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13525394A JP3249295B2 (ja) | 1994-06-17 | 1994-06-17 | ブリッジ回路及びインバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13525394A JP3249295B2 (ja) | 1994-06-17 | 1994-06-17 | ブリッジ回路及びインバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH089656A true JPH089656A (ja) | 1996-01-12 |
| JP3249295B2 JP3249295B2 (ja) | 2002-01-21 |
Family
ID=15147397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13525394A Expired - Lifetime JP3249295B2 (ja) | 1994-06-17 | 1994-06-17 | ブリッジ回路及びインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249295B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812055A2 (en) * | 1996-06-03 | 1997-12-10 | Kabushiki Kaisha Toshiba | Multi-Level Inverter |
| EP0969587A2 (en) * | 1998-06-30 | 2000-01-05 | General Electric Company | Voltage clamp snubbers for three level converter |
| US7821877B2 (en) | 2005-02-22 | 2010-10-26 | Citizen Holdings Co., Ltd. | Pointer indication type timepiece |
| WO2013105017A3 (en) * | 2012-01-12 | 2014-02-27 | Koninklijke Philips N.V. | Inverter with less snubber capacitors |
| CN107040157A (zh) * | 2017-06-21 | 2017-08-11 | 佛山科学技术学院 | 一种带耦合电感的多电平变换器拓扑 |
| WO2021052062A1 (zh) * | 2019-09-20 | 2021-03-25 | 南京南瑞继保电气有限公司 | 变换电路、前置电路、子模块、直流变换器及控制方法 |
| JP2021087263A (ja) * | 2019-11-26 | 2021-06-03 | 東芝インフラシステムズ株式会社 | 電力変換装置 |
-
1994
- 1994-06-17 JP JP13525394A patent/JP3249295B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812055A2 (en) * | 1996-06-03 | 1997-12-10 | Kabushiki Kaisha Toshiba | Multi-Level Inverter |
| EP0812055A3 (en) * | 1996-06-03 | 1999-05-06 | Kabushiki Kaisha Toshiba | Multi-Level Inverter |
| CN1060601C (zh) * | 1996-06-03 | 2001-01-10 | 株式会社东芝 | 多级逆变器 |
| EP0969587A2 (en) * | 1998-06-30 | 2000-01-05 | General Electric Company | Voltage clamp snubbers for three level converter |
| EP0969587A3 (en) * | 1998-06-30 | 2001-05-23 | General Electric Company | Voltage clamp snubbers for three level converter |
| US7821877B2 (en) | 2005-02-22 | 2010-10-26 | Citizen Holdings Co., Ltd. | Pointer indication type timepiece |
| WO2013105017A3 (en) * | 2012-01-12 | 2014-02-27 | Koninklijke Philips N.V. | Inverter with less snubber capacitors |
| CN107040157A (zh) * | 2017-06-21 | 2017-08-11 | 佛山科学技术学院 | 一种带耦合电感的多电平变换器拓扑 |
| WO2021052062A1 (zh) * | 2019-09-20 | 2021-03-25 | 南京南瑞继保电气有限公司 | 变换电路、前置电路、子模块、直流变换器及控制方法 |
| JP2021087263A (ja) * | 2019-11-26 | 2021-06-03 | 東芝インフラシステムズ株式会社 | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3249295B2 (ja) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09322547A (ja) | マルチレベルインバータ | |
| JP5515386B2 (ja) | ３レベル電力変換器のスナバ回路 | |
| JPS6160667B2 (ja) | ||
| Zhang et al. | A hybrid modulation method for single-phase quasi-Z source inverter | |
| JP2000116120A (ja) | 電力変換装置 | |
| JP3249295B2 (ja) | ブリッジ回路及びインバータ装置 | |
| JP2004080880A (ja) | スナバ回路 | |
| WO1999027639A1 (fr) | Convertisseur de puissance | |
| JPH10201247A (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JP4406909B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JPH09331684A (ja) | 非絶縁形無停電電源装置 | |
| Khan et al. | An Improved Cascaded Dual-Buck AC-AC Converter | |
| JP2576145B2 (ja) | 三相交流電動機用トランジスタインバータ | |
| JPH04334977A (ja) | 電力変換装置 | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP2573229B2 (ja) | 可変電圧・可変周波数電源装置 | |
| JP2001145357A (ja) | Ａｃ−ｄｃコンバータ | |
| JP3367100B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3063413B2 (ja) | コンバータ回路 | |
| JP3276126B2 (ja) | ブリッジ回路及びインバータ装置 | |
| JP3150521B2 (ja) | ブリッジ回路及びインバータ装置 | |
| JP3246159B2 (ja) | 直流−交流変換装置 | |
| JP3400096B2 (ja) | 正弦波整流回路 | |
| JPH08322268A (ja) | 三相／単相電圧変換装置 | |
| JPS589517Y2 (ja) | インバ−タ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |