CN103199074A - 包含安装在引线框上的半导体芯片的半导体装置 - Google Patents

包含安装在引线框上的半导体芯片的半导体装置 Download PDF

Info

Publication number
CN103199074A
CN103199074A CN2013100632308A CN201310063230A CN103199074A CN 103199074 A CN103199074 A CN 103199074A CN 2013100632308 A CN2013100632308 A CN 2013100632308A CN 201310063230 A CN201310063230 A CN 201310063230A CN 103199074 A CN103199074 A CN 103199074A
Authority
CN
China
Prior art keywords
semiconductor device
film
electrode
chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100632308A
Other languages
English (en)
Inventor
山田雅央
藤井哲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN103199074A publication Critical patent/CN103199074A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

一种半导体装置（11）包括引线框（22）、半导体芯片（12）、基片（35）、多个片形元件（14）、多个导线（16）和树脂件（15）。所述引线框（22）包括芯片安装部分（23）和多个引线部分（24）。半导体芯片（12）安装在芯片安装部分（23）上。基片（35）安装在芯片安装部分（23）上。多个片形元件（14）安装在基片（35）上。每个片形元件（14）在一个方向具有第一端部和第二端部，每个片形元件（14）在第一端部具有第一电极（14a），在第二端部具有第二电极（14b）。每个导线（16）连接片形元件（14）之一的第二电极（14b）和一个引线部分（24）。树脂件（15）覆盖所述引线框（22）、半导体芯片（12）、基片（35）、片形元件（14）和导线（16）。

Description

包含安装在引线框上的半导体芯片的半导体装置
本申请是申请日为2009年10月29日、申请号为200910207690.7、发明名称为“包含安装在引线框上的半导体芯片的半导体装置”的申请的分案申请。
技术领域
本发明涉及一种包含安装在引线框上的半导体芯片的半导体装置。
背景技术
比如集成电路（ID）和大规模集成电路（LSI）的半导体装置包括引线框和安装在引线框上的半导体芯片，半导体芯片和引线框比如JP-A-2000-58740描述的由树脂模制而成。用于降低噪音或者静电的片形电容器被密封在树脂件内，具有这样的片形电容器的半导体装置也是大家已知的。
图24中表示的是一个半导体装置的例子，其中在树脂件中密封有片形电容器。半导体装置包括引线框1，半导体芯片3和片形电容器5。半导体芯片3安装在引线框1的芯片安装部分2上。片形电容器5这样进行布置，在引线框1的引线部分4a－4f之间或者在引线部分4a-4f与芯片安装部分2之间形成桥接。芯片安装部分2和引线部分4c处于接地电势。芯片安装部分2和引线部分4a、4b、4d、4f通过导线6经由半导体芯片3的焊盘被连接在一起。引线框1、半导体芯片3和片形电容器5被树脂件7覆盖。
在上述半导体装置中，当引线框1被设计成在需要的电势之间布置片形电容器5时，引线框1的尺寸会增加。
发明内容
鉴于前述问题，本发明的一个目的是提供一种能够减少引线框尺寸的半导体装置。
按照本发明第一方面的半导体装置包括引线框、半导体芯片、基片、多个片形元件、多个导线和树脂件。所述引线框包括芯片安装部分和多个引线部分。所述半导体芯片被安装在芯片安装部分上。所述基片被安装在芯片安装部分上。所述片形元件被安装在基片上。每个片形元件在一个方向具有第一端部和第二端部，每个片形元件在第一端部具有第一电极，在第二端部具有第二电极。每个导线连接其中一个片形元件的第二电极和其中一个引线部分。所述树脂件覆盖引线框、半导体芯片、基片、片形元件和导线。
在按照第一方面的半导体装置中，能够减少引线框的尺寸，从而能够减少半导体装置的尺寸。
按照本发明第二方面的半导体装置包括引线框、半导体芯片、多个片形元件、导电粘结剂、绝缘粘结剂、多个导线和树脂件。所述引线框包括芯片安装部分和多个引线部分。半导体芯片被安装在芯片安装部分上。每个片形元件被安装在一个引线部分的表面上。每个片形元件在平行于所述表面的方向具有第一端部和第二端部，并且每个片形元件在第一端部具有第一电极，在第二端部具有第二电极。导电粘结剂布置在每个片形元件的第一电极和相应的一个引线部分之间。绝缘粘结剂布置在每个片形元件的第二电极和相应的一个引线部分之间。每个导线被连接到其中一个片形元件的第二电极。所述树脂件覆盖引线框、半导体芯片、片形元件、导电粘结剂、绝缘粘结剂和导线。
在按照第二方面的半导体装置中，能够减少引线框的尺寸，从而能够减少半导体装置的尺寸。
按照本发明的第三方面的半导体装置包括引线框、半导体芯片、多个片形元件、导电板、导电粘结剂、绝缘粘结剂和树脂件。所述引线框包括芯片安装部分和多个引线部分。所述半导体芯片被安装在芯片安装部分上。每个片形元件被安装在一个引线部分上。每个片形元件在平行于引线部分的方向上具有第一端部和第二端部，并且每个片形元件在第一端部具有第一电极，在第二端部具有第二电极。导电板布置在所述片形元件上。导电粘结剂布置在每个片形元件的第一电极和相应的一个引线部分之间，以及布置在每个片形元件的第二电极和导电板之间。绝缘粘结剂布置在每个片形元件的第二电极和相应的一个引线部分之间，以及布置在每个片形元件的第一电极和导电板之间。树脂件覆盖引线框、半导体芯片、片形元件、导电板、导电粘结剂和绝缘粘结剂。
在按照第三方面的半导体装置中，能够减少引线框的尺寸，从而能够减少半导体装置的尺寸。
按照本发明的第四方面的半导体装置包括引线框、半导体芯片、多个片形元件、导电板和树脂件。所述引线框包括芯片安装部分和多个引线部分。所述半导体芯片被安装在芯片安装部分上。每个片形元件被安装在一个引线部分的表面上。每个片形元件在垂直于所述表面的方向上具有第一端部和第二端部，并且第一端部位于所述表面上。每一个片形元件在第一端部和第二端部都具有电极。导电板布置在所述片形元件的第二端部上并被连接到接地电势。树脂件覆盖引线框、半导体芯片、片形元件和导电板。
在按照第四方面的半导体装置中，能够减少引线框的尺寸，从而能够减少半导体装置的尺寸。
按照本发明的第五方面的半导体装置包括引线框、半导体芯片、多个片形元件和树脂件。所述引线框包括芯片安装部分和多个引线部分。所述半导体芯片被安装在芯片安装部分上。每个片形元件被安装在一个引线部分的表面上。每个片形元件在垂直于所述表面的方向上具有第一端部和第二端部，并且所述第一端部位于所述表面上。每个片形元件在第一端部和第二端部都具有电极。树脂件以这样的方式覆盖引线框、半导体芯片和片形元件，即每个片形元件的第二端部暴露在树脂件的外面。
在按照第五方面的半导体装置中，能够减少引线框的尺寸，从而能够减少半导体装置的尺寸。
按照本发明的第六方面的半导体装置包括引线框、半导体芯片、多个片形元件和树脂件。所述引线框包括芯片安装部分和多个引线部分。所述芯片安装部分具有靠近所述多个引线部分的多个引线部。所述半导体芯片被安装在芯片安装部分上。每个片形元件被安装所述多个引线部分之一的表面上。每个片形元件在垂直于所述表面的方向上具有第一端部和第二端部，并且第一端部位于所述表面上。每个片形元件在第一端部和第二端部都具有电极。树脂件覆盖引线框、半导体芯片和片形元件。每个引线部被弯曲，而且每个引线部的端部布置在所述多个片形元件之一的第二端部上。
在按照第六方面的半导体装置中，能够减少引线框的尺寸，从而能够减少半导体装置的尺寸。
按照本发明的第七方面的半导体装置包括引线框、半导体芯片、多个片形元件和树脂件。所述引线框包括芯片安装部分和多个与芯片安装部分相分离的引线部分。所述半导体芯片被安装在芯片安装部分上。每个片形元件被安装在一个引线部分的表面上。每个片形元件在垂直于所述表面的方向上具有第一端部和第二端部，并且所述第一端部位于所述表面上。每个片形元件在每个第一端部和每个第二端部具有电极。树脂件覆盖引线框、半导体芯片和片形元件。芯片安装部分的边缘部分布置在所述多个片形元件的每个的第二端部上。
在按照第七方面的半导体装置中，能够减少引线框的尺寸，从而能够减少半导体装置的尺寸。
附图说明
从结合下列附图对示意性实施例给出的下述详细说明中，本发明的其它目的和优点将更加明显。其中：
图1是按照本发明的第一实施例的半导体装置的顶视图；
图2是从图1的右侧看的半导体装置的侧视图；
图3是按照本发明第二实施例从对应图1的下侧方向看到的半导体装置的侧视图；
图4按照本发明第三实施例从对应图1的下侧方向看到的半导体装置的侧视图；
图5是按照本发明的第四实施例从图1右侧方向看到的半导体装置中的片形电容器、引线部分和导电板；
图6是按照本发明第五实施例从图1的下侧方向看到的半导体装置的侧视图；
图7是按照本发明第六实施例的半导体装置中的片形电容器、引线部分和导电板的截面图；
图8A是引线部分的透视图，图8B是导电板的透视图；
图9是按照本发明第七实施例的由树脂部分密封的片形电容器的透视图；
图10是按照本发明第八实施例的片形电容器、引线部分和导电板的截面图；
图11是按照本发明第九实施例的片形电容器、引线部分的截面图；
图12是按照本发明第十实施例的片形电容器、引线部分的截面图；
图13是按照本发明第十一实施例的片形电容器、引线部分的截面图；
图14是按照本发明第十二实施例的部分半导体装置的截面图；
图15是按照本发明第十三实施例的半导体装置的截面图；
图16是按照本发明第十三实施例的半导体装置的透视图；
图17是按照本发明第十四实施例的半导体装置的顶视图；
图18是半导体装置的顶视图，其中用于接地电势的引线部被变形，而且引线部的端部分别被连接到电极；
图19是按照本发明第十五实施例的部分半导体装置的透视图；
图20是按照本发明第十五实施例的部分半导体装置的截面图；
图21是按照本发明第十六实施例的部分半导体装置的透视图；
图22是按照本发明第十七实施例的部分半导体装置的透视图；
图23是按照本发明第十八实施例的部分半导体装置的顶视图；
图24是按照相关技术的例子的半导体装置的顶视图。
具体实施方式
（第一实施例）
参照图1和图2描述按照本发明第一实施例的半导体装置11。半导体装置11包括半导体芯片12、引线框13、多个片形电容器14和树脂件15。
引线框13包括芯片安装部分13a、用于接地端子的引线部分13b、多个用于各种信号的引线部分13c-13g和用于连接所述芯片安装部分13a与引线部分13c-13g的连接部分（没有画出）。芯片安装部分13a具有基本矩形的形状。半导体芯片12通过粘结或焊接被连接到芯片安装部分13a。在图1所示的实施例中，引线部分13b从芯片安装部分13a的下侧突出。引线部分13c-13g平行于引线部分13b进行布置。当半导体装置11制造完成时清除所述连接部分。
半导体芯片具有多个焊盘。半导体芯片12的一些焊盘和引线框13的引线部分13c-13g分别通过导线16被连接在一起。与引线部分13b结合成一体的芯片安装部分13a和半导体芯片12的其它焊盘也通过导线16连接在一起。
片形电容器14用于降低噪音或静电。每个片形电容器14被垂直安装在引线部分13c-13g中的一个的表面上，如图2所示。即，每个片形电容器具有在垂直于相对应的引线部分13c-13g之一的表面的方向上的第一端部和第二端部，而且所述第一端部被安置在所述表面上。每个片形电容器14具有在第一端部的第一电极14a和在第二端部的第二电极14b。每个片形电容器14的第一电极14a由导电粘结剂粘结或焊接被连接到引线部分13c-13g的相对应的一个上。在每个片形电容器14的第二电极14b上，通过导电粘结剂粘结或焊接，连接有导电板17。所述导电板17和引线框13的芯片安装部分13a通过导线16被连接在一起，于是导电板17与接地电势相连。导电板17还可以与另一电势相连。
在本发明中，每个片形电容器（片形元件）14被垂直安装在相应的一个引线部分13c-13g上，导电板17被安装在片形电容器14的上端部。因此，不需要将片形电容器14布置成在引线部分13c-13g之间建立桥接。由此，引线框13的尺寸能够减少，并且半导体装置11的尺寸得到减少。
（第二实施例）
参照图3描述本发明的第二实施例的半导体装置11。同样的序号指示与第一实施例中那些相同的元件。在本实施例中，每个片形电容器14被垂直安装在其中一个引线部分13c-13f的表面上。即，在垂直于相应的一个引线部分13c-13g的表面的方向上，每个片形电容器14具有第一端部和第二端部，而且所述第一端部放置在所述表面上。每个片形电容器14在第一端部具有第一电极14a，在第二端部具有第二电极14b。片形电容器14在垂直于引线部分13c-13g的表面的方向上具有不同的长度。在图3所示的例子中，一个片形电容器14（从右侧数第二个片形电容器）的长度小于其它三个片形电容器14。导电板17在对应这一个片形电容器14的部分上具有突出部分17a。突出部分17a向下突出，于是突出部分17a的下表面与这一个片形电容器14的第二电极14b的上表面相接触。
按照本实施例的半导体装置11的其它结构基本与按照第一实施例的半导体装置11的相同。因此，按照本实施例的半导体装置具有与第一实施例的半导体装置11的效果类似。另外，因为按照本实施例的导电板17具有突出部分17a，导电板17a必然能够与不同长度的片形电容器14固定在一起。在混杂有其长度大于其它片形电容器14的长度的片形电容器14的情况，导电板17可以具有向上突出的突出部分，即凹进部分。因此，导电板17可以具有突出部分17a和凹进部分之一，以对应在垂直于引线部分的表面的方向具有不同长度的片形元件14。
（第三实施例）
参照图4描述按照本发明第三实施例的半导体装置11。同样的参照序号指示与第二实施例相同的元件。在本实施例中，导电板17具有槽17b，片形电容器14的第二端部分别连接在所述槽的附近。在这种情况下，当导电板17和片形电容器14用树脂模制时，能够降低在合模过程中施加给片形电容器14的力。因此，能够限制片形电容器14的剥离。
（第四实施例）
参照图5描述按照本发明第四实施例的半导体装置11。同样的参照序号指示与第一实施例相同的那些元件。在本实施例中，导电板17被弯成L形状，以在连接片形电容器14的第二电极14b的部分处具有弯曲部分17c。另外，引线框13的每个引线部分13c-13g被弯成L形状，以在连接对应的一个片形电容器14的第一电极14a的部分处具有弯曲部分13h。
每个片形电容器14的第一电极14a被连接到相应的一个引线部分13c-13g，于是第一电极14a与所述弯曲部分13h接触。每个片形电容器14的第二电极14b被连接到导电板17，于是第二电极14b与导电板17的弯曲部分17c接触。在本实施例中，片形电容器14必然被固定到引线部分13c-13g和导电板17。按照本实施例的半导体装置11的其它结构基本与按照第一实施例的半导体装置11相同。因此，按照本实施例的半导体装置具有的效果与按照第一实施例的半导体装置11的效果类似。
（第五实施例）
参照图6描述按照本发明第五实施例的半导体装置11。同样的参照序号指示与第二实施例中相同的元件。在本实施例中，片形电容器14的第二电极14b通过导线18而不是通过导电板17彼此相连。导线18可以与接地电势或另一电势相连。按照本实施例的半导体装置11的其它结构基本与按照第二实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11的效果与按照第二实施例的半导体装置11的效果类似。
（第六实施例）
参照图7、图8A和图8B描述按照本发明第六实施例的半导体装置11。相同的参照序号指示与第一实施例中的元件相同的元件。导电板17具有凹进部分17d，片形电容器14的第二电极14b分别被安装在所述凹进部分。引线框13的每个引线部分13c-13g具有凹进部分13i，片形电容器14的第一电极14a安装在凹进部分13i。在第二电极14b被安装在一个凹进部分17d的情况下，每个片形电容器14的第二电极14b被连接到导电板17。在第一电极14a被安装在相应的一个引线部分13c-13g内设置的凹进部分13i内的情况下，每个片形电容器14的第一电极14a被连接到其中一个引线部分13c-13g。
在本实施例中，片形电容器14确实被固定到引线部分13c-13g和导电板17。按照本实施例的半导体装置11的其它结构基本与按照第一实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11具有的效果与按照第一实施例的半导体装置11的效果类似。
（第七实施例）
参照图9描述按照本发明第七实施例的半导体装置11。相同的参照序号指示与第一实施例中的元件相同的元件。在本实施例中，片形电容器14以下述方式预先用树脂部分40密封，即第一电极14a和第二电极14b的端面暴露在树脂部分40的外面。
按照本实施例的半导体装置11的其它结构基本与按照第一实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11具有的效果与按照第一实施例的半导体装置11的效果类似。另外，因为片形电容器14预先用树脂部分40密封，能够改进片形电容器14的操作性，并由此改进半导体装置11的生产率。
（第八实施例）
参照图10描述按照本发明第八实施例的半导体装置11。相同的参照序号指示与第一实施例中的元件相同的元件。在本实施例中，引线框13包括多个引线部分19。每个片形电容器14水平布置在其中一个引线部分19的表面上。即，每个片形电容器14在平行于相应的一个引线部分19的表面的方向上具有第一端部和第二端部，每个片形电容器14在第一端部具有第一电极14a，在第二端部具有第二电极14b。每个片形电容器14的第一电极14a通过导电粘结剂与相应的一个引线部分19相连。每个片形电容器14的第二电极14b通过绝缘粘结剂21与相应的一个引线部分19相连。
在片形电容器14上，连接与接地电势相连的导电板17。每个片形电容器14的第一电极14a通过绝缘粘结剂21连接导电板17。每个片形电容器14的第二电极14b通过导电粘结剂20连接导电板17。按照本实施例的半导体装置11的其它结构基本与按照第一实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11具有的效果与按照第一实施例的半导体装置11的效果类似。
在图10所示的实施例中，每个片形电容器的第二电极14b连接导电板17。可选地，每个片形电容器的第二电极14b可以连接与接地电势相连的导线。
（第九实施例）
参照图11描述按照本发明的第九实施例的半导体装置11。相同的参照序号指示与第八实施例的元件相同的元件。在本实施例中，每个引线部分19具有凹进部分19a，于是每个片形电容器14的电极14b不与相应的一个引线部分19接触。按照本实施例的半导体装置11的其它结构基本与按照第八实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11具有的效果与按照第八实施例的半导体装置11的效果类似。
（第十实施例）
参照图12描述按照本发明的第十实施例的半导体装置11。相同的参照序号指示与第八实施例相同的元件。在本实施例中，每个片形电容器14被水平布置在其中一个引线部分19的表面上。即，每个片形电容器14在平行于相应的一个引线部分19的表面的方向上具有第一端部和第二端部。每个片形电容器在第一端部具有电极14a，在第二端部的上部具有第二电极14c。每个片形电容器14的整个下表面通过导电粘结剂20与相应的一个引线部分19连接。按照本实施例的半导体装置11的其它结构基本与按照第八实施例的半导体装置11的结构相同。因此，按照本实施例的半导体11具有的效果与按照第八实施例的半导体装置11的效果类似。
（第十一实施例）
参照图13描述按照本发明第十一实施例的半导体装置11。相同的参照序号指示与第八实施例中的元件相同的元件。在本实施例中，两个片形电容器14叠加并串联。下部片形电容器14的第一电极14a和上部片形电容器14的第一电极14a通过绝缘粘结剂21连接。下部片形电容器14的第二电极14b和上部片形电容器14的第二电极14b通过导电粘结剂20连接。另外，连接到接地电势的导线（没有画出）与上部片形电容器14的第一电极14a连接。
按照本实施例的半导体装置11的其它结构基本与按照第八实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11具有的效果与按照第一实施例的半导体装置11的效果类似。另外，因为片形电容器14叠加在一起并串联，能够容易地控制片形电容器的容量。叠加并串联的片形电容器14的数量也可以大于两个。
（第十二实施例）
参照图14描述按照本发明的第十二实施例的半导体装置11。同样的序号指示与第八实施例的元件相同的元件。在本实施例中，半导体装置11包括引线框22。引线框22包括芯片安装部分23和多个引线部分24。片形电容器14被连接在引线框22的芯片安装部分23上。每个片形电容器14的第一电极14a通过导电粘结剂20被连接到芯片安装部分23。每个片形电容器的第二电极14b通过绝缘粘结剂21被连接到芯片安装部分23。
每个片形电容器14的第二电极14b通过导线16与半导体芯片12的其中一个焊盘相连。另外，每个片形电容器14的第二电极14b通过导线16与引线框22的其中一个引线部分24相连。按照本实施例的半导体装置11的其它结构基本与按照第八实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11具有的效果与按照第八实施例的半导体装置11的效果类似。另外，在本实施例中，片形电容器14被连接到芯片安装部分23，于是片形电容器14布置在半导体芯片12的附近。因此，半导体装置11能够降低噪音级别。具体地，当使用功率元件作为半导体芯片时，半导体装置11能够更有效地降低噪音级别。
在图14所示的实施例中，片形电容器14被水平布置在芯片安装部分23上。片形电容器14还可以垂直地布置在芯片安装部分23上。在图14所示的实施例中，所有的片形电容器14都被连接到芯片安装部分23上。可选地，部分片形电容器14还可以被连接到引线部分24上。
（第十三实施例）
参照图15和16描述按照本发明第十三实施例的半导体装置11。相同的参照序号指示与第一实施例中的元件相同的元件。在本实施例中，导电板17没有被连接到片形电容器14上。当所有的元件用树脂件15模制时，片形电容器14的第二电极14b的上表面暴露在树脂件15的外面。在本结构中，当模制有树脂件15的半导体装置11被安装在接线板（没有画出）上时，暴露的第二电极14b通过导线与接线板的接地布线相连。
按照本实施例的半导体装置11的其它结构基本与按照第一实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11具有的效果与按照第一实施例的半导体装置11的效果类似。
（第十四实施例）
参照图17和图18描述按照本发明第十四实施例的半导体装置11。相同的参照序号指示与第一实施例中的元件相同的元件。按照本实施例的半导体装置11包括引线框25。引线框25包括引线部分27和用于接地电势的引线部28。每个片形电容器14垂直地布置在其中一个引线部分27的表面上。引线部分27和引线部28布置成彼此平行。每个引线部28的端部被弯曲并布置在其中一个片形电容器14的第二电极14b上，如图18所示。引线部28b可以与接地电势或者其它电势相连。
按照本实施例的半导体装置11的其它结构基本与按照第一实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11具有的效果与按照第一实施例的半导体装置11的效果类似。另外，因为与芯片安装部分26成一体的每个引线部28发生变形，而且每个引线部28的端部被连接到其中一个片形电容器14的第二电极14b上，导电板17和导线16能够予以省略。因此，能够降低元件的数量。
（第十五实施例）
参照图19和20描述按照本发明第十五实施例的半导体装置11。相同的参照序号指示与第一实施例中的元件相同的元件。按照本实施例的半导体装置11包括引线框29。引线框29包括彼此分离的芯片安装部分30和引线部分31。芯片安装部分30具有基本矩形的形状，而且引线部分31围绕芯片安装部分30的四侧。引线部分31的底端在框架部分（没有画出）彼此连成一体。芯片安装部分30在其四侧具有边缘部分30a。每个边缘部分30a被弯曲并具有凸缘形状。
每个片形电容器14垂直布置在其中一个引线部分31的表面上。边缘部分30a被连接在每个片形电容器14的第二电极14b。每个引线部分31和半导体芯片12的电极通过导线16相连。边缘部分30a可与另一电势相连。按照本实施例的半导体装置11的其它结构与按照第一实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11具有的效果与按照第一实施例的半导体装置11的效果类似。另外，在本实施例中，芯片安装部分30的边缘部分30a与连接在引线部分31上的片形电容器14的第二电极14b连接在一起。因此，不需要导电板17和导线16，能够减少元件的数量。
（第十六实施例）
参照图21描述按照本发明第十六实施例的半导体装置11。相同的参照序号指示与第十二实施例中的元件相同的元件。在本实施例中，两个片形电容器14布置在绝缘基片35上，另两个片形电容器14布置在另一个绝缘基片35上。每个片形电容器14的第一电极14a通过导电粘结剂20与绝缘基片35上的导电布线连接。每个片形电容器的第二电极14b通过绝缘粘结剂21或者导电粘结剂20与绝缘基片35连接。均与两个片形电容器14相连的绝缘基片35通过绝缘粘结剂21或者导电粘结剂20连接在芯片安装部分23上。
每个片形电容器14的第二电极14b通过导线16与半导体芯片12的其中一个焊盘（电极）相连。另外，每个片形电容器14的第二电极14b通过导线16与引线框22的引线部分24之一相连。此外，导电布线（每个片形电容器14的第一电极14a）和引线框22的预定引线部分24或者半导体芯片12的预定焊盘通过导线（没有画出）相连。
按照本实施例的半导体装置11的其它结构基本与按照第十二实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11具有的效果与按照第十二实施例的半导体装置11的效果类似。在本实施例中，两个片形电容器14被连接在绝缘基片35上。因此，两个片形电容器14的第一电极14a能够容易地与不同于芯片安装部分23的电势（接地电势）的电势相连。
在上述实施例中，使用绝缘基片35。可选地，还可以使用比如金属制成的导电基片。在这样的情况下，每个片形电容器14的第一电极14a通过导电粘结剂20被连接在导电基片上，而且每个片形电容器14的第二电极14b通过绝缘粘结剂21被连接在导电基片上。然后，均连接两个片形电容器14的两个导电基片通过绝缘粘结剂21被连接在芯片安装部分23上。
（第十七实施例）
参照图22描述按照本发明第十七实施例的半导体装置11。相同的参照序号指示与第十二实施例中的元件相同的元件。每个片形电容器14水平布置在芯片安装部分23上。每个片形电容器14在平行于芯片安装部分23的表面的方向上具有第一端部和第二端部，每个片形电容器14在第一端部和第二端部的上部都具有电极14c。每个片形电容器14的整个表面通过导电粘结剂20或者绝缘粘结剂21被连接在芯片安装部分23上。按照本实施例的半导体装置11的其它结构基本与按照第十二实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11具有的效果与按照第十二实施例的半导体装置11的效果类似。另外，在本实施例中，位于片形电容器14的上部的每个电极14c能够容易地与处在电势不同于芯片安装部分23的电势（接地电势）的电极（引线框22的预定引线部分24或者半导体芯片12的其中一个焊盘）相连。
（第十八实施例）
参照图23描述按照本发明第十八实施例的半导体装置11。相同的参照序号指示与第一实施例或者第十六实施例中的元件相同的元件。在本实施例中，与多个片形电容器14（比如两个片形电容器14）相连的绝缘基片35被连接在引线框22的多个引线部分24上（比如两个引线部分24），从而在引线部分24之间建立桥接。按照本实施例的半导体装置11的其它结构与按照第十六实施例的半导体装置11的结构相同。因此，按照本实施例的半导体装置11具有的效果与按照第十六实施例的半导体装置11的效果类似。

Claims (8)

1.一种半导体装置（11），包括： 
引线框（22），其包括芯片安装部分（23）和多个引线部分（24）； 
安装在芯片安装部分（23）上的半导体芯片（12）； 
安装在芯片安装部分（23）上的多个片形元件（14），所述多个片形元件（14）中的每个在一个方向上具有第一端部和第二端部，所述多个片形元件（14）中的每个在第一端部具有第一电极（14a），在第二端部具有第二电极（14b）； 
多个导线（16），所述多个导线（16）中的每个连接所述多个片形元件（14）之一的第二电极（14b）和所述多个引线部分（24）之一； 
树脂件（15），其覆盖所述引线框（22）、半导体芯片（12）、多个片形元件（14）和多个导线（16）； 
导电粘结剂（20）；以及 
绝缘粘结剂（21）； 
其中所述多个片形元件（14）中的每个的第一电极（14a）通过导电粘结剂（20）与芯片安装部分（23）连接，以及 
其中所述多个片形元件（14）中的每个的第二电极（14b）通过绝缘粘结剂（21）与芯片安装部分（23）连接。 
2.如权利要求1所述的半导体装置（11），其中所述多个导线连接所述多个片形元件（14）中的每个的第二电极（14b）和所述半导体芯片（12）。 
3.如权利要求1或2所述的半导体装置（11），其中所述多个片形元件（14）中的至少一个连接在引线框（22）的引线部分（24）上。 
4.一种半导体装置（11），包括： 
引线框（13），其包括芯片安装部分（13a）和多个引线部分（19）； 
安装在芯片安装部分（13a）上的半导体芯片（12）； 
多个片形元件（14），所述多个片形元件（14）中的每个安装在所述多个引线 部分（19）之一的表面上，所述多个片形元件（14）中的每个在平行于所述表面的方向上具有第一端部和第二端部，所述多个片形元件（14）中的每个在第一端部具有第一电极（14a），在第二端部具有第二电极（14b）； 
导电粘结剂（20），其布置在所述多个片形元件（14）中的每个的第一电极（14a）和对应的所述多个引线部分（19）之一之间； 
绝缘粘结剂（21），其布置在所述多个片形元件（14）中的每个的第二电极（14b）与对应的所述多个引线部分（19）之一之间； 
多个导线，所述多个导线中的每个连接到所述多个片形元件（14）之一的第二电极（14b）；和 
树脂件（15），其覆盖所述引线框（13）、半导体芯片（12）、多个片形元件（14）、导电粘结剂（20）、绝缘粘结剂（21）和多个导线（16）。 
5.如权利要求4所述的半导体装置（11），其中所述多个导线被连接到接地电势。 
6.如权利要求4或5所述的半导体装置（11），其中所述多个片形元件（14）之一叠加在所述多个片形元件（14）的另一个上并与其串联。 
7.一种半导体装置（11），包括： 
引线框（13），其包括芯片安装部分（13a）和多个引线部分（19）； 
安装在芯片安装部分（13a）上的半导体芯片（12）； 
多个片形元件（14），所述多个片形元件（14）中的每个安装在所述多个引线部分（19）之一的表面上，所述多个片形元件（14）中的每个在平行于所述表面的方向上具有第一端部和第二端部，所述多个片形元件（14）中的每个在第一端部具有第一电极（14a），在第二端部具有第二电极（14b）； 
布置在所述多个片形元件（14）上的导电板（17）； 
导电粘结剂（20），其布置在所述多个片形元件（14）中的每个的第一电极（14a）和对应的所述多个引线部分（19）之一之间，并且布置在所述多个片形元件（14）中的每个的第二电极（14b）和导电板（17）之间； 
绝缘粘结剂（21），其布置在所述多个片形元件（14）中的每个的第二电极（14b）与对应的所述多个引线部分（19）之一之间，并且布置在所述多个片形元件（14）中的每个的第一电极（14a）和导电板（17）之间；和 
树脂件（15），其覆盖所述引线框（13）、半导体芯片（12）、多个片形元件（14）、导电板（17）、导电粘结剂（20）和绝缘粘结剂（21）。 
8.如权利要求7所述的半导体装置（11），其中所述导电板（17）连接到接地电势。 
CN2013100632308A 2008-10-30 2009-10-29 包含安装在引线框上的半导体芯片的半导体装置 Pending CN103199074A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008279791 2008-10-30
JP2008-279791 2008-10-30
JP2009163662A JP4883145B2 (ja) 2008-10-30 2009-07-10 半導体装置
JP2009-163662 2009-07-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910207690A Division CN101728372A (zh) 2008-10-30 2009-10-29 包含安装在引线框上的半导体芯片的半导体装置

Publications (1)

Publication Number Publication Date
CN103199074A true CN103199074A (zh) 2013-07-10

Family

ID=42130379

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2013100632308A Pending CN103199074A (zh) 2008-10-30 2009-10-29 包含安装在引线框上的半导体芯片的半导体装置
CN200910207690A Pending CN101728372A (zh) 2008-10-30 2009-10-29 包含安装在引线框上的半导体芯片的半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200910207690A Pending CN101728372A (zh) 2008-10-30 2009-10-29 包含安装在引线框上的半导体芯片的半导体装置

Country Status (3)

Country Link
US (2) US8624367B2 (zh)
JP (1) JP4883145B2 (zh)
CN (2) CN103199074A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104633A (ja) * 2010-11-10 2012-05-31 Mitsubishi Electric Corp 半導体装置
DE102011118932A1 (de) * 2011-11-21 2013-05-23 Micronas Gmbh Vorrichtung mit einem integrierten Schaltkreis
CN104247012B (zh) * 2012-10-01 2017-08-25 富士电机株式会社 半导体装置及其制造方法
CN103762213B (zh) * 2014-01-24 2016-08-24 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
US10181410B2 (en) 2015-02-27 2019-01-15 Qualcomm Incorporated Integrated circuit package comprising surface capacitor and ground plane
DE102018124695A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
CN110600455A (zh) * 2019-09-25 2019-12-20 江苏盐芯微电子有限公司 一种内置电容的ic芯片及封装方法
JP7308793B2 (ja) 2020-05-28 2023-07-14 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1061537A2 (en) * 1999-06-18 2000-12-20 Matsuo Electric Company, Ltd. Method for manufacturing chip capacitor
JP2006245618A (ja) * 2006-06-14 2006-09-14 Fujitsu Ltd 受動素子内蔵半導体装置
CN101009269A (zh) * 2006-01-24 2007-08-01 富士通株式会社 半导体器件及其制造方法
US20080023843A1 (en) * 2006-07-25 2008-01-31 Noriaki Hiraga Semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260343A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
JPH027459A (ja) * 1988-06-24 1990-01-11 Nec Corp 半導体パッケージ
JPH08250646A (ja) * 1995-03-10 1996-09-27 Shindengen Electric Mfg Co Ltd 混成集積回路装置
KR0181896B1 (ko) * 1996-09-14 1999-05-15 삼성전자주식회사 고속 광 모듈의 광대역화 장치
WO1999034444A1 (fr) 1997-12-25 1999-07-08 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur et son procede de fabrication
JP2000058740A (ja) 1998-07-31 2000-02-25 Kankyo Denji Gijutsu Kenkyusho:Kk コモンモードフィルタ素子内蔵半導体デバイス
JP2003017650A (ja) 2001-06-28 2003-01-17 Sony Corp 半導体集積回路
JP3739699B2 (ja) * 2001-12-20 2006-01-25 松下電器産業株式会社 電子部品実装済み部品の製造方法及び製造装置
JP2004228402A (ja) * 2003-01-24 2004-08-12 Mitsubishi Electric Corp 半導体装置
JP2005236171A (ja) 2004-02-23 2005-09-02 Matsushita Electric Ind Co Ltd 固体電解コンデンサ及びその製造方法
TWI226119B (en) * 2004-03-11 2005-01-01 Advanced Semiconductor Eng Semiconductor package
JP4728606B2 (ja) * 2004-07-13 2011-07-20 株式会社デンソー 電子装置
US7161797B2 (en) * 2005-05-17 2007-01-09 Vishay Sprague, Inc. Surface mount capacitor and method of making same
JP2007012857A (ja) * 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1061537A2 (en) * 1999-06-18 2000-12-20 Matsuo Electric Company, Ltd. Method for manufacturing chip capacitor
CN101009269A (zh) * 2006-01-24 2007-08-01 富士通株式会社 半导体器件及其制造方法
JP2006245618A (ja) * 2006-06-14 2006-09-14 Fujitsu Ltd 受動素子内蔵半導体装置
US20080023843A1 (en) * 2006-07-25 2008-01-31 Noriaki Hiraga Semiconductor device

Also Published As

Publication number Publication date
CN101728372A (zh) 2010-06-09
US8624367B2 (en) 2014-01-07
US9029993B2 (en) 2015-05-12
US20140084437A1 (en) 2014-03-27
JP4883145B2 (ja) 2012-02-22
US20100109136A1 (en) 2010-05-06
JP2010135737A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
CN103199074A (zh) 包含安装在引线框上的半导体芯片的半导体装置
CN100563405C (zh) 立体电子电路装置及其中继基板和中继框
KR101062260B1 (ko) 집적 회로 조립체
US6717275B2 (en) Semiconductor module
JP5539346B2 (ja) 半導体チップおよびその実装構造
US9263395B2 (en) Sensor having damping
CN102428557B (zh) 其中通过使用连接到参考电势的额外接合线对接合线进行阻抗控制的微电子组件
JP2001189416A (ja) パワーモジュール
CN110120379A (zh) 半导体封装
CN103050467A (zh) 封装结构及其制造方法
JPH1126678A (ja) 電子部品のリード構造
CN107910313B (zh) 一种新型半导体封装结构及其封装方法及电子产品
JP5299492B2 (ja) 半導体装置
CN102280430A (zh) 安装结构、电子部件、电路板、板组件、电子装置及应力缓解部件
JP3090115B2 (ja) 半導体装置およびその製造方法
JP2006253388A (ja) 中継基板
CN210325757U (zh) Cof封装结构及显示装置
KR101004897B1 (ko) 멀티 칩 모듈 패키지
CN211606932U (zh) 电子电路
EP0727819A2 (en) Stucked arranged semiconductor device and manufacturing method for the same
CN220189641U (zh) 一种芯片封装体和电子装置
US20070108613A1 (en) Microelectronic connection component
CN212062430U (zh) 芯片模组和电子设备
CN211831345U (zh) 一种具有高集成度的电路板
CN206209777U (zh) 紧凑型生物识别模组

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130710