DE602004011195T2 - Vertikal leitender Leistungselektronikvorrichtungs-Baustein sowie entsprechendes Montageverfahren - Google Patents

Vertikal leitender Leistungselektronikvorrichtungs-Baustein sowie entsprechendes Montageverfahren Download PDF

Info

Publication number
DE602004011195T2
DE602004011195T2 DE602004011195T DE602004011195T DE602004011195T2 DE 602004011195 T2 DE602004011195 T2 DE 602004011195T2 DE 602004011195 T DE602004011195 T DE 602004011195T DE 602004011195 T DE602004011195 T DE 602004011195T DE 602004011195 T2 DE602004011195 T2 DE 602004011195T2
Authority
DE
Germany
Prior art keywords
chip
area
metal frame
building block
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602004011195T
Other languages
English (en)
Other versions
DE602004011195D1 (de
Inventor
Maurizio Maria Ferrara
Angelo Magri'
Agatino Minotti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of DE602004011195D1 publication Critical patent/DE602004011195D1/de
Application granted granted Critical
Publication of DE602004011195T2 publication Critical patent/DE602004011195T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

  • Gebiet der Anmeldung
  • Die vorliegende Erfindung bezieht sich auf einen vertikal leitenden Leistungselektronikvorrichtungs-Baustein sowie auf ein entsprechendes Montageverfahren.
  • Im Spezielleren bezieht sich die vorliegende Erfindung auf einen vertikal leitenden Leistungselektronikvorrichtungs-Baustein des Typs, der mindestens einen Hauptrahmen aufweist, auf dem mindestens ein erster Halbleiterchip untergebracht ist, der mindestens einen ersten und einen zweiten Leitungsanschluss aufweist, die auf jeweiligen gegenüberliegenden Seiten gebildet sind.
  • Die Erfindung bezieht sich im Spezielleren, jedoch nicht ausschließlich, auf einen Leistungsvorrichtungs-Baustein für mobile Anwendungen, und die nachfolgende Beschreibung nimmt lediglich zum Zweck der Erläuterung auf dieses Anwendungsgebiet Bezug.
  • Stand der Technik
  • Wie allgemein bekannt ist, weisen Leistungselektronikvorrichtung-Bausteine im Wesentlichen eine Leistungeselektronikvorrichtung auf, die in einen Chip integriert ist und auf einem Metallrahmen angebracht ist. Der Baustein weist auch einige elektrische Verbindungsstifte auf, die von einem schützenden Körper oder einer Umhüllung wegragen, der mit einem isolierenden Kunstoffmaterial realisiert ist, beispielsweise einem Epoxyharz (Formmasse). Nachdem der Baustein auf einer Leiterplatte montiert ist, erlauben die Verbindungsstifte die Übertragung von elektronischen Signalen zwischen den Leistungselektronikvorrichtungen und den auf der Leiterplatte definierten Leitungswegen.
  • In den letzten Jahren hat sich die Entwicklung von Leistungsvorrichtungen im Hinblick auf eine immer stärkere Reduzierung der Gesamtabmessungen von diesen stark beschleunigt, insbesondere für Anwendungen bei mobilen Vorrichtungen, wie z. B. Personalcomputern (PCs), Mobiltelefonen und dergleichen.
  • Diese Reduzierung des Volumens ist offensichtlich auch durch den technischen Fortschritt und durch die Steigerung bei den Funktionen ermöglicht worden, die in einem einzigen Chip, in dem die Leistungsvorrichtung realisiert ist, integriert werden können.
  • Ferner nimmt die Notwendigkeit zum Reduzieren der Abmessungen des Bausteins sowie des Gewichts von diesem mit der immer stärkeren Miniaturisierung der darin vorhandenen Leistungsvorrichtungen zu.
  • Im Spezielleren sind die Bausteingröße und das Bausteingewicht in den letzten Jahren beträchtlich vermindert worden, und unter Verwendung der neuesten Technologien hat sich das Verhältnis zwischen der größten "Chipgröße" und der "Baustein-Grundfläche" von etwa 0,3 am Anfang der neunziger Jahre auf etwa 0,8 am Ende des Jahrhunderts verändert.
  • Die kontinuierlichen Fortschritte bei der Mikroprozessortechnologie haben auch zu einer Steigerung bei der Betriebsfrequenz von Leistungsvorrichtungen geführt, so dass sich das Anwendungsgebiet von diesen erhöht.
  • Um die Leistung auf den hohen Betriebsfrequenzen zu halten, muss offensichtlich der den Vorrichtungen zugeführte Strom und somit die Leistungsdichte, die auf der Leiterplatte verteilt ist, in denen die Vorrichtungen montiert sind, erhöht werden. Als Ergebnis hiervon tragen die parasitären Leiterplattenkomponenten zur Erzeugung von Verlusten sowohl bei den statischen als auch bei den dynamischen Leistungseigenschaften der installierten Vorrichtungen bei.
  • Darüber hinaus erfordert die Steigerung in der Betriebsfrequenz auch besondere Aufmerksamkeit beim Reduzieren der parasitären Induktivitäten sowohl in dem Baustein als auch auf der Leiterplatte. Daher ist es wichtig, dass die Bau steine eine derartige Konfiguration aufweisen, dass die parallele Montage von mehreren Einheiten auf der Platte vereinfacht ist.
  • Im speziellen Fall eines Bausteins für eine Leistungsvorrichtung lassen sich bessere Leistungseigenschaften erzielen, indem der Ausgangswiderstand der Vorrichtung sowie die parasitären Kapazitäten und der thermische Widerstand des schützenden Körpers oder der schützenden Hülle reduziert werden.
  • Wie allgemein bekannt ist, ist ein Q-Faktor (FFOM) zum Auswerten der Effizienz des Leistungsbausteins das Produkt aus dem Ausgangswiderstand (Ron) und der Baustein-Basisfläche (Grundfläche). Je geringer dieser Wert ist, desto effizienter ist der Baustein.
  • Die europäische Patentanmeldung Nr. 0179714 von Thompson-CFS beschreibt eine erste bekannte Lösung zum Realisieren eines Leistungsvorrichtungs-Bausteins, wie er schematisch in 1 dargestellt ist. Diese Lösung sieht das Austauschen von Verbindungsdrähten (die traditionell die elektrische Verbindung der Kontaktfläche der elektronischen Vorrichtung mit entsprechenden Verbindungsstiften des die Vorrichtung beinhaltenden Bausteins ermöglichen) durch überbrückende Kupferfolien vor. Die Widerstandsverteilungen, die mit den Vorrichtungs-Baustein-Verbindungen und mit der Stromverteilung auf der Vorrichtungsoberfläche in Beziehung stehen, sowie die thermischen Widerstände von diesen sind somit reduziert, wie dies in der Tabelle der 4 zu sehen ist.
  • Eine weitere bekannte Lösung, bei der Verbindungsdrähte durch Folien und eine Verbindungsplatte ersetzt werden, ist in der europäischen Patentanmeldung Nr. EP 1 187 204 offenbart.
  • Weiterhin offenbart die US-Patentanmeldung Nr. US 2003/0052405 eine Halbleitervorrichtung, die eine Bausteinstruktur des Typs mit Oberflächenmontage aufweist. Zum Schaffen einer Vorrichtung, die zum wirksamen Abstrahlen von einem Bereich des Bausteins zu dem Montagesubstrat in der Lage ist, besitzt der Baustein einen Chip, einen Leiterrahmen, der durch Lötmaterial mit der oberen Oberfläche des Chips verbunden ist, sowie eine Mehrzahl von Elektroden, die an der unteren Oberfläche des Chips ausgebildet sind.
  • Obwohl diese ersten bekannten technischen Lösungen unter mehreren Gesichtspunkten von Vorteil sind, haben sie dennoch eine bemerkenswerte Bausteingröße, so dass der Q-Faktor des Bausteins hoch bleibt.
  • Eine zweite bekannte Lösung, wie sie verschiedenartig entwickelt worden ist, besteht in einer Leistungsvorrichtung, die mittels eines Metallbehälters realisiert ist, der in geeigneter Weise geformt ist und den Drain der Vorrichtung auf das gleiche Niveau wie die obere Oberfläche von diesem bringt. Ein Beispiel dieser Ausführungsform ist in 2 dargestellt und in dem Dokument MOSFET BGA design guide – Fairchild Semiconductor – August 2002 beschrieben. Diese Lösung erlaubt eine Verminderung des Ausgangswiderstands der Vorrichtung, da keine Drahtverbindungen vorhanden sind, sowie eine Reduzierung der Baustein-Grundfläche, da kein schützendes Harz vorhanden ist. Darüber hinaus erlaubt der Metallbehälter eine Steigerung des Wärmeaustauschs mit der äußeren Umgebung.
  • Obwohl diese zweite bekannte technische Lösung unter mehreren Gesichtspunkten von Vorteil ist, hat sie dennoch einige Nachteile im Hinblick auf die koplanare Ausbildung des Metallbehälters und der ebenen Oberfläche. Durch das Nichtvorhandensein von Harzmaterial wird die Vorrichtung ferner äußeren Umgebungseffekten in stärkerem Ausmaß ausgesetzt, wodurch sich wiederum Probleme hinsichtlich der Zuverlässigkeit im Verlauf der Zeit ergeben.
  • Weiterhin ist es auch bekannt, so genannte vertikal leitende Multi-Chipbausteine zu realisieren. Diese Ausführungsform sieht vor, dass Chips oder Leistungsvorrichtungen aufeinander angeordnet werden. Diese Lösung gestattet eine Verdoppelung der für die Montage verfügbaren Siliziumfläche, jedoch auf Kosten der Bausteindicke. Ein Beispiel dieser Technik ist in 3 dargestellt und in der US-Patentanmeldung Nr. 2002/0096748 beschrieben, wobei zwei mit ihrem Rücken verschweißte Vorrichtungen in einer Anordnung Rücken an Rücken entsprechend den Metallrahmenseiten verwendet werden.
  • Diese bekannte Lösung ist zwar unter einigen Gesichtspunkten von Vorteil, beinhaltet jedoch den Nachteil, dass eine Verbindung zwischen den Source- und den Gate-Anschlüssen der Leistungsvorrichtung erforderlich ist, die traditionell mittels Drähten erfolgt, so dass der Ausgangswiderstand ansteigt. Ferner benötigt diese Ausführungsform bei dem Montagevorgang ein Vorrichtungsfestlegesystem, das dafür geeignet ist, eine Bewegung der Vorrichtung aus Ihren Positionen während des thermischen Wiederverflüssigungsvorgangs der Schweißmasse zu verhindern ( US 2002/0096748 ) und erfordert ferner einen doppelten Durchlauf der Verbindungsgerätschaften zum Verbinden der anderen Elektroden der beiden Vorrichtungen.
  • Die der vorliegenden Erfindung zugrunde liegende technische Aufgabe besteht in der Verwirklichung eines vertikal leitenden Leistungselektronikvorrichtungs-Bausteins mit derartigen konstruktionsmäßigen und funktionsmäßigen Merkmalen, dass sich die in Verbindung mit dem Stand der Technik genannten Nachteile überwinden lassen, während gleichzeitig Vereinbarkeit mit den traditionellen Oberflächenmontageverfahren besteht, damit die Produktionskosten und die Montagekosten für die Montage auf der Leiterplatte nicht ansteigen.
  • Kurzbeschreibung der Erfindung
  • Der der vorliegenden Erfindung zugrunde liegende Lösungsgedanke besteht in der Verwendung eines zusätzlichen Metallrahmens, um die Leitungsanschlüsse der in dem Baustein untergebrachten Leistungsvorrichtung(en) miteinander in Kontakt zu bringen.
  • Auf der Basis dieses Lösungsgedankens wird die technische Aufgabe durch einen vertikal leitenden Leistungselektronikvorrichtungs-Baustein gelöst, wie er vorstehend angegeben ist und im Kennzeichnungsteil des Anspruchs 1 beschrieben ist.
  • Die technische Aufgabe wird auch durch ein Montageverfahren für einen vertikal leitenden elektronischen Leistungselektronikvorrichtungs-Baustein gelöst, wie es vorstehend angegeben worden ist und im Kennzeichnungsteil des Anspruchs 20 beschrieben ist.
  • Die Merkmale und Vorteile des erfindungsgemäßen Bausteins und des erfindungsgemäßen Montageverfahrens erschließen sich aus der nachfolgenden Beschreibung von Ausführungsformen, die unter Bezugnahme auf die Begleitzeichnungen lediglich als nicht einschränkende Beispiele angegeben sind.
  • Kurzbeschreibung der Zeichnungen
  • In den Zeichnungen zeigen 1, 2 und 3 schematische Darstellungen von einigen Ausführungsformen eines Elektronikvorrichtungs-Bausteins gemäß dem Stand der Technik;
  • 4 eine Vergleichstabelle von einigen technischen Details des Bausteins der 1;
  • 5 eine schematische auseinander gezogene Darstellung eines Bausteins, der gemäß der vorliegenden Erfindung realisiert ist;
  • 6A bis 6D Darstellungen des Bausteins der 5 in verschiedenen Stufen des Montageverfahrens gemäß der Erfindung;
  • 7 und 8 eine Perspektivansicht von oben beziehungsweise eine Perspektivansicht von unten des Bausteins der 5;
  • 9 und 10 eine Durchsichtdarstellung des Bausteins der 7 und 8;
  • 11 eine in Bezug auf die Achse A-A des Bausteins der 10 um 180° gedrehte Schnittdarstellung;
  • 12 eine in Bezug auf die Achse B-B des Bausteins der 10 um 180° gedrehte Schnittdarstellung;
  • 13A bis 13C, 14 und 15 alternative Ausführungsformen von Details des Bausteins gemäß der vorliegenden Erfindung;
  • 16A und 16B, 17A und 17B, 18A und 18B, 19A und 19B, 20A und 20B sowie 21 weitere alternative Ausführungsformen eines Bausteins gemäß der vorliegenden Erfindung;
  • 22 einen Bereich einer Leiterplatte unter Darstellung der Verbindungswege zwischen zwei parallel angeordneten Bausteinen, von denen jeder gemäß der vorliegenden Erfindung realisiert ist;
  • 23 bis 28 weitere alternative Ausführungsformen eines Bausteins gemäß der vorliegenden Erfindung;
  • 29 und 30 schematische Darstellungen zum Vergleichen der Q-Faktoren zwischen traditionell realisierten Bausteinen und dem Baustein gemäß der vorliegenden Erfindung.
  • Ausführliche Beschreibung
  • Unter Bezugnahme auf die Zeichnungen und insbesondere auf das Beispiel der 5 ist ein vertikal leitender Leistungselektronikvorrichtungs-Baustein, der gemäß der vorliegenden Erfindung realisiert ist, allgemein und schematisch mit dem Bezugszeichen 1 bezeichnet.
  • Der Baustein 1 besitzt einen Metallrahmen 2 aus leitfähigem Material, der im Wesentlichen U-förmig ausgebildet ist und einen ebenen Bereich 3, der in der Draufsicht im Wesentlichen rechteckig ausgebildet ist, sowie je zwei gekrümmte flügelförmige Bereiche 4 und 5 bildet, die auf parallelen Seiten von dem ebenen Bereich 3 sowie auf der gleichen Seite wie eine durch den ebenen Bereich 3 gebildete Ebene Q nach oben verlaufen.
  • Die beiden gekrümmten Bereiche 4 und 5 weisen ebene freie Enden 6 bzw. 7 auf, die in Bezug auf den ebenen Bereich 3 nach außen gebogen sind. Die ebenen freien Enden 6 und 7 sind koplanar und gehören zu der gleichen Ebene P, die parallel zu der Ebene Q ist.
  • Jeder gekrümmte Bereich 4 und 5 des Metallrahmens 2 ist so dick wie der ebene Bereich 3. In der Nähe des ebenen Bereichs 3 sind die gekrümmten Bereiche 4 und 5 in Bezug auf die Ebene Q nach oben versetzt, so dass an der Innenseite des Metallrahmens 2 jeweilige erste Stufen 8 und 9 und an der Außenseite jeweilige zweite Stufen 10 und 11 gebildet sind, wie dies in den 6A bis 6D sowie in der Schnittdarstellung der 12 in detaillierterer Weise zu sehen ist.
  • In ähnlicher Weise sind die freien Enden 6 und 7 in der Nähe der jeweiligen gekrümmten Bereiche 4 und 5 in Bezug auf die Ebene Q nach oben versetzt, so dass an der Innenseite des Metallrahmens 2 jeweilige dritte Stufen 12 und 13 und an der Außenseite jeweilige vierte Stufen 14 und 15 gebildet sind.
  • Der ebene Bereich 3 nimmt einen ersten Halbleiterchip oder ein erstes Halbleiterplättchen 16 auf, bei dem es sich insbesondere um den Typ mit drei Leitungsanschlüssen handelt.
  • Wie insbesondere aus 5 ersichtlich ist, weist der erste Chip 16 auf der einen Seite einen ersten Leitungsanschluss 17 auf, der nahezu die gesamte Oberfläche dieser Seite einnimmt. Auf der entgegengesetzten Seite weist der erste Chip 16 einen zweiten Leitungsanschluss 18 und einen dritten Leitungsanschluss 19 auf, die unterschiedliche Oberflächenbereiche einnehmen. Der zweite Anschluss 18 nimmt eine Fläche entsprechend einem ersten Rand 20 des ersten Chips 16 ein, während der dritte Anschluss 19 eine Fläche entsprechend einem zweiten Rand 21 einnimmt, der dem ersten Rand 20 entgegengesetzt ist. Ein zwischengeordneter nicht leitfähiger Bereich 22 ist zwischen dem zweiten Anschluss 18 und dem dritten Anschluss 19 angeordnet.
  • Im Spezielleren können der zweite Anschluss 18 und der dritte Anschluss 19 mit einem benetzbaren Metallmaterial, wie z. B. TiNiAu, realisiert werden.
  • Der erste Chip 16 ist derart untergebracht, dass der erste Leitungsanschluss 17 dem ebenen Bereich 3 zugewandt ist und der zweite Anschluss 18 sowie der dritte Anschluss 19 quer zu den beiden gekrümmten Bereichen 4 und 5 des Metallrahmens 2 angeordnet sind, wobei sich jeder Anschluss in der Nähe der freien Peripherie des ebenen Bereichs 3 befindet.
  • Wie immer noch in 5 zu sehen ist, weist der Baustein 1 vorteilhafterweise mindestens einen zwischengeordneten Rahmen 23 auf, der in einem leitfähigem Material ausgeführt ist und entsprechend dem zweiten Anschluss 18 über dem ersten Chip 16 angeordnet ist.
  • In dem Beispiel der 5, bei dem ein Chip 16 mit drei Anschlüssen betrachtet wird, weist der Baustein 1 einen zweiten zwischengeordneten Rahmen 24 auf, der stets in einem leitfähigen Material realisiert ist und entsprechend dem dritten Anschluss 19 über dem ersten Chip 16 angeordnet ist.
  • Im Spezielleren sind der erste zwischengeordnete Rahmen 23 und der zweite zwischengeordnete Rahmen 24 in Metall ausgeführt, beispielsweise Kupfer, wobei die Gesamtheit oder gewisse Bereiche der Oberflächen von diesen mit einem weiteren stärker benetzbaren Material beschichtet sein können, beispielsweise Silber (Ag) oder Nickel (Ni).
  • Der erste zwischengeordnete Rahmen 23 besitzt einen ersten ebenen Bereich 25, einen zweiten im Wesentlichen S-förmigen und flügelförmigen Bereich 26 sowie ein ebenes freies Ende 27 in einander benachbarter Weise. Das freie Ende 27 ist in der Nähe eines Verbindungspunkts mit dem zweiten Bereich 26 in der entgegengesetzten Richtung zu dem ersten ebenen Bereich 25 nach oben versetzt, so dass sich eine erste Stufe 28 in dem oberen Bereich und eine zweite Stufe 29 in dem unterem Bereich bilden lassen, wie dies in den 9, 10 und 11 zu sehen ist.
  • In ähnlicher Weise hat der zweite zwischengeordnete Rahmen 24 einen ersten ebenen Bereich 30, einen zweiten im Wesentlichen S-förmigen und flügelförmigen Bereich 31 sowie ein ebenes freies Ende 32 in einander benachbarter Weise. Das freie Ende 32 ist in der Nähe eines Verbindungspunkts mit dem zweiten Bereich 31 in der entgegengesetzten Richtung zu dem ersten ebenen Bereich 30 nach oben versetzt, so dass sich eine erste Stufe 33 in dem oberen Bereich und eine zweite Stufe 34 in dem unteren Bereich bilden lassen.
  • Der erste zwischengeordnete Rahmen 23 besitzt den ersten ebenen Bereich 25, der den zweiten Anschluss 18 überlappend angeordnet ist, sowie den zweiten S-förmigen Bereich 26, der sich zwischen den beiden gekrümmten Bereichen 4 und 4 des Metallrahmens 2 in der Nähe des ersten Rands 20 des ersten Chips 16 nach oben erstreckt. Der erste zwischengeordnete Rahmen 23 ist derart geformt, dass bei Anordnung auf dem zweiten Anschluss 18 das freie Ende 27 koplanar mit den freien Enden 6 und 7 des Metallrahmens 2 ist und somit zu der Ebene P zugehörig ist.
  • In ähnlicher Weise hat der zweite zwischengeordnete Rahmen 24 den ersten ebenen Bereich 30, der dem dritten Anschluss 19 überlappend angeordnet ist, sowie den zweiten S-förmigen Bereich 31, der sich zwischen den beiden ge krümmten Bereichen 4 und 5 des Metallrahmens 2 in der Nähe des zweiten Rands 21 des ersten Chips 16 nach oben erstreckt. Der zweite zwischengeordnete Rahmen 24 ist derart geformt, dass bei Anordnung auf dem dritten Anschluss 19 das freie Ende 32 zu der Ebene P zugehörig ist.
  • Der Baustein 1 weist einen zweiten Halbleiterchip oder ein zweites Halbleiterplättchen 35 auf, der beziehungsweise das in ähnlicher Weise wie der erste Chip 16 mit drei Leitungsanschlüssen ausgebildet ist.
  • Der zweite Chip 35 weist somit auf der einen Seite einen ersten Leitungsanschluss 36 auf, der nahezu die gesamte Oberfläche dieser Seite einnimmt, während er auf einer entgegengesetzten Seite einen zweiten Leitungsanschluss 37 und einen dritten Leitungsanschluss 38 aufweist, die verschiedene Oberflächenbereiche dieser Seite einnehmen. Der zweite Anschluss 37 nimmt eine Fläche entsprechend einem ersten Rand 39 des zweiten Chips 35 ein, während der dritte Anschluss 38 eine Fläche entsprechend einem zweiten Rand 40 einnimmt, der dem ersten Rand 39 gegenüber liegt. Ein nicht leitfähiger Bereich 41 ist zwischen dem zweiten Anschluss 37 und dem dritten Anschluss 38 angeordnet.
  • Der zweite Chip 35 ist auf dem ersten Rahmen 23 und dem zweiten zwischengeordneten Rahmen 24 derart angeordnet, dass der zweite Leitungsanschluss 37 den ersten ebenen Bereich 25 des ersten zwischengeordneten Rahmens 23 überlappt und der dritte Anschluss 38 dem ersten ebenen Bereich 30 des zweiten zwischengeordneten Rahmens 24 zugewandt ist.
  • Somit ist der erste Rand 39 des zweiten Chips 35 von dem zweiten Bereich 26 des ersten zwischengeordneten Rahmens 23 beabstandet, und in ähnlicher Weise ist der zweite Rand 40 von dem zweiten Bereich 31 des zweiten zwischengeordneten Rahmens 24 beabstandet.
  • Der erste Anschluss 36 des zweiten Chips 35 ist in Bezug auf den ersten Chip 16 und die zwischengeordneten Rahmen 23 und 24 über diesen angeordnet, so dass die äußere Oberfläche von diesem vorteilhafterweise zu der Ebene P gehört.
  • Der auf diese Weise realisierte Baustein 1 bringt vorteilhafterweise alle Leitungsanschlüsse in eine Position, die einer oberen Oberfläche von diesem in der Ebene P entspricht.
  • Der Baustein 1 ist offensichtlich beschichtet, indem er mit einem Harz 42 umspritzt ist, das in 5 zur Schaffung einer klareren Darstellung nicht gezeigt ist, wobei vorteilhafterweise die Gesamtheit oder zumindest ein Teil des ebenen Bereichs 3 nicht mit dem Harzmaterial 42 beschichtet ist.
  • Die Erfindung bezieht sich auch auf ein Montageverfahren für einen Leistungsvorrichtungsbaustein, das unter Bezugnahme auf die 6A–6D veranschaulicht wird.
  • Bei dem montierten Baustein handelt es sich um einen, wie er in 5 gezeigt ist, wobei im Folgenden die gleichen Bezugszeichen zum Bezeichnen von entsprechenden Teilen verwendet werden.
  • Das erfindungsgemäße Montageverfahren sieht folgende Schritte vor:
    • • Bereitstellen eines im Wesentlichen "U"-förmigen Metallrahmens 2 unter Bilden von einem ebenen Bereich 3 und von gekrümmten Bereichen 4 und 5;
    • • Verteilen einer Schweißmasse 43 entsprechend dem ebenen Bereich 3; und
    • • Unterbringen eines ersten Chips 16 auf dem ebenen Bereich 3.
  • Im Spezielleren weist der erste Chip 16 einen ersten Anschluss 17 auf einer dem ebenen Bereich 3 zugewandten Seite auf, wobei er einen zweiten Anschluss 18 und einen dritten Anschluss 19 auf einer entgegengesetzten Seite aufweist. Der erste Chip 16 ist derart untergebracht, dass ein erster Rand 20 und ein zweiter Rand 21 parallel zueinander sind und quer zu den beiden gekrümmten Bereichen 4 und 5 des Metallrahmens 2 angeordnet sind. Der zweite Anschluss 18 befindet sich somit in der Nähe des ersten Rands 20, und der dritte Anschluss 19 befindet sich in der Nähe des zweiten Rands 21.
  • Das Verfahren sieht ferner folgende Schritte vor:
    • • weiteres Verteilen von etwas Schweißmasse 43 entsprechend den Anschlüssen 18 und 19 des ersten Chips 16, und vorteilhafterweise gemäß der Erfindung
    • • Anordnen eines ersten zwischengeordneten Rahmens 23 auf dem ersten Chip 16.
  • Im Spezielleren wird ein erster Bereich 25 des ersten zwischengeordneten Rahmens 23 auf dem zweiten Anschluss 18 angeordnet, wobei ein zweiter Bereich 26, der entsprechend dem ersten Rand 20 des ersten Chips 16 wegragt, sich in Bezug auf den ebenen Bereich 3 des Metallrahmens 2 auf der gegenüberliegenden Seite nach oben erstreckt.
  • Bei dem dargestellten Ausführungsbeispiel, das Chips mit drei Anschlüssen aufweist, weist das Verfahren ferner den Schritt auf, in dem ein zweiter zwischengeordneter Rahmen 24 auf dem ersten Chip 16 angeordnet wird.
  • In ähnlicher Weise wird ein erster Bereich 30 des zweiten zwischengeordneten Rahmens 24 auf dem dritten Anschluss 19 angeordnet, wobei sich ein zweiter Bereich 31, der entsprechend dem zweiten Rand 21 des ersten Chips 16 wegragt, auf der in Bezug auf den ebenen Bereich 3 gegenüberliegenden Seite nach oben erstreckt.
  • Vorteilhafterweise sieht das erfindungsgemäße Montageverfahren auch folgende Schritte vor:
    • • weiteres Verteilen von etwas Schweißmasse 43 auf jedem ersten ebenen Bereich 25 und 30;
    • • Unterbringen eines zweiten Chips 35 unter Ausfluchten von diesem mit dem ersten Chip 16, wobei ein erster Rand 39 entsprechend dem ersten Rand 20 des ersten Chips 16 angeordnet wird und ein zweiter Rand 40, der zu dem ersten Rand 39 parallel ist, entsprechend dem zweiten Rand 21 des ersten Chips 16 angeordnet wird.
  • Der so angeordnete zweite Chip 35 weist einen zweiten Anschluss 37 auf, der den ersten ebenen Bereich 25 und den zweiten Anschluss 18 des ersten Chips 16 überlappend angeordnet ist, und weist ferner einen dritten Anschluss 38 auf, der den ersten ebenen Bereich 30 und den dritten Anschluss 19 des ersten Chips 16 überlappend angeordnet ist, wie dies insbesondere in 11 zu sehen ist.
  • Der zweite Bereich 26 ist von dem ersten Rand 39 des zweiten Chips 35 beabstandet, und in ähnlicher Weise ist auch der zweite Bereich 31 von dem zweiten Rand 40 beabstandet.
  • Auf diese Weise ist eine Multi-Chip-Vorrichtung 44 realisiert, die in einen Anschmelzofen verbracht wird, in dem die Schweißmasse 43 einem thermischen Härtungsvorgang unterzogen werden kann.
  • Das Verfahren fährt somit mit den allgemein bekannten Schritten fort:
    • • Beschichten der Vorrichtung 44 durch Umspritzen mit einem Harzmaterial 42 unter Bildung eines quaderförmigen Körpers, der zum Bilden des Bausteins 1 geeignet ist, wobei darauf geachtet wird, dass der ebene Bereich 3 nicht bedeckt wird;
    • • bei Bedarf erfolgendes Abscheren der freien Enden 6 und 7 des Metallrahmens 3; und schließlich
    • • einen "Leitungsbildungs"-Vorgang.
  • Das Montageverfahren gemäß der Erfindung erlaubt somit die Realisierung eines mehrere Chips aufweisenden Halbleitervorrichtungs-Bausteins, bei dem die Leitungsanschlüsse der einzelnen Chips an die gleiche ebene Oberfläche gebracht sind.
  • Es ist auch möglich, alternative Ausführungsformen des erfindungsgemäßen Bausteins zu schaffen, wie dies in den 13A, 13B und 13C gezeigt ist. Gemäß diesen alternativen Ausführungsformen weisen der erste ebene Bereich 25 des ersten zwischengeordneten Rahmens 23 und der erste ebene Bereich 30 des zweiten zwischengeordneten Rahmens 24 in der Nähe des zweiten Bereichs 26 und 31 jeweilige Verengungen 45 und 46 auf. Vorteilhafterweise erlauben diese Verengungen 45 und 46 dem Harzmaterial 42 ein homogenes und gleichmäßiges Ausfüllen des Bereichs zwischen dem ersten Chip 16 und dem zweiten Chip 35 unter Verminderung der parasitären Ströme und Verbesserung der Isolierung sowie der Leistungseigenschaften des Bausteins 1.
  • Ein weiteres Auführungsbeispiel des ersten zwischengeordneten Rahmens 22 ist in 14 dargestellt, wobei der erste ebene Bereich 25 in der Nähe des zweiten Bereichs 26 eine Verengung 45 aufweist. Der zweite Bereich 26 erstreckt sich mit einer S-förmigen oder flügelartigen Formgebung in der Nähe der Ebene B, wobei jedoch die äußere Oberfläche des freien Endes 27 die Ebene P nicht erreicht. Bei dem Montageschritt an dem freien Ende 27 des ersten zwischengeordneten Rahmens 23 wird etwas leitfähige Schweißmasse 43 verteilt, so dass diesem eine bekannte Leitung 48 zugeordnet wird. Bei dieser Lösung finden die mechanische und die elektrische Verbindung des vertikal leitenden Leistungsvorrichtungsbausteins 1 bei dem Montageschritt statt.
  • Es ist offensichtlich, dass der zweite zwischengeordnete Rahmen 24 eine ähnliche Ausführungsform wie der vorstehend beschriebene erste zwischengeordnete Rahmen 23 aufweisen kann.
  • Bei einer anderen Ausführungsform, wie sie in 15 gezeigt ist, können die S-förmigen gekrümmten Bereiche 4 und 5 des Metallrahmens 2 des Bausteins 1 vorteilhafterweise eine oder mehrere Öffnungen 47 aufweisen. Diese Öffnungen 47 gestatten dem Metallrahmen 2 eine Verbesserung der Verankerung in dem Harzmaterial 43, wobei sie ferner dem Harzmaterial 43 ein besseres Einströmen in alle Zwischenräume des Bausteins 1 ermöglichen.
  • In ähnlicher Weise können auch der erste zwischengeordnete Rahmen 23 und der zweite zwischengeordnete Rahmen 24 ähnliche Öffnungen 47 entsprechend dem zweiten Bereich 26 und 31 aufweisen.
  • Vorteilhafterweise kann es sich gemäß der Erfindung bei dem ersten Halbleiterchip 16 und dem zweiten Halbleiterchip 35 um Vorrichtungen mit 3 Leitungsanschlüssen handeln, wie z. B. vom MOS-Leistungstyp, IGBT, MCT, BJT, JFET und dergleichen oder um Vorrichtungen mit zwei Leitungsanschlüssen, beispielsweise Übergangsdioden oder Schottkydioden, die in Reihe, Rücken an Rücken oder parallel angeordnet sind.
  • Die 16A und 16B, 17A und 17B, 18A und 18B, 19A und 19B, 20A und 20B sowie 21 zeigen Schnittdarstellungen von alternativen Ausführungsformen des erfindungsgemäßen Bausteins sowie entsprechende Schaltbilder.
  • Im Spezielleren zeigen die 16A und 16B einen ersten Chip 16, der zum Integrieren eines ersten MOS-Transistors geeignet ist, sowie einen zweiten Chip 35, der zum Integrieren eines zweiten MOS-Transistors geeignet ist, in einer gemeinsamen Gate-Source-Anordnung. In diesem Fall sind der erste Transistor und der zweite Transistor derart angeordnet, dass Gate und Source einander zugewandt sind, so dass diese mittels des ersten zwischengeordneten Rahmens 23 und des zweiten zwischengeordneten Rahmens 24 an die Oberfläche gebracht sind. In der Tat ist der Drainanschluss des ersten Transistors durch die freien Enden 6 und 7 des Metallrahmens 2 (in 16A nicht dargestellt) an die Oberfläche gebracht, während sich der Drainanschluss des zweiten Transistors bereits an der Oberfläche befindet.
  • Die 17A und 17B zeigen eine ähnliche Konfiguration zu der in 16A und 16B gezeigten, jedoch unter Darstellung von bipolaren Leitungstransistoren. Diese Figuren veranschaulichen einen ersten Chip 16, der zum Integrieren eines ersten Transistors geeignet ist, sowie einen zweiten Chip 35, der zum Integrieren eines zweiten Transistors geeignet ist, in einer gemeinsamen Basis-Emitter-Anordnung. In diesem Fall sind der erste Transistor und der zweite Transistor derart angeordnet, dass die Basis und der Emitter unter Zwischenan ordnung des ersten zwischengeordneten Rahmens 23 und des zweiten zwischengeordneten Rahmens 24 einander zugewandt gegenüber liegen.
  • Die 18A und 18B veranschaulichen einen ersten Chip 16, der zum Integrieren eines ersten Transistors geeignet ist, sowie einen zweiten Chip 35, der zum Integrieren eines zweiten Transistors geeignet ist, in einer Reihenanordnung. In diesem Fall weist der Transistor den ersten Drainanschluss 17 auf, der dem zweiten und dem Dritten Gate- und Sourceanschluss 37 und 38 des zweiten Transistors zugewandt ist. Zum Vermeiden der Leitfähigkeit zwischen dem ersten Anschluss 17 und dem zweiten zwischengeordneten Rahmen 24 ist etwas nicht leitfähige Masse 49 aufgebracht. Der zweite Anschluss 18 und der dritte Anschluss 19 des ersten Transistors oder Chips 16 sind dem ebenen Bereich 3 des Metallrahmens 2 zugewandt. Bei dieser speziellen Lösung weist der Metallrahmen 3 einen nicht leitfähigen Bereich 52 auf, um einen ersten und einen zweiten ähnlich geformten Bereich 2a und 2b elektrisch voneinander zu trennen. Der erste und der zweite Bereich 2a und 2b weisen jeweils einen ersten und einen zweiten freien Endbereich auf, die in 18A nicht gezeigt sind. Der nicht leitfähige Bereich 52 ist quer zu den freien Enden angeordnet. Die freien Enden ermöglichen, dass Gate und Source des ersten Transistors, der in den Chip 16 integriert ist, an die Oberfläche geführt werden.
  • Die 19A und 19B zeigen den Baustein 1 in einer Ausführungsform, bei der der erste Chip 16 und der zweite Chip 35 an zwei Anschlüssen vorhanden sind, d. h. in diesem speziellen Fall zum Integrieren von zwei Dioden mit gemeinsamer Anode geeignet sind. Bei dieser Lösung weist der Baustein 1 einen einzigen zwischengeordneten Rahmen 50 auf, der dem Übergang des ersten und des zweiten zwischengeordneten Rahmens 23 und 24 entspricht und die gleiche Formgebung wie der Metallrahmen 2 aufweist. Der erste Chip 16 ist derart angeordnet, dass er mit dem ersten Anschluss 17, der Kathode, dem ebenen Bereich 3 des Metallrahmens 2 zugewandt ist, während der zweite Anschluss 18, die Anode, dem einzigen zwischengeordneten Rahmen 50 zugewandt ist. Der zweite Chip 35 ist mit dem zweiten Anschluss 37, der Anode, dem einzigen zwischengeordneten Rahmen 50 zugewandt, während sich der erste Anschluss 36, die Kathode, an der Oberfläche befindet.
  • Die 20A und 20B veranschaulichen den Baustein 1 in einer Ausführungsform mit dem ersten Chip 16 bei zwei leitfähigen Anschlüssen, so dass dieser in diesem speziellen Fall zum Integrieren einer Diode geeignet ist, sowie mit dem zweiten, drei Anschlüsse aufweisenden leitfähigen Chip 35, so dass dieser somit zum Integrieren eines Transistors geeignet ist, in einer Anordnung mit zugeordneter Source und Anode. Der erste Chip 16 ist derart angeordnet, dass der erste Anschluss 17, die Kathode, dem ebenen Bereich 3 des Metallrahmens 2 zugewandt ist, während der zweite Anschluss 18, die Anode, dem ersten und dem zweiten zwischengeordneten Rahmen 23 und 24 zugewandt ist. Der zweite Chip 35 ist mit dem zweiten und dem dritten Anschluss 37 und 38, dem Source und dem Gate, dem ersten Chip 16 zugewandt, während sich der erste Anschluss 36, der Drainanschluss, an der Oberfläche befindet. Es wird etwas nicht leitfähige Masse 49 zwischen dem zweiten Anschluss 18 des ersten Chips 16 und dem zweiten zwischengeordneten Rahmen 24 angeordnet, um jegliche Leitfähigkeit zwischen dem zweiten Anschluss 18 des ersten Chips 16 und dem dritten Anschluss 38 des zweiten Chips 35 zu vermeiden.
  • 21 zeigt den Baustein 1 in einer Ausführungsform mit einem ersten, drei Leitungsanschlüsse aufweisenden Chip 16 mit reduzierter Größe im Vergleich zu einem zweiten Chip 35, der stets drei leitfähige Anschlüsse aufweist, die zum Integrieren von jeweiligen Transistoren geeignet sind. In diesem Fall weist der Baustein 1 den Metallrahmen 2 mit einer beträchtlich reduzierten Größe sowie ähnlich dem ersten Chip 16 auf. Der erste Chip 16 ist derart angeordnet, dass der erste Anschluss 17, das Drain, dem ebenen Bereich 3 des Metallrahmens 2 zugewandt ist, während der zweite Anschluss 18 und der dritte Anschluss 19, der Gate- und der Sourceanschluss, dem ersten bzw. zweiten zwischengeordneten Rahmen 23 und 24 zugewandt sind. Der zweite Chip 35 ist mit dem zweiten und dem dritten Anschluss 37 und 38, dem Gate- und dem Sourceanschluss, dem ersten Chip 16 zugewandt, während sich der erste Anschluss 36, der Drainanschluss, an der Oberfläche befindet.
  • 22 zeigt eine Leiterplatte 51, die für die parallele Anordnung von zwei Bausteinen ausgebildet ist, die gemäß der Lösung der vorliegenden Erfindung realisiert sind. Wie zu sehen ist, sind die Leiterplattenwege aufgrund der inno vativen Struktur der erfindungsgemäß realisierten Bausteine beträchtlich vereinfacht.
  • Vorteilhafterweise ist bei einer weiteren Ausführungsform der ebene Bereich 3 des Metallrahmens 2 in das Beschichtungsharzmaterial 42 des Bausteins 1 integriert, wie es in den 25 und 26 gezeigt ist, und zwar im Vergleich zu dem vorstehend beschriebenen Ausführungsbeispiel, das zur Erleichterung in den 23 und 24 dargestellt ist.
  • Bei einer weiteren Ausführungsform, wie diese in dem Beispiel der 27 dargestellt ist, weist der ebene Bereich 3 des Metallrahmens 2 einen Vorsprung 70 auf, der sich ausgehend von dem ebenen Bereich 3 in Bezug auf die gekrümmten Bereiche 4 und 5 auf der entgegengesetzten Seite erstreckt. Vorteilhafterweise erstreckt sich bei dieser Ausführungsform ein Teil des Vorsprungs 70 aus dem Beschichtungsharzmaterial 42 heraus. Diese Konfiguration ist z. B. in dem in 28 gezeigten Fall besonders geeignet, in dem der Bereich 2a des Metallrahmens 2 einen Vorsprung 71 aufweist, der sich aus dem Beschichtungsharzmaterial 42 heraus erstreckt und das Aufbringen einer geeigneten bekannten Wärmeabführungseinrichtung unter Zwischenanordnung eines leitfähigen Klebstoffs ermöglicht.
  • Der Hauptvorteil des vertikal leitenden Leitungselektronikvorrichtungs-Bausteins, der gemäß der vorliegenden Erfindung realisiert wird, besteht darin, alle Leitungsanschlüsse der einzelnen Halbleitervorrichtungen, die den Baustein bilden, auf das gleiche Oberflächenniveau zu bringen, indem vorteilhafterweise ein oder mehrere leitfähige zwischengeordnete Rahmen verbunden werden.
  • Man erzielt einen beträchtlichen Vorteil durch Ersetzen der Verbindungsdrähte zum elektrischen Verbinden der Anschlüsse der elektronischen Vorrichtungen des Bausteins durch zwischengeordnete Metallrahmen, indem sich der Ausgangswiderstand drastisch vermindern lässt und sich der Q-Faktor FFOM, d. h. die Baustein-Effizienz, verbessern lässt.
  • Ein weiterer Vorteil besteht in der beträchtlichen Wärmeabführung der vorliegenden Erfindung, wobei der derart realisierte Baustein mit dem ersten Lei tungsanschluss, den man als Vorrichtungs-Drain betrachten kann, der Leiterplatte zugewandt ist und der ebene Bereich 3 der Metallschicht 2 zur Umgebung hin frei liegt, mit der Möglichkeit, diesem Bereich eine geeignete Wärmeabführungsfunktion zuzuordnen.
  • Das Vorhandensein von Stufen entsprechend den gekrümmten Bereichen ist ebenfalls von Vorteil, und zwar sowohl hinsichtlich des Metallrahmens als auch hinsichtlich der zwischengeordneten Rahmen, um die Harzausdehnung zu begrenzen und um die nicht zu bedeckenden Oberflächen frei zu halten.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht in der Realisierung von vertikal leitenden Leistungselektronikvorrichtungs-Bausteinen mit reduzierter Größe, die für eine Verbesserung der Baustein-Leistungseigenschaften und der Effizienz geeignet sind.
  • Noch ein weiterer Vorteil der vorliegenden Erfindung besteht in der Verwirklichung eines kompakten Bausteins, der eine beträchtliche Reduzierung von statischen und dynamischen Verlusten ermöglicht, so dass die Baustein-Effizienz bei hohen Betriebsfrequenzen verbessert werden kann.
  • Aus experimentellen Tests, die von der Anmelderin ausgeführt worden sind, konnte verifiziert werden, dass der erfindungsgemäß gebildete Baustein einen reduzierten thermischen Widerstand aufweist, so dass sich eine sehr hohe spezifische Leistung, d. h. eine Leistung, die pro Flächeneinheit abgeführt werden kann, erzielen lässt, wie dies aus der Darstellung der 23 zu sehen ist.
  • Weiterhin kann anhand von experimentellen Tests der Anmelderin verifiziert werden, dass der erfindungsgemäß realisierte Baustein einen extrem reduzierten Q-Faktor FFOM aufweist, wie dies in dem Vergleichsdiagramm in 24 zu sehen ist.
  • Ein weiterer Vorteil von derart realisierten Bausteinen ist anhand der vereinfachten Leiterplattenwege im Fall von parallelen Anordnungen von zwei oder mehr Bausteinen zu erkennen.
  • Zu guter Letzt ist darauf hinzuweisen, dass der erfindungsgemäß realisierte Baustein vom wirtschaftlichen Standpunkt her im Vergleich zu allen anderen derzeit auf diesem Gebiet verwendeten Techniken besonders wettbewerbsfähig ist. Im Spezielleren ist diese Lösung einfach sowie leicht zu realisieren, wobei sie ferner einen einzigen Herstellungsschritt im Ofen für die Widerverflüssigung der Schweißmasse oder des Klebstoffs aufweist, die bzw. der zum Festlegen der Vorrichtungen und der Rahmen aneinander verwendet wird.

Claims (24)

  1. Vertikal leitender Leistungselektronikvorrichtungs-Baustein (1), aufweisend: mindestens einen Metallrahmen (2), der für die Unterbringung von mindestens einem ersten Halbleiterchip (16) geeignet ist, der mindestens einen ersten (17) und einen zweiten Leitungsanschluss (18) auf jeweiligen gegenüberliegenden Seiten des ersten Chips (16) aufweist, wobei der erste Leitungsanschluss (17) mit dem Metallrahmen (2) in Kontakt steht, wobei der Metallrahmen (2) im Wesentlichen U-förmig ausgebildet ist und einen ebenen Bereich (3) sowie zwei gekrümmte Bereiche (4, 5) aufweist, dadurch gekennzeichnet, dass der Baustein mindestens einen zwischengeordneten Rahmen (23, 24) aufweist, der in Kontakt mit dem zweiten Leitungsanschluss (18) angeordnet ist, wobei der mindestens eine zwischengeordnete Rahmen (23, 24) einen ersten ebenen Bereich (25, 30) aufweist, der zum Unterbringen von mindestens einem zweiten Halbleiterchip (35) ausgebildet ist, sowie einen zweiten Bereich (26, 31) aufweist, der von dem ersten ebenen Bereich (25, 30) wegsteht und sich zwischen den beiden gekrümmten Bereichen (4, 5) des Metallrahmens (2) nach oben erstreckt.
  2. Baustein (1) nach Anspruch 1, dadurch gekennzeichnet, dass zumindest ein zweiter zwischengeordneter Rahmen (24) entsprechend einem dritten Leitungsanschluss (19), der auf der gleichen Seite wie der zweite Leitungsanschluss (18) angeordnet ist, in Kontakt mit dem ersten Halbleiterchip (16) angeordnet ist.
  3. Baustein (1) nach Anspruch 1, dadurch gekennzeichnet, dass der mindestens eine zweite Halbleiterchip (35) mindestens einen auf gegenüberliegenden Seiten angeordneten ersten (36) und zweiten Leitungsanschluss (37) aufweist, wobei der zweite Leitungsanschluss (37) in Kontakt mit dem mindestens einen zwischengeordneten Rahmen (23, 24) angeordnet ist.
  4. Baustein (1) nach Anspruch 2 und 3, dadurch gekennzeichnet, dass der zweite Chip (35) einen dritten Anschluss (38) aufweist, der auf der gleichen Seite wie der zweite Anschluss (37) angeordnet ist, wobei der zweite Leitungsanschluss (37) in Kontakt mit dem mindestens einen zwischengeordneten Rahmen (23) angeordnet ist und der dritte Anschluss (38) in Kontakt mit dem zweiten zwischengeordneten Rahmen (24) angeordnet ist.
  5. Baustein (1) nach Anspruch 1, dadurch gekennzeichnet, dass der erste zwischengeordnete Rahmen (23) einen ebenen Bereich (25), den im Wesentlichen S-förmigen zweiten Bereich (26) und ein ebenes freies Ende (27) in einander benachbarter Weise aufweist.
  6. Baustein (1) nach Anspruch 4, dadurch gekennzeichnet, dass der erste und der zweite zwischengeordnete Rahmen (23, 24) jeweils den ebenen Bereich (25, 30), den im Wesentlichen S-förmigen zweiten Bereich (26, 31) und ein ebenes freies Ende (27, 32) in einander benachbarter Weise aufweisen, wobei die zweiten Bereiche (26, 31) quer zu den beiden gekrümmten Bereichen (4, 5) des Metallrahmens (2) angeordnet sind.
  7. Baustein (1) nach Anspruch 6, dadurch gekennzeichnet, dass die ebenen freien Enden (27, 32) des ersten und des zweiten zwischengeordneten Rahmens (23, 24) koplanar miteinander sind.
  8. Baustein (1) nach Anspruch 7, dadurch gekennzeichnet, dass der im Wesentlichen U-förmige Metallrahmen (2) den in der Draufsicht im Wesentlichen rechteckigen ebenen Bereich (3) sowie die beiden gekrümmten Bereiche (4, 5) aufweist, die flügelförmig ausgebildet sind und sich auf parallelen Seiten des ebenen Be reichs (3) sowie auf der gleichen Seite wie die durch den ebenen Bereich (3) definierte Ebene Q nach oben erstrecken, wobei die gekrümmten Bereiche (4, 5) jeweilige ebene freie Enden (6, 7) aufweisen, die koplanar mit den freien Enden (27, 32) des ersten und des zweiten zwischengeordneten Rahmens (23, 24) sind.
  9. Baustein nach Anspruch 8, dadurch gekennzeichnet, dass die gekrümmten Bereiche (4, 5) des Metallrahmens (2) in der Nähe des ebenen Bereichs (3) in Bezug auf die Ebene Q nach oben versetzt sind, so dass an der Innenseite des Metallrahmens (2) jeweilige erste Stufen (8, 9) gebildet sind.
  10. Baustein nach Anspruch 8, dadurch gekennzeichnet, dass die gekrümmten Bereiche (4, 5) des Metallrahmens (2) in der Nähe des ebenen Bereichs (3) in Bezug auf die Ebene Q nach oben versetzt sind, so dass an der Außenseite des Metallrahmens (2) jeweilige zweite Stufen (10, 11) gebildet sind.
  11. Baustein nach Anspruch 8, dadurch gekennzeichnet, dass die freien Enden (6, 7) des Metallrahmens (2) in der Nähe der gekrümmten Bereiche (4, 5) in Bezug auf die Ebene Q nach oben versetzt sind, so dass an der Innenseite des Metallrahmens (2) jeweilige dritte Stufen (12, 13) gebildet sind.
  12. Baustein nach Anspruch 8, dadurch gekennzeichnet, dass die freien Enden (6, 7) des Metallrahmens (2) in der Nähe der gekrümmten Bereiche (4, 5) in Bezug auf die Ebene Q nach oben versetzt sind, so dass an der Außenseite des Metallrahmens (2) jeweilige vierte Stufen (12, 13) gebildet sind.
  13. Baustein nach Anspruch 6, dadurch gekennzeichnet, dass das freie Ende (27, 32) des ersten und des zweiten zwischengeordneten Rahmens (23, 24) in der Nähe eines Verbindungspunkts mit dem zweiten Bereich (26, 31) in der in Bezug auf den ers ten ebenen Bereich (25, 30) entgegengesetzten Richtung versetzt ist, so dass sich jeweilige erste Stufen (28, 33) bilden lassen.
  14. Baustein nach Anspruch 6, dadurch gekennzeichnet, dass das freie Ende (27, 32) des ersten und des zweiten zwischengeordneten Rahmens (23, 24) in der Nähe eines Verbindungspunkts mit dem zweiten Bereich (26, 31) in der in Bezug auf den ersten ebenen Bereich (25, 30) entgegengesetzten Richtung versetzt ist, so dass sich jeweilige zweite Stufen (29, 34) bilden lassen.
  15. Baustein nach Anspruch 6, dadurch gekennzeichnet, dass der erste ebene Bereich (25, 30) des ersten und des zweiten zwischengeordneten Rahmens (23, 24) in der Nähe eines Verbindungspunkts mit dem zweiten Bereich (26, 31) jeweilige Verengungen (45, 46) aufweist.
  16. Baustein nach Anspruch 8, dadurch gekennzeichnet, dass der ebene Bereich des Metallrahmens (2) einen nicht leitfähigen Bereich (52) aufweist, um einen ersten und einen zweiten Bereich (2a, 2b) des Metallrahmens (2) elektrisch zu trennen, wobei der erste und der zweite Bereich (2a, 2b) jeweils einen ersten und einen zweiten freien Endbereich aufweisen und wobei der nicht leitfähige Bereich (52) quer zu den freien Endbereichen angeordnet ist.
  17. Baustein nach Anspruch 8, dadurch gekennzeichnet, dass zumindest ein Teil des ebenen Bereichs (3) des Metallrahmens (2) einen Vorsprung (70) aufweist, der sich in Bezug auf die gekrümmten Bereiche (4, 5) auf der entgegengesetzten Seite erstreckt.
  18. Baustein nach Anspruch 8, dadurch gekennzeichnet, dass die gekrümmten Bereiche (4, 5) des Metallrahmens (2) und/oder die freien Enden (6, 7 und 27, 32) des jeweiligen ersten und zweiten zwischengeordneten Rahmens (23, 24) eine oder meh rere Öffnungen (47) zum Ermöglichen einer besseren Adhäsion mit einem Harzmaterial (42) aufweisen.
  19. Baustein nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, dass er ein Beschichtungsharzmaterial (42) des Metallrahmens (2) aufweist, wobei das Harzmaterial zumindest einen Bereich des Metallrahmens (2) freiliegend belässt.
  20. Montageverfahren für einen Baustein (1), das folgende Schritte aufweist: – Bereitstellen eines im Wesentlichen "U"-förmigen Metallrahmens (2) und Bilden von einem ebenen Bereich (3) und von gekrümmten Bereichen (4, 5); – Verteilen einer Schweißmasse (43) entsprechend dem ebenen Bereich (3); und – Unterbringen eines ersten Chips (16) auf dem ebenen Bereich (3), wobei der erste Chip (16) auf einer zu dem ebenen Bereich (3) gewandten Seite einen ersten Anschluss (17) aufweist und auf einer gegenüberliegenden Seite mindestens einen zweiten Anschluss (18) aufweist, dadurch gekennzeichnet, dass der erste Chip (16) einen ersten und einen zweiten Rand (20, 21) aufweist, die parallel zueinander und quer zu den beiden gekrümmten Bereichen (4, 5) des Metallrahmens (2) angeordnet sind, und dass das Verfahren ferner folgende Schritte aufweist: – weiteres Verteilen von etwas Schweißmasse (43) entsprechend dem mindestens einen zweiten Anschluss (18) des ersten Chips (16) und – Positionieren zumindest eines ersten zwischengeordneten Rahmens (23) auf dem ersten Chip (16), wobei ein erster Bereich (25) des ersten zwischengeordneten Rahmens (23) den zweiten Anschluss (18) des ersten Chips (16) überlappend angeordnet wird und ein zweiter Bereich (26) von dem ersten Rand (20) wegragt und sich zwischen den beiden gekrümmten Bereichen (4, 5) des Metallrahmens (2) nach oben erstreckt.
  21. Montageverfahren für einen Baustein (1) nach Anspruch 20, dadurch gekennzeichnet, dass es ferner folgende Schritte aufweist: – weiteres Verteilen von etwas Schweißmasse (43) auf jedem ersten Bereich (25) des ersten zwischengeordneten Rahmens (23); – Unterbringen eines zweiten Chips (35), der mindestens einen ersten und einen zweiten Leitungsanschluss (36, 37) auf gegenüberliegenden Seiten aufweist, Ausfluchten des Chips mit dem ersten Chip (16), wobei ein erster und ein zweiter Rand (39, 40) den ersten bzw. den zweiten Rand (20, 21) des ersten Chips (16) überlappend angeordnet werden, und Anordnen zumindest des zweiten Leitungsanschlusses (37) in den ersten Bereich (25) und den zweiten Anschluss (18) des ersten Chips (16) überlappender Weise.
  22. Montageverfahren für einen Baustein (1) nach Anspruch 20, dadurch gekennzeichnet, dass es ferner folgende Schritte aufweist: – Anordnen eines zweiten zwischengeordneten Rahmens (24) auf dem ersten Chip (24) in einer einen dritten Anschluss (19) des ersten Chips (16) überlappender Weise, wobei der dritte Anschluss (19) auf der gleichen Seite wie der zweite Anschluss (18) angeordnet wird, wobei der zweite zwischengeordnete Rahmen (24) einen zweiten Bereich (31) aufweist, der von dem ersten Rand (21) wegsteht und sich in Bezug auf den ebenen Bereich (3) des Metallrahmens (2) auf der gegenüberliegenden Seite nach oben erstreckt; – weiteres Verteilen von etwas Schweißmasse (43) auf den ersten Bereichen (25, 30) des ersten und des zweiten zwischengeordneten Rahmens (23, 24); – Unterbringen eines zweiten Chips (35), der einen ersten Leitungsanschluss (36) auf der einen Seite und mindestens einen zweiten und dritten Anschluss (37, 38) auf der gegenüberliegenden Seite aufweist, Ausfluchten des zweiten Chips (35) mit dem ersten Chip (16), und Anordnen zumindest des zweiten und des dritten Anschlusses (37, 38) in die ersten Bereiche (25, 30) des ersten und des zweiten zwischengeordneten Rahmens (23, 24) überlappender Weise.
  23. Montageverfahren für einen Baustein (1) nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, dass ein Harzmaterial zum mindestens teilweisen Beschichten des Metallrahmens (2), des mindestens einen ersten Chips (16) und des mindestens einen ersten zwischengeordneten Rahmens (23) verwendet wird, wobei das Harzmaterial den ebenen Bereich (3) des Metallrahmens (2) freiliegend belässt.
  24. Montageverfahren für einen Baustein (1) nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, dass eine nicht leitfähige Schweißmasse (43) verwendet wird.
DE602004011195T 2004-05-31 2004-05-31 Vertikal leitender Leistungselektronikvorrichtungs-Baustein sowie entsprechendes Montageverfahren Expired - Lifetime DE602004011195T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP04425399A EP1603157B1 (de) 2004-05-31 2004-05-31 Vertikal leitender Leistungselektronikchip und Herstellungsmethode

Publications (2)

Publication Number Publication Date
DE602004011195D1 DE602004011195D1 (de) 2008-02-21
DE602004011195T2 true DE602004011195T2 (de) 2009-01-08

Family

ID=34932531

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004011195T Expired - Lifetime DE602004011195T2 (de) 2004-05-31 2004-05-31 Vertikal leitender Leistungselektronikvorrichtungs-Baustein sowie entsprechendes Montageverfahren

Country Status (3)

Country Link
US (1) US7372142B2 (de)
EP (1) EP1603157B1 (de)
DE (1) DE602004011195T2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005027356B4 (de) * 2005-06-13 2007-11-22 Infineon Technologies Ag Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
DE102005039478B4 (de) * 2005-08-18 2007-05-24 Infineon Technologies Ag Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102005055761B4 (de) * 2005-11-21 2008-02-07 Infineon Technologies Ag Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US8063472B2 (en) * 2008-01-28 2011-11-22 Fairchild Semiconductor Corporation Semiconductor package with stacked dice for a buck converter
IT1400538B1 (it) * 2010-05-28 2013-06-11 St Microelectronics Srl Dispositivo elettronico e metodo di collegamento di una piastrina ad un terminale di connessione
IT1404382B1 (it) * 2011-02-24 2013-11-22 St Microelectronics Srl Dispositivo elettronico per applicazioni ad elevata potenza.
US20160277017A1 (en) * 2011-09-13 2016-09-22 Fsp Technology Inc. Snubber circuit
CN102569276B (zh) * 2012-02-14 2014-11-19 株洲南车时代电气股份有限公司 一种igbt模块
US9070387B1 (en) 2013-08-23 2015-06-30 Western Digital Technologies, Inc. Integrated heat-assisted magnetic recording head/laser assembly
US9042048B1 (en) 2014-09-30 2015-05-26 Western Digital (Fremont), Llc Laser-ignited reactive HAMR bonding
US9202478B1 (en) 2015-02-10 2015-12-01 Western Digital (Fremont), Llc Method and structure for soldering a laser submount to a mounting face of a slider
US10084441B2 (en) 2016-12-15 2018-09-25 Infineon Technologies Dresden Gmbh Electronic switching and reverse polarity protection circuit
DE102018100946A1 (de) * 2018-01-17 2019-07-18 Osram Opto Semiconductors Gmbh Bauteil und verfahren zur herstellung eines bauteils
US10872848B2 (en) 2018-10-25 2020-12-22 Infineon Technologies Ag Semiconductor package with leadframe interconnection structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2571895B1 (fr) 1984-10-16 1987-07-24 Silicium Semiconducteur Ssc Procede de montage de deux composants semi-conducteurs dans un boitier commun et dispositif obtenu par ce procede
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
DE19902462B4 (de) * 1999-01-22 2004-02-05 Infineon Technologies Ag Halbleiterbauelement mit Chip-on-Chip-Aufbau
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
US6858922B2 (en) 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP1603157A1 (de) 2005-12-07
US7372142B2 (en) 2008-05-13
US20050275082A1 (en) 2005-12-15
EP1603157B1 (de) 2008-01-09
DE602004011195D1 (de) 2008-02-21

Similar Documents

Publication Publication Date Title
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE602004011195T2 (de) Vertikal leitender Leistungselektronikvorrichtungs-Baustein sowie entsprechendes Montageverfahren
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102019220010A1 (de) Halbbrückenmodul eines Traktionsinverters einer Leistungselektronik eines Elektrofahrzeugs oder Hybridfahrzeugs
DE102014113519B4 (de) Elektronisches Bauelement, Anordnung und Verfahren
EP2525397B2 (de) Leistungshalbleiter
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE102014118836A1 (de) Halbleiterbauteil
DE102013100701B4 (de) Halbleitermodulanordnung und verfahren zur herstellung einer halbleitermodulanordnung
DE102016105096B4 (de) Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente
DE102005041174A1 (de) Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
DE10191585B4 (de) Halbleitervorrichtung
DE102006018765A1 (de) Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
DE102021200016A1 (de) Halbleitermodul und verfahren zum herstellen eines halbleitermoduls
DE102015103555B4 (de) Elektronisches Bauteil
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE3211975A1 (de) Montagegehaeuse fuer halbleiterbauteile mittlerer leistung
DE102015110532A1 (de) Verfahren und Vorrichtung zum elektrischen Verbinden einer Vielzahl von Halbleiterbauelementeschichten durch eine gemeinsame leitfähige Schicht
DE102019121229A1 (de) Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden
EP1057249A1 (de) Matrixumrichter
DE112021002959T5 (de) Montagestruktur für halbleitermodule
DE10333315B4 (de) Leistungshalbleitermodul
DE102020214734A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition