CN218957725U - 半导体器件和半导体器件的组件 - Google Patents

半导体器件和半导体器件的组件 Download PDF

Info

Publication number
CN218957725U
CN218957725U CN202222088278.1U CN202222088278U CN218957725U CN 218957725 U CN218957725 U CN 218957725U CN 202222088278 U CN202222088278 U CN 202222088278U CN 218957725 U CN218957725 U CN 218957725U
Authority
CN
China
Prior art keywords
conductive
die
pad
strip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222088278.1U
Other languages
English (en)
Inventor
M·马佐拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN218957725U publication Critical patent/CN218957725U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本公开的各实施例涉及半导体器件和半导体器件的组件。一种半导体器件包括预模制的引线框安装衬底。衬底包括裸片焊盘(被配置为在其上安装有半导体裸片)以及第一导电焊盘和第二导电焊盘。绝缘条被模制在第一导电焊盘与第二导电焊盘之间以提供相互电绝缘，并且在纵向方向上延伸，第一导电焊盘和第二导电焊盘位于绝缘条的相对侧。半导体裸片被布置在裸片焊盘上与绝缘条配准。与绝缘条配准地延伸的单条导电带将半导体裸片与第一导电焊盘和第二导电焊盘电耦合，以提供从半导体裸片朝向第一导电焊盘和第二导电焊盘的公共电流路径。这在减少封装设计循环时间方面是有利的，并且更一般地在降低成本方面是有利的。

Description

半导体器件和半导体器件的组件
技术领域
本说明书涉及半导体器件和半导体器件的组件。
例如，一个或多个实施例可以被应用于汽车行业的半导体功率器件。
背景技术
在各种半导体产品中，诸如功率四方扁平无引线(QFN)封装，多个集成电路芯片或裸片(例如功率裸片和控制器裸片)共享公共封装布局。
而且，在这种功率器件中，相同的衬底(例如预模制的引线框)可以被用于制造具有不同数目的功率通道的器件：例如，被设计为承载两个功率通道的衬底可以被用于包括仅一个功率通道的器件。
这可能导致相对于衬底将芯片或裸片(这些术语在本文中被用作同义词)安装在偏移的偏心位置。所产生的不对称封装结构不期望地受到关于各种参数的非均匀行为的影响，诸如电流和热流的收缩和分布。
本领域需要充分处理前面讨论的问题。
实用新型内容
各种半导体产品中，多个集成电路芯片或裸片共享公共封装布局，因此芯片或裸片相对于衬底被安装在偏移的偏心位置，所产生的不对称封装结构不期望地受到关于各种参数的非均匀行为的影响，诸如电流和热流的收缩和分布。
在本公开的第一方面，提出了一种半导体器件，该半导体器件包括：安装衬底，包括至少一个裸片焊盘以及第一导电焊盘和第二导电焊盘，绝缘条在第一导电焊盘与第二导电焊盘之间，其中绝缘条在纵向方向上延伸，第一导电焊盘和第二导电焊盘位于绝缘条的相对侧并且通过绝缘条相互电绝缘；半导体裸片，被布置在至少一个裸片焊盘上，与绝缘条配准；以及单条导电带，将被布置在至少一个裸片焊盘上的半导体裸片与第一导电焊盘和第二导电焊盘电耦合，单条导电带在纵向方向上延伸，与绝缘条配准，其中单条导电带与位于绝缘条的相对侧的第一导电焊盘和第二导电焊盘电接触，并且单条导电带提供从被布置在至少一个裸片焊盘上的半导体裸片朝向第一导电焊盘和第二导电焊盘的电流路径。
在一些实施例中，半导体器件包括：安装衬底中的至少一个另一裸片焊盘，其中至少一个裸片焊盘位于至少一个另一裸片焊盘与第一导电焊盘和第二导电焊盘的中间；另一半导体裸片，被布置在至少一个另一裸片焊盘上与绝缘条配准；以及引线接合图案，将被布置在至少一个另一裸片焊盘上的另一半导体裸片与被布置在至少一个裸片焊盘上的半导体裸片电耦合，引线接合图案与第一导电焊盘和第二导电焊盘之间的绝缘条配准。
在一些实施例中，第一导电焊盘与第二导电焊盘之间的绝缘条沿着安装衬底的中轴线延伸。
在一些实施例中，单条导电带的中心线沿着中轴线与绝缘条的中心线对准。
在本公开的第二方面，提出了一种半导体器件的组件，该半导体器件的组件包括：第一半导体器件和第二半导体器件；其中第一半导体器件和第二半导体器件中的每个半导体器件包括：安装衬底，包括至少一个裸片焊盘以及第一导电焊盘和第二导电焊盘，绝缘条在第一导电焊盘与第二导电焊盘之间，其中绝缘条在纵向方向上延伸，第一导电焊盘和第二导电焊盘位于绝缘条的相对侧并且通过绝缘条相互电绝缘；以及半导体裸片，被布置在至少一个裸片焊盘上与绝缘条配准；其中第一半导体器件包括：单条导电带，将被布置在至少一个裸片焊盘上的半导体裸片与第一导电焊盘和第二导电焊盘电耦合，单条导电带在纵向方向上延伸，与绝缘条配准，其中单条导电带与位于绝缘条的相对侧的第一导电焊盘和第二导电焊盘电接触，并且单条导电带提供从被布置在至少一个裸片焊盘上的半导体裸片朝向第一导电焊盘和第二导电焊盘的电流路径；以及其中第二半导体器件包括：第一导电带和第二导电带，将被布置在至少一个裸片焊盘上的半导体裸片与第一导电焊盘和第二导电焊盘电耦合，第一导电带和第二导电带在相应绝缘条的相对侧在纵向方向上延伸，其中第一导电带提供从被布置在至少一个裸片焊盘上的半导体裸片朝向第一导电焊盘的第一电流传导路径，并且第二导电带提供从被布置在至少一个裸片焊盘上的半导体裸片朝向第二导电焊盘的第二电流传导路径，第一电流传导路径不同于第二电流传导路径。
在一些实施例中，针对第一半导体器件和第二半导体器件中的每个半导体器件，第一导电焊盘与第二导电焊盘之间的绝缘条沿着安装衬底的中轴线延伸。
在一些实施例中，单条导电带的中心线沿着中轴线与绝缘条的中心线对准。
在一些实施例中，第一导电带被布置在中轴线的一侧，并且第二导电带被布置在中轴线的相对侧。
因此，单种类型的衬底(引线框)可以被用于不同类型的封装，而无需重新设计裸片焊盘地点。这在减少封装设计循环时间方面是有利的，并且更一般地在降低成本方面是有利的。
附图说明
一个或多个实施例现在将参照附属附图仅通过示例描述，其中：
图1是说明包括两个功率通道的半导体功率器件的平面图；
图2是使用与图1的器件相同的衬底(引线框)来制造具有单个功率通道的半导体功率器件的可能性示例；
图3是说明图1和图2所示衬底的平面图，该衬底被用于制造根据本说明书的实施例的具有单个功率通道的半导体功率器件；以及
图4是以放大比例尺再现的沿着图3的IV-IV线的截面图。
具体实施方式
除非另有指示，否则不同附图中的对应数字和符号通常指代对应的部分。
附图被绘制以清晰地图示实施例的相关方面，并且不一定按比例绘制。
附图中绘制的特征的边缘不一定指示特征范围的终止。
在随后描述中，各种具体细节被图示，以便提供对根据描述的实施例的各种示例的深入理解。实施例可以在没有一个或多个具体细节的情况下或在具有其他方法、组件、材料等的情况下获得。在其他情况下，已知的结构、材料或操作未被详细图示或描述，使得实施例的各个方面不会被混淆。
在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置、结构或特点被包括在至少一个实施例中。因此，在本说明书的各个点中可能出现的诸如“在实施例中”、“在一个实施例中”等短语不一定恰好指一个相同实施例。此外，特定配置、结构或特点可以在一个或多个实施例中以任何适当的方式组合。
本文使用的标题/引用仅出于便利性提供，因此不限定保护范围或实施例的范围。
一个或多个实施例涉及一种方法。
一个或多个实施例涉及一种对应的半导体器件。功率QFN封装器件是这种器件的示例。
一个或多个实施例涉及各种对应的半导体器件。包括例如使用相同衬底生产的单通道功率器件和双通道功率器件的组件是这种组件的示例。
一个或多个实施例提供了一种功率半导体器件，诸如功率QFN封装，其中单通道布置(可能包括“小”裸片)利用具有对称布局的双通道预模制引线框。
为此，一个或多个实施例可以包括将单个功率裸片耦合至双通道引线框的导电带。在某些实施例中，这种带可以被楔形接合在两个功率通道与树脂通道上。
半导体器件可以包括被布置(附接)在诸如引线框等衬底上的一个或多个半导体芯片或裸片。
塑料封装通常被用于半导体器件。这种封装可以包括引线框，该引线框提供包括诸如铜等导电材料的基体衬底，其大小和形状适于容纳半导体芯片或裸片，并且为这些芯片或裸片提供焊盘连接(引线)。
名称“引线框”(或“引线框架”)目前被用于(例如参见美国专利商标局的USPC综合词汇表)指示为集成电路芯片或裸片提供支撑的金属框架以及将裸片或芯片中的集成电路与其他电组件或触点互连的电引线。
引线框通常使用诸如光刻技术等技术来创建。利用该技术，箔或带条形式的金属(例如铜)材料在顶侧和底侧被蚀刻，以创建各种焊盘和引线。
诸如引线框等衬底有利地以预模制版本提供，其中绝缘树脂(例如环氧树脂)填充裸片焊盘和引线之间的空白空间。
因此，预模制引线框是基本上平坦的层状衬底，其中预模制材料(树脂)填充了引线框的导电结构(例如金属材料，诸如铜)中的空间，它已经被赋予雕刻的外观，包括例如通过蚀刻形成期间的空白空间。
预模制引线框的总厚度与雕刻导电结构的厚度相同。
图1是包括预模制引线框PLF的功率半导体器件的平面图。
预模制引线框PLF包括导电(例如金属，例如铜)部分，该导电部分被包括在引线框的雕刻导电结构中，具有由预模制材料(树脂)填充的空间。
图1所图示的预模制引线框PLF包括多个导电焊盘10A、10B、10C、10D，它们之间具有由预模制材料12(例如环氧树脂)填充的空间。
图1中(示意性地)表示的功率半导体器件包括：裸片焊盘10A，被配置为在其上布置(附接)有控制器裸片C1；裸片焊盘10B，被配置为在其上设置有功率裸片C2；以及两个导电焊盘10C、10D，被配置为已将其接合(例如楔形接合)至导电带R1、R2，该导电带R1、R2被配置为朝向电负载(附图中不可见)传达由功率裸片C2产生的(高)电流。
因此，图1是常规“双通道”器件的示例(两个通道或路径由两个带R1、R2提供)，其中雕刻的导电层状结构被提供，在其中具有空间。层状结构包括多个导电焊盘10A、10B、10C、10D，在其上模制有预模制材料12。预模制材料12渗入到雕刻的导电层状结构中形成(例如蚀刻)的空间中，并且提供层状预模制衬底PLF，包括由位于引线框PLF的前表面或顶表面处的预模制材料12暴露的焊盘(诸如10A、10B、10C、10D)，焊盘10A、10B、10C、10D的外围与模制到层状结构上的预模制材料12接壤。
赋予(预模制)引线框PLF的导电(金属，例如铜)部分的雕刻有益于将所有引线框部分(引线和焊盘)一起保持在稳健的结构中，以促进后续过程步骤。
例如—在将裸片C1、C2附接到引线框PLF上之后，将裸片C1、C2彼此电接合(例如经由引线接合图案14)，并且经由带R1、R2将功率裸片C2电接合至焊盘10C、10D–后续过程步骤可以包括模制在所得装配件上的模制树脂(附图中不可见)，以提供最终器件的绝缘封装。
图1中例示的功率半导体器件的一般结构在本领域中是常规的，这使得本文没有必要提供更详细的描述。另外要注意的是，引用包括控制器裸片C1和功率裸片C2的功率半导体器件的具体情况仅仅是示例性的，而不是对实施例的限制。
具体地，图1指的是于2022年7月21日提交的美国专利申请号17/870,455中公开的预模制引线框PLF，对应于2021年7月28日提交的意大利专利申请102021000020111，它被转让给本申请的同一受让人并且通过引用并入本文。
图1所图示的预模制引线框PLF在焊盘10A和10B的外围包括应力消除(或应力减小)弯曲部分100，被配置为在(横向)圆形表面上与预模制材料12接壤，即，在光滑、弯曲的表面上(例如没有可察觉的突起、隆起或凹痕的平坦且规则的表面)。
如所图示的，这些应力消除弯曲部分100可以包括例如延伸到预模制材料12中的裸片焊盘10A、10B的突起。
当在平面图中观察时，应力消除部分100可以呈现出可以被视为蛇形的轮廓，相对于平行于裸片焊盘10的(否则直线的)一侧的参考中线至少近似正弦轨迹。即，应力消除弯曲部分100在层状预模制衬底PLF的平面中(其厚度实际上可以忽略不计)沿着近似正弦的轨迹延伸。发现这种近似正弦的形状在对抗可能的裂纹形成和传播方面特别有效。
如在图1的右手侧可感知的，裸片焊盘10B的应力消除弯曲部分100中的一个应力消除弯曲部分在引线框的导电结构中有利地位于预模制材料12填充T形(原始)空白空间的相同地点处，将旨在由预模制材料12填充的T形空间变成具有圆形边缘的Y形空间。
还如图1所图示的，在邻近裸片焊盘10A和10B的相互面对的侧面中的多个应力消除弯曲部分100可以被设置为应力消除弯曲部分100(例如突起)的交替(例如交错的)，使得其间的预模制材料12具有一般的锯齿形或蛇形图案。
因此，图1所图示的半导体器件是半导体器件的示例，包括：用于半导体裸片的安装衬底(引线框)PLF，包括至少一个裸片焊盘10B；半导体裸片C2，被布置在该裸片焊盘10B上；以及第一导电带R1和第二导电带R2，分别将布置在裸片焊盘10B上的半导体裸片C2与第一导电焊盘10C和第二导电焊盘10D电耦合。
如图1所图示的，第一导电带R1和第二导电带R2在导电焊盘10C和10D之间的绝缘条120的相对侧沿着纵向方向XPLF延伸。
如图1所图示的，纵向方向XPLF由衬底PLF的中轴线(图1中的水平)标识，其中轴线XPLF延伸通过导电焊盘10C和10D之间的绝缘材料12的带120。
导电焊盘10C和10D因此位于绝缘条120的相对侧。
第一导电带R1提供从半导体裸片C2到第一导电焊盘10C的第一电流传导路径，而第二导电带R2提供从半导体裸片C2到第二导电焊盘10D的第二电流传导路径。
由带R1提供的第一电流传导路径不同于由带R2提供的第二电流传导路径。
如图1的左手侧所图示的，衬底PLF还包括另一裸片焊盘10A，裸片焊盘10B位于这种另一裸片焊盘10A以及第一导电焊盘10C和第二导电焊盘10D的中间。
如图1所图示的，另一半导体裸片(例如控制器裸片C1)被布置在另一裸片焊盘10A上配准，即，与裸片C1的中心线(与轴线XPLF对准)配准，即，与导电焊盘10C和10D之间的绝缘条120配准。
如图1所图示的，将裸片焊盘10A上的半导体裸片C1和裸片焊盘10B上的半导体裸片C2电耦合的引线接合图案14配准，即，与将引线接合图案平分的中心线(与轴线XPLF对准)配准，即，与第一导电焊盘10C和第二导电焊盘10D之间的绝缘条120配准。
通过配准布置，图1所图示的器件的各种元件因此以相对于轴线XPLF基本对称的方式布置。
要注意的是，该配准布置进一步适用于位于绝缘带120(轴线XPLF)的相对侧的一对焊盘10C、10D和一对带R1、R2。此外，裸片C1、C2和引线接合图案14中的每一个被配准布置，即，与轴线XPLF对准。
各种应用都受益于产品“系列”的可用性，包括具有不同大小和功率处理能力的控制器和/或功率芯片。
例如，如图2所图示的，某些应用可能涉及大小小于图1所图示的裸片C1和C2的控制器裸片C1和/或功率裸片C2。
要再次注意的是，引用包括控制器裸片C1和功率裸片C2的功率半导体器件的具体情况仅仅是示例性的，而不是对实施例的限制。
对产品系列或组件的不同成员(诸如图1和图2所图示的那些)使用相同(预模制)引线框PLF的能力是一个期望的特征。
如图2所图示的，这可能导致将(较小的)功率裸片C2仅放置在裸片焊盘10B的一部分(图2中的上部)上方的选项，在图1所图示的双通道布置中，该部分承载(更大的)芯片C2。
图2所图示的器件是“单通道”器件，仅包括一个带R1，被配置为朝向导电焊盘10C传达由裸片C2产生的电流并且传达到外部电负载(附图中不可见)上。
图2中例示的解决方案具有导致不对称封装结构的缺点。
事实上，在图2中例示的布置中，裸片C2和带R1都被布置在轴线XPLF的侧边(例如与轴线XPLF的任一侧偏离)。这也不可避免地适用于引线接合图案14，即使裸片C1仍然可以被布置为与轴线XPLF配准(即，对准)。
图2中例示的布置可能在收缩以及电性能和热性能方面表现出不期望的不均匀行为。
这些问题可以通过依靠不同的引线框布局来解决(但这会对设计和成本产生负面影响)，至少作为一种缓解措施，通过选择具有改进特性的组件(胶水、胶带、树脂)和/或选择不同的裸片厚度。
然而，各种问题仍未解决：例如(这可以通过比较图1和图2来了解)相对于引线框PLF横向偏离地安装功率焊盘C2几乎不可避免地需要对引线接合图案14进行可能的修改，这同样是横向偏移的。
图3和图4中表示的示例有助于将单通道布置中的(功率)裸片(诸如裸片C2)放置在与图1中例示的用于双通道器件的相同类型的引线框PLF上，同时保留“对准”或“对称”结构：即，芯片C1和C2、带R1和引线接合14都配准的单通道结构，即，通过带120与引线框PLF的中纵轴线XPLF对准，引线框PLF在其他方面与图1所图示的双通道器件的情况下使用的引线框相同。
图3和图4所图示的实施例便于将诸如功率裸片C2等裸片放置在引线框PLF的中心，与通过带120的中轴线XPLF配准。
通过这种方式，先前讨论的与非对称的偏心封装结构相关的缺点可以被克服：作为示例，如图3所图示的，中心引线接合图案14可以为单通道器件保留，与图1所图示的双通道器件的情况一样。
这种结果(将功率裸片C2放置为与中轴线XPLF配准)可以通过利用旨在提供来自芯片C2的电流路径(通道)的(单个)带R来实现。
如图3和图4所图示的，带R的远端(与裸片C2相对)可以被布置为跨越带120和轴线XPLF并且耦合(例如通过常规的楔形接合)至焊盘10C和10D。
因此，带R可以通过所谓的使两个焊盘10C和10D之间的预模制材料(树脂)120短路来在裸片C2和(两者)焊盘10C和10D之间提供期望的电连接。带R的远端因此在焊盘10C、10D之间呈桥状延伸，并且根据需要在裸片C2与焊盘10C和10D之间提供电连接。
这有助于将裸片C2放置在轴线XPLF处，其中带R根据需要提供与两个焊盘10C和10D的电接合。
通过这种方式，一种对称结构被产生，它克服了前面讨论的收缩问题以及电性能和热性能问题，同时保留了将为双通道器件设计的衬底(引线框)PLF(也)用于单通道器件的可能性。
否则，本领域技术人员将了解相同的概念可以被应用，例如以在生产具有跨越第一焊盘和第二焊盘的第一带以及跨越第三焊盘和第四焊盘的第二带的双通道器件时，便于(再)使用为四通道功率器件设计的衬底(如图3的右手侧所图示的，用四个焊盘代替两个焊盘10C、10D)。
图4是使用包括互补部分T和S(这可以是金属支撑板)的定制接合工具(这可以是当前用于功率半导体器件中的“楔形接合”带的常规工具)将带R耦合至焊盘10C和10D的可能性的示例，该互补部分T和S被配置为夹持带R和焊盘10C、10D。
在图4的示例中，工具T和板S具有与在焊盘10C和10D之间的预模制(树脂)材料120处延伸的轴线XPLF对准的相应凹槽TR和SR。
发现这种布置有利于避免向带120中的预模制材料施加不期望的应力，该带120可以是在焊盘10C、10D之间的相对较窄的带的形式。
因此，本文呈现的示例有助于向用户提供半导体器件的组件(即，“系列”)，包括例如：图3中例示的单通道功率器件和图1中例示的双通道功率器件。
该系列/组件中的各种器件可以包括相同的衬底PLF(如图1和图3所图示的)，同时避免产生图2所例示的偏心布置。
在不损害基本原理的情况下，细节和实施例可以相对于前面仅通过示例描述的内容变化，甚至显著变化，而不脱离保护范围。
权利要求是本文提供的关于实施例的技术教导的集成部分。
保护范围由附属权利要求确定。

Claims (8)

1.一种半导体器件，其特征在于，包括：
安装衬底，包括至少一个裸片焊盘以及第一导电焊盘和第二导电焊盘，绝缘条在所述第一导电焊盘与所述第二导电焊盘之间，其中所述绝缘条在纵向方向上延伸，所述第一导电焊盘和所述第二导电焊盘位于所述绝缘条的相对侧并且通过所述绝缘条相互电绝缘；
半导体裸片，被布置在所述至少一个裸片焊盘上，与所述绝缘条配准；以及
单条导电带，将被布置在所述至少一个裸片焊盘上的所述半导体裸片与所述第一导电焊盘和所述第二导电焊盘电耦合，所述单条导电带在所述纵向方向上延伸，与所述绝缘条配准，其中所述单条导电带与位于所述绝缘条的相对侧的所述第一导电焊盘和所述第二导电焊盘电接触，并且所述单条导电带提供从被布置在所述至少一个裸片焊盘上的所述半导体裸片朝向所述第一导电焊盘和所述第二导电焊盘的电流路径。
2.根据权利要求1所述的半导体器件，其特征在于，包括：
所述安装衬底中的至少一个另一裸片焊盘，其中所述至少一个裸片焊盘位于所述至少一个另一裸片焊盘与所述第一导电焊盘和所述第二导电焊盘的中间；
另一半导体裸片，被布置在所述至少一个另一裸片焊盘上与所述绝缘条配准；以及
引线接合图案，将被布置在所述至少一个另一裸片焊盘上的所述另一半导体裸片与被布置在所述至少一个裸片焊盘上的所述半导体裸片电耦合，所述引线接合图案与所述第一导电焊盘和所述第二导电焊盘之间的所述绝缘条配准。
3.根据权利要求1所述的半导体器件，其特征在于，所述第一导电焊盘与所述第二导电焊盘之间的所述绝缘条沿着所述安装衬底的中轴线延伸。
4.根据权利要求3所述的半导体器件，其特征在于，所述单条导电带的中心线沿着所述中轴线与所述绝缘条的中心线对准。
5.一种半导体器件的组件，其特征在于，包括：
第一半导体器件和第二半导体器件；
其中所述第一半导体器件和所述第二半导体器件中的每个半导体器件包括：
安装衬底，包括至少一个裸片焊盘以及第一导电焊盘和第二导电焊盘，绝缘条在所述第一导电焊盘与所述第二导电焊盘之间，其中所述绝缘条在纵向方向上延伸，所述第一导电焊盘和所述第二导电焊盘位于所述绝缘条的相对侧并且通过所述绝缘条相互电绝缘；以及
半导体裸片，被布置在所述至少一个裸片焊盘上与所述绝缘条配准；
其中所述第一半导体器件包括：
单条导电带，将被布置在所述至少一个裸片焊盘上的所述半导体裸片与所述第一导电焊盘和所述第二导电焊盘电耦合，所述单条导电带在所述纵向方向上延伸，与所述绝缘条配准，其中所述单条导电带与位于所述绝缘条的相对侧的所述第一导电焊盘和所述第二导电焊盘电接触，并且所述单条导电带提供从被布置在所述至少一个裸片焊盘上的所述半导体裸片朝向所述第一导电焊盘和所述第二导电焊盘的电流路径；以及
其中所述第二半导体器件包括：
第一导电带和第二导电带，将被布置在所述至少一个裸片焊盘上的所述半导体裸片与所述第一导电焊盘和所述第二导电焊盘电耦合，所述第一导电带和所述第二导电带在所述绝缘条的相对侧在所述纵向方向上延伸，其中所述第一导电带提供从被布置在所述至少一个裸片焊盘上的所述半导体裸片朝向所述第一导电焊盘的第一电流传导路径，并且所述第二导电带提供从被布置在所述至少一个裸片焊盘上的所述半导体裸片朝向所述第二导电焊盘的第二电流传导路径，所述第一电流传导路径不同于所述第二电流传导路径。
6.根据权利要求5所述的半导体器件的组件，其特征在于，针对所述第一半导体器件和所述第二半导体器件中的每个半导体器件，所述第一导电焊盘与所述第二导电焊盘之间的所述绝缘条沿着所述安装衬底的中轴线延伸。
7.根据权利要求6所述的半导体器件的组件，其特征在于，所述单条导电带的中心线沿着所述中轴线与所述绝缘条的中心线对准。
8.根据权利要求6所述的半导体器件的组件，其特征在于，所述第一导电带被布置在所述中轴线的一侧，并且所述第二导电带被布置在所述中轴线的相对侧。
CN202222088278.1U 2021-08-10 2022-08-09 半导体器件和半导体器件的组件 Active CN218957725U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102021000021638 2021-08-10
IT102021000021638A IT202100021638A1 (it) 2021-08-10 2021-08-10 Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti
US17/881,921 2022-08-05
US17/881,921 US20230049088A1 (en) 2021-08-10 2022-08-05 Method of manufacturing semiconductor devices, corresponding semiconductor device and assortment of semiconductor devices

Publications (1)

Publication Number Publication Date
CN218957725U true CN218957725U (zh) 2023-05-02

Family

ID=78212553

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202222088278.1U Active CN218957725U (zh) 2021-08-10 2022-08-09 半导体器件和半导体器件的组件
CN202210951094.5A Pending CN115881547A (zh) 2021-08-10 2022-08-09 制造半导体器件的方法、半导体器件和半导体器件的分类

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210951094.5A Pending CN115881547A (zh) 2021-08-10 2022-08-09 制造半导体器件的方法、半导体器件和半导体器件的分类

Country Status (3)

Country Link
US (1) US20230049088A1 (zh)
CN (2) CN218957725U (zh)
IT (1) IT202100021638A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120228696A1 (en) * 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
JP5868043B2 (ja) * 2011-07-04 2016-02-24 ルネサスエレクトロニクス株式会社 半導体装置
US10290567B2 (en) * 2017-09-01 2019-05-14 Infineon Technologies Ag Transistor package with three-terminal clip

Also Published As

Publication number Publication date
IT202100021638A1 (it) 2023-02-10
US20230049088A1 (en) 2023-02-16
CN115881547A (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
CN102714201B (zh) 半导体封装和方法
US9184142B2 (en) Semiconductor device and manufacturing method of the same
CN101553920A (zh) 方型扁平无引线封装的方法和设备
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
JP2005142554A (ja) リードフレーム及びこれを適用した半導体パッケージの製造方法
JP2004014823A (ja) 半導体装置及びその製造方法
CN218957725U (zh) 半导体器件和半导体器件的组件
KR20040108582A (ko) 반도체 장치 및 그 제조 방법
CN218867095U (zh) 半导体装置、半导体器件以及安装基板
US20090001529A1 (en) Package stacking using unbalanced molded tsop
US6921967B2 (en) Reinforced die pad support structure
CN218957727U (zh) 半导体器件
CN218123353U (zh) 半导体器件
CN218867096U (zh) 衬底和半导体器件
EP4113600B1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
US20110042793A1 (en) Lead frame assembly for a semiconductor package
US20230005824A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device
CN218101253U (zh) 用于半导体器件的预模制引线框架和半导体器件
CN112956005A (zh) 包含向内弯曲引线的集成电路封装
CN217507315U (zh) 半导体器件和引线框
JP2004281486A (ja) 半導体パッケージ及び同パッケージを用いた半導体装置
US20090004783A1 (en) Method of package stacking using unbalanced molded tsop
CN118116891A (zh) 制造半导体器件的方法以及对应的半导体器件
JP2000031367A (ja) 半導体装置及びその製造方法
CN116544125A (zh) 制造半导体器件的方法和对应的半导体器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant