IT202100020555A1 - Procedimento per produrre substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti - Google Patents

Procedimento per produrre substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti Download PDF

Info

Publication number
IT202100020555A1
IT202100020555A1 IT102021000020555A IT202100020555A IT202100020555A1 IT 202100020555 A1 IT202100020555 A1 IT 202100020555A1 IT 102021000020555 A IT102021000020555 A IT 102021000020555A IT 202100020555 A IT202100020555 A IT 202100020555A IT 202100020555 A1 IT202100020555 A1 IT 202100020555A1
Authority
IT
Italy
Prior art keywords
die pad
thickness
molding material
laminar
molded
Prior art date
Application number
IT102021000020555A
Other languages
English (en)
Inventor
Mauro Mazzola
Roberto Tiziani
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000020555A priority Critical patent/IT202100020555A1/it
Priority to US17/873,967 priority patent/US20230031356A1/en
Priority to EP22187456.3A priority patent/EP4125125A1/en
Priority to CN202221983339.4U priority patent/CN218333789U/zh
Priority to CN202210911854.XA priority patent/CN115692213A/zh
Publication of IT202100020555A1 publication Critical patent/IT202100020555A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Liquid Crystal (AREA)
  • Bipolar Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
"Procedimento per produrre substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione si riferisce ai dispositivi a semiconduttore.
Una o pi? forme di attuazione possono essere applicate a dispositivi a semiconduttore di potenza per l'impiego nel settore automobilistico, nell'elettronica di consumo, nei computer e in varie altre applicazioni.
Alimentatori (PSU, "Power Supply Units") per server, caricabatterie per laptop, caricabatterie per telefoni e prese a muro USB sono solo alcuni esempi di possibili applicazioni di forme di attuazione.
Sfondo
Vari dispositivi a semiconduttore, per esempio i package di potenza Quad-Flat No-leads (QFN), beneficiano della presenza di un die pad isolato in cui il leadframe del package ? semi-inciso (half-etched) nell'area del die pad per creare uno strato di resina isolante sotto il die pad semi-inciso.
Vari problemi possono sorgere nella produzione di un tale leadframe prestampato (pre-molded): per esempio, il bloccaggio del leadframe durante il prestampaggio potrebbe non essere completamente efficace nella misura in cui, nel die pad semi-inciso, il metallo (rame) nella struttura del leadframe ? solo una parte (met?) del suo spessore iniziale.
Di conseguenza, l'utensile di stampaggio entra in contatto con la superficie anteriore (superiore) del die pad, che, per?, non ? supportata nella sua superficie posteriore o inferiore.
Il die pad pu? cos? diventare in qualche modo flottante nell'utensile di stampaggio e nella superficie anteriore o superiore del die pad si possono produrre "bave" di resina (cio? perdite e fuoriuscite di resina sul die pad) che non possono essere rimosse mediante sbavatura e/o politura.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? contribuire ad affrontare i problemi discussi in precedenza.
Secondo una o pi? forme di attuazione, tale scopo pu? essere raggiunto per mezzo di un procedimento che presenta le caratteristiche esposte nelle rivendicazioni che seguono.
Una o pi? forme di attuazione possono riferirsi a un substrato corrispondente (leadframe).
Una o pi? forme di attuazione possono riferirsi a un dispositivo a semiconduttore corrispondente.
Le rivendicazioni sono una parte integrante dell'insegnamento tecnico qui fornito in relazione alle forme di attuazione.
Una o pi? forme di attuazione possono fornire un leadframe QFN prestampato comprendente colonne (pillar) sacrificali per facilitare il corretto bloccaggio del/dei die pad semi-incisi destinati ad essere incorporati nella resina di prestampaggio.
Queste colonne sacrificali possono essere rimosse durante una successiva fase di semi-incisione eseguita dopo lo stampaggio finale del leadframe per formare fianchi bagnabili per la saldatura dei contatti, per esempio.
Vantaggiosamente, una o pi? forme di attuazione possono fornire un maggiore ancoraggio di un secondo stampaggio (incapsulamento) alla resina di prestampaggio nel leadframe.
Un leadframe prestampato secondo le forme di attuazione comprende uno o pi? die pad isolati semi-incisi che presentano colonne (pillar) di supporto che si estendono verso il lato posteriore o inferiore del leadframe.
Vantaggiosamente, queste colonne di supporto comprendono una porzione centrale cava sul lato anteriore o superiore. Pu? quindi essere prodotto un leadframe prestampato finale (per l'impiego nella produzione di package QFN, per esempio) che comprende cavit? sotto forma di fori passanti.
Un secondo materiale di prestampaggio (incapsulamento) pu? quindi penetrare in questi fori ed entrare in contatto con la resina di prestampaggio. Un forte accoppiamento (adesione) tra la resina di prestampaggio e l'incapsulamento pu? quindi essere ottenuto anche in presenza di differenti tipi e/o quantit? di cariche nella resina di prestampaggio e nell'incapsulamento.
Breve descrizione delle figure allegate
Una o pi? forme di attuazione saranno adesso descritte, a titolo di esempio, con riferimento alle figure allegate, in cui:
le figure 1A e 1B sono esemplificative di fasi nella produzione convenzionale di substrati prestampati (leadframe);
la figura 1C ? una rappresentazione schematica di un substrato ottenuto con le fasi delle figure 1A e 1B;
le figure 2A e 2B sono esemplificative di fasi nella produzione convenzionale di substrati prestampati (leadframe) comprendenti un die pad semi-inciso;
la figura 2C ? una rappresentazione schematica di un substrato che pu? essere ottenuto con le fasi delle figure 2A e 2B;
la figura 3 ? una vista di una porzione delle figure 2C indicata dalla freccia III, riprodotta in una scala ingrandita;
le figure 4A e 4B sono esemplificative di certe fasi che possono essere tentate per eliminare difetti come quelli illustrati nella figura 3;
le figure 5A a 5F a sono illustrative di fasi in forme di attuazione della presente descrizione; e
le figure 6A e 6B sono viste in prospettiva da punti di vista opposti di una struttura di substrato secondo le forme di attuazione della presente descrizione.
Numeri e simboli corrispondenti nelle diverse figure si riferiscono in generale a parti corrispondenti, salvo diversa indicazione.
Le figure sono disegnate per illustrare chiaramente gli aspetti rilevanti delle forme di attuazione e non sono necessariamente disegnate in scala.
I bordi delle caratteristiche disegnate nelle figure non indicano necessariamente la fine dell'estensione della caratteristica.
Descrizione dettagliata
Nella descrizione che segue sono illustrati vari dettagli specifici allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione secondo la descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? degli specifici dettagli, o con altri procedimenti, componenti, materiali, ecc. In altri casi, strutture, materiali o operazioni note non sono illustrate o descritte in dettaglio in modo da non rendere oscuri vari aspetti delle forme di attuazione.
Il riferimento a "una forma di attuazione" o "una sola forma di attuazione" nel quadro della presente descrizione ? inteso a indicare che una particolare configurazione, struttura, o caratteristica descritta in relazione alla forma di attuazione ? compresa in almeno una forma di attuazione. Quindi, frasi come "in una forma di attuazione", "in una sola forma di attuazione", o simili, che possono essere presenti in vari punti della presente descrizione, non si riferiscono necessariamente a una stessa e unica forma di attuazione. Inoltre, particolari configurazioni, strutture, o caratteristiche possono essere combinate in qualsiasi modo adeguato in una o pi? forme di attuazione.
Le intestazioni/riferimenti qui utilizzati sono forniti unicamente per comodit? e quindi non definiscono l'estensione di protezione o la portata delle forme di attuazione.
I dispositivi a semiconduttore comprendono uno o pi? chip o die a semiconduttore disposti (attaccati) su substrati per esempio leadframe.
Per i dispositivi a semiconduttore sono comunemente usati package di plastica. Tali package possono comprendere un leadframe che fornisce un substrato di base che comprende materiale elettricamente conduttivo (metallo, come per esempio rame) dimensionato e sagomato per ospitare chip o die a semiconduttore e che fornisce connessioni di pad (conduttori) per questi chip o die.
La denominazione "leadframe" (o "lead frame") ? attualmente utilizzata (si veda, per esempio, l'USPC Consolidated Glossary of the United States Patent and Trademark Office) per indicare un telaio metallico che fornisce supporto per un chip o die di circuito integrato cos? come conduttori elettrici per interconnettere il circuito integrato nel die o chip ad altri componenti o contatti elettrici.
I leadframe sono creati convenzionalmente utilizzando tecnologie come per esempio una tecnologia di fotoincisione. Con questa tecnologia, un materiale metallico sotto forma di lamina o nastro viene inciso sui lati superiore e inferiore per creare vari pad e conduttori.
Il Quad-Flat No-lead (QFN) ? una famiglia di package di dispositivi a semiconduttore che presenta un elevato tasso di crescita nel settore del packaging dei semiconduttori.
Il QFN ? un tipo di package flessibile ed economico con una vasta gamma di possibili applicazioni e un numero di pin che pu? variare da 2 pin (nel caso di un diodo, per esempio) a 100 pin o pi? (in disposizioni a pi? file per circuiti integrati digitali, per esempio).
Si noti che la denominazione "no-leads" applicata ai package QFN si riferisce al fatto che un package QFN tipicamente non presenta conduttori che sporgono radialmente dal package, i conduttori o pin essendo infatti forniti nella superficie posteriore o inferiore del package.
I leadframe per l'impiego come substrati per il montaggio di package QFN sono vantaggiosamente forniti in una versione "prestampata" (pre-molded) in cui una resina isolante (una resina epossidica, per esempio) riempie gli spazi vuoti tra i die pad e i conduttori.
I leadframe prestampati attualmente utilizzati comprendono una resina elettricamente isolante come ad esempio una resina epossidica, stampata su una struttura laminare scolpita elettricamente conduttiva (per esempio, metallo) utilizzando un utensile di stampaggio piatto, per esempio.
Gli spazi lasciati nel materiale metallico inciso (per esempio, rame) sono riempiti da resina di prestampaggio e il leadframe risultante presenta uno spessore totale che ? lo stesso spessore del leadframe inciso originale.
Dopo il prestampaggio (con la resina stampata solidificata, per esempio tramite polimerizzazione UV o termica), ? possibile applicare processi di sbavatura e politura per fornire superfici metalliche superiori/inferiori pulite.
Possono essere forniti fianchi bagnabili, per esempio, durante una seconda fase di incisione che pu? essere applicata al leadframe prestampato per generare aree incise dedicate.
I leadframe prestampati offrono vari vantaggi nel flusso di assemblaggio del processo (principalmente per quanto riguarda il wire bonding e lo stampaggio).
I leadframe prestampati sono anche vantaggiosi in termini di progetto, per esempio l? dove pi? die pad e un routing di leadframe abbastanza complesso (per applicazioni multi-chip, per esempio) sono caratteristiche di interesse. Un substrato sotto forma di leadframe prestampato pu? essere prodotto utilizzando una tecnologia di fotoincisione a partire da un foglio o striscia di un materiale metallico (rame, per esempio) che viene inciso nei lati superiore e inferiore per creare i pad e i die pad pi? i conduttori.
Viene quindi stampata una resina isolante ad esempio una resina epossidica (tramite una tecnologia a trasferimento, per esempio). Durante lo stampaggio della resina, viene applicato un utensile di stampaggio che blocca il leadframe con le superfici dello stampo posizionate contro la struttura del leadframe. Per facilitare un buon flusso e riempimento si pu? utilizzare una resina a bassa viscosit?.
I pad (conduttori) e i die pad sono essenzialmente esenti da bave di stampaggio (cio? perdite o fuoriuscite di resina di stampaggio nsulla superficie del pad), con una moderata perdita di resina che si verifica localmente. Dei processi di sbavatura e politura possono essere applicati dopo lo stampaggio della resina per ottenere una superficie metallica pulita (in vista della finitura di Ag o NiPdAu, per esempio).
La sequenza delle figure 1A to 1C ? schematicamente esemplificativa di una sequenza di fasi come discusse in precedenza.
In particolare, nella figura 1A a 1C il riferimento 10 denota un die pad incluso in una struttura laminare scolpita ed elettricamente conduttiva di un leadframe (substrato). Tali strutture scolpite presentano spazi in esse che sono originariamente vuoti e vengono poi riempiti da materiale di prestampaggio 12 (resina come ad esempio una resina epossidica) stampato sulla struttura laminare scolpita ed elettricamente conduttiva di un leadframe.
Come illustrato nelle figure 1A e 1B - queste possono essere considerate essenzialmente come viste in sezione parziale del substrato (leadframe) 10 - il materiale di prestampaggio viene erogato in uno stato scorrevole mentre la struttura laminare 10 ? bloccata tra le superfici di bloccaggio piane dell'utensile di prestampaggio che comprende una prima parte (superiore) TP e una seconda parte (inferiore) BP.
Le superfici di bloccaggio piane dell'utensile di prestampaggio, denominate rispettivamente TPS e BPS, sono mantenute a una distanza D1 pari allo spessore finale desiderato del leadframe (si veda la figura 1C).
Il materiale di prestampaggio 12 stampato sulla struttura laminare 10 che ? bloccata nell'utensile di prestampaggio TP, BP penetra negli spazi originariamente vuoti nella struttura metallica scolpita del leadframe.
Viene cos? prodotto un substrato laminare prestampato (leadframe) che presenta lo stesso spessore D1 della struttura laminare con una superficie anteriore (superiore) 10A del die pad 10 lasciata esposta (cio? scoperta) dal materiale di prestampaggio 12 (anche dopo che questo si ? solidificato, tramite polimerizzazione UV o termica, per esempio).
Una struttura di leadframe come esemplificata nelle figure 1A a 1C facilita un buon bloccaggio tra le superfici di bloccaggio piane TPS, BPS in modo che nessuna apprezzabile "sbavatura" del materiale di prestampaggio 12 si verifichi nella superficie 10A.
Pu? verificarsi una qualche perdita marginale di resina nella superficie 10A, che pu? essere rimossa tramite fasi di sbavatura e politura, ottenendo cos? una superficie metallica pulita 10A disponibile per il montaggio di chip a semiconduttore.
Come visibile nella figura 1C, la struttura metallica scolpita del leadframe (un die pad, come per esempio 10) ? esposta (cio? viene lasciata scoperta) dal materiale di prestampaggio 12, sia nella superficie anteriore o superiore 10A che nella superficie posteriore o inferiore, indicata con 10B.
Varie applicazioni di leadframe prestampati possono trarre vantaggio dalla disponibilit? di un die pad isolato.
Un die pad isolato ? esposto (cio? lasciato scoperto dal materiale di prestampaggio) solo nella superficie anteriore o superiore 10A, mentre la superficie posteriore o inferiore 10B ? coperta da materiale di prestampaggio 12. Il die pad quindi ? elettricamente isolato sulla sua superficie posteriore o inferiore che ? incorporata nel materiale di prestampaggio 12.
Questa situazione ? esemplificata nelle figure 2A a 2C, dove parti o elementi gi? discussi in relazione alle figure 1A a 1C sono indicati con gli stessi simboli di riferimento, in modo che la corrispondente descrizione dettagliata non verr? ripetuta per brevit?.
Nel caso di una disposizione di pad isolato come esemplificato nelle figure 2A a 2C, nel die pad 10 la struttura (metallica) scolpita del leadframe presenta una porzione incassata nella superficie posteriore o inferiore 10B.
Nel die pad 10, la struttura (metallica) scolpita del leadframe presenta un secondo spessore D2, che ? inferiore allo spessore generale D1 del leadframe prestampato (si veda la figura 2C per un riferimento immediato).
Per esempio, nei casi esemplificati nelle figure 2A a 2C, il die pad 10 pu? essere una porzione "semi-incisa" del leadframe con uno spessore D2 che ? (almeno approssimativamente) la met? dello spessore D1.
Se lo stesso processo discusso in precedenza in relazione alle figure 1A e 1B viene applicato nella produzione di un leadframe prestampato che presenta una tale porzione rientrata/spessore ridotto (per esempio, un die pad semi-inciso 10), il bloccaggio tra le superfici di bloccaggio TPS e BPS dell'utensile di bloccaggio pu? non essere completamente efficace.
Infatti, in quel caso il die pad 10 presenter?:
la sua superficie anteriore o superiore 10A (la superficie destinata a ospitare uno o pi? chip a semiconduttore montati su di essa) adeguatamente in appoggio contro la prima superficie piana dello stampo TPS, e
la sua superficie posteriore o inferiore 10B (opposta alla superficie anteriore o superiore 10A) disposta a una certa distanza (data dalla differenza tra D1 e D2) dalla seconda superficie piana dello stampo BPS.
Di conseguenza, la superficie posteriore o inferiore 10B del pad 10 non sar? supportata dalla parte inferiore BP dell'utensile di stampaggio lasciando il die pad 10 flottante e quindi esposto a spostamenti/flessioni indesiderate.
Come esemplificato dalla vista ingrandita della figura 3, ci? pu? dare luogo a una "bava" indesiderata del materiale di prestampaggio 12 sopra la superficie anteriore o superiore 10A.
Questo ? un difetto che pu? verosimilmente portare allo scarto del substrato come prodotto difettoso.
Tale difetto non pu? essere rimosso da fasi standard di sbavatura e/o politura.
In linea di principio, si potrebbe tentare di rimuovere tale difetto mediante una sorta di rettifica della superficie anteriore o superiore del leadframe prestampato, come indicato da G nella figura 4B.
Come illustrato nella figura 4A, la superficie anteriore o superiore del leadframe prestampato comprende die pad isolati 10 pi? pad o conduttori 14 (destinati a fornire i pin di contatto finali del package del dispositivo) con il materiale di prestampaggio 12 che riempie gli spazi vuoti nella struttura metallica scolpita (pad 10 e 14) del leadframe.
Tale possibile rettifica si rivela difficilmente fattibile ed efficace.
Infatti, lo spessore del materiale di prestampaggio 12 sbavato nella superficie superiore o anteriore 10A (si veda la figura 3) pu? essere superiore a 3 micron.
La rettifica pu? quindi ridurre in modo indesiderato lo spessore del leadframe prestampato. A sua volta ci? pu? causare una indesiderata distorsione/delaminazione del leadframe e danni superficiali.
Questi inconvenienti non possono essere eliminati anche ricorrendo a misure come fornire caratteristiche di miglioramento della forma come tacche a zig-zag e cos? via.
Le figure 5A a 5F sono esemplificative di fasi in cui gli inconvenienti discussi in precedenza sono superati con un die pad 10 nuovamente formato in una porzione rientrata del leadframe che presenta uno spessore D2 inferiore (la met?, per esempio) dello spessore complessivo D1 del leadframe.
Come illustrate nelle figure 5A a 5F, una o pi? formazioni (sacrificali) a colonna ("pillar") 100 sono fornite sporgenti dalla superficie posteriore o inferiore 10B del die pad 10.
La formazione a colonna 100 (per semplicit? ne ? illustrata solo una) presenta un'altezza pari a D1 meno D2, cio? la differenza tra il primo spessore, totale, D1 del leadframe prestampato e il secondo spessore, minore, D2 nella porzione incassata, cio? nel die pad 10.
Di conseguenza (si vedano le figure 5A e 5B), quando la struttura metallica del leadframe ? bloccata tra le superfici di bloccaggio TPS, BPS, la superficie anteriore o superiore 10A sar? di nuovo in appoggio contro la superficie TPS, e la porzione di estremit? distale della formazione a colonna 100 sar? allo stesso modo in appoggio contro la superficie di bloccaggio opposta BPS. In questo modo si pu? facilitare un adeguato bloccaggio della struttura metallica scolpita del leadframe (senza die pad "flottante") mentre il materiale di prestampaggio 12 ? stampato su di essa come esemplificato nella figura 5B.
In questo modo, una sbavatura (fuoriuscita) indesiderata del materiale di prestampaggio 12 sulla superficie 10A pu? essere efficacemente contrastata portando a una superficie pi? pulita 10A del die pad 10, esente da bave apprezzabili del materiale di prestampaggio su di essa.
Vantaggiosamente, la/le formazione/formazioni 100 pu?/possono essere rimosse come illustrato nella sequenza delle figure 5C e 5D.
Per esempio, ci? pu? verificarsi durante una fase di incisione eseguita (in un modo di per s? noto agli esperti nel settore) con l'obiettivo di fornire fianchi bagnabili per saldatura.
La fase di incisione pu? essere eseguita (utilizzando una tecnologia convenzionale) mascherando la superficie inferiore del leadframe ed eseguendo (met?) incisione rimuovendo materiale metallico in quelle posizioni in cui sono desiderati fianchi bagnabili.
Tale fase pu? comportare l'applicazione di uno strato di resist (illustrato e senza riferimento nella figura 5C per semplicit?) sulla superficie anteriore o superiore del leadframe. Lo scopo dello strato di resina ? proteggere la superficie 10A dai danni dovuti all'attacco di acido durante la rimozione delle formazioni a colonna 100.
Tale trattamento pu? essere esteso alle posizioni in cui sono fornite le formazioni a colonna 100 (come notato, per semplicit? ne ? illustrata una, ma una pluralit? di esse pu? essere vantaggiosamente utilizzata).
Come illustrato nelle figure, un foro (cieco) 100A pu? essere vantaggiosamente fornito nel die pad 10 nella posizione in cui ? fornita la (ogni) formazione a colonna 100.
Come visibile nelle figure ad esempio le figure 5A e 5B, il foro cieco 100A ? dotato di un'apertura nella superficie anteriore o superiore 10A del die pad e di una estremit? cieca e chiusa nella superficie posteriore o inferiore 10B dove ? fornita la formazione a colonna 100.
Come ? visibile nella figura 5D, la rimozione della formazione a colonna 100 fa s? che il foro cieco 100A diventi un foro passante che si estende tra le superfici opposte 10A e 10B del die pad 10.
La figura 5E ? esemplificativa di un chip o die a semiconduttore 16 (per semplicit? ne ? illustrato uno, ma possono essere presenti pi? chip) montato sulla superficie anteriore o superiore 10A del die pad 10.
Ci? pu? essere effettuato tramite materiale di fissaggio (di qualsiasi tipo noto agli esperti nel settore, non visibile nelle figure).
Dopo l'eventuale formazione di uno schema di wire bonding 18 per fornire connessioni elettriche tra il/i chip 16 e connessioni elettricamente conduttive nel leadframe (si veda 14 nelle figure 4A e 4B), un materiale di incapsulamento 20 come ad esempio una resina epossidica pu? essere stampato sulla struttura risultante per completare il package del dispositivo a semiconduttore.
Come illustrato nella figura 5F, il materiale di incapsulamento 20 (che ? in uno stato scorrevole quando viene stampato) pu? penetrare nel foro passante 100A avanzando cos? dalla superficie anteriore o superiore 10A alla superficie inferiore o posteriore 10B del die pad 10 e sul materiale di prestampaggio 12.
Come conseguenza del fatto che il materiale di prestampaggio 12 e il materiale di incapsulamento 20 vengono solidificati (tramite polimerizzazione UV o termica, per esempio), questa disposizione fornisce un forte accoppiamento dell'incapsulamento 20 come generalmente desiderabile sia per il die pad 10 che per il materiale di prestampaggio 12, anche quando i materiali in resina 12 e 20 presentano contenuti di riempitivo diversi (tipo e quantit? di riempitivo).
Si noti che il foro cieco (e successivamente passante) 100A presenter? un'area in sezione almeno marginalmente pi? piccola dell'area in sezione omologa della formazione a colonna 100. Di conseguenza, la formazione a colonna 100, una volta rimossa, lascer? uno spazio vuoto nel materiale 12 di un'area in sezione pi? grande del foro 100A.
Di conseguenza, il materiale di incapsulamento 20 che penetra nel foro 100A e sul materiale di prestampaggio 12 alla fine presenter? una forma a T rovesciata (o una forma a fungo rovesciata) con una porzione distale pi? grande della porzione di stelo che si estende attraverso il foro 100A.
Come risultato, l'incapsulamento 20, una volta solidificato - come il materiale stampato 12 - fornir? un robusto accoppiamento di forma per ancorare i materiali 12 e 20 con il die pad 10 interposto tra di essi.
Le figure 6A e 6B sono illustrative delle possibili implementazioni di una struttura metallica scolpita ed elettricamente conduttiva di un leadframe prestampato prima che un materiale di prestampaggio ad esempio 12 venga stampato su tale struttura.
Formazioni a colonna 100 sono visibili fornite nella superficie posteriore o inferiore 10B di un die pad 10, con fori ciechi 100A forniti nella superficie anteriore o superiore 10A in posizioni corrispondenti alle posizioni in cui sono fornite le formazioni a colonna 100.
Gli esempi qui descritti forniscono strutture a colonna temporanee ad esempio 100 connesse a die pad 10 per i quali un isolamento ? auspicabile.
Le formazioni a colonna 100 creano una porzione (localizzata) di un die pad altrimenti semi-inciso che presenta uno spessore D1 di materiale metallico che facilita l'adeguato bloccaggio del leadframe tra le superfici di bloccaggio TPS, BPS dell'utensile di bloccaggio.
In questo modo, con la struttura laminare 10, 14 bloccata tra le superfici di bloccaggio piane TPS, BPS dell'utensile di prestampaggio TP, BP mantenuta a una distanza pari a detto primo spessore D1, la prima superficie del die pad 10A viene mantenuta saldamente appoggiata contro la prima superficie piana di bloccaggio TPS dell'utensile di prestampaggio TP, BP.
Viene quindi efficacemente contrastato un eventuale spostamento di un die pad "flottante" 10 come nel caso delle figure 2A e 2B, con conseguente sbavatura del materiale di prestampaggio 12 sulla superficie 10A come esemplificata nella figura 3.
Una superficie del die pad "pulita" 10A viene quindi lasciata esposta dal materiale di prestampaggio 12, con tale superficie del die pad 10A esente da materiale di prestampaggio 12 sbavato su di esso.
Allo stesso tempo, la/le formazione/formazioni a colonna 100 che sporgono dalla seconda superficie del die pad 10B (di un'altezza pari alla differenza tra lo spessore D1 e lo spessore D2) comprenderanno una porzione di estremit? distale lasciata esposta dal materiale di prestampaggio 12.
Tali formazioni a colonna 100 possono essere rimosse, per esempio, mediante incisione, che pu? avvenire durante una fase di lavorazione destinata a formare fianchi bagnabili per saldatura.
Un dispositivo a semiconduttore risultante comprender? quindi una struttura laminare scolpita elettricamente conduttiva 10, 14 che presenta spazi in essa e un primo spessore D1.
Una struttura come illustrata comprende uno o pi? die pad 10 che presentano una prima superficie di die pad 10A e una seconda superficie di die pad 10B mutuamente opposte con un secondo spessore D2 tra di esse che ? inferiore al primo spessore (D1) e materiale di prestampaggio isolante 12 stampato sulla struttura laminare 10, 14 che penetra negli spazi nella struttura metallica (per esempio di rame) di base per fornire un substrato laminare prestampato (leadframe) che presenta il (primo) spessore D1 e che comprende la prima superficie del die pad 10A lasciata esposta dal materiale di prestampaggio 12.
Un dispositivo a semiconduttore secondo gli esempi qui riportati comprender? anche uno o pi? chip o die a semiconduttore 16 montati nella prima superficie del die pad 10A, con:
la prima superficie del die pad 10A esente da materiale di prestampaggio 12 che (indesiderabilmente) sbava su di essa, e
la seconda superficie del die pad 10B coperta dal materiale di prestampaggio isolante 12 per fornire (in modo desiderato) un isolamento del die pad 10.
Come ? stato evidenziato, le formazioni a colonna ad esempio 100 sono vantaggiosamente formate con una struttura cava che facilita il flusso di incapsulamento durante l'assemblaggio finale del package per completare l'isolamento del die pad.
Un incapsulamento isolante 20 pu? infatti essere stampato sul substrato laminare prestampato (leadframe 10, 12, 14) e uno o pi? chip a semiconduttore 16 possono essere montati nella prima superficie del die pad 10A.
Come risultato della rimozione delle formazioni a colonna 100, il die pad 10 presenter? fori passanti 100A in esso tra la prima superficie del die pad 10A e la seconda superficie del die pad 10B.
L'incapsulamento 20 penetrer? cos? in questi fori passanti 100A ed entrer? in contatto con il materiale di prestampaggio 12 nel substrato laminare prestampato fornendo cos? un ancoraggio fermo tra i materiali 12 e 20 con il leadframe interposto tra di essi.
Senza pregiudizio per i principi di base, i dettagli e le forme di attuazione possono variare, anche in modo significativo, rispetto a quanto ? stato descritto in precedenza, solo a titolo di esempio, senza allontanarsi dall'ambito di protezione.
L'ambito di protezione ? determinato dalle rivendicazioni annesse.

Claims (11)

RIVENDICAZIONI
1. Procedimento, comprendente:
fornire una struttura laminare scolpita elettricamente conduttiva (10, 14) che presenta spazi in essa, la struttura laminare (10, 14) presentando un primo spessore (D1) e comprendendo almeno un die pad (10) che presenta una prima superficie del die pad (10A) configurata per avere almeno un chip a semiconduttore (16) montato su di essa e una seconda superficie del die pad (10B) opposta alla prima superficie del die pad (10A),
bloccare la struttura laminare (10, 14) tra una prima superficie piana di bloccaggio (TPS) e una seconda superficie piana di bloccaggio (BPS) di un utensile di prestampaggio (TP, BP) con la prima (TPS) e la seconda (BPS) superfici di bloccaggio piane dell'utensile di prestampaggio (TP, BP) mantenute a una distanza pari a detto primo spessore (D1), e
stampare materiale di prestampaggio isolante (12) sulla struttura laminare (10, 14) bloccata tra la prima (TPS) e la seconda (BPS) superfici di bloccaggio piane dell'utensile di prestampaggio (TP, BP) mantenute a una distanza pari a detto primo spessore (D1), in cui il materiale di prestampaggio (12) penetra in detti spazi e fornisce un substrato laminare prestampato (10, 12, 14) che presenta detto primo spessore (D1) e comprendente detta prima superficie del die pad (10A) lasciata esposta dal materiale di prestampaggio (12),
in cui:
almeno un die pad (10) presenta un secondo spessore (D2) tra la prima superficie del die pad (10A) e la seconda superficie del die pad (10B), il secondo spessore (D2) essendo inferiore al primo spessore (D1) in cui, con la struttura laminare (10, 14) bloccata tra la prima (TPS) e la seconda (BPS) superfici di bloccaggio piane dell'utensile di prestampaggio (TP, BP) mantenute a una distanza pari a detto primo spessore (D1), la prima superficie del die pad (10A) si appoggia contro la prima superficie piana di bloccaggio (TPS) dell'utensile di prestampaggio (TP, BP) e la seconda superficie del die pad (10B) si trova a una distanza dalla seconda superficie piana di bloccaggio (BPS) dell'utensile di prestampaggio (TP, BP), e
il procedimento comprende provvedere almeno una formazione a colonna (100) che sporge dalla seconda superficie del die pad (10B) per un'altezza pari alla differenza tra detto primo spessore (D1) e detto secondo spessore (D2), in cui, con la struttura laminare (10, 14) bloccata tra la prima (TPS) e la seconda (BPS) superfici di bloccaggio piane dell'utensile di prestampaggio (TP, BP) mantenute a una distanza pari a detto primo spessore (D1), la almeno una formazione a colonna (100) si appoggia contro la seconda superficie piana di bloccaggio (BPS) dell'utensile di prestampaggio (TP, BP).
2. Procedimento secondo la rivendicazione 1, comprendente rimuovere detta almeno una formazione a colonna (100) successivamente allo stampaggio di materiale di prestampaggio (12) sulla struttura laminare (10, 14).
3. Procedimento secondo la rivendicazione 2, comprendente fornire nella prima superficie del die pad (10A) un foro cieco (100A) a registro con la almeno una formazione a colonna (100) che sporge dalla seconda superficie del die pad (10B), in cui detto foro cieco diventa un foro passante (100A) in risposta alla rimozione di detta almeno una formazione a colonna (100).
4. Procedimento secondo la rivendicazione 3, comprendente:
disporre almeno un chip a semiconduttore (16) su detta prima superficie del die pad (10A) lasciata esposta dal materiale di prestampaggio (12) nel substrato laminare prestampato, e
in seguito alla rimozione di detta almeno una formazione a colonna (100), stampare un incapsulamento isolante (20) sul substrato laminare prestampato che presenta lo almeno un chip a semiconduttore (16) disposto in detta prima superficie del die pad (10A) lasciata esposta dal materiale di prestampaggio (12), in cui detto incapsulamento isolante (20) penetra in detto foro passante (100A) ed entra in contatto con il materiale di prestampaggio (12) nel substrato laminare prestampato.
5. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, in cui il secondo spessore (D2) tra la prima superficie del die pad (10A) e la seconda superficie del die pad (10B) ? circa la met? di detto primo spessore (D1).
6. Procedimento secondo una qualsiasi delle precedenti rivendicazioni comprendente fornire detta struttura laminare scolpita elettricamente conduttiva (10, 14) che presenta spazi in essa mediante incisione di materiale laminare metallico.
7. Substrato (10, 12, 14), comprendente:
una struttura laminare scolpita elettricamente conduttiva (10, 14) che presenta spazi in essa, la struttura laminare (10, 14) presentando un primo spessore (D1) e comprendendo almeno un die pad (10) che presenta una prima superficie del die pad (10A) configurata per avere almeno un chip a semiconduttore (16) montato su di essa e una seconda superficie del die pad (10B) opposta alla prima superficie del die pad (10A), e
materiale di prestampaggio isolante (12) stampato sulla struttura laminare (10, 14), in cui il materiale di prestampaggio (12) penetra in detti spazi e fornisce un substrato laminare prestampato (10, 12, 14) che presenta detto primo spessore (D1) e comprendente detta prima superficie del die pad (10A) lasciata esposta dal materiale di prestampaggio (12) in cui detta prima superficie del die pad (10A) ? esente da materiale di prestampaggio (12) sbavato su di essa,
in cui:
lo almeno un die pad (10) presenta un secondo spessore (D2) tra la prima superficie del die pad (10A) e la seconda superficie del die pad (10B), il secondo spessore (D2) essendo inferiore al primo spessore (D1) in cui la seconda superficie del die pad (10B) ? coperta dal materiale di prestampaggio (12), e
almeno una formazione a colonna (100) sporge dalla seconda superficie del die pad (10B) per un'altezza pari alla differenza tra detto primo spessore (D1) e detto secondo spessore (D2) in cui la almeno una formazione a colonna (100) comprende una porzione di estremit? distale lasciata esposta dal materiale di prestampaggio (12).
8. Substrato secondo la rivendicazione 7, in cui il secondo spessore (D2) tra la prima superficie del die pad (10A) e la seconda superficie del die pad (10B) ? circa la met? del primo spessore (D1).
9. Dispositivo a semiconduttore, comprendente:
una struttura laminare scolpita elettricamente conduttiva (10, 14) che presenta spazi in essa, la struttura laminare (10, 14) presentando un primo spessore (D1) e comprendendo almeno un die pad (10) che presenta una prima superficie del die pad (10A) e una seconda superficie del die pad (10B) opposta alla prima superficie del die pad (10A), in cui lo almeno un die pad (10) presenta un secondo spessore (D2) tra la prima superficie del die pad (10A) e la seconda superficie del die pad (10B), il secondo spessore (D2) essendo inferiore al primo spessore (D1),
materiale di prestampaggio isolante (12) stampato sulla struttura laminare (10, 14), in cui il materiale di prestampaggio (12) penetra in detti spazi e fornisce un substrato laminare prestampato (10, 12, 14) che presenta detto primo spessore (D1) e comprendente detta prima superficie del die pad (10A) lasciata esposta dal materiale di prestampaggio (12), e
almeno un chip a semiconduttore (16) montato su detta prima superficie del die pad (10A),
in cui la prima superficie del die pad (10A) ? esente da materiale di prestampaggio (12) sbavato su di essa e la seconda superficie del die pad (10B) ? coperta dal materiale di prestampaggio (12) per fornire isolamento dello almeno un die pad (10).
10. Dispositivo a semiconduttore secondo la rivendicazione 9, comprendente un incapsulamento isolante (20) stampato sul substrato laminare prestampato (10, 12, 14) che presenta almeno un chip a semiconduttore (16) montato su detta prima superficie del die pad (10A) e in cui lo almeno un die pad (10) presenta almeno un foro passante (100A) in esso tra la prima superficie del die pad (10A) e la seconda superficie del die pad (10B) e detto incapsulamento isolante (20) penetra in detto foro passante (100A) ed entra in contatto con il materiale di prestampaggio (12) nel substrato laminare prestampato (10, 12, 14).
11. Dispositivo a semiconduttore secondo la rivendicazione 9 o la rivendicazione 10, in cui il secondo spessore (D2) tra la prima superficie del die pad (10A) e la seconda superficie del die pad (10B) ? circa la met? di detto primo spessore (D1).
IT102021000020555A 2021-07-30 2021-07-30 Procedimento per produrre substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti IT202100020555A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102021000020555A IT202100020555A1 (it) 2021-07-30 2021-07-30 Procedimento per produrre substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti
US17/873,967 US20230031356A1 (en) 2021-07-30 2022-07-26 Method of producing substrates for semiconductor devices, corresponding substrate and semiconductor device
EP22187456.3A EP4125125A1 (en) 2021-07-30 2022-07-28 Method of producing substrates for semiconductor devices, corresponding substrate and semiconductor device
CN202221983339.4U CN218333789U (zh) 2021-07-30 2022-07-29 衬底和半导体器件
CN202210911854.XA CN115692213A (zh) 2021-07-30 2022-07-29 制造衬底的方法、相应的衬底和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000020555A IT202100020555A1 (it) 2021-07-30 2021-07-30 Procedimento per produrre substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti

Publications (1)

Publication Number Publication Date
IT202100020555A1 true IT202100020555A1 (it) 2023-01-30

Family

ID=78049707

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000020555A IT202100020555A1 (it) 2021-07-30 2021-07-30 Procedimento per produrre substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti

Country Status (3)

Country Link
US (1) US20230031356A1 (it)
EP (1) EP4125125A1 (it)
IT (1) IT202100020555A1 (it)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110115061A1 (en) * 2009-11-13 2011-05-19 Shutesh Krishnan Electronic device including a packaging substrate having a trench
US20170301617A1 (en) * 2014-03-07 2017-10-19 Bridge Semiconductor Corporation Leadframe substrate with isolator incorporated therein and semiconductor assembly and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110115061A1 (en) * 2009-11-13 2011-05-19 Shutesh Krishnan Electronic device including a packaging substrate having a trench
US20170301617A1 (en) * 2014-03-07 2017-10-19 Bridge Semiconductor Corporation Leadframe substrate with isolator incorporated therein and semiconductor assembly and manufacturing method thereof

Also Published As

Publication number Publication date
US20230031356A1 (en) 2023-02-02
EP4125125A1 (en) 2023-02-01

Similar Documents

Publication Publication Date Title
CN101375389B (zh) 用于电路管芯的高热性能封装
US20170103904A1 (en) Integrated circuit package mold assembly
IT202100020555A1 (it) Procedimento per produrre substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti
JP2596615B2 (ja) 樹脂封止用回路基板
US20220199500A1 (en) Method of manufacturing semiconductor devices, component for use therein and corresponding semiconductor device
CN218333789U (zh) 衬底和半导体器件
JP6416996B1 (ja) 樹脂封止装置用の封止型
US20230005824A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device
JP2009252778A (ja) 半導体パッケージの製造方法
JPH06326243A (ja) 樹脂モールド型半導体装置用リードフレーム部材の製造方法
CN217334014U (zh) 半导体器件
CN217507315U (zh) 半导体器件和引线框
CN218101253U (zh) 用于半导体器件的预模制引线框架和半导体器件
IT202100010763A1 (it) Procedimento per fabbricare dispositivi a semiconduttore, componente e dispositivo a semiconduttore corrispondenti
IT202100020114A1 (it) Procedimento per fabbricare substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti
US7998794B2 (en) Resin molded semiconductor device and manufacturing method thereof
IT202100021638A1 (it) Procedimento per fabbricare dispositivi a semiconduttore, dispositivo a semiconduttore e assortimento di dispositivi a semiconduttore corrispondenti
JP2630686B2 (ja) 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品
IT202000007411A1 (it) Leadframe per prodotti a semiconduttore
KR970000966B1 (ko) 집적회로 패키지의 몰딩방법 및 그 장치
KR100418512B1 (ko) 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법
KR100258876B1 (ko) 반도체 시험용 패키지의 제조방법
JP2570157B2 (ja) 樹脂封止用金型
JPH02152260A (ja) 樹脂封止半導体装置およびそれの製造に用いる金型
JPH1131706A (ja) 半導体装置のモールド成型方法および半導体装置のモールド成型用金型