KR970000966B1 - 집적회로 패키지의 몰딩방법 및 그 장치 - Google Patents

집적회로 패키지의 몰딩방법 및 그 장치 Download PDF

Info

Publication number
KR970000966B1
KR970000966B1 KR1019930025829A KR930025829A KR970000966B1 KR 970000966 B1 KR970000966 B1 KR 970000966B1 KR 1019930025829 A KR1019930025829 A KR 1019930025829A KR 930025829 A KR930025829 A KR 930025829A KR 970000966 B1 KR970000966 B1 KR 970000966B1
Authority
KR
South Korea
Prior art keywords
lead
circuit package
integrated circuit
sealing
mold
Prior art date
Application number
KR1019930025829A
Other languages
English (en)
Other versions
KR950015671A (ko
Inventor
이구
Original Assignee
아남산업 주식회사
황인길
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남산업 주식회사, 황인길 filed Critical 아남산업 주식회사
Priority to KR1019930025829A priority Critical patent/KR970000966B1/ko
Priority to JP6297411A priority patent/JP2742514B2/ja
Publication of KR950015671A publication Critical patent/KR950015671A/ko
Priority to US08/729,540 priority patent/US5637273A/en
Application granted granted Critical
Publication of KR970000966B1 publication Critical patent/KR970000966B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

집적회로 패키지의 몰딩방법 및 그 장치
제1도는 집적회로 패키지의 전체적인 제조가공 공정도.
제2도는 종래 스트립상 몰드다이 구성도.
제3도는 종래 스트립상 리드프레임의 형상도.
제4도는 제3도의 부분확대도.
제5도는 제4도의 (a)부분 확대도.
제6도는 종래 집적회로 패키지의 성형단면도.
제7도는 제6도의 중간면을 나타낸 일부평면도.
제8도는 종래 몰드다이의 한 유니트 평면도.
제9도는 제8도의 단면도.
제10도는 제8도의 리드눌름부분 확대도(A부분).
제11도는 본 발명의 몰드다이 한 유니트 평면도.
제12도는 제11도의 단면도.
제13도는 제11도의 리드눌름부분 확대도(B부분).
제14도는 본 발명에서 사용되는 리드프레임의 한 유니트 평면도.
제15도는 제14도의 리드부분 및 테이프 확대도(C부분).
제16도는 본 발명에 의해 리드프레임과 몰드다이를 합성했을 경우의 일부 평면도.
제17도는 제16도의 정면도.
제18도는 제16도의 측면도(부분도).
* 도면의 주요부분에 대한 부호의 설명
10 : 리드프레임 11 : 리드
11a : 노치 20,30 : 봉함금형
21 : 리드눌름틀 21a : 누출방지턱
21b : 사이홈 22 : 테이프
본 발명은 집적회로 패키지를 성형함에 있어서 댐바없는 리드프레임을 사용하는 몰딩방법 및 그 장치에 대한 것이다.
현재의 집적회로 패키지(이하, 반도체라 함)추세는 그 가격을 내리기 위해 세라믹과 같은 고가품보다는 합성수지와 같은 저가품을 사용해 오고 있으며, 또한 이러한 수지제품의 고품질회로 세라믹으로밖에 제조할 수 없었던 고부가가치의 반도체제품을 합성수지류로 대체하고 있는 실정이다.
따라서, 반도체 어셈블리(ASSEMBLY ; 패키지 상태의 단위제품)상에서 트리밍을 하기 위한 장비투자 및 인력, 시간등의 낭비로 인해 제품의 가격을 상승시키고 제품의 납기지연을 초래하게 되는 등 생산, 판매에 직접적인 영향을 미치게 되었다. 더욱이 기존의 반도체 제품은 리드와 리드 간격이 적게는 0.35mm정도였으나 앞으로는 0.15mm 정도까지는 일반화될 전망이며, 따라서 트리밍장비의 가격향상은 물론이고 리드를 연결하고 있는 댐바를 자르는 펀치의 수급에도 상당한 비용이 투자되어야 한다.
또한 댐바를 자를 때 리드에 영향을 주어서 제1도에 도시된 순서에서 보듯이 트리밍공정후 실행되는 포밍공정에서 충격에 의해 자칫 리드가 휘어질 수도 있는 문제를 안고 있어 제품의 고급화 실현에 적지 않은 영향을 주게 되는 것이다. 그러므로 패키지의 봉함공정에서 댐바없이 봉함할 수 있는 새로운 기술이 요구되는 것이다.
여기서 일반 반도체의 제조과정을 살펴보면, 제1도와 먼저 수급된 원자재를 검사하고→다이(칩)준비공정→다이(칩)붙이기공정→선연결공정→봉함공정→트리밍공정→도금공정→마킹공정→포밍공정 순으로 각 공정을 진행하여 하나의 완성된 반도체를 생산해 내게 된다.
위의 공정중 봉함공정 및 트리밍공정을 좀더 상세히 설명하면, 봉함공정; 반도체 웨이퍼의 선연결한 자재를 열경화성 수지를 이용하여 자재를 외부의 충격 및 접촉으로부터 보호하고 외관상 제품의 형태를 만들기 위해 일정한 모양을 지닌 금형에다 봉함하게 되는데, 자재의 견고성을 유지하기 위해 주어진 온도와 시간에 맞추어 경화시켜 봉함한다. 트리밍 공정; 봉함공정에서 수지물의 누출을 방지하기 위해 리드와 리드 사이를 연결한 댐바부분을 제품의 사용용도에 적합하도록 제거하는 작업을 수행한다.
즉, 종래에는 자재를 봉함함에 있어서, 제3,5도에 예시된 바와 같은 리드프레임을 제6도와 같이 하부 봉함 다이위에 올려 놓고 상부 봉함다이를 세팅하여 리드프레임의 댐바부분을 누른 상태에서 수지물을 투입하여 자재를 일정형상으로 성형(몰딩)하게 되는데 이때 리드와 리드를 연결하고 있는 댐바가 각 리드 사이로 누출되려는 수지물을 막아주게 되는 것이다. 그런데 제8-10도에서 보듯이 기존의 봉함(몰드) 다이에 돌출되게 형성된 눌름부분(P)은 그 접촉면이 평편하게 되어 있어 만일 댐바없는 리드프레임을 사용할 경우에는 아무리 리드를 단단히 누른다하더라도 수지물이 각 리드 사이의 공간(리드와 리드 사이의 너비×리드프레임 두께)으로 새어나오게 되므로 반도체의 제조가 불가해지는 것이다.
이에 본 발명에서는 댐바없는 리드프레임을 사용하여 자재의 봉함(몰딩)이 무리없이 이루어지도록 몰딩방법 및 이에 알맞는 장치를 개발하게 된 것이다. 즉, 리드프레임상에서 금형안의 리드크기를 조절하거나 테이프와 같은 절연물을 붙이는 수단에 의해 봉함시 수지물이 금형밖으로 새어나오려는 양(누출압)을 최소화 하고, 봉함금형(몰드다이)상에서 리드와 리드 사이에 형성되는 공간을 막아줄수 있도록 하여 봉함시 수지물이 성형 부분 바깥쪽으로 누출되는 것을 막아줄 수 있도록 한 것이다.
이하, 본 발명을 첨부예시도면에 의거 상세히 설명하면 다음과 같다.
본 발명에서는 제14도의 도시와 같이 리드프레임(10)을 구성하는 각 리드(11)와 리드(11)를 연결시키지 않는 댐바없는 리드프레임(10)을 사용하여 집적회로 패키지를 성형 제조하게 된다. 즉, 댐바없는 리드 프레임(10)에 통상의 방법으로 다이(칩)를 실장하는 다이붙이기 공정과 선연결공정을 실행하여 이를 봉함금형에 넣어 열경화성 수지물로써 봉함을 하게 된다.
본 발명의 봉함공정에 사용되는 봉함금형(20)(30)은 댐바없는 리드 프레임(10)을 밀폐시킬 수 있는 구조로 제작된다.
봉함공정에 투입되는 봉함금형에는 몰드성형시 수지물의 누출을 억제하는 방해수단이 구비되어 금형외부로 수지물의 누출없이 완벽한 봉함공정이 수행되게 된다. 수지물의 누출을 억제하는 방해수단으로는 제11-13도의 예시와 같이 하부 봉함금형(20)의 상단부에 사각상으로 형성되는 리드눌름틀(21)을 형성하되 리드눌름틀(21)의 상면에 사각형상(□)또는 사각형상에 임의의 턱을 만든 형상(凸 또는 凹)의 누출방지턱(21a)을 일정간격으로 연속 돌설하여 이 누출방지턱(21a)에 의해 성형수지물의 외부 누출을 억제시키게 되는 것이다. 상기 누출방지턱(21a)은 상부금형(30)에 형성할 수도 있다.
또한, 본 발명에서는 수지물이 봉함금형(20)(30)밖으로 빠져나오려는 압력을 약화시키는 수단이 강구되어 있다. 즉 , 리드프레임(10)의 성형부분중 봉함금형에 의해 눌려지는 부위의 바로 안쪽으로 테이프(22)를 부착하여 수지물의 압력을 약화시킴과 동시에 각 리드의 결속력 보강이 이루어지도록 하는 바업과, 제15도의 확대도에서 보듯이 리드프레임(10)의 성형부분중 최외곽에 해당하는 리드(11)의 폭을 넓히거나 끝단에 울퉁불퉁형태의 노치(11a;notch)를 형성하는 방법에 의해 성형시 수지물이 봉함금형 외부로 빠져나가려는 누출압을 상쇄시킴으로써 댐바없는 리드프레임(10)을 이용한 반도체의 제조가 가능하게 되는 것이다.
한편, 리드프레임(10)의 성형부분에 테이프(22)를 부착함에 있어서는 반도체의 외곽부분에 작용하는 압력을 최소화시키기 위한 것으로 공차가 허용하는 한 최대한 반도체의 외곽부분으로 붙이는 것이 이상적이다.
하부 봉함금형(20)의 리드눌름틀(21)에 형성되는 누출방지턱(21a)의 높이는 금형에 세팅되는 리드프레임(10)의 리드(11) 두께와 같도록 형성되며, 누출방지턱(21a)과 누출방지턱(21a)의 사이홈(21b)의 너비는 리드(11)의 폭과 같도록 구성된다.
이와 같이 본 발명에서는 봉함공정을 진행함에 있어서, 수지물의 누출을 억제하는 방해수단으로써의 누출방지턱(21)을 구비한 하부봉함금형(20)위에 다이(칩)가 실장된 댐바없는 리드프레임(10)을 올려놓고, 그 위에 상부 봉함금형(30)을 세팅시켜 열경화성 수지물의 주입에 인한 자재의 봉함공정이 실행되게 되는데, 이때 리드프레임에 준비된 수지물의 누출압 감쇄수단인 테이프(22), 폭이 증가된 리드(11), 노치(11a)등의 여향으로 성형과정에서의 금형외부로 누출되려는 수지압이 약화되면서 각 리드(11)의 사이사이에 끼워지게 되는 누출방지턱(21a)에 의해 금형과 리드프레임이 밀폐되어 수지물의 누출없이 일정형상의 패키지가 형성되는 것이다. 따라서, 본 발명에 의하면 댐바없는 리드프레임을 사용하게 되어 반도체의 제조공정중의 하나인 트리밍공정을 생략할수 있을 뿐만 아니라 종래 트리밍공정에서 발생할 수 있는 리드손상문제를 말끔히 해결할 수 있어 정밀 반도체 제품의 품질 고급화를 실현할 수 있는 것이다.

Claims (8)

  1. 집적회로 패키지를 성형 제조함에 있어서 리드프레임(10)을 구성하는 각 리드(11)와 리드(11)를 연결하지 않은 댐바없는 리드프레임(10)을 사용하여 상기 리드프레임(10)에 다이(칩)을 실장하고, 실장된 자재를 봉함하기 위하여 사용되는 봉함금형에 수지물의 누출을 억제하는 방해수단을 구비하여 금형외부로 수지물의 누출없이 봉함공정이 수행되도록 함을 특징으로 하는 집적회로 패키지의 몰딩방법.
  2. 제1항에 있어서, 리드프레임(10)의 성형부분에 테이프(22)를 부착하여 봉함금형 밖으로 빠져나오려는 수지물의 압력을 약화시키고 리드(11)의 결속력 보강이 이루어지도록 함을 특징으로 하는 집적회로 패키지의 몰딩방법.
  3. 제1항에 있어서, 리드프레임(10)의 성형부분중 최외곽에 해당하는 리드(11)의 폭을 넓혀서 봉함금형 밖으로 빠져나오려는 수자물의 압력을 약화시킴을 특징으로 하는 집적회로 패키지의 몰딩방법.
  4. 제1항에 있어서, 리드프레임(10)의 성형부분중 최외곽에 해당하는 리드(11)의 끝단에 울퉁불퉁형태의 노치(11a;notch)를 형성하여 봉함금형 밖으로 빠져나오려는 수지물의 압력을 약화시킴을 특징으로 하는 집적회로 패키지의 몰딩방법.
  5. 제2항에 있어서, 봉함금형에 의해 눌려지는 부위의 바로 안쪽으로 테이프(22)를 부착함을 특징으로 하는 집적회로 패키지의 몰딩방법.
  6. 집적회로 패키지를 봉함하는 봉함금형을 형성함에 있어서, 하부금형(20) 또는 상부금형(30)상에 사각상(□) 또는 사각형상에 임의의 턱을 만든 형상(凸 또는 凹)으로 형성되는 리드눌름틀(21)을 형성하되 리드눌름틀(21)의 상면에 사각형상의 누출방지턱(21a)을 일정간격으로 연속 돌설하여서 된 봉함금형장치.
  7. 제6항에 있어서, 누출방지턱(21a)의 높이가 리드(11)의 두께와 같도록 하고, 누출방지턱(21a)과 누출방지턱(21a)의 사이홈(21b)의 너비가 리드(11)의 폭과 같도록 함을 특징으로 하는 봉함금형장치.
  8. 제7항에 있어서, 리드눌름틀(21)에 돌설된 누출방지턱(21a)에 의해 성형수지물의 외부누출이 억제되도록 함을 특징으로 하는 집적회로 패키지의 몰딩방법 및 그 장치.
KR1019930025829A 1993-11-30 1993-11-30 집적회로 패키지의 몰딩방법 및 그 장치 KR970000966B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930025829A KR970000966B1 (ko) 1993-11-30 1993-11-30 집적회로 패키지의 몰딩방법 및 그 장치
JP6297411A JP2742514B2 (ja) 1993-11-30 1994-11-30 集積回路パッケージの成型方法
US08/729,540 US5637273A (en) 1993-11-30 1996-10-11 Method for molding of integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930025829A KR970000966B1 (ko) 1993-11-30 1993-11-30 집적회로 패키지의 몰딩방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR950015671A KR950015671A (ko) 1995-06-17
KR970000966B1 true KR970000966B1 (ko) 1997-01-21

Family

ID=19369353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025829A KR970000966B1 (ko) 1993-11-30 1993-11-30 집적회로 패키지의 몰딩방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR970000966B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052164A (ko) * 2001-12-20 2003-06-26 동부전자 주식회사 반도체 패키지의 몰딩 금형

Also Published As

Publication number Publication date
KR950015671A (ko) 1995-06-17

Similar Documents

Publication Publication Date Title
KR100198685B1 (ko) 반도체 장치 제조방법 및 그 몰드 어셈블리
US6624058B1 (en) Semiconductor device and method for producing the same
US5422314A (en) Lead frame and production method for producing semiconductor device using the lead frame
JP2742514B2 (ja) 集積回路パッケージの成型方法
KR970000966B1 (ko) 집적회로 패키지의 몰딩방법 및 그 장치
JP3129660B2 (ja) Sonパッケージの樹脂封止方法及び樹脂封止装置
JPH065645A (ja) 半導体素子の樹脂成形方法
JPH1044180A (ja) トランスファ樹脂封止方法及びそれに用いる樹脂封止 金型装置
US20230005824A1 (en) Method of manufacturing substrates for semiconductor devices, corresponding substrate and semiconductor device
JP2979724B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2630686B2 (ja) 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品
KR100196896B1 (ko) 반도체 패키지
JP7425581B2 (ja) 半導体装置およびその製造方法
KR100280086B1 (ko) 반도체 패키지의 리드 프레임 구조
KR960014445B1 (ko) 집적회로 패키지의 플레쉬제거 방법 및 리드프레임 구조
JP3123976B2 (ja) 半導体装置の樹脂封止金型
JPH03152964A (ja) 樹脂封止型半導体装置用リードフレーム
JPH04263459A (ja) 半導体装置の製造方法
JPH04148558A (ja) 半導体装置の製造方法
KR200292790Y1 (ko) 반도체 패키지용 리드프레임의 탑재판 구조
JPH0730033A (ja) リードフレーム、リードフレームの製造方法およびリードフレームを用いた半導体装置
IT202100020555A1 (it) Procedimento per produrre substrati per dispositivi a semiconduttore, substrato e dispositivo a semiconduttore corrispondenti
JP2858943B2 (ja) モールド金型
KR200152647Y1 (ko) 반도체장치의 패키지
JPH05152487A (ja) リードフレーム及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130116

Year of fee payment: 17

EXPY Expiration of term