KR100196896B1 - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR100196896B1 KR100196896B1 KR1019950068015A KR19950068015A KR100196896B1 KR 100196896 B1 KR100196896 B1 KR 100196896B1 KR 1019950068015 A KR1019950068015 A KR 1019950068015A KR 19950068015 A KR19950068015 A KR 19950068015A KR 100196896 B1 KR100196896 B1 KR 100196896B1
- Authority
- KR
- South Korea
- Prior art keywords
- leads
- polyamic acid
- acid film
- lead frame
- curable
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
댐바가 없는 사전 도금된 리드 프레임을 사용하여 몰딩 공정 후의 댐바 절단 작업을 생략할 수 있도록하면서, 경화성 폴리아믹 산 필름에 의해 기존 댐바의 역할이 대체되도록 하므로서, 몰딩 컴파운드의 유출 방지 및 개개 리드의 평탄성을 확보함과 동시에 제작상의 양산성을 향상시킬 수 있다.
Description
제1도는 종래의 댐바를 갖는 리이드 프레임을 사용한 반도체 패키지의 일부를 나타낸 평면도.
제2도는 본 발명의 실시예에 의한 리드 프레임의 평면도.
제3도는 제2도의 A-A선 단면도로, (a)는 리드 프레임의 상하 양면에 경화성 폴리아믹 산 필름을 부착한 실시예, (b)는 리드 프레임의 한면에만 경화성 폴리아믹 산 필름을 부착한 실시예.
제4도 (a)와 (b)는 본 발명의 리드 프레임을 이용한 반도체 칩 패키지의 제조 공정에 대한 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 리드들 2 : 댐바
3 : 경화성 폴리아믹 산 필름 4 : 다이 패드
5 : 공간부 6 : 반도체 칩
7 : 와이어 8 : 금형
본 발명은 반도체 패키지에 관한 것으로, 특히 몰딩(molding) 공정 중 몰딩 컴파운드가 금형의 캐비티 외부로 새어 나가는 것을 방지하기 위한 댐바를 경화성 폴리아믹 산 필름으로 대체하는 것을 특징으로 하는 반도체 패키지에 관한 것이다.
일반적으로 리드 프레임에는 제1도에 도시된 바와 같이 리드들(1) 사이를 일체로 연결하는 댐바(2)가 형성되어 있어서, 몰딩 공정 중 몰딩 컴파운드가 금형의 캐비티 외부로 새어 나가는 것을 방지함과 동시에 개개의 리드들을 일체로 지지하여 리드들의 변형을 방지하고 있다. 이 댐바는 몰딩 공정 후의 절단(triming) 공정에서 제거된다. 절단 공정이 완료된 후에는 절단된 외부 리드들에 잔존하는 성형 수지의 찌꺼기를 기계적 또는 화학적 방법으로 제거하는 디플레쉬(deflash) 공정, 리드들 표면이 대기 중으로부터 산화 및 부식되는 것을 방지하고, PCB기판에의 탑재를 용이하게 하기 위해 외부 리드에 납을 입히는 도금 공정 및 외부 리드를 소정의 형태로 절곡하는 절곡(forming) 공정을 거쳐 반도체 패키지가 완성된다.
한편, 반도체 패키지 공정에 사전 도금 리드 프레임(pre-plated lead frame)을 사용하는 경우에는 상기 공정 중 도금 공정이 생략되는 바, 몰딩 공정에 이은 절단 공정에 의해 리드 프레임의 댐바가 절단된 후, 후속의 도금 공정이 없으므로 외부 리드 중 댐바가 절단된 절단면 부분은 사전 도금된 팔라리움 또는 니켈의 도금층이 벗겨진 상태가 되고 그에 따라, 리드 프레임의 베이스 금속이 대기에 노출되어 산화 및 부식에 취약하게 된다는 문제점이 있었다.
댐바가 없는 리드 프레임(dambarless lead frame)을 사용하는 것에 의해 몰딩 공정 후의 댐바 절단 공정을 생략할 수 있도록 하므로서 상기한 문제점은 개선할 수 있었으나, 댐바가 없음으로 인한 몰딩 컴파운드의 유츨 및 개개의 리드가 평탄성을 갖지 못한다고 하는 근본적인 문제점을 감수하여야 했다.
이에, 본 출원인은 댐바가 없는 사전 도금된 리드 프레임의 각 리드 사이에 비도전성의 폴리 아미드 수지를 고형화 시켜 댐바의 역할을 하도록 하므로서, 몰딩 공정 후의 댐바 절단에 따른 베이스 금속의 노출의 문제 및 댐바가 없음으로 인한 몰딩 컴파운드의 유출 및 개개의 리드가 평탄성을 갖지 못한다고 하는 문제를 동시에 해결할 수 있는 발명을 하여 출원한 바 있다.(특허 출원 제95-27653호 참조)
그러나 폴리 이미드 수지는 점성을 가진 액상을 띠고 있어 리드 사이에의 고형화 작업시 리드와 리드 사이에서 지탱하지 못하고 밑으로 흘러 내리기 때문에 작업이 번거롭고, 양산 적용에 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 경화성 폴리아믹 산필름에 의해 기존 댐바의 역할을 대신하도록 하므로서 댐바가 없는 사전 도금된 리드 프레임을 사용하여 몰딩 공정 후의 댐바 절단 작업을 생략할 수 있도록 하고, 그 결과, 몰딩 컴파운드의 유출 방지 및 개개 리드의 평탄성을 확보함과 동시에 제작상의 양산성이 확보되도록 함에 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제2도는 본 발명을 구성하기 위하여 댐바없는 리드 프레임의 소정 위치에 경화성 폴리아미 산 필름을 사용하여 댐바를 형성한 것을 도시하고 있으며 제3도(a)와 (b)는 제2도의 A-A선 단면도를 나타낸다.
리드 프레임은 반도체 칩이 부착되는 다이 패드(4)와 다이 패드(4)로부터 일정 간격 떨어진 다수개의 리드들(1)로 형성된다.
이때, 본 발명에서는 몰딩 작업시 에폭시 몰딩 컴파운드(EMC)가 금형의 캐비티 외부로 유출되는 것을 방지하고, 개개 리드들 사이를 일체로 지지하여 리드들의 평탄성을 확보하기 위하여 리드들의 길이 방향 소정 위치, 바람직하게는 기존의 댐바 위치에 경화성 폴리아믹 산 필름(3)을 형성한다. 이러한 경화성 폴리아믹 산 필름(3)은 댐바의 역할을 대신한다.
여기서, 경화성 폴리아믹 산 필름(3)은 제3도(a)에 도시된 바와 같이 리드들(1)의 상하 양면에 부착하거나 제3도(b)에 도시된 바와 같이 리드들(1)의 한 면에만 부착한다.
본 발명에 채용된 경화성 폴리아믹 산 필름(3)은 비전도성 성질을 갖는 물질로써, 몰딩 공정이나 제품 실장시 받는 온도에 대하여 내열 특성이 우수할 뿐만 아니라, 반도체 조립 공정 중 실시하는 화학 디플래시 공정에서 탁월한 내화학성을 나타낸다.
이러한 경화성 폴리아믹 산 필름(3)을 리드들(1)상에 부착하는 방법을 설명하면 다음과 같다.
먼저, 액상의 폴리이미드를 200℃가량의 온도에서 1시간 정도 가열시켜 불완전 경화 상태의 폴리아믹 산 필름을 형성시킨 후, 이를 리드 프레임의 리드들(1)상에 얼라인 시킨다.
이어서, 리드들(1)상에 얼라인된 불완전 경화상태의 폴리아믹 산 필름을 350℃이상의 고온을 갖는 핫 플레이트(Hot Plate)로 가압함으로써, 완성된 구조의 경화성 폴리아믹산 필름(3)을 리드들(1) 상에 부착 완료한다.
이때, 경화성 폴리아믹 산 필름(3)과 리드들(1)이 약하게 부착되어 있을 경우, 패키지 실장시 크랙이 발생하기 쉬우므로, 경화성 폴리아믹 산 필름(3)과 리드들(1)은 견고한 부착상태를 확실히 유지하고 있어야 한다.
이와 같이 구성되는 리드 프레임을 이용한 반도체 칩 패키지의 제조 방법을 제4도(a)와 제4도(b)를 참조하여 개략적으로 설명하면 다음과 같다.
먼저, 댐바가 없는 사전 도금된 리드 프레임의 리드(1) 상의 소정 위치에 상술한 방법에 의해 경화성 폴리아믹 산 필름(3)을 부착시킨다. 이 상태에서 각 리드와 리드 사이는 경화성 폴리아믹 산 필름(3)에 의해 완전히 채워지지 않고 제3도(b)에서와 같이, 공간부(5)가 남아 있게 된다.
다음, 리드 프레임의 다이 패드(4) 상에 반도체 칩(6)을 부착하고, 반도체 칩의 본딩패드(Bonding Pad)와 리드 프레임의 각 리드들(1)을 와이어(7)에 의해 전기적으로 연결한다.
이후, 이와 같이 조립된 리드 프레임을 외부로부터의 충격으로부터 보호하고 동작을 원할히 하기 위해 몰딩 공정이 수행되는 바, 이때, 리드들(1)에 부착되어 있는 경화성 폴리아믹 산 필름(3)은 몰딩시 몰드 금형(8,8')에 의해 압축되면서 리드와 리드 사이의 공간(5)을 메워 주어 기존, 댐바의 역할을 대체하게 된다. 이 경우, 경화성 폴리아믹 산 필름(3)의 두께가 너무 얇으면 리드들 사이에 공간이 남게되고, 반면에 너무 두꺼우면 경화성 폴리아믹 산 필름(3)의 길이 방향이 윤곽선이 S자 형태가 되어 패키징 후, 외관 불량이 되므로, 경화성 폴리아믹 산 필름(3)의 두께는 리드들(1)의 양면에 부착하는 경우, 리드들(1) 두께의 45%∼50%로, 리드들(1)의 한쪽에 부착하는 경우, 리드들(1) 두께의 90%∼100%로 하는 것이 적당하다.
몰딩 공정 후에는 일반적으로 디플래시 공정이 따르는데, 리드들(1)에 부착되어 있는 경화성 폴리아믹 산 필름(3)은 상술한 바와 같이, 비도전성을 갖고 있어, 리드들(1) 사이의 전기적 연결에 무관하므로 몰딩 후 제거할 필요가 없으나, 필요에 따라서는 이 디플래시 공정 중 화학적으로 제거할 수도 있다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 경화성 폴리아믹 산 필름이 기존 댐바의 역할을 대신함으로써, 몰딩 공정 후의 댐바 절단 작업을 생략할 수 있으며, 또한 몰딩컴파운드의 유출 방지 및 개개 리드의 평탄성을 확보할 수 있다. 더욱이, 제조 공정을 단순화시켜 패키지 제작의 양산성을 향상시킬 수 있다.
Claims (1)
- 댐바를 갖지 않음과 아울러 사전 도금처리된 리드 프레임을 갖는 반도체 패키지에 있어서, 상기 리드 프레임의 리드들 상하 양면에는 각 리드들을 연결하여 몰딩컴파운드의 유출을 방지하는 경화성 폴리아믹 산 필름(Ployamic Acid Film)이 부착되며, 상기 경화성 폴리아믹 산 필름의 두께는 상기 리드들 두께의 45% 내지 50%인 것을 특징으로 하는 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950068015A KR100196896B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950068015A KR100196896B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053743A KR970053743A (ko) | 1997-07-31 |
| KR100196896B1 true KR100196896B1 (ko) | 1999-06-15 |
Family
ID=19447935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950068015A KR100196896B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100196896B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100674502B1 (ko) * | 1999-12-28 | 2007-01-25 | 삼성전자주식회사 | Ｂｌｐ형 반도체 칩 패키지 |
-
1995
- 1995-12-30 KR KR1019950068015A patent/KR100196896B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053743A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3710633B2 (ja) | 半導体集積回路装置 | |
| US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
| KR101054602B1 (ko) | 반도체 장치의 제조 방법 | |
| US20030030131A1 (en) | Semiconductor package apparatus and method | |
| US6033933A (en) | Method for attaching a removable tape to encapsulate a semiconductor package | |
| JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
| US6002181A (en) | Structure of resin molded type semiconductor device with embedded thermal dissipator | |
| KR100196896B1 (ko) | 반도체 패키지 | |
| TWI294680B (ko) | ||
| JPS6030144A (ja) | 半導体装置用モ−ルド金型 | |
| US20230031356A1 (en) | Method of producing substrates for semiconductor devices, corresponding substrate and semiconductor device | |
| JPS634945B2 (ko) | ||
| JP4067386B2 (ja) | 樹脂封止金型およびそれを用いた半導体装置の製造方法 | |
| JPH08181273A (ja) | リードフレーム及び半導体装置 | |
| KR100215112B1 (ko) | 반도체 팩키지 | |
| JP2917556B2 (ja) | 絶縁物封止型電子部品の製造方法 | |
| KR970000966B1 (ko) | 집적회로 패키지의 몰딩방법 및 그 장치 | |
| JP3123976B2 (ja) | 半導体装置の樹脂封止金型 | |
| JPH08156009A (ja) | 樹脂モールド装置 | |
| CA1213678A (en) | Lead frame for plastic encapsulated semiconductor device | |
| JPH0722559A (ja) | リードフレーム | |
| JPH05166862A (ja) | 半導体装置 | |
| JPH0346358A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH1167800A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH07240493A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |